CN101635165B - 用低压mos晶体管耐高压的解码电路和实现方法 - Google Patents
用低压mos晶体管耐高压的解码电路和实现方法 Download PDFInfo
- Publication number
- CN101635165B CN101635165B CN2008100436528A CN200810043652A CN101635165B CN 101635165 B CN101635165 B CN 101635165B CN 2008100436528 A CN2008100436528 A CN 2008100436528A CN 200810043652 A CN200810043652 A CN 200810043652A CN 101635165 B CN101635165 B CN 101635165B
- Authority
- CN
- China
- Prior art keywords
- high voltage
- phase inverter
- voltage
- source electrode
- cmos phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000015654 memory Effects 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Abstract
本发明公开了一种用低压MOS晶体管耐高压的解码电路，两倍负压分压通过两级串接的CMOS反相器实现；在实现两倍负压时，所述CMOS反相器中的PMOS晶体管的源极切换为高阻，衬底切换为地；第一个CMOS反相器中的NMOS晶体管的源极接0.5倍负高压，第二个CMOS反相器中的NMOS晶体管的源极接负高压；第一个CMOS反相器的输入端接地，其输出为0.5倍负高压，第二个CMOS反相器的输出为负高压。本发明还公开了一种所述解码电路的实现方法以及采用所述解码电路的存储器电路。本发明能够有效减少器件所占用的面积；适用于非挥发性存储器领域，实现高压操作时的高压输出和常压操作时的快速解码输出。
Description
技术领域
本发明涉及半导体集成电路中非挥发性存储器领域，特别是涉及一种利用低压MOS晶体管实现耐高压的解码电路；本发明还涉及一种该电路的实现方法，以及采用该解码电路的存储器电路。
背景技术
对于Flash、EEPROM等非挥发性存储器的字线解码电路在擦写或编程模式下需要实现高压输出，而在读出模式下需要快速解码输出。图1为包含字线解码电路的存储器构成图。
图2为三种常见的非挥发性存储器的字线解码电路。其中，图2(a)是利用高压晶体管构成的反相器18、19，，实现高耐压。图2(b)中的反相器13、14为低压结构；在第二个反相器14的输出端串联了高压NMOS晶体管M1，用于隔离高压NMOS晶体管M1的栅极，通过电荷泵或自举电路实现大于电源的控制电压，以保证读出模式下高电平VC能够没有损失的传输到字线WLx；高压模式下高压NMOS晶体管M1关断，隔离第二个低压反相器14，负高压VNEG通过高压NMOS晶体管M2传输到字线WLx。图2(c)与图2(b)唯一的区别在于使用NMOS晶体管M1加PMOS晶体管M3进行隔离，从而在读出模式下不用将NMOS晶体管M1的栅极电压提高到电源以上。上述三种电路中必须使用多个高压管，为了保证读出的速度，这些高压管的尺寸很大，必然会极大增加器件的面积，不仅会降低同样器件面积条件下的集成度，而且电路复杂度高，可靠性会降低。
发明内容
本发明要解决的技术问题是提供一种利用低压MOS晶体管实现耐高压的解码电路，结构简单，可靠性高，能够有效减少器件所占用的面积；为此，本发明还要提供一种所述解码电路的实现方法，以及采用该解码电路的存储器电路。
为解决上述技术问题，本发明的用低压MOS晶体管耐高压的解码电路，包括：两个串接的CMOS反相器，四个开关，所述四个开关均具有一个公共端，两个连接端和一个控制端；
第一个CMOS反相器的PMOS晶体管MP1的衬底，与第二个CMOS反相器的PMOS晶体管MP2的衬底和第二个开关KA2的公共端相连接，第二个开关KA2的两个连接端分别接电源和接地；
第一个CMOS反相器的PMOS晶体管MP1的源极，与第二个CMOS反相器的PMOS晶体管MP2的源极和第一个开关KA1的公共端相连接，第一个开关KA1的两个连接端分别悬空和接电源；
第一个CMOS反相器的NMOS晶体管MN1的源极与衬底，和第三个开关KA3的公共端相连接，第三个开关KA3的两个连接端分别接0.5倍负高压和接地；
第二个CMOS反相器的NMOS晶体管MN2的源极与衬底，和第四个开关KA4的公共端相连接，第四个开关KA4的两个连接端分别接负高压和接地。
一种存储器电路，包括：
一个存储器单元阵列；
一个如前面所述的解码电路，将预解码器产生的地址信号解码并驱动所述存储器单元阵列中的存储器单元的字线。
一种用低压MOS晶体管实现耐负高压的解码电路实现方法，采用N个依次串接的CMOS反相器，N≥2，所述CMOS反相器中所有PMOS晶体管的源极切换为高阻，衬底切换为地；第一个CMOS反相器的NMOS晶体管的源极至第N个CMOS反相器的NMOS晶体管的源极依次分别接1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压；第一个CMOS反相器的输入端接地，各CMOS反相器的输出依次分别为1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压。
一种用低压MOS晶体管实现耐正高压的解码电路实现方法，采用N个依次串接的CMOS反相器，所述CMOS反相器中所有NMOS晶体管的源极和衬底切换为高阻，所述CMOS反相器中PMOS晶体管的源极分别依次接1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压；第一个CMOS反相器的输入端接电源电压，各CMOS反相器的输出依次分别为1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压。
本发明通过引入中间电压值以及切换PMOS晶体管源极和衬底电压值，成功地利用低电压MOS晶体管实现耐高压，功能上实现高压操作时的高压输出和常压操作时的快速解码输出。由于电路中使用的全部是低压管，没有采用高压晶体管，可以有效减小器件所占用的面积，高压解码电路可以缩小到原来的50％，性能上仍然能够达到设计要求。实现的电路也相对简单，可靠性高。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是解码器在存储器电路中的构成方式；
图2是常用的字线解码器电路图；
图3是本发明的解码电路一实施例结构框图；
图4是本发明的解码电路一实施例电路图；其中，负高压N＝2，VNEG为负高压，0.5VNEG为0.5倍负高压。
图5是产生负高压VNEG和0.5倍负高压0.5VNEG的电荷泵结构图；
图6是控制切换顺序的时序图。
具体实施方式
为了实现在编程模式下耐高压和读出模式下快速解码输出，同时缩减器件的面积，设计者不希望电路中使用高电压晶体管，因此，本发明提出了一种解码电路，利用低电压晶体管实现耐高压的解决方案。参见图3、4所示，下面将以耐两倍负高压的两个串联连接的CMOS反相器电路为例进行具体说明。这里晶体管的额定耐压为小于2V，而所述耐高压(包括负高压和正高压)的目标值为±4V。
本发明的技术解决方案要点在于：切换两级CMOS反相器中的两个PMOS晶体管的源极和衬底分别悬空或接地，切换两级CMOS反相器中的两个NMOS晶体管的源极和衬底，将其分别连接到0.5倍负高压和负高压；分别通过两级CMOS反相器中的NMOS晶体管将0.5倍负高压和负高压传输到第二级反相器的输入端和输出端；从而使所有器件，即两级CMOS反相器中的两个PMOS晶体管和两个NMOS晶体管的源漏极和栅极之间的电压小于或等于负高压的二分之一，使低压MOS晶体管各极的相对电压不超过额定 的工作电压，同时输出字线WLx达到VNEG，即目标值的-4V负高压。
图4所示的电路工作过程是：
在常压操作时，电路能像普通解码电路一样实现快速解码输出。
在转入高压操作时，首先切换两级CMOS反相器中的两个PMOS晶体管MP1和MP2的源极，将其由电源VCC转为悬空。再切换两级CMOS反相器中的两个PMOS晶体管MP1和MP2的衬底，将其接地VSS。这样能避免PMOS晶体管的源极到衬底的PN结导通。然后再将第一个CMOS反相器中的NMOS晶体管MN1的源极切换到0.5倍负高压0.5VNEG端；在这之前要先将第一个CMOS反相器的输入端VA置为地，保证第一个CMOS反相器的耐压不超出规定值。这样第一个CMOS反相器中的NMOS晶体管MN1导通，其输出置为0.5倍负高压。最后再将第二个CMOS反相器中的NMOS晶体管MN2的源极切换到负高压VNEG，此时第二个CMOS反相器的输入端已置为0.5倍负高压，第二个CMOS反相器的耐压也不超出规定值，同时第二个CMOS反相器中的NMOS晶体管MN2导通，负高压VNEG被传到字线WLx上，从而实现高压操作时的高压输出。
在转入低压操作时，切换顺序需反过来。具体过程是：先将第二个CMOS反相器中的NMOS晶体管MN2的源极和衬底切换回地，然后将第一个CMOS反相器中的NMOS晶体管MN1的源极和衬底切换回地，然后将两个CMOS反相器中的PMOS晶体管MP1和MP2的衬底切换回电源VCC，最后将两个CMOS反相器中的PMOS晶体管MP1和MP2的源极切换回电源，从而退出高压模式，可以进行高速的读操作。
结合图4所示，本发明的解码电路在一实施例中包括：两个串接的CMOS反相器和四个开关；所述四个开关均具有一个公共端、两个连接端和一个控制端CTRL1-CTRL4。
第一个CMOS反相器的PMOS晶体管MP1的衬底，与第二个CMOS反相器的PMOS晶体管MP2的衬底和第二个开关KA2的公共端相连接，第二个开关KA2的两个连接端分别接电源VCC和接地VSS，这样在第二个开关KA2的控制下，所述衬底可以在电源和地之间切换。
第一个CMOS反相器的PMOS晶体管MP1的源极，与第二级CMOS反相器的PMOS晶体管MP2的源极和第一个开关KA1的公共端相连接，第一个开关KA1的两个连接端分别悬空和接电源电压VCC，这样在第一个开关KA1的控制下，所述源极可以在悬空和电源电压VCC之间切换。
第一个CMOS反相器的NMOS晶体管MN1的源极与衬底，和第三个开关KA3的公共端相连接，第三个开关KA3的两个连接端分别接0.5倍负高压和接地VSS，这样在第三个开关KA3的控制下，可以在0.5倍负高压或地VSS之间切换。
第二个CMOS反相器的NMOS晶体管MN2的源极与衬底，和第四个开关KA4的公共端相连接，第四个开关KA4的两个连接端分别接负高压和接地VSS，这样在第四个开关KA4的控制下，可以在负高压或地VSS之间切换。
所述0.5倍负高压和负高压由电荷泵电路产生。在图5所示的一个实施例中，所述电荷泵电路分为六级，可以根据所需要承受的负高压的具体要求进行选择。
本发明的利用低压MOS晶体管实现耐高压的解码电路的实现方法如下：
通过电压分压的形式使低压MOS晶体管的各极之间的相对电压仍然在额定要求的范围内；而对地VSS的绝对电压实现倍压(N＝2)或N倍倍压。
分压通过两个串接的CMOS反相器(N＝2，倍压数即反相器的个数)实现。CMOS反相器中的PMOS晶体管的源极切换为高阻，即开路状态(Open)，衬底切换为地。第一级CMOS反相器中的NMOS晶体管MN1的源极接0.5倍负高压，第二级CMOS反相器中的NMOS晶体管MN2的源极接负高压；第一级CMOS反相器的输入端接地，输出为0.5倍负高压，第二级CMOS反相器的输出为负高压。
图6所示为时序产生电路的控制时序，用于控制四个开关的控制端，进行相应的切换。高电平下切换到高压模式，低电平下切换回读出模式。
本发明的方法可以推广到N个串接的CMOS反相器(N＞2)。需要N个CMOS反相器。N个CMOS反相器中所有PMOS晶体管的源极切换为高阻，衬底切换为地。N个CMOS反相器中第一个NMOS晶体管的源极至第N个NMOS晶体管的源极依次分别接1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压。第一个CMOS反相器的输入端接地，各CMOS反相器的输出依次分别为1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压。这种方法可以使低压MOS晶体管承受N倍的负高压能力，代价是分别产生1/N、2/N直到(N-1)/N的中间电压，且N倍高压仍然小于PMOS晶体管漏极和衬底的PN结击穿电压。
所述切换按如下时序规则进行：
升压时，首先切换各CMOS反相器中的PMOS晶体管的源极，然后再切 换所述PMOS晶体管的衬底；再将各CMOS反相器中NMOS晶体管的源极，从前至后依次分别切换到1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压；
降压恢复时，首先将各CMOS反相器中NMOS晶体管的源极，从后至前依次分别切换回地，然后再将各CMOS反相器中PMOS晶体管的衬底切换回电源，最后将各CMOS反相器中PMOS晶体管的源极切换回电源。
对于任意一个CMOS反向器，其PMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍负高压；对于任意一个CMOS反向器，其NMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍负高压。
各CMOS反向器中NMOS晶体管的衬底和源极以及PMOS晶体管的衬底和源极的切换均遵守由时序产生电路产生的顺序，从而杜绝了由于衬底切换而可能造成的栅锁(Latch-up)效应。
本发明的方法还可以推广到正高压，将以上设定取P/N对偶，即N级CMOS反相器中所有NMOS晶体管的源极和衬底切换为高阻，N级CMOS反相器中PMOS晶体管的源极分别依次接1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压。第一级CMOS反相器的输入端接电源电压，各级CMOS反相器的输出分别为1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压。这种方法可以使低压MOS晶体管承受N倍的正高压。
所述1/N至N-1/N倍负高压和负高压由负电荷泵产生，1/N至(N-1)/N倍正高压和正高压由正电荷泵产生。
所述切换按如下时序规则进行：
升压时，首先切换各CMOS反相器中的NMOS晶体管的衬底，然后再切换所述NMOS晶体管的源极；再将各CMOS反相器中PMOS晶体管的源极，从前至后依次分别切换到1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压；
降压恢复时，首先将各CMOS反相器中PMOS晶体管的源极，从后至前依次换回电源；然后将各CMOS反相器中NMOS晶体管的衬底切换回地；最后再将各CMOS反相器中NMOS晶体管的源级切换回地。
对于任意一个CMOS反向器，其PMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍正高压；对于任意一个CMOS反向器，其NMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍正高压。
各CMOS反向器中NMOS晶体管的衬底和源极以及PMOS晶体管的衬底和源极的切换均遵守由时序产生电路产生的顺序，从而杜绝了由于衬底切换而可能造成的栅锁(Latch-up)效应。
图3和图4所示的电路，负高压N＝2；在不同模式下各节点电压值如下表所示：
本发明所述的解码电路能够应用在存储器电路中，所述存储器电路包括：一个存储器单元阵列；还包括一个如前面所述的解码电路，将预解码器产生的地址信号解码并驱动所述存储器单元阵列中的存储器单元的字线。在编程(PROG)的模式下，第一个CMOS反向器输入为地，两个CMOS反相器中PMOS晶体管的衬底均由电源切换到地，源极均由电源切换到悬空状态(Open)；第一个CMOS反相器中NMOS晶体管的衬底和源极均由地切换到0.5倍负高压，第二个CMOS反相器中NMOS晶体管的衬底和源极均切换到负高压，从而第二个CMOS反相器的输出，即解码器字线输出为负高压。各CMOS反相器中NMOS晶体管和PMOS晶体管的衬底和源极之间的切换由四个开关完成，所述开关的控制端由时序产生电路控制。
以上通过实施例对本发明进行了详细说明，但这些并非构成对本发明的限制，对于本领域的技术人员来说，在不脱离本发明原理的前提下，还可做出若干变形和改进，这些也应视为属于本发明的保护范围。
Claims (18)
1.一种用低压MOS晶体管耐高压的解码电路，包括：两个串接的CMOS反相器，其特征在于：还包括四个开关，所述四个开关均具有一个公共端，两个连接端和一个控制端；
第一个CMOS反相器的PMOS晶体管(MP1)的衬底，与第二个CMOS反相器的PMOS晶体管(MP2)的衬底和第二个开关(KA2)的公共端相连接，第二个开关(KA2)的两个连接端分别接电源和接地；
第一个CMOS反相器的PMOS晶体管(MP1)的源极，与第二个CMOS反相器的PMOS晶体管(MP2)的源极和第一个开关(KA1)的公共端相连接，第一个开关(KA1)的两个连接端分别悬空和接电源；
第一个CMOS反相器的NMOS晶体管(MN1)的源极与衬底，和第三个开关(KA3)的公共端相连接，第三个开关(KA3)的两个连接端分别接0.5倍负高压和接地；
第二个CMOS反相器的NMOS晶体管(MN2)的源极与衬底，和第四个开关(KA4)的公共端相连接，第四个开关(KA4)的两个连接端分别接负高压和接地。
2.如权利要求1所述的用低压MOS晶体管耐高压的解码电路，其特征在于：还包括一个时序产生电路，用于控制所述四个开关的控制端。
3.如权利要求1所述的用低压MOS晶体管耐高压的解码电路，其特征在于：所述0.5倍负高压和负高压由电荷泵电路产生。
4.一种存储器电路，包括：
一个存储器单元阵列；
其特征在于：还包括一个权利要求1所述的解码电路，将预解码器产生的地址信号解码并驱动所述存储器单元阵列中的存储器单元的字线。
5.如权利要求4所述的存储器电路，其特征在于，在编程的模式下，第一个CMOS反向器的输入为地，两个CMOS反相器中PMOS晶体管的衬底均由电源切换到地，源极均由电源切换到悬空状态；第一个CMOS反相器中NMOS晶体管的衬底和源极均由地切换到0.5倍负高压，第二个CMOS反相器中NMOS晶体管的衬底和源极均切换到负高压，第二个CMOS反相器的输出即解码器字线输出为负高压。
6.如权利要求4所述的存储器电路，其特征在于，所述四个开关的控制端由时序产生电路控制。
7.一种用低压MOS晶体管实现耐负高压的解码电路实现方法，其特征在于：采用N个依次串接的CMOS反相器，N≥2，所述CMOS反相器中所有PMOS晶体管的源极切换为高阻，衬底切换为地；第一个CMOS反相器的NMOS晶体管的源极至第N个CMOS反相器的NMOS晶体管的源极依次分别接1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压；第一个CMOS反相器的输入端接地，各CMOS反相器的输出依次分别为1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压。
8.如权利要求7所述的解码电路实现方法，其特征在于：所述1/N至(N-1)/N倍负高压和负高压由负电荷泵产生。
9.如权利要求7所述的解码电路实现方法，其特征在于：所述切换按如下时序规则进行：
升压时，首先切换各CMOS反相器中的PMOS晶体管的源极，然后再切换所述PMOS晶体管的衬底；再将各CMOS反相器中NMOS晶体管的源极，从前至后依次分别切换到1/N倍负高压，2/N倍负高压，直至(N-1)/N倍负高压和负高压；
降压恢复时，首先将各CMOS反相器中NMOS晶体管的源极，从后至前依次分别切换回地，然后再将各CMOS反相器中PMOS晶体管的衬底切换回电源，最后将各CMOS反相器中PMOS晶体管的源极切换回电源。
10.如权利要求7所述的解码电路实现方法，其特征在于：通过电压分压的形式使低压MOS晶体管的各极之间的相对电压仍然在额定要求的范围内；而绝对电压实现高压耐压。
11.如权利要求7所述的解码电路实现方法，其特征在于：对于任意一个CMOS反向器，其PMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍负高压；对于任意一个CMOS反向器，其NMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍负高压。
12.如权利要求7所述的解码电路实现方法，其特征在于：各CMOS反向器中NMOS晶体管的衬底和源极以及PMOS晶体管的衬底和源极的切换均遵守由时序产生电路产生的顺序。
13.一种用低压MOS晶体管实现耐正高压的解码电路实现方法，其特征在于：采用N个依次串接的CMOS反相器，所述CMOS反相器中所有NMOS晶体管的源极和衬底切换为高阻，所述CMOS反相器中PMOS晶体管的源极分别依次接1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压；第一个CMOS反相器的输入端接电源电压，各CMOS反相器的输出依次分别为1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压。
14.如权利要求13所述的解码电路实现方法，其特征在于：所述1/N至(N-1)/N倍正高压和正高压由正电荷泵产生。
15.如权利要求13所述的解码电路实现方法，其特征在于：所述切换按如下时序规则进行：
升压时，首先切换各CMOS反相器中的NMOS晶体管的衬底，然后再切换所述NMOS晶体管的源极；再将各CMOS反相器中PMOS晶体管的源极，从前至后依次分别切换到1/N倍正高压，2/N倍正高压，直至(N-1)/N倍正高压和正高压；
降压恢复时，首先将各CMOS反相器中PMOS晶体管的源极，从后至前依次换回电源；然后将各CMOS反相器中NMOS晶体管的衬底切换回地；最后再将各CMOS反相器中NMOS晶体管的源级切换回地。
16.如权利要求13所述的解码电路实现方法，其特征在于：通过电压分压的形式使低压MOS晶体管的各极之间的相对电压仍然在额定要求的范围内；而绝对电压实现高压耐压。
17.如权利要求13所述的解码电路实现方法，其特征在于：对于任意一个CMOS反向器，其PMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍正高压；对于任意一个CMOS反向器，其NMOS晶体管的栅极到源极，栅极到漏极，或栅极到衬底之间的电压不超过1/N倍正高压。
18.如权利要求13所述的解码电路实现方法，其特征在于：各CMOS反向器中NMOS晶体管的衬底和源极以及PMOS晶体管的衬底和源极的切换均遵守由时序产生电路产生的顺序。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100436528A CN101635165B (zh) | 2008-07-21 | 2008-07-21 | 用低压mos晶体管耐高压的解码电路和实现方法 |
| US12/505,591 US8154945B2 (en) | 2008-07-21 | 2009-07-20 | Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof |
| US13/338,343 US8441887B2 (en) | 2008-07-21 | 2011-12-28 | Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100436528A CN101635165B (zh) | 2008-07-21 | 2008-07-21 | 用低压mos晶体管耐高压的解码电路和实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101635165A CN101635165A (zh) | 2010-01-27 |
| CN101635165B true CN101635165B (zh) | 2011-12-14 |
Family
ID=41530198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100436528A Active CN101635165B (zh) | 2008-07-21 | 2008-07-21 | 用低压mos晶体管耐高压的解码电路和实现方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8154945B2 (zh) |
| CN (1) | CN101635165B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120086481A (ko) * | 2011-01-26 | 2012-08-03 | 에스케이하이닉스 주식회사 | 제어전압 생성회로 및 이를 포함하는 비휘발성 메모리 |
| CN103177754B (zh) * | 2011-12-21 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种储存器的地址译码电路 |
| US9064552B2 (en) * | 2013-02-27 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Word line driver and related method |
| CN104158534B (zh) * | 2013-05-14 | 2017-06-23 | 中芯国际集成电路制造(上海)有限公司 | 用于i/o接口的降压转换电路 |
| KR102204678B1 (ko) * | 2014-12-11 | 2021-01-20 | 삼성전자주식회사 | 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법 |
| CN105741867B (zh) * | 2016-01-29 | 2018-05-08 | 上海华虹宏力半导体制造有限公司 | 行译码器及存储器 |
| CN105761743B (zh) * | 2016-01-29 | 2018-05-25 | 上海华虹宏力半导体制造有限公司 | 行译码器及存储器 |
| CN107491403B (zh) * | 2016-07-04 | 2021-01-22 | 成都华微电子科技有限公司 | 低误码率低电源电压工作高esd的rs485驱动器 |
| CN107181483B (zh) * | 2017-06-05 | 2023-10-31 | 北京锐达芯集成电路设计有限责任公司 | 抗辐射cmos传输门及包含其的cmos电路 |
| CN108055033B (zh) * | 2018-01-09 | 2021-06-11 | 上海顺久电子科技有限公司 | 电平转换电路、集成电路芯片和电子设备 |
| US11443175B2 (en) * | 2018-07-11 | 2022-09-13 | Silicon Storage Technology, Inc. | Compensation for reference transistors and memory cells in analog neuro memory in deep learning artificial neural network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1961480A (zh) * | 2004-05-28 | 2007-05-09 | 皇家飞利浦电子股份有限公司 | 使用低压cmos晶体管的高压开关 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4750078A (en) | 1987-06-15 | 1988-06-07 | Motorola, Inc. | Semiconductor protection circuit having both positive and negative high voltage protection |
| DE69524259T2 (de) * | 1995-01-26 | 2002-07-25 | Macronix Int Co Ltd | Dekodierter wortadressleitungstreiber mit positiven und negativen spannungsmodi |
| US5661683A (en) | 1996-02-05 | 1997-08-26 | Integrated Silicon Solution Inc. | On-chip positive and negative high voltage wordline x-decoding for EPROM/FLASH |
| AU5165798A (en) | 1996-11-05 | 1998-05-29 | Aplus Flash Technology, Inc. | Positive/negative high voltage charge pump system |
| KR100710807B1 (ko) * | 2006-05-19 | 2007-04-23 | 삼성전자주식회사 | 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로 |
-
2008
- 2008-07-21 CN CN2008100436528A patent/CN101635165B/zh active Active
-
2009
- 2009-07-20 US US12/505,591 patent/US8154945B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1961480A (zh) * | 2004-05-28 | 2007-05-09 | 皇家飞利浦电子股份有限公司 | 使用低压cmos晶体管的高压开关 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2007-36757A 2007.02.08 |
| JP特开平10-229165A 1998.08.25 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101635165A (zh) | 2010-01-27 |
| US8154945B2 (en) | 2012-04-10 |
| US20100014376A1 (en) | 2010-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101635165B (zh) | 用低压mos晶体管耐高压的解码电路和实现方法 | |
| JP3554497B2 (ja) | チャージポンプ回路 | |
| US20020101744A1 (en) | Charge pump power supply | |
| CN107731261A (zh) | 具有升压能力的微型反熔丝电路的内存系统 | |
| CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
| US5844840A (en) | High voltage NMOS pass gate having supply range, area, and speed advantages | |
| CN100423421C (zh) | 半导体集成电路装置 | |
| US9966956B2 (en) | Semiconductor integrated circuit device | |
| CN102118156A (zh) | 一种用于otp外围电路的电平转换电路及转换方法 | |
| US10404161B2 (en) | Methods and apparatus for generation of voltages | |
| US7382177B2 (en) | Voltage charge pump and method of operating the same | |
| CN104811034B (zh) | 适合低电压操作的简单电荷泵电路 | |
| US6847250B2 (en) | Pumping circuit for outputting program voltage and program verify voltage of different levels | |
| CN104811033B (zh) | 适合低电压操作的电荷泵电路 | |
| KR20030011243A (ko) | 비휘발성 반도체 기억 장치 | |
| CN109102834B (zh) | 用于闪存页编程的数据锁存电路、页数据锁存器及方法 | |
| KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
| US8441887B2 (en) | Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof | |
| CN102298967A (zh) | 双分离栅快闪存储器阵列的行译码电路及其驱动方法 | |
| US11715502B2 (en) | Voltage generation circuits | |
| CN106158011B (zh) | 静态随机存储器和时序控制电路 | |
| CN204667887U (zh) | 存储器件 | |
| CN111226387B (zh) | 具有电荷泵的半导体装置 | |
| CN104821714A (zh) | 适合低电压操作的电荷转移结构的电荷泵电路 | |
| Wang et al. | A boosted wordline voltage generator for low-voltage memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |