CN103177754B - 一种储存器的地址译码电路 - Google Patents

一种储存器的地址译码电路 Download PDF

Info

Publication number
CN103177754B
CN103177754B CN201110433997.6A CN201110433997A CN103177754B CN 103177754 B CN103177754 B CN 103177754B CN 201110433997 A CN201110433997 A CN 201110433997A CN 103177754 B CN103177754 B CN 103177754B
Authority
CN
China
Prior art keywords
address
amplifier
decoding circuitry
voltage
address decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110433997.6A
Other languages
English (en)
Other versions
CN103177754A (zh
Inventor
刘芳芳
金建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110433997.6A priority Critical patent/CN103177754B/zh
Publication of CN103177754A publication Critical patent/CN103177754A/zh
Application granted granted Critical
Publication of CN103177754B publication Critical patent/CN103177754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种储存器的地址译码电路，包括：两个PMOS管P1和P2，一个NMOS管N3，一个反相器A1、一个放大器A2；反相器A1，其输入端接需要译码的外部信号，其输出端接P2和N3栅极；P2和N3漏极相连作为地址译码电路输出端，N3源极接地电压，P2源极接P1漏极，P1源极接译码成功后的输出电压，P1栅极接放大器A2输出端，放大器A2输入端接读操作需要的外部使能信号。本发明的地址译码电路能缩小电路面积，缩短“读”操作译码1/3的建立时间。

Description

一种储存器的地址译码电路
技术领域
本发明涉及集成电路领域，特别是涉及一种储存器的地址译码电路。
背景技术
NVM(non-volatile memory非挥发性存储器)读出电路中列选择电路进行读操作时译码需要固定的建立时间，且译码成功后选中的地址Ylv电压输出为Vpwr5(大于等于vpwr)，传统实现方法中电路译码建立时间过长，需要三个部分的建立时间，译码成功后选中的地址电压输出为Vpwr5大于等于vpwr(为电源电压)，如图1所示的一种现有储存器的地址译码电路，工作时被选中地址Ylv输出为vpwr5，其中Yread＝0，Hven2＝0；被选中的地址译码电路中，被选中的译码电路建立时间要分为三部分：Predecoder到Yread的时间；Yread到Yreadb的时间；Yreadb到Ylv最终输出的时间(每一位Ylv建立均需要以上所有支路器件，以Ylv<15:0>为例，共需要16个P1，16个P2)。其缺点是电路面积大，使用电气元件多，并且读操作译码建立时间长。
发明内容
本发明要解决的技术问题是提供一种储存器的地址译码电路能缩小电路面积，缩短“读”操作译码建立时间。
为解决上述技术问题，本发明储存器的地址译码电路，包括：两个PMOS管P1和P2，一个NMOS管N3，一个反相器A1、一个放大器A2；
反相器A1，其输入端接需要译码的外部信号，其输出端接P2和N3栅极；
P2和N3漏极相连作为地址译码电路输出端，N3源极接地电压，P2源极接P1漏极，P1源极接译码成功后的输出电压，P1栅极接放大器A2输出端，放大器A2输入端接读操作需要的外部使能信号。
本发明的地址译码电路进行“读”时，译码成功后选中地址Ylv输出电压为Vpwr5(大于等于vpwr)。其中Yread＝0，Hven2＝0；被选中的译码电路建立时间分为两个部分：地址Predecoder到地址Ylvb的时间；地址Ylvb到地址Ylv的时间。被选中地址Predecoder<0>的电压为vpwr，被选中地址Ylvb<0>的电压为0，Hven2＝0，Yread＝0，被选中地址Ylv<0>的电压为Vpwr5；未被选中地址Predecoder<15:1>的电压为vgnd(vgnd＝0)，地址Ylv<15:1>输出电压为vgnd。本发明的地址译码电路能缩小电路面积，缩短“读”操作译码1/3的建立时间。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有地址译码电路的示意图。
图2是本发明地址译码电路一实施例的示意图。
附图标记说明
Predecoder、Ylv、Ylvb是地址
Vpwr5、vpwr、vgnd、Hven2、Yread、Read2是电压
P1、P2是PMOS管
N3是NMOS管
A1是反相器
A2是放大器。
具体实施方式
如图2所示，本发明的地址译码电路一实施例，包括：两个PMOS管P1和P2，一个NMOS管N3，一个反相器A1，一个放大器A2；
反相器A1，其输入端接需要译码的外部信号，其输出端接P2和N3栅极；
P2和N3漏极相连作为地址译码电路输出端，N3源极接地电压，P2源极接P1漏极，P1源极接译码成功后的输出电压，P1栅极接放大器A2输出端，放大器A2输入端接操作需要的外部使能部信号。
进行“读”时，译码成功后选中地址Ylv输出电压为Vpwr5(大于等于vpwr)。其中Yread＝0，Hven2＝0；被选中的译码电路建立时间分为两个部分：地址Predecoder到地址Ylvb的时间；地址Ylvb到地址Ylv的时间。Predecoder<0>被选中地址的电压为vpwr，被选中地址Ylvb<0>的电压为0，Hven2＝0，Yread＝0，被选中地址Ylv<0>的电压为Vpwr5；未被选中地址Predecoder<15:1>的电压为vgnd，地址Ylv<15:1>输出电压为vgnd。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种储存器的地址译码电路，其特征是，包括：两个PMOS管P1和P2，一个NMOS管N3，一个反相器A1和一个放大器A2；
反相器A1，其输入端接需要译码的外部信号，其输出端接P2和N3栅极，其正电源接选中地址的输出电压，其负电源接接地电压；
P2和N3漏极相连作为待译码的地址信号输入端，N3源极接地电压，P2源极接P1漏极，P1源极接译码成功后选中地址输出电压，P1栅极接放大器A2输出端；
放大器A2，其输入端接读操作需要的外部使能信号，其正电源接选中地址的输出电压，其负电源接接地电压。
CN201110433997.6A 2011-12-21 2011-12-21 一种储存器的地址译码电路 Active CN103177754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110433997.6A CN103177754B (zh) 2011-12-21 2011-12-21 一种储存器的地址译码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110433997.6A CN103177754B (zh) 2011-12-21 2011-12-21 一种储存器的地址译码电路

Publications (2)

Publication Number Publication Date
CN103177754A CN103177754A (zh) 2013-06-26
CN103177754B true CN103177754B (zh) 2016-08-17

Family

ID=48637554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110433997.6A Active CN103177754B (zh) 2011-12-21 2011-12-21 一种储存器的地址译码电路

Country Status (1)

Country Link
CN (1) CN103177754B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464808B (zh) * 2014-12-25 2018-01-19 武汉云雅科技有限公司 一种新型NOR Flash译码电路
CN104658604B (zh) * 2015-02-10 2017-12-05 上海华虹宏力半导体制造有限公司 高压行译码电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449567A (zh) * 2000-08-31 2003-10-15 先进微装置公司 闪存中的字线译码结构
CN1992073A (zh) * 2005-12-28 2007-07-04 富士通株式会社 地址译码器、存储装置、处理器装置、以及地址译码方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635165B (zh) * 2008-07-21 2011-12-14 上海华虹Nec电子有限公司 用低压mos晶体管耐高压的解码电路和实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449567A (zh) * 2000-08-31 2003-10-15 先进微装置公司 闪存中的字线译码结构
CN1992073A (zh) * 2005-12-28 2007-07-04 富士通株式会社 地址译码器、存储装置、处理器装置、以及地址译码方法

Also Published As

Publication number Publication date
CN103177754A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN101452746B (zh) 电源切换电路
TW200943305A (en) Unit cell of nonvolatile memory device and nonvolatile memory device having the same
CN103312158B (zh) 升压电路
US9013230B2 (en) Charge pump circuit
CN103177754B (zh) 一种储存器的地址译码电路
CN105185404B (zh) 电荷转移型灵敏放大器
CN103219046A (zh) Otp存储器
CN103117085A (zh) 行译码器的偏置电压产生电路及存储器
CN103219042B (zh) 通过usb接口实现程序烧录的电路及存储器电路
CN106558341A (zh) 半导体存储器件
CN103824597A (zh) 存储器、存储单元的读取电路及读取方法
CN106940645B (zh) 一种可引导的fpga配置电路
CN104919703B (zh) 具有高电压输入能力的单端比较器电路
CN104051005A (zh) 一种减小浮栅存储器位线漏电流的方法及其装置
CN103123800B (zh) 一种灵敏放大器
CN104616691A (zh) 字线电压产生电路以及存储器
CN102193607B (zh) 供电电路
CN103426465B (zh) 存储器比较刷新电路模块
CN203799408U (zh) 双界面智能卡输入输出单元供电电路和电源管理装置
CN101814829A (zh) 电荷泵电路的参考电压产生电路及电荷泵电路
CN104299647A (zh) 负压转换电路
CN103956186A (zh) 一种灵敏放大器和闪存存储装置
CN203027230U (zh) 一种抗干扰复位电路
CN102005249B (zh) 一种otp eprom读取电路
CN104112470A (zh) 非挥发性存储器列地址解码电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant