CN104811033B - 适合低电压操作的电荷泵电路 - Google Patents

Abstract

本发明涉及一种电荷泵电路，其中每级电荷泵子单元设有四个NMOS晶体管和一对相位互补的两相时钟信号，包含：第一晶体管的漏极连接在本级的输入端，源极连接在本级的输出端；第二晶体管的漏极连接在本级的输入端；第三晶体管的漏极和栅极一起连接至第二晶体管的源极；该第三晶体管的源极连接在第一晶体管的栅极；第四晶体管的漏极和栅极一起连接至第一晶体管的栅极；该第四晶体管的源极连接在本级的输入端；第一相时钟信号通过第一电容器连接在本级的输出端；该第一相时钟信号还通过第三电容器连接在第二晶体管的第二源极；第二相时钟信号通过第二电容器连接在第一晶体管的栅极。本发明能够提升NMOS晶体管开关的栅极电压，降低衬底偏置效应的副作用。

Description

适合低电压操作的电荷泵电路

技术领域

本发明涉及半导体集成电路，具体涉及一种在EEPROM或闪存芯片中用于产生高电压的电荷泵电路。

背景技术

随着手持设备及物联网的兴起，对集成电路小型化和节能设计的需求越来越迫切，对半导体集成电路的低供电电压设计提出了要求。由于EEPROM和闪存器件具有灵活的数据改写、掉电后所储存的数据内容不会丢失，并且可以长久保持的特性，它们在系统中的应用越来越广泛。

在CMOS EEPROM或闪存器件中，无论是基于浮栅技术，或是电荷陷阱技术，通常会需要一个高电压产生电路，提供编程和擦写操作所需要的高电压。这个高电压产生电路通常由电荷泵电路来完成。

图1展示了经典常规技术迪克森（Dickson）电荷泵的示意图。构建在P型衬底上的NMOS晶体管接成二极管结构，通过互补两相时钟和储能电容的阶梯提升，达到输出电压倍增的效果。这个电路很简单，但是因为NMOS晶体管的衬底通常接地，随着后面级数单元电压的提升，衬底偏置效应越来越明显，造成等效阈值电压的升高，从而降低甚至阻碍电荷泵中电压的传输。尽管也有把NMOS晶体管隔离于深N阱中，或改用PMOS晶体管的做法，但由于制造工艺的复杂度增加，及对寄生双极器件可能带来干扰的担心，这些做法并未得到广泛采纳。

图2是迪克森电荷泵及一些其它电荷泵结构常用的双相互补时钟的波形示意图。为了提高效率和减小瞬态噪声，通常对极性相反的两相时钟做时钟边沿的非交叠处理。

图3是对迪克森电荷泵的一种改进结构，通常称为CTS（电荷转移结构）。在CTS结构中，NMOS晶体管 M0作为主传输开关；NMOS 晶体管M3与M0并联，作为辅助传输开关。NMOS晶体管 M1和PMOS晶体管 M2组成的控制结构可以在需要M3打开时，把下一级的较高电压传输到M3的栅极，从而提升M3的传输效率。这个结构里因为有PMOS的存在，版图的布局要充分考虑隔离，以及寄生双极器件的影响。

图4是对迪克森电荷泵的另外一种改进结构，通常称为四相非交叠时钟结构。NMOS晶体管M0作为传输开关，NMOS晶体管M1跨接在M0的漏极和栅极之间，通过合理的四相时钟时序，可以在CLK1和CLK3为高电平，而CLK2为低电平的短暂时间内对提升电容Cb进行充电。在需要M0打开的时候，由于Cb预充电的作用，M0的栅极电位得到提升，可以比较充分地打开。所述四相时钟的时序需要经过仔细调整，对工艺、电压等的偏差比较敏感，电路实现比较复杂，并且给Cb充电的时钟交叠区会占用整体的电荷转移时间，使M0的有效打开时间缩短。

图5是图4电荷泵及一些其它类似原理电荷泵结构常用的四相非交叠时钟的波形示意图。

发明内容

本发明的目的在于针对现有电荷泵实施方案的一些不足，提供一种适合低电压操作的电荷泵电路，能够基于改进的迪克森电荷泵子单元电路及级联电路，以简单的方法提升NMOS晶体管开关的栅极电压，降低衬底偏置效应的副作用。

为了达到上述目的，本发明的技术方案是提供一种电荷泵电路，其中包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有四个NMOS晶体管和一对两相时钟信号，包含：

第一晶体管，设有第一漏极连接在本级的输入端，第一源极连接在本级的输出端；

第二晶体管，设有第二漏极连接在本级的输入端；

第三晶体管，设有相连接的第三漏极和第三栅极，并连接至第二晶体管的第二源极；该第三晶体管还设有第三源极连接在第一晶体管的第一栅极；

第四晶体管，设有相连接的第四漏极和第四栅极，并连接至第一晶体管的第一栅极；该第四晶体管还设有第四源极连接在本级的输入端；

第一相时钟信号，通过第一电容器连接在本级的输出端；该第一相时钟信号还通过第三电容器连接在第二晶体管的第二源极；

第二相时钟信号，通过第二电容器连接在第一晶体管的第一栅极。

优选地，所述第二晶体管的第二栅极与第二漏极相连接；

或者，所述第二晶体管的第二栅极与第一晶体管的第一栅极相连接。

优选地，所述NMOS晶体管是低阈值晶体管或本征晶体管。

优选地，所述NMOS晶体管的P型衬底接地电位。

优选地，所述第一相时钟信号和第二相时钟信号是互补的非交叠信号。

优选地，所述第二电容器的电容值、第三电容器的电容值，分别显著地小于第一电容器的电容值。

优选地，所述电荷泵电路中，前一级电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，并使相邻两级的对应时钟信号相位相反。

优选地，两个结构相同的电荷泵电路并联，且这两个电荷泵电路同一级的两相互补时钟信号的相位相反。

优选地，所述电荷泵电路用于非挥发性存储器集成电路中，提供该非挥发性存储器集成电路所需要的操作电压。

与现有技术相比，本发明提供的电荷泵电路，其优点在于：

本发明的电荷泵电路只需要使用简单的两相互补时钟，只用NMOS晶体管而没有PMOS晶体管，可以简化电路和版图结构，避免PMOS晶体管所带来的可能的寄生双极晶体管效应。由第二个和第三个NMOS晶体管，第二个及第三个电容器所构成的局部二级电荷泵电路，可以有效改善第一个NMOS晶体管的导通能力。由第四个NMOS晶体管构成的钳位电路，可以降低第一个NMOS晶体管在截止时的逆向电流。这种电荷泵结构很适合低电压操作；在满足特定驱动能力的前提下，本发明的电荷泵结构也有利于版图面积的缩小和功耗的降低。

附图说明

通过以下的详细描述及附图，可以对本发明及其优点有更全面的了解：

图 1 是现有一种经典Dickson电荷泵电路示意图。

图 2 是现有电荷泵电路常用的双相互补非交叠时钟的波形示意图。

图 3 是现有一种改进的Dickson电荷泵电路。

图 4 是现有一种用四相非交叠时钟的改进Dickson电荷泵电路。

图 5 是诸如图4所述现有电路的非交叠四相时钟波形示意图。

图6 是本发明所揭示的一种改进Dickson电荷泵子单元实施例。

图7 是本发明所揭示的另一种电荷泵子单元实施例。

图8 是将本发明所述电荷泵子单元级联后的电荷泵电路的实施例。

具体实施方式

为使本发明实现的技术手段，特征与效果易于理解，下面结合图示做进一步说明。这些对实施例的描述和图示不应被理解为本发明的局限。对本发明实例特征的显而易见的改变及对其应用原理的延展也将在本发明的保护范围之内。

本发明提供的一种电荷泵电路，对Dickson电荷泵电路进行改进，能够为非挥发性存储器集成电路提供所需要的操作电压，如用于EEPROM或闪存芯片中，以低电压操作来产生编程和擦写所需的高电压。每个电荷泵电路中，包含级联的若干个电荷泵子单元。

如图6所示，是本发明第一实施方案中提供的任意一级的电荷泵子单元。图6的示例中，NMOS晶体管M0（第一晶体管）作为传输开关，漏极接本级的输入端，源极接本级的输出端；本级的储能提升电容Ccp，接在时钟相位CLK1（第一相时钟信号）与本级的输出端之间。NMOS晶体管M1和M2（第二晶体管和第三晶体管）分别接成二极管方式，即，M1的栅极连接M1的漏极，M2的栅极连接M2的漏极；M1和M2串联起来，并将M1的源极接在M2的漏极。M1的漏极接本级的输入端，M2的源极接M0的栅极。时钟相位CLK2（第二相时钟信号）通过辅助电容器Cs1接在M0的栅极，时钟相位CLK1还通过辅助电容器Cs2接在M1的源极。其中，两相时钟信号为互补的非交叠信号。

从这种连接关系可以看出，由NMOS晶体管M1、M2和辅助提升电容器Cs1、Cs2组成的电路，其实在时钟信号CLK1和CLK2的配合下，构成了一个局部的两级Dickson电荷泵，M2的源极就是这个局部电荷泵的输出，接在作为电荷泵开关的晶体管M0的栅极。

通常Cs1和Cs2的电容值显著低于Ccp的电容值。各电容的最优值可随着具体情况改变。而“显著低于”，可以是指Cs1、Cs2各自的电容值为Ccp的电容值的5%到20%；例如，Cs1、Cs2各自的电容值与Ccp的电容值相差一个数量级，也是可以接受的合理范围。

因为时钟相位CLK1与CLK2相反，当CLK1为高电平时，CLK2为低电平，CLK1通过M2对Cs1进行充电，Cs1两端会呈现一个电压差，并且M0的栅极端电位高于CLK2端的电位。此时M0处于关断状态。NMOS晶体管M3（第四晶体管），其漏极接栅极且连接至M0的栅极，源极接本级的输入端。M3的作用是钳位M0的栅极与漏极之间可能积累的过冲电压，抑制或减小M0在关断状态时的反向漏电流，避免效率降低。

当两个时钟相位反转，CLK1为低电平，而CLK2为高电平的时候，电容Cs1与M0的栅极连接的一端的电位叠加了CLK2信号的高电平，会显著高于M0的源端电位，或本级的输出端，有助于M0的充分开启和电荷的传输转移，抵消NMOS的衬底偏置效应。由于M3接成的二极管在此时也可能因为正向偏置而开启，辅助电容Cs1中的电荷会通过M3泄放到M0的漏端，或本级的输入端，进而通过开关M0传输到M0的源端，或本级的输出端，电荷基本得到充分利用，有助于电荷泵的效率提升。同时，上一级的时钟信号CLK2也会通过M1向辅助电容Cs2充电，为下一个时钟周期把电荷转移给Cs1做好准备。

如图7所示，是本发明第二实施方案中提供的任意一级的电荷泵子单元，它与第一种实施方案的区别是，M1的栅极也可以不连接它的漏极，而是连接在M0的栅极。显而易见，M1的作用与在第一种方案中是等效的，其效果其实与第一种实施方案是一致的。

以上提到的NMOS晶体管M0，M1，M2和M3都不需要深N阱隔离，方便工艺选择。为了更高的效率，它们的阈值电压会被调整的比较低，通常做成本征晶体管。它们的衬底调制特征在工艺上也会被尽量压制，以利于效率提升。这些NMOS晶体管的P型衬底接地电位。

当把电荷泵子单元首尾相接串联起来（即前级的输出端连接后级的输入端，并使相邻两级的对应时钟信号相位相反），就会形成比较完整的电荷泵电路，提供比较高电压的输出。输入端通常接芯片的供电电压Vdd。此外，在一些应用中，为了在特定时钟频率下增强输出驱动能力并尽量降低输出信号的纹波，也有采取两路完全相同结构但所对应时钟信号反相的电荷泵并联使用的实施例，如图8所示，可以增强驱动能力并减小输出信号的波纹。本发明的电荷泵子单元，也可以应用到其他电荷泵电路的常规设计，这里不再赘述。

所以，本发明提供了一种简单高效的电荷泵电路。因为不需要深N阱，也不需要PMOS，只有NMOS，所以版图设计比较简单。传输管栅极的电压提升和辅助电容电荷的利用，都极大提高了此改进Dickson电荷泵的效率，使它适用于较低工作电压，或为在满足特定负载的情况下，可以用更小的面积和功耗来实现。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种电荷泵电路，其特征在于，包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有四个NMOS晶体管和一对两相时钟信号，包含：

第一晶体管，设有第一漏极连接在本级的输入端，第一源极连接在本级的输出端；

第二晶体管，设有第二漏极连接在本级的输入端；

第三晶体管，设有相连接的第三漏极和第三栅极，并连接至第二晶体管的第二源极；该第三晶体管还设有第三源极连接在第一晶体管的第一栅极；

第四晶体管，设有相连接的第四漏极和第四栅极，并连接至第一晶体管的第一栅极；该第四晶体管还设有第四源极连接在本级的输入端；

第一相时钟信号，通过第一电容器连接在本级的输出端；该第一相时钟信号还通过第三电容器连接在第二晶体管的第二源极；

第二相时钟信号，通过第二电容器连接在第一晶体管的第一栅极。

2.如权利要求1所述的电荷泵电路，其特征在于，

所述第二晶体管的第二栅极与第二漏极相连接；

或者，所述第二晶体管的第二栅极与第一晶体管的第一栅极相连接。

3.如权利要求1所述的电荷泵电路，其特征在于，

所述NMOS晶体管是低阈值晶体管或本征晶体管。

4.如权利要求1所述的电荷泵电路，其特征在于，

所述NMOS晶体管的P型衬底接地电位。

5.如权利要求1所述的电荷泵电路，其特征在于，

所述第一相时钟信号和第二相时钟信号是互补的非交叠信号。

6.如权利要求1所述的电荷泵电路，其特征在于，

所述第二电容器的电容值、第三电容器的电容值，分别显著地小于第一电容器的电容值。

7.如权利要求1所述的电荷泵电路，其特征在于，

所述电荷泵电路中，前一级电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，并使相邻两级的第一相时钟信号相位相反，且相邻两级的第二相时钟信号相位相反。

8.如权利要求7所述的电荷泵电路，其特征在于，

两个结构相同的电荷泵电路并联，且这两个电荷泵电路同一级的两相互补时钟信号的相位相反。

9.如权利要求7或8所述的电荷泵电路，其特征在于，

所述电荷泵电路用于非挥发性存储器集成电路中，提供该非挥发性存储器集成电路所需要的操作电压。