CN106208681A - 低电压低纹波多级电荷泵 - Google Patents

Abstract

本发明涉及CMOS集成电路领域，为解决交叉耦合结构电荷泵会产生泄漏电流的问题，消除非理想时钟和CMOS寄生引起的泄漏电流。本发明采用的技术方案是，低电压低纹波多级电荷泵，前N‑1级电荷泵包括六个晶体管和三个电容，由一对反向时钟CLK、！CLK驱动，其中NMOS晶体管M1、M2，PMOS晶体管M3、M4与电容C1、C2构成了交叉耦合型电荷泵的N‑1级基本结构，额外增加的PMOS晶体管M5、M6的栅极、漏极分别连接到M1、M2的栅极和漏极，PMOS晶体管M5、M6的源级连接到一个对地电容Cs使其处于浮空状态；所有NMOS的衬底连接到Vin。本发明主要应用于CMOS集成电路设计制造场合。

Description

低电压低纹波多级电荷泵

技术领域

本发明涉及CMOS集成电路领域，尤其涉及低电压工作的集成电路领域。

背景技术

电荷泵(Charge pump)是集成电路中一个重要的组成部分，用于在电路中产生一个高于供电电压或者低于地电压的直流输出。常用于非易失存储器、LCD驱动电路中，同时也用于部分低电压电路中以提高某些电路性能。

图1为四级交叉耦合结构电荷泵。每级电荷泵单元包括两个分支，每个分支由一个NMOS晶体管和一个PMOS晶体管和一个充电电容构成。两个分支对称排布，各自的充电电容连接一对反向不交叠时钟驱动信号CLK和CLKB，输入电压Vin一般和电源电压VDD相等。

以第一级电荷泵MN1和MP1的分支为例，假设在第一个时钟周期，CLK＝0，CLKB＝1。此时MN1打开，MP1关断，Vin通过MN1将节点1充电到VDD。下一个时钟周期，CLK＝1，CLKB＝0。此时MN1关断，MP1打开。由于电容两端电压不能突变，当CLK升高时节点1的电压变为2VDD，同时这个电压通过MP1传递到第一级电荷泵的输出端。MN5、MP5分支的工作原理类似，在时钟连续不断的驱动下，节点1和节点5的电压在VDD与2VDD间变化，在输出端得到2VDD的稳定直流电压。

交叉耦合结构的电荷泵具有纹波小，传输效率高，稳定性好的特点，但由于结构的限制会存在泄漏电流的现象，主要原因是非理想时钟驱动和CMOS工艺的寄生效应。

以最后一级电荷泵为例，输出端电压Vout＝5VDD，如果时钟不是理想的，则会存在一个CLK和CLKB同时为低的时刻，此时节点4和节点8的电压均为4VDD，而MP4和MP8均开启，于是产生了一个从输出端到节点4和节点8的泄漏电流。这种现象降低了电荷泵的传输效率，同时会引起Vout较大的纹波。

图2表示出了N阱/P衬底工艺中PMOS晶体管的剖面结构和寄生元件，包括两个垂直的三极管和一个水平的三极管。电荷泵在工作中，源级-衬底电压和漏极-衬底电压不能总维持反偏状态，如果这个电压超过了PN结的阈值电压，有可能会导致寄生的垂直三极管导通，产生从源级或漏极到衬底的泄漏电流，也会降低电荷泵的效率，也增加了功耗。

发明内容

为克服现有技术的不足，解决交叉耦合结构电荷泵会产生泄漏电流的问题，本发明旨在提出一种改进结构的电荷泵，消除非理想时钟和CMOS寄生引起的泄漏电流。本发明采用的技术方案是，低电压低纹波多级电荷泵，前N-1级电荷泵包括六个晶体管和三个电容，由一对反向时钟CLK、！CLK驱动，其中NMOS晶体管M1、M2，PMOS晶体管M3、M4与电容C1、C2构成了交叉耦合型电荷泵的N-1级基本结构，额外增加的PMOS晶体管M5、M6的栅极、漏极分别连接到M1、M2的栅极和漏极，PMOS晶体管M5、M6的源级连接到一个对地电容Cs使其处于浮空状态；所有NMOS的衬底连接到Vin，所有PMOS的衬底连接到Cs；

第N级输出级电荷泵包括12个晶体管和5个电容，其中晶体管M9-M12和电容C3、C4构成交叉耦合电荷泵第N级基本结构，由一对反向时钟CLK2、！CLK2驱动，通过电容Cs，能够给PMOS晶体管M3-M8的衬底级提供一个最高电位，晶体管M1-M4构成电荷泵的电荷转移通路，晶体管M1、M2的源级作为输入端，晶体管M3、M4的源级作为输出端，额外增加的PMOS晶体管M5-M8起到阻隔交叠时钟的作用，晶体管M3、M4的栅极分别连接到晶体管M5、M6和M7、M8的漏极，晶体管M5、M7的源级分别连接到晶体管M1、M2的栅极，晶体管M5-M8的栅极相连，并且接到时钟信号！CLK2上；当！CLK2为高时，晶体管M5、M7开启，传递CLK和！CLK的状态到晶体管M3、M4的栅极；当！CLK2为低时，晶体管M6、M8开启，使得晶体管M3、M4始终处于关断状态。

本发明的特点及有益效果是：

在传统交叉耦合结构电荷泵基础上提出改进的电路结构，减小了CMOS工艺中寄生效应和外部输入的非理想时钟对电路造成的影响。

采用在电路中增加了两个晶体管和一个电容的方法有效防止了寄生效应，提高了电荷泵工作效率。采用四个晶体管和一个额外的控制时钟，控制传输通路合适地开启和关断，减小漏电流。同时避免了使用额外的电容或者更多控制信号，节省芯片面积，简化了时序操作，提高了电路性能。

附图说明：

图1传统四级交叉耦合型电荷泵。

图2 PMOSFET剖面图和寄生元件。

图3前级电荷泵结构。

图4输出级电荷泵结构。

图5输出级电荷泵工作时序。

图6九级电荷泵结构。

具体实施方式

本发明针对现有技术中存在的问题，提出了改进的N级电荷泵方案，能够消除消除非理想时钟和CMOS寄生引起的泄漏电流。

前N-1级电荷泵的结构如图3所示，包括六个晶体管和三个电容，由一对反向时钟CLK、！CLK驱动。其中NMOS晶体管M1、M2，PMOS晶体管M3、M4与电容C1、C2构成了传统交叉耦合型电荷泵的基本结构，额外增加的PMOS晶体管M5、M6的栅极、漏极分别连接到M1、M2的栅极和漏极，M5、M6的源级连接到一个对地电容Cs使其处于浮空状态。所有NMOS的衬底连接到Vin，所有PMOS的衬底连接到Cs。当电路在工作时，保证了所有PMOS的衬底始终为最高电位，避免了PMOS中垂直寄生三极管导通的情况。

输出级电荷泵(第N级)的结构如图4所示，包括12个晶体管和5个电容。其中M9-M12和C3、C4构成了传统交叉耦合电荷泵，由一对反向时钟CLK2、！CLK2驱动，通过电容Cs，能够给PMOS晶体管M3-M8的衬底级提供一个最高电位。M1-M4构成了电荷泵的电荷转移通路，M1、M2的源级作为输入端，M3、M4的源级作为输出端，额外增加的PMOS晶体管M5-M8起到阻隔交叠时钟的作用。M3、M4的栅极分别连接到M5、M6和M7、M8的漏极，M5、M7的源级分别连接到M1、M2的栅极，M5-M8的栅极相连，并且接到时钟信号！CLK2上。当！CLK2为高时，M5、M7开启，传递CLK和！CLK的状态到M3、M4的栅极；当！CLK2为低时，M6、M8开启，使得M3、M4始终处于关断状态。当时钟交叠发生在！CLK2为低的时刻时，由于电荷转移通路被阻断，从而避免了从输出级向传输节点的泄漏电流。

图6为例给出本发明的一种最佳实施方式，前八级采用防止寄生效应的设计，第九级采用防止电荷泄漏的设计。电源电压VDD＝1.4V，CLK为1MHz，CLK2为2MHz，电荷泵输入Vin和时钟驱动幅值均和VDD相等。充电电容为250fF，Cs电容为200fF，Cload为10pF。

Claims (1)

1.一种低电压低纹波多级电荷泵，其特征是，前N-1级电荷泵包括六个晶体管和三个电容，由一对反向时钟CLK、！CLK驱动，其中NMOS晶体管M1、M2，PMOS晶体管M3、M4与电容C1、C2构成了交叉耦合型电荷泵的N-1级基本结构，额外增加的PMOS晶体管M5、M6的栅极、漏极分别连接到M1、M2的栅极和漏极，PMOS晶体管M5、M6的源级连接到一个对地电容Cs使其处于浮空状态；所有NMOS的衬底连接到Vin，所有PMOS的衬底连接到Cs；

第N级输出级电荷泵包括12个晶体管和5个电容，其中晶体管M9-M12和电容C3、C4构成交叉耦合电荷泵第N级基本结构，由一对反向时钟CLK2、！CLK2驱动，通过电容Cs，能够给PMOS晶体管M3-M8的衬底级提供一个最高电位，晶体管M1-M4构成电荷泵的电荷转移通路，晶体管M1、M2的源级作为输入端，晶体管M3、M4的源级作为输出端，额外增加的PMOS晶体管M5-M8起到阻隔交叠时钟的作用，晶体管M3、M4的栅极分别连接到晶体管M5、M6和M7、M8的漏极，晶体管M5、M7的源级分别连接到晶体管M1、M2的栅极，晶体管M5-M8的栅极相连，并且接到时钟信号！CLK2上；当！CLK2为高时，晶体管M5、M7开启，传递CLK和！CLK的状态到晶体管M3、M4的栅极；当！CLK2为低时，晶体管M6、M8开启，使得晶体管M3、M4始终处于关断状态。