CN104205594B - 包含多栅极晶体管的电荷泵电路及其操作方法 - Google Patents

包含多栅极晶体管的电荷泵电路及其操作方法 Download PDF

Info

Publication number
CN104205594B
CN104205594B CN201380016083.7A CN201380016083A CN104205594B CN 104205594 B CN104205594 B CN 104205594B CN 201380016083 A CN201380016083 A CN 201380016083A CN 104205594 B CN104205594 B CN 104205594B
Authority
CN
China
Prior art keywords
pump
grid
pump stage
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380016083.7A
Other languages
English (en)
Other versions
CN104205594A (zh
Inventor
R·费兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN104205594A publication Critical patent/CN104205594A/zh
Application granted granted Critical
Publication of CN104205594B publication Critical patent/CN104205594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种电荷泵电路，其包括：用于输入待升高的电压的输入节点；用于输出已升高的电压的输出节点；串联在所述输入节点与所述输出节点之间的多个泵级，每个泵级包括至少一个电荷转移晶体管，其中所述至少一个电荷转移晶体管是双栅极晶体管，其包括第一栅极和第二栅极，所述第一栅极用于根据施加到所述第一栅极的第一控制信号导通或关断所述晶体管，所述第二栅极用于根据施加到所述第二栅极的第二控制信号修改所述晶体管的阈值电压，其特征在于所述第一控制信号和第二控制信号具有相同相位。

Description

包含多栅极晶体管的电荷泵电路及其操作方法
技术领域
本发明涉及用于在微电子电路中的升压的电荷泵电路，并且具体涉及一种衬底效应最小化且效率提高的电荷泵电路。
背景技术
通常在集成半导体电路内使用电荷泵电路来提高由集成半导体电路的外部电路所提供的电源电压的电压电平，从而获得所需高电压。
例如，诸如闪存阵列的非易失性存储器阵列需要高的正电压或负电压来编程和擦除阵列的存储单元。通常，这些电压高于电源电压Vdd。因此使用电荷泵将片上电压升高到电源电压Vdd以上，以获得编程或擦除所需的电压。
电荷泵电路通常包括多个级联的级，每一级泵送存储在电容器中的电荷，因此逐步升高这些级之间的中间节点的电压电平。虽然可实现很多不同的电路结构，但现有的体电荷泵都是基于相同的原理，即电容器将电荷从一级推送到下一级。例如可在美国专利7,098,725中发现常规电荷泵电路的例子。
然而，当级数增大时，每级中的晶体管的衬底效应以及电容器中的寄生电容降低了常规电荷泵电路的性能。换言之，由于引起了衬底效应，因此常规电荷泵电路的实际输出电压低于理想值。
美国专利申请US 2011/0241767 A1公开了一种使用多栅极晶体管来实现高电平输出电压的电荷泵电路。然而，人们在本发明的领域中不断做出努力来进一步提高电荷泵电路的电荷转移效率。人们还不断做出努力来提高这种电路的速度，以降低功耗和减小占用面积。
发明内容
本发明的目的是进一步改进已知的电荷泵电路，并根据本发明的第一方面提出一种电荷泵电路，其包括：
-用于输入待升高的电压的输入节点；
-用于输出已升高的电压的输出节点；
-串联在所述输入节点与所述输出节点之间的多个泵级，每个泵级包括至少一个电荷转移晶体管，其中至少一个电荷转移晶体管是双栅极晶体管，其包括第一栅极和第二栅极，所述第一栅极用于根据施加到所述第一栅极的第一控制信号导通或关断所述晶体管，所述第二栅极用于根据施加到所述第二栅极的第二控制信号修改所述晶体管的阈值电压，其中所述第一控制信号和第二控制信号具有相同相位，
其特征在于，施加到泵级的至少一个转移晶体管的第二栅极的第二控制信号的电压电平在一系列泵级中从一个泵级升高到下一个泵级。
以下是该电路的其他优选的(虽然是非限制性的)方面：
-每个泵级包括级输入节点和级输出节点，并且施加到泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号的电压电平是以下中的一个：
-所述泵级或所述一系列泵级中的一个后面泵级的级输入节点的电压电平；和
-所述泵级或所述一系列泵级中对应地(respectively of)所述后面泵级的级输出节点的电压电平。
-所述电荷泵电路包括至少一个电压电平转换电路，所述电压电平转换电路用于提供施加到每个泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号，所述电压电平转换电路包括多个串联的布尔逻辑门，每个布尔逻辑门与所述泵级中的一个相关联，并传递待施加到相关联泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号；
-泵级的至少一个电荷转移晶体管的第二栅极连接到所述泵级或所述一系列泵级中的后面泵级中的一个的中间节点上。
附图说明
通过阅读以下以示例方式并参照所附附图给出的本发明的优选实施例的详细说明，本发明的其他方面、目的和优点将变得更加清楚，在所述附图中：
-图1示出了一种常规体电荷泵电路；
-图2示出了FDSOI(全耗尽型绝缘体上硅)电荷泵电路的一个可能实施例；
-图3、图4和图5是将图1和图2的电路性能进行比较的仿真结果；
-图6a和图6b示出了提高输出电平的FDSOI反相器；
-图7a和图7b示出了提高输出电平的Finfet反相器；
-图8示出了Finfet反相器链；
-图9a和图9b分别示出了具有可用于提高输出电压的Finfet的NAND门以及NOR门；
-图10示出了使用图8的Finfet反相器链的根据本发明的电荷泵电路的一个可能实施例；
-图11示出了图10的电荷泵电路的性能的仿真结果；
-图12示出了根据本发明的电荷泵电路的另一个可能实施例；
-图13示出了图12的电荷泵电路的性能的仿真结果；
-图14示出了与图10的电荷泵电路对称的电荷泵电路的性能的仿真结果。
具体实施方式
图1示出了三级常规体电荷泵电路。参照第一级，每级包括第一泵送电容器C1、第二泵送电容器C2和一对交叉耦合反相器，所述交叉耦合反相器包括由NMOS晶体管T1和PMOS晶体管T3构成的第一反相器以及由NMOS晶体管T2和PMOS晶体管T4构成的第二反相器。
第一泵送电容器C1的第一端子接收时钟信号Φ1(通常为方波信号)，另一端子连接到第一中间节点1a上。同样，第二泵送电容器的第一端子接收时钟条信号Φ2(与时钟信号Φ1互补)，另一端子连接到第二中间节点1b上。
NMOS晶体管T1的栅极、NMOS晶体管T2的漏极、NMOS晶体管T3的栅极以及NMOS晶体管T4的源极连接到第二中间节点1b上。同样，NMOS晶体管T4的栅极、NMOS晶体管T3的源极、NMOS晶体管T1的漏极以及NMOS晶体管T2的栅极连接到第一中间节点1a上。NMOS晶体管T1、T2能够进行操作，以将电源电压Vin从输入节点传输到第一中间节点1a和第二中间节点1b。PMOS晶体管T3、T4能够进行操作，以将第一中间节点1a和第二中间节点1b上承载的电压传输到设置于泵电路的第一级与第二级之间的输出节点out1。
其他级以与第一级相同的方式操作。因此，泵电路利用电源电压Vin产生输出电压Vout＝Vin+n.VDD，其中n对应于级数，VDD对应于时钟信号的幅度。实际上，由于在这种体电路中泵送电容器下方存在结寄生现象，因此级的电荷转移效率仅为90％左右。此外，这些电容器相对较大，典型值为5pF左右。
本发明提出通过以具有双独立栅极的晶体管代替CMOS体晶体管，并通过用两个同相信号控制这两个栅极来改进常规泵电路。如果第一栅极被用作为“正常”控制栅极，以在施加到第二栅极的电压发生变化时导通和关断晶体管，则可以调整晶体管性能，并相应地改变其阈值电压。考虑N沟道晶体管，由于这两个同步栅极，因此改进了晶体管的关断状态，这是因为第二栅极上的低态使得阈值电压增大，从而以较少泄露适当地关断晶体管。类似地，也改进了晶体管的导通状态，这是因为第二栅极上的高态使得阈值电压减小(阈值电压甚至可变为负值，晶体管从而在耗尽模式下工作，这允许充分并且更快的电荷转移)，从而实现穿过晶体管的更好且更快的电荷转移。注意，高/低概念适于N沟道晶体管，而对于P沟道晶体管则颠倒过来。
每个双栅极晶体管可以是具有位于SeOI基板(绝缘体上半导体)的掩埋绝缘层之下的背控制栅极的双栅极晶体管。该背控制栅极优选作为用于修改阈值电压的第二控制栅极。
每个双栅极晶体管也可以是鳍式独立双栅极晶体管。
因此，应当理解的是，本发明可通过以下技术实现：PDSOI(部分耗尽型绝缘体上硅)、FDSOI(全耗尽型绝缘体上硅)以及FinFET和其他类型的独立双栅极晶体管。FDSOI证明其有利之处在于，由于它允许比体小的每个功能的面积，因此增强了优点。
双栅极技术进一步证明其是有利的，因为它减少了泵送电容器周围的寄生电容(例如，SeOI技术的寄生电容比在体技术观察到的结寄生电容小10-100)。较好的晶体管和较小寄生现象的电容器相结合，使得电容器小了约10倍，并且因此大大提高了电荷转移效率。由于泵电路的区域主要被电容器占据，因此功能可以在小了8至10倍的区域上实现。
应当理解的是，本发明无论如何都不限于特定的泵电荷电路结构，而是相反地扩展到任何已知的结构，其中以具有双独立栅极的晶体管代替常规的体晶体管，并且其中这两个栅极是通过两个同相信号控制的。因此，应当理解的是，本发明涉及一种电荷泵电路，其包括：
-用于输入待升高的电压的输入节点；
-用于输出已升高的电压的输出节点；
-串联在所述输入节点与所述输出节点之间的多个泵级，每个泵级包括至少一个电荷转移晶体管，其中所述至少一个电荷转移晶体管是多栅极晶体管，其包括第一栅极和第二栅极，所述第一栅极用于根据施加到所述第一栅极的第一控制信号导通或关断所述晶体管，所述第二栅极用于根据施加到所述第二栅极的第二控制信号修改所述晶体管的阈值电压，其中所述第一控制信号和第二控制信号具有相同相位。
图2示出了一种使用与图1相同结构的FDSOI电荷泵电路的一个可能实施例。在对应于第一泵级P1的输入的输入节点IN输入待升高的电压Vin。在对应于最后一个泵级P3的输出的输出节点OUT输出已升高的电压Vout。图2的电路具有三个泵级P1-P3，但应当理解的是，级的数目会根据需要而进行修改。
图2的电路与图1的电路不同之处在于每个泵级P1-P3的晶体管T1-T4是这样的双栅极晶体管：基体衬底中的前控制栅极和背栅极位于SeOI衬底的掩埋绝缘层之下。通过第一背栅极控制信号控制施加到晶体管T1、T3的背栅极的电压，控制信号与施加到其前栅极的控制信号(时钟条信号Φ2)同相。相反，通过第二背栅极控制信号控制施加到晶体管T2，T4的背栅极的电压，该控制信号与施加到其前栅极的控制信号(时钟信号Φ1)同相。
图2的电路操作如下。
在时刻“a”，时钟信号Φ1上升，从而使第一中间节点1a升高，并关断P沟道晶体管T4。时钟条信号Φ2下降，使得第二中间节点1b降低，并且P沟道晶体管T3被导通。其结果是，第一电容器C1中存储的电荷(电压)被从C1泵送并转移到第一泵级P1的输出out1。N沟道晶体管T1被关断，同时N沟道晶体管T2被导通，使得第二中间节点1b将来自Vin的电荷收集到C2，从而返回到Vin。
在时刻“b”，时钟信号Φ1下降，使得第一中间节点1a降低并且P沟道晶体管T4被导通，并且第二电容器C2中存储的电荷被从C2泵送并转移到第一泵级P1的输出out1，因此输出out1被升高到Vin+VDD。时钟条信号Φ2上升，从而使第二中间节点1b升高，并关断P沟道晶体管T3。N沟道晶体管T2被关断，同时N沟道晶体管T1被导通，使得第一中间节点1a将来自Vin的电荷收集到C1，从而返回到Vin。
在时刻“c”，时钟信号Φ1上升，从而使第一中间节点1a升高到Vin+VDD，并关断P沟道晶体管T4。时钟条信号Φ2下降，使得第二中间节点1b降低，并且P沟道晶体管T3被导通。其结果是，第一电容器C1中存储的电荷(电压)被从C1泵送并转移到第一泵级P1的输出out1。N沟道晶体管T1被关断，同时N沟道晶体管T2被导通，使得第二中间节点1b将来自Vin的电荷收集到C2，从而返回到Vin。*
该过程是累积的，并且在out1处的电压达到Vin+VDD的最大值。后面的泵级P2-P3以与第一级P1相同的方式操作，并且每级使信号增加一个VDD。取Vin＝Vdd＝1V，每级增加1V，并且升高的输出电压Vout达到4V。为了避免在最后一级出现波纹，需要较大的负载。但一般而言，例如对于闪存阵列来说，证明了正常使用就已足够。
应当理解的是，第一中间节点和第二中间节点的电压在输入节点的电压电平(在第一泵级的情况下为Vin)与输出节点的电压电平(在第一泵级的情况下为Vin+VDD)之间变化。
图3、图4和图5是将图2的FDSOI电荷泵电路(“FDSOI”)与其对应的体电荷泵电路(“BULK”)的性能(Vout作为时间的函数)进行比较的仿真结果。
图3示出了对于4泵级电路的这种比较，设Vin＝Vdd＝1V，理论上该电路应提供5V的升高的输出电压。利用体电路，输出的升高电压仅达到约4.6VDD，而利用图2的FDSOI电路，输出的升高电压则达到约4.95VDD。还证明了FDSOI电路快得多，而同时由于电容尺寸的不同，该电路小了8-9倍。
图4示出了对于10泵级电路的另一个比较，设Vin＝Vdd＝1V，理论上该电路应提供11V的升高的输出电压。对于大于20μs的时间，利用体电路，输出的升高电压仅达到约5.5-6VDD，而利用图2的FDSOI电路，输出的升高电压达到约8至9VDD。还证明了FDSOI电路快得多，而同时小了8-9倍。此外，必须注意的是，FDSOI泵能够提供高输出电压，而体泵却不能。
图5示出了体泵需要更高的功率电源Vin来提供约10V的较高的升高电压Vout。设Vin＝Vdd＝2V并且所有其他参数不变，体电路达到约14-15V(理论上本应达到22V)。同时，设电源仍为1V，图2的FDSOI电路达到8至9V(理论上达到11V)。
因此应当理解的是，使用双栅极晶体管的电路具有以下优点。每个晶体管利用第二控制栅极而获得更好的关断状态，第二控制栅极减少了泄露并因此减少了电力消耗。晶体管的导通状态也因第二控制栅极而得以改进，第二控制栅极允许更快、更有效的电荷转移。泵送电容器在自身之下不具有结寄生现象(贯穿SeOI衬底的掩埋绝缘层只有非常小的寄生现象)，这使得对于每个电容器能够获得具有更小绝对值的更好的泵送率。此外，允许更低的输入电压Vin和更高的泵送VDD值。因此可以使用单个的低功率电源。应当注意的是，具有独立栅极finfet时这些特性甚至更佳，每个晶体管的两个栅极由同一个控制信号控制，因此具有相同相位和相同幅度。
如图4所示，根据约8-9V的渐进线，10级FDSOI电荷泵的电荷转移效率似乎饱和，而理论上应达到11V。而随着级的数目增加，与理论的这种差距会增大。
如图2所示，施加到晶体管的源极和漏极的电压从一级到另一级时升高。在级数n，该泵级的高功率电源和低功率电源为nVDD和(n+1)VDD。但同时，背控制栅极仍参照地或VDD。因此应理解，通过背栅极来修改阈值电压的效率从一级到另一级时降低。
因此本发明提出使得施加到泵级的晶体管的第二控制栅极(例如背栅极)的电压电平在一系列泵级中从一个泵级到另一个泵级时升高。
在一个示例性实施例中，泵级的晶体管的背栅极受制于泵级电压。更确切地说，施加到背栅极的电压电平是相关联泵级的低或高功率电源。以此方式，无论在哪个泵级，通过背栅极修改阈值电压的效率都保持恒定。
总之，本发明不限于该实施例，相反提供了关于选择施加到背栅极的电压电平的灵活性。具体而言，施加到泵级的背栅极的电压电平可受制于一系列泵级中一个后面泵级(例如相邻的下一个泵级)的电压电平。这证明了利用具有前控制栅极和背控制栅极的SeOI双栅极晶体管是有利的，并且其中前栅氧化层比背栅氧化层(掩埋绝缘层)薄，使得施加到背栅极的电压应优选高于施加到前栅极的电压。
以下公开了第一种从一个泵级到另一个泵级时升高施加到第二控制栅极的电压电平的方式。电荷泵电路包括至少一个电压电平转换电路，所述电压电平转换电路用于提供施加到每个泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号。电压电平转换电路包括多个串联的布尔逻辑门，每个布尔逻辑门与泵级中的一个相关联，并传递待施加到相关联泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号。
每个布尔逻辑门可以具体设置在高功率电源与低功率电源之间，所述高功率电源连接至相关联泵级的输出节点(或连接至一系列泵级中一个后面泵级的输出节点)，并且所述低功率电源连接至相关联泵级的输入节点(或对应地连接至一系列泵级中所述后面泵级的输入节点)。如以下所述，每个布尔逻辑门可以是反相器，所述反相器具有串联在这种高功率电源与低功率电源之间的晶体管。
图6a-6b和图7a-7b示出了能够提高输出电平的反相器。这些反相器包括串联在高功率电源2vdd与低功率电源vdd之间的P沟道晶体管Tp和N沟道晶体管Tn。晶体管Tp、Tn优选为双栅极晶体管。
图6a-6b示出了晶体管为双栅极晶体管的FDSOI反相器，除了常规前栅极之外还具有位于掩埋绝缘层之下的背栅极。在图6a中，向反相器的输入节点施加正输入电压Vdd，同时还向晶体管的背栅极施加高电压Vpp。P沟道晶体管Tp处于关断状态(这是因为由于向其背栅极施加了高电压Vpp，并且因为向其第一栅极施加了高电平Vdd，晶体管呈现绝对值方面非常高的阈值电压)。N沟道晶体管Tn变得耗尽(通过施加到其背栅极的高电压Vpp使其阈值电压VT降为负值)，从而将来自其源极的电荷转移到反相器的输出，即Vdd(无衬底效应)或任何选择的低功率电源。在图6b中，输入电压和背栅极电压设为0V。P沟道晶体管Tp变得耗尽(|VT|<0)，并将其源极转移到输出，即2Vdd(无衬底效应)或任何选择的低功率电源。N沟道晶体管Tn处于关断状态(其第一栅极上具有非常高的VT和低电平)。应当理解的是，该反相器逻辑门既改变高电平也改变低电平，而不存在任何泄露或电流通路。
图7a-7b示出了具有Finfet双栅极晶体管的反相器。除了Finfet型(version)只需第二栅极上的Vdd，而FDSOI型则需在在Vpp上施加大电压之外，它以与图6a-6b之一相同的方式工作。
图8示出了根据图7a-7b的Finfet反相器的级联链。应当理解的是，反相器的电压升高效应由此从一级到下一级时累积，特别是因为FDSOI和Finfet不使用衬底作为电极。因此，链中的第n个反相器输出低电平电压n.vdd或高电平电压(n+1).vdd。
应当理解的是，这里说明的有关反相器链的原理可以扩展到任何布尔逻辑门(比如NOR门或者NAND门)链。在此方面，图9a和图9b分别示出了具有Finfet的NAND门以及NOR门，其中Finfet可用于根据提供的电源(低和高)升高输出电压。
图10示出了根据本发明的电荷泵电路，其使用图8的Finfet反相器链。这里提供了两个电压电平转换电路，一个电路在其输入处接收第一背栅极控制信号而另一个电路接收第二背栅极控制信号电压电平转换电路中的每个反相器均与相应的泵级相关联，并且传递待施加到该泵级的电荷转移晶体管的背栅极的控制信号。每个反相器均有串联在高功率电源和低功率电源之间的晶体管。应当理解的是，时钟信号Φ1和Φ2从一泵级到另一泵级时交替，以保证电荷转移晶体管的两个栅极同相(但不一定具有相同幅度，因为对于如图2所示的背栅极来说可能优选较高的幅度)。
每个反相器的高功率电源可以连接到相关联泵级的输出节点上，而低功率电源可以连接到相关联泵级的输入节点上。以此方式，电压电平转换电路根据相应泵级的相应电源(高和低)升高施加到背控制栅极的电平。无论如何，本发明不限于这个具体实施例，并且在反相器的高低功率电源的电压电平选择上具有灵活性，例如其可以连接到一系列泵级中不同于相关联泵级的泵级的输入节点或输出节点上，特别是连接到一系列泵级中一个后面泵级(例如相邻的下一个泵级)的输入节点和输出节点上。
电压电平转换电路(例如反相器链)所使用的能量是泵所产生能量的一小部分。由于这些反相器上的晶体管承载的电荷非常低(图10的示例中仅有两个背栅极)，并且不需要速度极快，因此它们可以非常小并且仅使用非常小百分比的泵容量。
应当注意的是，电压电平转换电路的P沟道晶体管必须是高电压晶体管(厚栅氧化层)，这是因为其Vgs可高达2Vdd。然而，使用厚栅氧化层P沟道晶体管的限制对于泵(低频率，并且多数使用区域为电容器)来说不是问题。对于不使用这些厚晶体管的技术来说，总是可以利用堪比美国专利6,518,818所述的原理图的原理图来产生反相器(或缓冲器)。这种原理图可以容易地重绘到FDSOI或Finfet上。在该情况下，所有晶体管在其三个电极的任意电极之间都将具有Vdd或更低电压。
图11示出了图10的具有10个泵级的电荷泵电路的性能的仿真结果，设Vin＝Vdd＝1V，理论上应提供11V的升高的输出电压。对于大于20μs的时间，输出的升高电压达到约10.8V，接近于理论值，并且比如图4所示的图2的电路所达到的约8-9V的渐进线要好。图4和图11的比较由此表明，使施加到泵级的晶体管的背栅极的电压从一个泵级到另一个泵级时升高(例如受制于泵级电压)，可以获得较好的性能。
根据第二种使施加到第二控制栅极的电压电平从一个泵级到另一个泵级时升高的方式，泵级的至少一个电荷转移晶体管的第二栅极连接到泵级的中间节点上，具体而言，连接到电压电平在泵级的输入节点的电压电平与所述泵级的输出节点的电压电平之间变化的中间节点上。应当理解的是，该第二方式证明了有利之处在于，无需用于升高施加到第二控制栅极的电压电平的专用电路(比如用于升高电压电平的图10的电压电平转换电路)。
该中间节点例如对应于具有图1中的参考标记1a、1b的中间节点之一，即，连接到电容器的一个端子上的中间节点，电容器的另一端子连接到时钟信号Φ1、Φ2。
具体而言，泵级的至少一个电荷转移晶体管的第二栅极可以连接到一系列泵级中的相邻下一个泵级的中间节点上。如图12所示，施加到第一泵级的晶体管T1、T3(对应地晶体管T2、T4)的背栅极的电压通过第一背栅极控制信号进行控制，该第一背栅极控制信号对应于在第二泵级的中间节点2a(对应地中间节点2b)的信号，而电压电平为Vin+VDD或Vin+2*VDD。无论如何，应当理解的是，根据需要，也可以使用其他泵级的中间节点，比如晶体管所属的泵级的中间节点(这可能是对于图12的泵电路一系列泵级中的最后一个泵级的情况)。
应当理解的是，在图12的泵电路中，时钟信号Φ1和Φ2从一个泵级到另一个泵级时交替，以保证电荷转移晶体管的两个栅极同相。
图13示出了图12的具有10个泵级的电荷泵电路的性能的仿真结果，设Vin＝Vdd＝1V，理论上应提供11V的升高的输出电压。对于大于20μs的时间，输出的升高电压达到约10.8V，接近于理论值，并且比如图4所示的图2的电路所达到的约8-9V的渐进线要好。还证明了该电荷泵电路比图10的电荷泵电路速度快(在10μs之后，输出的升高电压达到约8,5V，而如图11所示的图10的电路仅达到约6V)。
在上文中，电荷泵电路产生正的升高的输出电压。应当理解的是，本发明还扩展到产生负的升高的输出电压的电荷泵电路。这种负电荷泵电路只是正电荷泵电路的对称对应电路(其中所有N晶体管都以P晶体管代替，反之亦然，高功率电源VDD以低功率电源GND代替，反之亦然，等等)。在此方面，图14示出了图10的电荷泵电路的负对应电路(具有10个泵级)的性能的仿真结果。从输入电压Vin＝0V开始，升高的负输出电压达到-9.8V，接近于理论值(-10V)。应当理解的是，图14的曲线的平坦开始部分是由于运行仿真所需要的人为初始条件造成的。
还应当注意，本发明不限于根据其第一方面的电荷泵电路，而是扩展到如以上详细说明的电荷泵电路的操作方法，并且具体扩展到包括以下步骤的方法：
-向电荷泵电路的输入节点施加待升高的输入电压，
-向每个泵级的至少一个电荷转移晶体管的第一栅极施加第一控制信号，
-向每个泵级的至少一个电荷转移晶体管的第二栅极施加第二控制信号，所述第二控制信号与所述第一控制信号同相；
-使施加到泵级的至少一个转移晶体管的第二栅极的第二控制信号的电压电平在一系列泵级中从一个泵级到下一个泵级时升高。

Claims (10)

1.一种电荷泵电路，包括：
-用于输入待升高的电压(Vin)的输入节点；
-用于输出已升高的电压(Vout)的输出节点；
-串联在所述输入节点与所述输出节点之间的多个泵级，每个泵级包括至少一个电荷转移晶体管(T1-T4)，其中所述至少一个电荷转移晶体管是双栅极晶体管，其包括第一栅极和第二栅极，所述第一栅极用于根据施加到所述第一栅极的第一控制信号导通或关断所述晶体管，所述第二栅极用于根据施加到所述第二栅极的第二控制信号修改所述晶体管的阈值电压，其中所述第一控制信号和第二控制信号具有相同相位，
其特征在于施加到泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号的电压电平在串联连接的多个泵级中从一个泵级到下一个泵级时升高。
2.根据权利要求1所述的电荷泵电路，其中每个泵级包括级输入节点和级输出节点，并且施加到泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号的电压电平是以下中的一个：
-所述泵级或串联连接的多个泵级中的一个后面泵级的级输入节点的电压电平；以及
-所述泵级或串联连接的多个泵级中对应地所述后面泵级的级输出节点的电压电平。
3.根据权利要求1-2中任一项所述的电荷泵电路，包括至少一个电压电平转换电路，所述电压电平转换电路用于提供施加到每个泵级的至少一个电荷转移晶体管的第二栅极的所述第二控制信号，所述电压电平转换电路包括多个串联的布尔逻辑门，每个布尔逻辑门与一个所述泵级相关联，并且传递待施加到相关联泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号。
4.根据权利要求3所述的电荷泵电路，其中每个布尔逻辑门设置在以下之间：
-高功率电源，所述高功率电源连接至所述相关联泵级或串联连接的多个泵级中的一个后面泵级的输出节点；以及
-低功率电源，所述低功率电源连接至所述相关联泵级或串联连接的多个泵级中对应地所述后面泵级的输入节点。
5.根据权利要求4所述的电荷泵电路，其中每个布尔逻辑门均为反相器。
6.根据权利要求3所述的电荷泵电路，其中所述电压电平转换电路包括双栅极晶体管。
7.根据权利要求1-2中任一项所述的电荷泵电路，其中泵级的至少一个电荷转移晶体管的第二栅极连接到泵级的中间节点上。
8.根据权利要求7所述的电荷泵电路，其中每个泵级包括具有第一端子和第二端子的至少一个电容器，时钟信号被施加到所述第一端子，所述第二端子连接到所述中间节点上。
9.根据权利要求7所述的电荷泵电路，其中泵级的至少一个电荷转移晶体管的第二栅极连接到所述泵级或串联连接的多个泵级中的一个后面泵级的中间节点上。
10.一种电荷泵电路的操作方法，所述电荷泵电路包括：
-用于输入待升高的电压的输入节点；
-用于输出已升高的电压的输出节点；
-串联在所述输入节点与所述输出节点之间的多个泵级，每个泵级包括至少一个电荷转移晶体管，其中所述至少一个电荷转移晶体管是双栅极晶体管，其包括第一栅极和第二栅极，所述第一栅极用于根据施加到所述第一栅极的第一控制信号导通或关断所述晶体管，所述第二栅极用于根据施加到所述第二栅极的第二控制信号修改所述晶体管的阈值电压，
所述方法包括：
-向所述输入节点施加待升高的输入电压，
-向每个泵级的至少一个电荷转移晶体管的第一栅极施加第一控制信号，
-向每个泵级的所述至少一个电荷转移晶体管的第二栅极施加第二控制信号，所述第二控制信号与所述第一控制信号同相，
-使施加到泵级的至少一个电荷转移晶体管的第二栅极的第二控制信号的电压电平在串联连接的多个泵级中从一个泵级到下一个泵级时升高。
CN201380016083.7A 2012-03-23 2013-03-22 包含多栅极晶体管的电荷泵电路及其操作方法 Active CN104205594B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1252640A FR2988535B1 (fr) 2012-03-23 2012-03-23 Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
FR1252640 2012-03-23
PCT/EP2013/056126 WO2013139976A1 (en) 2012-03-23 2013-03-22 Charge pump circuit comprising multiple - gate transistors and method of operating the same

Publications (2)

Publication Number Publication Date
CN104205594A CN104205594A (zh) 2014-12-10
CN104205594B true CN104205594B (zh) 2017-09-15

Family

ID=47049224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380016083.7A Active CN104205594B (zh) 2012-03-23 2013-03-22 包含多栅极晶体管的电荷泵电路及其操作方法

Country Status (6)

Country Link
US (1) US9225237B2 (zh)
KR (1) KR101629812B1 (zh)
CN (1) CN104205594B (zh)
FR (1) FR2988535B1 (zh)
TW (1) TWI593220B (zh)
WO (1) WO2013139976A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
KR102277176B1 (ko) * 2015-02-23 2021-07-15 한국전자통신연구원 레벨 시프터 회로
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프
EP3350807B1 (en) * 2015-09-17 2021-01-06 Xenergic AB Sram architectures for reduced leakage
CN105471256B (zh) * 2015-12-15 2020-11-17 格科微电子（上海）有限公司 电荷泵装置
US9904075B2 (en) * 2015-12-22 2018-02-27 Johnson & Johnson Vision Care, Inc. High-voltage H-bridge control circuit for a lens driver of an electronic ophthalmic lens
DE102016106015A1 (de) 2016-04-01 2017-10-05 Tdk Corporation Negative Ladungspumpe und Audio-ASIC mit einer negativen Ladungspumpe
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
US9917509B2 (en) * 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9762245B1 (en) * 2016-06-14 2017-09-12 Globalfoundries Inc. Semiconductor structure with back-gate switching
US10236768B2 (en) 2017-05-19 2019-03-19 Globalfoundaries Inc. Switched-capacitor charge pump with reduced diode threshold voltage and on state resistance
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
US10461636B2 (en) * 2017-10-23 2019-10-29 Stmicroelectronics International N.V. Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation
CN110620577B (zh) * 2019-10-12 2023-06-02 上海华力微电子有限公司 基于fdsoi结构的电平转换单元电路及版图设计方法
US11139004B2 (en) * 2019-10-25 2021-10-05 Texas Instruments Incorporated Charge pump circuit and auxiliary power supply
US11081973B1 (en) * 2019-10-30 2021-08-03 Dialog Semiconductor B.V. High voltage tolerant inverter
KR20220064561A (ko) * 2020-11-12 2022-05-19 삼성전기주식회사 레귤레이터 회로 및 이를 포함하는 프런트 엔드 모듈
US11563373B2 (en) * 2020-11-19 2023-01-24 Stmicroelectronics International N.V. Circuit and method for controlled discharge of a high (positive or negative) voltage charge pump
IT202100002585A1 (it) * 2021-02-05 2022-08-05 Sk Hynix Inc Architettura di pompa di carica
CN114779870B (zh) * 2022-05-11 2023-10-20 中科芯磁科技(珠海)有限责任公司 电压自适应调整电路和芯片
CN115224932B (zh) * 2022-08-24 2023-03-10 北京智芯微电子科技有限公司 电荷泵电路、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
FR2781940B1 (fr) 1998-07-31 2000-10-06 St Microelectronics Sa Amplificateur dont la sortance varie en fonction du temps
FR2794301B1 (fr) 1999-05-28 2004-10-08 St Microelectronics Sa Procede de multiplication de tension, et dispositif multiplicateur de tension correspondant
KR100296861B1 (ko) * 1999-07-09 2001-07-12 이장무 전하 펌프
FR2810151B1 (fr) 2000-06-13 2005-04-29 St Microelectronics Sa Dispositif de regulation de tension pour cellule de reference d'une memoire vive dynamique, cellule de reference, memoire et procede associe
FR2818425B1 (fr) 2000-12-15 2003-04-04 St Microelectronics Sa Amplificateur de lecture de cellules memoire a fonction logique de type ou-exclusif
US6518818B1 (en) * 2001-09-17 2003-02-11 Honeywell International Inc. High voltage CMOS output driver in low voltage process
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로
KR100562651B1 (ko) 2003-10-30 2006-03-20 주식회사 하이닉스반도체 다단 전압 펌프 회로
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
FR2919112A1 (fr) 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
WO2009047715A1 (en) * 2007-10-11 2009-04-16 Nxp B.V. Low-power dickson charge pump
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2500933A1 (en) 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices
FR2974656B1 (fr) 2011-04-26 2013-05-17 Soitec Silicon On Insulator Amplificateur de detection differentiel sans transistor a grille de passage dedie
FR2974666B1 (fr) 2011-04-26 2013-05-17 Soitec Silicon On Insulator Amplificateur de detection differentiel sans transistor de precharge dedie
FR2974667B1 (fr) 2011-04-26 2020-10-02 S O I Tec Silicon On Insulator Tech Amplificateur de detection differentiel sans transistor de commutation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265494A (zh) * 2008-12-18 2011-11-30 Nxp股份有限公司 电荷泵电路

Also Published As

Publication number Publication date
TW201347378A (zh) 2013-11-16
US9225237B2 (en) 2015-12-29
KR20140131580A (ko) 2014-11-13
FR2988535B1 (fr) 2014-03-07
CN104205594A (zh) 2014-12-10
FR2988535A1 (fr) 2013-09-27
US20150263610A1 (en) 2015-09-17
TWI593220B (zh) 2017-07-21
WO2013139976A1 (en) 2013-09-26
KR101629812B1 (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
CN104205594B (zh) 包含多栅极晶体管的电荷泵电路及其操作方法
CN105281564B (zh) 四相电荷泵电路
US8248152B2 (en) Switched capacitor voltage converters
US8547168B2 (en) High current drive switched capacitor charge pump
JP4944571B2 (ja) チャージポンプ回路
CN207200574U (zh) 电路结构
US20130257522A1 (en) High input voltage charge pump
CN109274263A (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
CN208924110U (zh) 负电荷泵电路
US7973564B1 (en) High load driving device
US20130207716A1 (en) Charge pumping device and unit cell thereof
US8390365B2 (en) Charge pump system for low-supply voltage
CN104124951B (zh) 用于驱动晶体管的电路
CN103117740A (zh) 低功耗电平位移电路
CN104811033B (zh) 适合低电压操作的电荷泵电路
CN107306082B (zh) 电荷泵电路
CN102280127B (zh) 时钟产生电路及电荷泵系统
CN116169863A (zh) 一种用于实现nmos管加速驱动的装置
US11114937B2 (en) Charge pump circuit
US9024680B2 (en) Efficiency for charge pumps with low supply voltages
JP2001211637A (ja) チャージポンプ回路
CN106712497A (zh) 一种交叉耦合电荷泵
CN112470383A (zh) 电荷泵电路装置
Šovčík et al. Ultra-low-voltage driver for large load capacitance in 130nm CMOS technology
JP4137364B2 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant