CN114779870B - 电压自适应调整电路和芯片 - Google Patents
电压自适应调整电路和芯片 Download PDFInfo
- Publication number
- CN114779870B CN114779870B CN202210510097.5A CN202210510097A CN114779870B CN 114779870 B CN114779870 B CN 114779870B CN 202210510097 A CN202210510097 A CN 202210510097A CN 114779870 B CN114779870 B CN 114779870B
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- configuration code
- signal
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 230000000630 rising effect Effects 0.000 claims description 40
- 230000003044 adaptive effect Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000006978 adaptation Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 16
- 230000008569 process Effects 0.000 abstract description 12
- 239000003990 capacitor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供了一种电压自适应调整电路和芯片。该电路包括自适应控制电路和电压调整电路，其中，自适应控制电路包括时钟检测模块和配置码调整模块，时钟检测模块的输出端与配置码调整模块的输入端电连接，时钟检测模块用于产生调整信号，配置码调整模块用于根据调整信号调整当前配置码，得到目标配置码；电压调整电路，电压调整电路的输入端与配置码调整模块的输出端电连接，电压调整电路的输出端与时钟检测模块的输入端电连接，用于根据目标配置码产生对应的目标电压。本方案解决了现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定的问题。
Description
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种电压自适应调整电路和芯片。
背景技术
降低芯片的功耗是当前集成电路在设计和应用过程中需要解决的关键问题，传统的降低功耗方法是通过降低芯片的运行时钟频率或者工作电压来实现，但是这两种方法均有可能影响芯片工作性能。现有技术可以分为两类，基于芯片系统的方法和基于工艺的方法。其中基于芯片系统的方法均是集中基于体硅工艺产品，由于体硅工艺的局限性，只能调节芯片的电源电压，即工作电压，这种情况下芯片能够调节的电压只有电源电压参数，且调节幅度只有±10％，其对芯片功耗影响较小。而对于FDSOI(Fully Depleted-Silicon-On-Insulator)工艺在电源电压参数之外，还提供了一个新参数“背偏电压”，该“背偏电压”可以控制芯片的速度和压电性能，且调节幅度为±50％以上，因此调节“背偏电压”可以大幅度来实现芯片低功耗。
FD-SOI晶体管结构如图1所示，包括硅衬底301、N阱区302、P阱区303，埋氧层304、顶层硅305、隔离结构306以及设置在顶层硅305中的两个P区307和两个N区308，与CMOS晶体管相比，增加了埋氧层304，增加了两个电压参数：VP和VN。VP和VN为FD-SOI晶体管的背偏电压，其可以调节FD-SOI的阈值，进而达到控制芯片的功耗和性能作用。因此在FD-SOI工艺的芯片中，除了VCC参数外，还可以控制背偏电压参数VP、VN来调节芯片的电压，进而调节芯片的功耗和性能。但是，基于FD-SOI工艺缺少自适应调节背偏置电压的方法，从而无法自适应控制芯片运行功耗。
因此，亟需一种可以实现调节背偏置电压的电路。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种电压自适应调整电路和芯片，以解决现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种电压自适应调整电路，包括自适应控制电路和电压调整电路，其中，所述自适应控制电路包括时钟检测模块和配置码调整模块，所述时钟检测模块的输出端与配置码调整模块的输入端电连接，所述时钟检测模块用于产生调整信号，所述配置码调整模块用于根据所述调整信号来调整当前配置码，得到目标配置码；所述电压调整电路的输入端与所述配置码调整模块的输出端电连接，所述电压调整电路的输出端与所述时钟检测模块的输入端电连接，用于根据所述目标配置码产生对应的目标电压，所述目标电压包括目标正电压和目标负电压。
进一步地，所述时钟检测模块包括振荡器和鉴频鉴相器，其中，所述振荡器的输入端与所述电压调整电路的输出端电连接，所述振荡器用于根据所述目标电压产生对应的反馈时钟信号；所述鉴频鉴相器的输入端与所述振荡器的输出端电连接，且所述鉴频鉴相器的输出端与所述配置码调整模块的输入端电连接，所述鉴频鉴相器用于至少根据所述反馈时钟信号的上升沿的个数以及参考时钟信号的上升沿的个数确定所述调整信号。
进一步地，所述鉴频鉴相器包括计数器模块，所述计数器模块包括第一计数器和第二计数器，所述第一计数器的第一输入端用于输入所述参考时钟信号，所述第一计数器的第二输入端用于输入计数器初始值，所述第二计数器的第一输入端与所述振荡器的输出端电连接，所述第二计数器的第二输入端用于输入所述计数器初始值，所述第一计数器用于对所述参考时钟信号上升沿的个数进行计数，所述第二计数器用于对所述反馈时钟信号上升沿的个数进行计数，所述第一计数器计和所述第二计数器中先计数完毕的计数器发送停止计数信号给未计数完毕的计数器，使所述未计数完毕的计数器停止计数，并且各位输出端输出0，所述位输出端为一位计数值的输出端。
进一步地，所述鉴频鉴相器还包括精度调整模块和信号生成模块，其中，所述精度调整模块的输入端分别与所述第一计数器的输出端和所述第二计数器的输出端电连接，所述精度调整模块用于调整所述参考时钟信号上升沿的个数的精度以及所述反馈时钟信号上升沿的个数的精度；所述信号生成模块的输入端与所述精度调整模块的输出端电连接，且所述信号生成模块的输出端与所述配置码调整模块的输入端电连接，所述信号生成模块用于生成所述调整信号，所述调整信号包括上升信号和下降信号。
进一步地，所述精度调整模块包括多个第一与门和多个第二与门，各所述第一与门的第一输入端与所述第一计数器的所述位输出端一一对应电连接，各所述第一与门的第二输入端用于输入精度调整值的对应位，各所述第二与门的第一输入端与所述第二计数器的所述位输出端一一对应电连接，各所述第二与门的第二输入端用于输入所述精度调整值的对应位，所述精度调整值的最低位数的值到预定位数的值均为0，所述预定位数小于等于7；所述信号生成模块包括多个第一异或门和多个第二异或门，任意相邻两个所述第一与门的输出端分别与一个所述第一异或门的两个输入端电连接，多个所述第一异或门用于将多个所述第一与门的输出值处理为一位输出值，得到所述上升信号，任意相邻两个所述第二与门的输出端分别与一个所述第二异或门的两个输入端电连接，多个所述第二异或门用于将多个所述第二与门的输出值处理为一位输出值，得到所述下降信号。
进一步地，所述配置码调整模块的第一输入端与输出一位数值的所述第一异或门的输出端电连接，所述配置码调整模块的第二输入端与输出一位数值的所述第二异或门的输出端电连接，所述配置码调整模块的第三输入端用于输入初始配置码值，所述配置码调整模块用于根据所述上升信号以及所述下降信号调整所述当前配置码，得到所述目标配置码。
进一步地，根据所述上升信号以及所述下降信号调整所述当前配置码，得到所述目标配置码，包括：在所述上升信号为0，所述下降信号为1的情况下，确认所述目标配置码为所述当前配置码加1；在所述上升信号为1，所述下降信号为0的情况下，确认所述目标配置码为所述当前配置码减1；在所述上升信号为1，所述下降信号为1时，确认所述目标配置码为所述当前配置码。
进一步地，所述电压调整电路包括数字模拟转换器、正压产生电路以及负压产生电路，其中，所述数字模拟转换器与所述配置码调整模块电连接，用于根据所述目标配置码将电源电压转换为对应的参考电压；所述正压产生电路与所述数字模拟转换器电连接，用于根据所述参考电压产生对应的目标正电压；所述负压产生电路，与所述数字模拟转换器电连接，用于根据所述参考电压产生对应的目标负电压。
进一步地，所述正压产生电路包括第一比较器和第一电荷泵模块，其中，所述第一比较器的反向输入端与所述数字模拟转换器的输出端电连接，所述第一比较器用于输出第一电压调整信号；所述第一电荷泵模块包括多个交叉耦合的第一电荷泵，所述第一电荷泵模块的第一输入端用于输入第一时钟信号，所述第一电荷泵模块的第二输入端与所述第一比较器的输出端电连接，所述第一电荷泵模块的输出端与所述第一比较器的正向输入端电连接，所述第一电荷泵模块用于根据所述第一电压调整信号调整所述第一电荷泵模块输出的正电压的大小，得到所述目标正电压。
进一步地，所述负压产生电路包括第二比较器和第二电荷泵模块，其中，所述第二比较器的反向输入端与所述数字模拟转换器的输出端电连接，所述第二比较器用于输出第二电压调整信号；所述第二电荷泵模块包括多个交叉耦合的第二电荷泵，所述第二电荷泵模块的第一输入端用于输入第二时钟信号，所述第二电荷泵模块的第二输入端与所述第二比较器的输出端电连接，所述第二电荷泵模块的输出端与所述第二比较器的反向输入端电连接，所述第二电荷泵模块用于根据所述第二电压调整信号调整所述第二电荷泵模块的输出的负电压的大小，得到所述目标负电压。
根据本申请的另一方面，提供了一种芯片，所述芯片包括晶体管和任一种所述的电压自适应调整电路，所述电压自适应调整电路的输出端与所述晶体管的背栅电连接，所述电压自适应调整电路用于向所述晶体管的背栅提供目标电压。
应用本申请的技术方案，所述电压自适应调整电路，包括自适应控制电路和电压调整电路，其中，所述自适应控制电路包括时钟检测模块和配置码调整模块，所述时钟检测模块的输出端与配置码调整模块的输入端电连接，所述时钟检测模块用于产生调整信号，所述配置码调整模块用于根据所述调整信号来调整当前配置码，得到目标配置码；所述电压调整电路的输入端与所述配置码调整模块的输出端电连接，所述电压调整电路的输出端与所述时钟检测模块的输入端电连接，用于根据所述目标配置码产生对应的目标电压，所述目标电压包括目标正电压和目标负电压。本方案通过将输出电压输入到时钟检测模块产生对应的调整信号，配置码调整模块根据调整信号得到对应的目标配置码，电压调整电路通过目标配置码产生目标电压，从而可以自动电压调整电路的输出电压，得到符合时钟检测模块检测标准的稳定的目标电压，进而解决了现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中一种FD-SOI晶体管示意图；
图2示出了根据本申请的一种典型实施例的电压自适应调整电路示意图；
图3示出了根据本申请的一种实施例的电压自适应调整电路示意图；
图4示出了根据本申请的一种实施例的自适应控制电路示意图；
图5示出了根据本申请的另一种实施例的自适应控制电路示意图；
图6示出了根据本申请的一种实施例的电压调整电路示意图；
图7示出了根据本申请的另一种实施例的电压调整电路示意图；
图8示出了根据本申请的又一种实施例的电压调整电路示意图；
图9示出了根据本申请的再一种实施例的电压调整电路示意图；
图10示出了根据本申请的另一种实施例的电压调整电路示意图；
图11示出了根据本申请的一种实施例的反馈时钟信号产生示意图。
其中，上述附图包括以下附图标记：
10、自适应控制电路；11、时钟检测模块；12、配置码调整模块；13、振荡器；14、鉴频鉴相器；15、计数器模块；16、精度调整模块；17、信号生成模块；101、第一计数器；102、第二计数器；103、第一与门；104、第二与门；105、第一异或门；106、第二异或门；20、电压调整电路；21、数字模拟转换器；22、正压产生电路；23、负压产生电路；201、第一比较器；202、第一电荷泵模块；203、第二比较器；204、第二电荷泵模块；205、时钟信号处理模块；301、硅衬底；302、N阱区；303、P阱区；304、埋氧层；305、顶层硅；306、隔离结构；307、P区；308、N区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定，为了解决如上问题，本申请提出了一种电压自适应调整电路和芯片。
本申请的一种典型实施例中，提供了一种电压自适应调整电路，如图2所示，包括自适应控制电路10和电压调整电路20，其中，上述自适应控制电路10包括时钟检测模块11和配置码调整模块12，上述时钟检测模块11的输出端与配置码调整模块12的输入端电连接，上述时钟检测模块11用于产生调整信号，上述配置码调整模块12用于根据上述调整信号来调整当前配置码，得到目标配置码；上述电压调整电路20与上述配置码调整模块12的输出端电连接，且与上述时钟检测模块11的输入端电连接，用于根据上述目标配置码产生对应的目标电压，上述目标电压包括目标正电压和目标负电压。
上述电压自适应调整电路，包括自适应控制电路和电压调整电路，其中，上述自适应控制电路包括时钟检测模块和配置码调整模块，上述时钟检测模块的输出端与配置码调整模块的输入端电连接，上述时钟检测模块用于产生调整信号，上述配置码调整模块用于根据上述调整信号来调整当前配置码，得到目标配置码；上述电压调整电路的输入端与上述配置码调整模块的输出端电连接，上述电压调整电路的输出端与上述时钟检测模块的输入端电连接，用于根据上述目标配置码产生对应的目标电压，上述目标电压包括目标正电压和目标负电压。本方案通过将输出电压输入到时钟检测模块产生对应的调整信号，配置码调整模块根据调整信号得到对应的目标配置码，电压调整电路通过目标配置码产生目标电压，从而可以自动电压调整电路的输出电压，得到符合时钟检测模块检测标准的稳定的目标电压，进而解决了现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定的问题。
本申请的一种实施例中，如图3所示，上述时钟检测模块11包括振荡器13和鉴频鉴相器14，其中，上述振荡器13的输入端与上述电压调整电路20的输出端电连接，上述振荡器13用于根据上述目标电压产生对应的反馈时钟信号；上述鉴频鉴相器14的输入端与上述振荡器13的输出端电连接，且上述鉴频鉴相器14的输出端与上述配置码调整模块12的输入端电连接，上述鉴频鉴相器14用于至少根据上述反馈时钟信号的上升沿的个数以及参考时钟信号的上升沿的个数确定上述调整信号。上述振荡器根据上述目标电压产生对应的反馈时钟信号，鉴频鉴相器至少根据上述反馈时钟信号的上升沿的个数以及参考时钟信号的上升沿的个数确定上述调整信号，上述调整信号作为后续调整配置码的依据，上述反馈时钟信号受到工艺、电压以及温度等因素的影响会发生变化，利用振荡器和鉴频鉴相器可以实时将同一时间段内的上述反馈时钟信号上升沿的个数校正至与参考时钟信号上升沿的个数一致。
实际应用中，上述参考时钟可以是不受环境影响的时钟或者外部输入一个稳定的时钟。
为了方便比较上述参考时钟信号和反馈时钟信号的频率，可以通过两个计数器分别对参考时钟信号上升沿的个数以及反馈时钟信号上升沿的个数进行计数，先计数完成计数器发送计数完成信号使另一方计数器停止计数，即相同时间内先计数完成的时钟的频率高，本申请的另一种实施例中，如图4所示，上述鉴频鉴相器14包括计数器模块15，上述计数器模块15包括第一计数器101和第二计数器102，上述第一计数器101的第一输入端用于输入上述参考时钟信号，上述第一计数器101的第二输入端用于输入计数器初始值，上述第二计数器102的第一输入端与上述振荡器13的输出端电连接，上述第二计数器102的第二输入端用于输入上述计数器初始值，上述第一计数器101用于对上述参考时钟信号上升沿的个数进行计数，上述第二计数器102用于对上述反馈时钟信号上升沿的个数进行计数，上述第一计数器101和上述第二计数器102中先计数完毕的计数器发送停止计数信号给未计数完毕的计数器，使上述未计数完毕的计数器停止计数，并且各位输出端输出0，上述位输出端为一位计数值的输出端。
实际应用中，上述计数器初始值可以是16位(bit)宽的数值，上述未计数完毕的计数器停止计数后，与先计数完毕的计数器输出的数值对应的16个位的值输出为0。
本申请的又一种实施例中，如图4所示，上述鉴频鉴相器还包括精度调整模块16和信号生成模块17，其中，上述精度调整模块16的输入端分别与上述第一计数器101的输出端和上述第二计数器102的输出端电连接，上述精度调整模块16用于调整上述参考时钟信号上升沿的个数的精度以及上述反馈时钟信号上升沿的个数的精度；上述信号生成模块17的输入端与上述精度调整模块16的输出端电连接，且上述信号生成模块17的输出端与上述配置码调整模块12的输入端电连接，上述信号生成模块17用于生成上述调整信号，上述调整信号包括上升信号和下降信号。通过精度调整模块可以调整时钟信号上升沿的个数的精度，而上升沿的个数用来表征时钟频率，也就是使得过小的频率偏差不进行识别，信号生成模块根据经过精度调整后输出的调整信号更加准确。
为了快速而准确地获取调整信号，本申请的再一种实施例中，如图5所示，上述精度调整模块16包括多个第一与门103和多个第二与门104，各上述第一与门103的第一输入端与上述第一计数器101的上述位输出端一一对应电连接，各上述第一与门103的第二输入端用于输入精度调整值的对应位，各上述第二与门104的第一输入端与上述第二计数器102的上述位输出端一一对应电连接，各上述第二与门104的第二输入端用于输入上述精度调整值的对应位，上述精度调整值的最低位数的值到预定位数的值均为0，上述预定位数小于等于7；上述信号生成模块17包括多个第一异或门105和多个第二异或门106，任意相邻两个上述第一与门103的输出端分别与一个上述第一异或门105的两个输入端电连接，多个上述第一异或门105用于将多个上述第一与门103的输出值处理为一位输出值，得到上述上升信号，任意相邻两个上述第二与门104的输出端分别与一个上述第二异或门106的两个输入端电连接，多个上述第二异或门106用于将多个上述第二与门104的输出值处理为一位输出值，得到上述下降信号。通过将计数器输出值与精度调整值输入与门中可以实现计数器低位数据无效，再将经过精度调整后的各个位的输出值通过异或门进行取模运算，将输出值可以快速处理为一位输出值，从而快速得到上述上升信号以及上述下降信号。
实际应用中，上述精度调整值以及上述计数器的输出值可以是16位宽的数值，上述精度调整值的最低位数的值到预定位数的值设为0，上述预定位数小于等于7，比如，第0位、第1位、第2位以及第3位的值设为0，那么上述精度调整值与上述第一计数器输入上述第一与门中，输出上述第一计数器经过精度调整后的数值的第0位、第1位、第2位以及第3位数值为0，实现了第一计数器低位数据无效，同样地，上述精度调整值与上述第二计数器输入上述第二与门中，输出上述第二计数器经过精度调整后的数值的第0位、第1位、第2位以及第3位数值为0，实现了第二计数器低位数据无效。多个上述第一计数器和多个上述第二计数器分别经过多级异或门，使得16位宽的数据取模转换为一位数据。
本申请的另一种实施例中，如图5所示，上述配置码调整模块12的第一输入端与输出一位数值的上述第一异或门105的输出端电连接，上述配置码调整模块12的第二输入端与输出一位数值的上述第二异或门106的输出端电连接，上述配置码调整模块的第三输入端用于输入初始配置码值，上述配置码调整模块用于根据上述上升信号以及上述下降信号调整上述当前配置码，得到上述目标配置码。配置码调整模块根据上述上升信号以及上述下降信号及时调整上述当前配置码，从而高效得到上述目标配置码。
实际应用中，上述配置码可以是5位宽数值，后级电压调整模块根据上述配置码产生对应的电压。
为了更加高效地获取上述目标配置码，本申请的又一种实施例中，根据上述上升信号以及上述下降信号调整上述当前配置码，得到上述目标配置码，包括：在上述上升信号为0，上述下降信号为1的情况下，确认上述目标配置码为上述当前配置码加1；在上述上升信号为1，上述下降信号为0的情况下，确认上述目标配置码为上述当前配置码减1；在上述上升信号为1，上述下降信号为1时，确认上述目标配置码为上述当前配置码。上述上升信号以及上述下降信号可以控制上述当前配置码的增加、减少及不变的三种状态。
具体地，若上述第二计数器先计数完毕，则说明反馈时钟频率较高，那么此时电路功耗比参考情况要高，因此需要增加上述当前配置码，从而提高上述电压调整电路的输出电压，使得反馈时钟频率降至参考时钟频率；若上述第一计数器先计数完毕，则说明反馈时钟频率较低，那么此时电路功耗比参考情况要低，因此需要减少上述当前配置码，从而降低上述电压调整电路的输出电压，使得上述反馈时钟频率升至上述参考时钟频率；若上述第一计数器和上述第二计数器同时计数完毕，说明上述反馈时钟频率与上述参考时钟频率一致，无需调整上述当前配置码。
本申请的再一种实施例中，如图6所示，上述电压调整电路20包括数字模拟转换器21、正压产生电路22以及负压产生电路23，其中，上述数字模拟转换器21与上述配置码调整模块12电连接，用于根据上述目标配置码将电源电压转换为对应的参考电压；上述正压产生电路22与上述数字模拟转换器21电连接，用于根据上述参考电压产生对应的目标正电压；上述负压产生电路23与上述数字模拟转换器21电连接，用于根据上述参考电压产生对应的目标负电压。通过数字模拟转换器、正压产生电路以及负压产生电路可以完成电压调整电路的电压配置调节。
为了准确而快速地获取上述目标正电压，本申请的另一种实施例中，如图7所示，如图上述正压产生电路22包括第一比较器201和第一电荷泵模块202，其中，上述第一比较器201的反向输入端与上述数字模拟转换器21的输出端电连接，上述第一比较器201用于输出第一电压调整信号；上述第一电荷泵模块202包括多个交叉耦合的第一电荷泵，上述第一电荷泵模块202的第一输入端用于输入第一时钟信号，上述第一电荷泵模块202的第二输入端与上述第一比较器201的输出端电连接，上述第一电荷泵模块202的输出端与上述第一比较器201的正向输入端电连接，上述第一电荷泵模块用于根据上述第一电压调整信号调整上述第一电荷泵模块输出的正电压的大小，得到上述目标正电压。
具体地，上述第一电荷泵可以是迪克森电荷泵，如图8所示，上述第一比较器201的反向输入端通过多个电阻与上述数字模拟转换器21的输出端电连接；上述第一电荷泵模块202包括多个交叉耦合的第一电荷泵，上述第一电荷泵模块202的第一输入端用于输入第一时钟信号，上述第一电荷泵模块202中的两个二极管分别与上述第一比较器201的输出端电连接，上述第一电荷泵模块202的输出端通过多个电阻与上述第一比较器201的正向输入端电连接，并且通过多个电阻接地，上述第一电荷泵模块202的输出端还通过电容与上述第一比较器的输出端电连接。上述第一比较器将上述数字模拟转换器与上述第一电荷泵模块相连，形成稳定的闭环反馈系统，第一电荷泵模块输出电压由数字模拟转换器输出的参考电压可以按电阻比例放大，通过补偿电容保证环路的稳定。
实际应用中，如图8和图10所示，时钟信号处理模块205用于将时钟CLK_CP处理为CLK、CLKB半时钟，交叉耦合的电荷泵通过CLK、CLKB半时钟相位交叉为电容充电，每半周期一个电容充电另一个则放电提供给下一级，利用多级交叉耦合电压倍增结构级联产生高于电源的电压，交叉耦合电荷泵的开关顺序决定了输出电压的正负向。
为了准确而快速地获取上述目标负电压，本申请的又一种实施例中，如图9所示，上述负压产生电路23包括第二比较器203和第二电荷泵模块204，其中，上述第二比较器203的反向输入端与上述数字模拟转换器21的输出端电连接，上述第二比较器203用于输出第二电压调整信号；上述第二电荷泵模块204包括多个交叉耦合的第二电荷泵，上述第二电荷泵模块204的第一输入端用于输入第二时钟信号，上述第二电荷泵模块204的第二输入端与上述第二比较器203的输出端电连接，上述第二电荷泵模块204的输出端与上述第二比较器203的反向输入端电连接，上述第二电荷泵模块204用于根据上述第二电压调整信号调整上述第二电荷泵模块的输出的负电压的大小，得到上述目标负电压。
具体地，上述第二电荷泵可以是迪克森电荷泵，如图10所示，上述第二比较器203的反向输入端通过多个电阻与上述数字模拟转换器21的输出端电连接；上述第二电荷泵模块204包括多个交叉耦合的第二电荷泵，上述第二电荷泵模块204中的两个二极管分别与上述第二比较器203的输出端电连接，上述第二电荷泵模块204的输出端通过多个电阻与上述第二比较器203的反向输入端电连接，上述第二比较器203的正向输入端接地，上述第二电荷泵模块204的输出端还通过电容与上述第二比较器的反向输出端电连接。上述第二比较器将上述数字模拟转换器与上述第二电荷泵模块相连，形成稳定的闭环反馈系统，第二电荷泵模块输出电压由数字模拟转换器输出的参考电压可以按电阻比例放大，通过补偿电容保证环路的稳定。
本申请的一种具体实施例中，采用资源的最基本结构例如CLB(可编程逻辑块)基本单元，来获取上述反馈时钟信号，如图11所示，CLB的基本单元由一系列反相器和开关组成，控制开关A_b40、B_b41等开启或关闭可以选择连入反相器的个数以及连接方式，不同的反相器结合在一起可以做成不同功能的数字电路。这里选取最长的反相器延迟通路，奇数级反相器首尾相连即可让环路起振即为上述反馈时钟信号，首尾相连的反相器做的振荡器又环境变化影响较大，因此用振荡器频率做环境参考能很好地反应环境因素的变化。可以选择软核或硬核实现，软核实现即为利用FPGA内部固有的资源，将振荡器相关的代码写入资源里生成对应的参考结构，硬核实现即为模拟实现具体的电路模块做参考源。实现方式控制CLB中逻辑门实现大于5级的奇数级LUT结构首尾相连，从而形成环形振荡器产生符合预期的振荡周期。总体的反馈时钟信号设置有trimming位修调版图寄生等因素带来的频率设计偏差，从而保证常规室温情况下trimming配置位处于中间配置的状态，便于后续两个方向的自适应可调节。
本申请的另一种典型实施例中，提供了一种芯片，上述芯片包括晶体管和任一种上述的电压自适应调整电路，上述电压自适应调整电路的输出端与上述晶体管的背栅电连接，上述电压自适应调整电路用于向上述晶体管的背栅提供目标电压。
上述芯片包括晶体管和上述电压自适应调整电路，通过将输出电压输入到时钟检测模块产生对应的调整信号，配置码调整模块根据调整信号得到对应的目标配置码，电压调整电路通过目标配置码产生目标电压，从而可以自动调整芯片的背栅电压，使得目标电压为保障芯片正常工作的最低背栅电压，从而降低了芯片功耗，进而解决了现有技术中无法自适应控制芯片运行功耗的问题。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的电压自适应调整电路，包括自适应控制电路和电压调整电路，其中，上述自适应控制电路包括时钟检测模块和配置码调整模块，上述时钟检测模块的输出端与配置码调整模块的输入端电连接，上述时钟检测模块用于产生调整信号，上述配置码调整模块用于根据上述调整信号来调整当前配置码，得到目标配置码；上述电压调整电路的输入端与上述配置码调整模块的输出端电连接，上述电压调整电路的输出端与上述时钟检测模块的输入端电连接，用于根据上述目标配置码产生对应的目标电压，上述目标电压包括目标正电压和目标负电压。本方案通过将输出电压输入到时钟检测模块产生对应的调整信号，配置码调整模块根据调整信号得到对应的目标配置码，电压调整电路通过目标配置码产生目标电压，从而可以自动电压调整电路的输出电压，得到符合时钟检测模块检测标准的稳定的目标电压，进而解决了现有技术中无法自适应调整基于FDSOI工艺的芯片的背偏电压使背偏电压稳定的问题。
2)、本申请的芯片包括晶体管和上述电压自适应调整电路，通过将输出电压输入到时钟检测模块产生对应的调整信号，配置码调整模块根据调整信号得到对应的目标配置码，电压调整电路通过目标配置码产生目标电压，从而可以自动调整芯片的背栅电压，使得目标电压为保障芯片正常工作的最低背栅电压，从而降低了芯片功耗，进而解决了现有技术中无法自适应控制芯片运行功耗的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种电压自适应调整电路，其特征在于，包括：
自适应控制电路，包括时钟检测模块和配置码调整模块，所述时钟检测模块的输出端与配置码调整模块的输入端电连接，所述时钟检测模块用于产生调整信号，所述配置码调整模块用于根据所述调整信号来调整当前配置码，得到目标配置码；
电压调整电路，所述电压调整电路的输入端与所述配置码调整模块的输出端电连接，所述电压调整电路的输出端与所述时钟检测模块的输入端电连接，用于根据所述目标配置码产生对应的目标电压，所述目标电压包括目标正电压和目标负电压；
所述时钟检测模块包括：
振荡器，所述振荡器的输入端与所述电压调整电路的输出端电连接，所述振荡器用于根据所述目标电压产生对应的反馈时钟信号；
鉴频鉴相器，所述鉴频鉴相器的输入端与所述振荡器的输出端电连接，且所述鉴频鉴相器的输出端与所述配置码调整模块的输入端电连接，所述鉴频鉴相器用于至少根据所述反馈时钟信号的上升沿的个数以及参考时钟信号的上升沿的个数确定所述调整信号；
所述鉴频鉴相器包括计数器模块，所述计数器模块包括第一计数器和第二计数器，所述第一计数器的第一输入端用于输入所述参考时钟信号，所述第一计数器的第二输入端用于输入计数器初始值，所述第二计数器的第一输入端与所述振荡器的输出端电连接，所述第二计数器的第二输入端用于输入所述计数器初始值，所述第一计数器用于对所述参考时钟信号上升沿的个数进行计数，所述第二计数器用于对所述反馈时钟信号上升沿的个数进行计数，所述第一计数器计和所述第二计数器中先计数完毕的计数器发送停止计数信号给未计数完毕的计数器，使所述未计数完毕的计数器停止计数，并且各位输出端输出0，所述位输出端为所述未计数完毕的计数器停止计数后，与所述先计数完毕的计数器对应的一位计数值的输出端。
2.根据权利要求1所述的电路，其特征在于，所述鉴频鉴相器还包括：
精度调整模块，所述精度调整模块的输入端分别与所述第一计数器的输出端和所述第二计数器的输出端电连接，所述精度调整模块用于调整所述参考时钟信号上升沿的个数的精度以及所述反馈时钟信号上升沿的个数的精度；
信号生成模块，所述信号生成模块的输入端与所述精度调整模块的输出端电连接，且所述信号生成模块的输出端与所述配置码调整模块的输入端电连接，所述信号生成模块用于生成所述调整信号，所述调整信号包括上升信号和下降信号。
3.根据权利要求2所述的电路，其特征在于，
所述精度调整模块包括多个第一与门和多个第二与门，各所述第一与门的第一输入端与所述第一计数器的所述位输出端一一对应电连接，各所述第一与门的第二输入端用于输入精度调整值的对应位，各所述第二与门的第一输入端与所述第二计数器的所述位输出端一一对应电连接，各所述第二与门的第二输入端用于输入所述精度调整值的对应位，所述精度调整值的最低位数的值到预定位数的值均为0，所述预定位数小于等于7；
所述信号生成模块包括多个第一异或门和多个第二异或门，任意相邻两个所述第一与门的输出端分别与一个所述第一异或门的两个输入端电连接，多个所述第一异或门用于将多个所述第一与门的输出值处理为一位输出值，得到所述上升信号，任意相邻两个所述第二与门的输出端分别与一个所述第二异或门的两个输入端电连接，多个所述第二异或门用于将多个所述第二与门的输出值处理为一位输出值，得到所述下降信号。
4.根据权利要求3所述的电路，其特征在于，所述配置码调整模块的第一输入端与输出一位数值的所述第一异或门的输出端电连接，所述配置码调整模块的第二输入端与输出一位数值的所述第二异或门的输出端电连接，所述配置码调整模块的第三输入端用于输入初始配置码值，所述配置码调整模块用于根据所述上升信号以及所述下降信号调整所述当前配置码，得到所述目标配置码。
5.根据权利要求4所述的电路，其特征在于，根据所述上升信号以及所述下降信号调整所述当前配置码，得到所述目标配置码，包括：
在所述上升信号为0，所述下降信号为1的情况下，确认所述目标配置码为所述当前配置码加1；
在所述上升信号为1，所述下降信号为0的情况下，确认所述目标配置码为所述当前配置码减1；
在所述上升信号为1，所述下降信号为1时，确认所述目标配置码为所述当前配置码。
6.根据权利要求1所述的电路，其特征在于，所述电压调整电路包括：
数字模拟转换器，与所述配置码调整模块电连接，用于根据所述目标配置码将电源电压转换为对应的参考电压；
正压产生电路，与所述数字模拟转换器电连接，用于根据所述参考电压产生对应的目标正电压；
负压产生电路，与所述数字模拟转换器电连接，用于根据所述参考电压产生对应的目标负电压。
7.根据权利要求6所述的电路，其特征在于，所述正压产生电路包括：
第一比较器，所述第一比较器的反向输入端与所述数字模拟转换器的输出端电连接，所述第一比较器用于输出第一电压调整信号；
第一电荷泵模块，包括多个交叉耦合的第一电荷泵，所述第一电荷泵模块的第一输入端用于输入第一时钟信号，所述第一电荷泵模块的第二输入端与所述第一比较器的输出端电连接，所述第一电荷泵模块的输出端与所述第一比较器的正向输入端电连接，所述第一电荷泵模块用于根据所述第一电压调整信号调整所述第一电荷泵模块输出的正电压的大小，得到所述目标正电压。
8.根据权利要求6所述的电路，其特征在于，所述负压产生电路包括：
第二比较器，所述第二比较器的反向输入端与所述数字模拟转换器的输出端电连接，所述第二比较器用于输出第二电压调整信号；
第二电荷泵模块，包括多个交叉耦合的第二电荷泵，所述第二电荷泵模块的第一输入端用于输入第二时钟信号，所述第二电荷泵模块的第二输入端与所述第二比较器的输出端电连接，所述第二电荷泵模块的输出端与所述第二比较器的反向输入端电连接，所述第二电荷泵模块用于根据所述第二电压调整信号调整所述第二电荷泵模块的输出的负电压的大小，得到所述目标负电压。
9.一种芯片，其特征在于，所述芯片包括晶体管和权利要求1至8中任一项所述的电压自适应调整电路，所述电压自适应调整电路的输出端与所述晶体管的背栅电连接，所述电压自适应调整电路用于向所述晶体管的背栅提供电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210510097.5A CN114779870B (zh) | 2022-05-11 | 2022-05-11 | 电压自适应调整电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210510097.5A CN114779870B (zh) | 2022-05-11 | 2022-05-11 | 电压自适应调整电路和芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114779870A CN114779870A (zh) | 2022-07-22 |
| CN114779870B true CN114779870B (zh) | 2023-10-20 |
Family
ID=82437114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210510097.5A Active CN114779870B (zh) | 2022-05-11 | 2022-05-11 | 电压自适应调整电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114779870B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI811147B (zh) * | 2022-11-04 | 2023-08-01 | 精英電腦股份有限公司 | 電腦組件的電壓配置調整方法及電腦設備 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
| WO2013139976A1 (en) * | 2012-03-23 | 2013-09-26 | Soitec | Charge pump circuit comprising multiple - gate transistors and method of operating the same |
| CN103828240A (zh) * | 2011-07-28 | 2014-05-28 | 英特尔公司 | 用于控制周期信号的特性的电路和方法 |
| CA2973368A1 (en) * | 2015-01-24 | 2016-07-28 | Susan Marya Schober | Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop |
| CN109327133A (zh) * | 2017-08-01 | 2019-02-12 | 北京兆易创新科技股份有限公司 | 一种电荷泵电路 |
| CN110635800A (zh) * | 2019-09-20 | 2019-12-31 | 上海华力微电子有限公司 | 一种应用于锁相环的基于频率比较的锁定指示电路及方法 |
| CN112448576A (zh) * | 2020-11-16 | 2021-03-05 | 上海唯捷创芯电子技术有限公司 | 一种正负电压电荷泵电路、芯片及通信终端 |
| WO2021064313A1 (fr) * | 2019-10-02 | 2021-04-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646227B2 (en) * | 2007-07-20 | 2010-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Digital phase discriminator |
-
2022
- 2022-05-11 CN CN202210510097.5A patent/CN114779870B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
| CN103828240A (zh) * | 2011-07-28 | 2014-05-28 | 英特尔公司 | 用于控制周期信号的特性的电路和方法 |
| WO2013139976A1 (en) * | 2012-03-23 | 2013-09-26 | Soitec | Charge pump circuit comprising multiple - gate transistors and method of operating the same |
| CA2973368A1 (en) * | 2015-01-24 | 2016-07-28 | Susan Marya Schober | Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop |
| CN109327133A (zh) * | 2017-08-01 | 2019-02-12 | 北京兆易创新科技股份有限公司 | 一种电荷泵电路 |
| CN110635800A (zh) * | 2019-09-20 | 2019-12-31 | 上海华力微电子有限公司 | 一种应用于锁相环的基于频率比较的锁定指示电路及方法 |
| WO2021064313A1 (fr) * | 2019-10-02 | 2021-04-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone |
| CN112448576A (zh) * | 2020-11-16 | 2021-03-05 | 上海唯捷创芯电子技术有限公司 | 一种正负电压电荷泵电路、芯片及通信终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114779870A (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459951B2 (en) | Self-calibrating digital pulse-width modulator (DPWM) | |
| US10224944B2 (en) | Successive approximation digital voltage regulation methods, devices and systems | |
| CN106357236B (zh) | 变频张弛振荡器 | |
| CN104753499B (zh) | 占空比校准电路 | |
| CN114779870B (zh) | 电压自适应调整电路和芯片 | |
| JP2004032070A (ja) | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 | |
| US20150326231A1 (en) | Tunable frequency-to-voltage controlled oscillation | |
| US5914631A (en) | Voltage generating circuit | |
| US7388442B2 (en) | Digitally controlled oscillator for reduced power over process variations | |
| US6603339B2 (en) | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator | |
| US6825732B2 (en) | Ring oscillator with a digitally programmable frequency | |
| CN102739209A (zh) | 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法 | |
| Vaisband et al. | Digitally controlled pulse width modulator for on-chip power management | |
| US10879880B2 (en) | Oscillator | |
| JP2004139268A (ja) | クロック信号発生回路 | |
| US20050174162A1 (en) | Configurable voltage generator | |
| CN114356011B (zh) | 低压差线性稳压器电路 | |
| CN112383291B (zh) | 数字可控延迟链 | |
| Kobenge et al. | A power efficient digitally programmable delay element for low power VLSI applications | |
| CN108880510B (zh) | 时钟占空比调整电路 | |
| CN114265470A (zh) | 时钟电路及为cpu提供时钟的方法 | |
| US11144081B2 (en) | Bandgap voltage generating apparatus and operation method thereof | |
| EP4383569A1 (en) | Phase shifted clock generator | |
| JPH05234390A (ja) | 半導体集積回路装置 | |
| JP2008125141A (ja) | Ｄ／ａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Voltage adaptive adjustment circuit and chip Granted publication date: 20231020 Pledgee: Xiamen International Bank Co.,Ltd. Zhuhai branch Pledgor: Zhongkexin magnetic technology (Zhuhai) Co.,Ltd. Registration number: Y2024980010767 |