TWI431911B - 用於低供應電壓之電子幫浦系統及其操作方法 - Google Patents

用於低供應電壓之電子幫浦系統及其操作方法 Download PDF

Info

Publication number
TWI431911B
TWI431911B TW099142623A TW99142623A TWI431911B TW I431911 B TWI431911 B TW I431911B TW 099142623 A TW099142623 A TW 099142623A TW 99142623 A TW99142623 A TW 99142623A TW I431911 B TWI431911 B TW I431911B
Authority
TW
Taiwan
Prior art keywords
voltage
pump
high voltage
clock
coupled
Prior art date
Application number
TW099142623A
Other languages
English (en)
Other versions
TW201218600A (en
Inventor
Meng Fan Chang
Shin Jang Shen
Yi Lun Lu
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Publication of TW201218600A publication Critical patent/TW201218600A/zh
Application granted granted Critical
Publication of TWI431911B publication Critical patent/TWI431911B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Dc-Dc Converters (AREA)

Description

用於低供應電壓之電子幫浦系統及其操作方法
本發明係關於一種電子幫浦，特別係關於一種用於低供應電壓之電子幫浦。
一般而言，為了維持IC的正常運作，電壓越高越好，晶載式(on-chip)電壓產生器或倍增器可用於具有單一電源之積體電路(IC)中，藉以提供比電源更高之電壓，而上述用以實現提高電壓之裝置則稱為電子幫浦(charge pump)。電子幫浦可用以產生高於電源電壓之正電壓或低於電源電壓之負電壓，其可廣泛運用於記憶體相關領域，如用於DRAM的回授偏壓(back bias)、非揮發性記憶體之寫入及抹除(如一次可程式唯讀記憶體(one time programmable read only memory,OTP)、電可除程式化唯讀記憶體(EEPROM)、快閃記憶體等等。以快閃記憶體的堆疊閘(stack gate)為例，正向高電壓可藉由通道熱電子編程(CHE)或FN通道法(Fowler-Nordheim tunneling)將電子從控制閘極驅動至懸浮閘極(floating gate)，以上所述為資料寫入的動作。而相同的原理亦可應用於資料抹除，當控制閘極接負高壓且源極接至一個正高壓時，懸浮閘極上的負電子將會自懸浮閘極中拉至源極，進而完成抹除的動作。
電子幫浦為一種直流轉直流並提升電壓之電壓轉換器，其中每一增益級係由複數MOS電晶體及電容所構成。電容式電子幫浦可廣泛應用於晶片上，其可驅動電荷以產生比供應電壓更高之正電壓或更低之負電壓。且由於此電路結構無須使用任何磁性元件，故可有效降低製造成本。電子幫浦輸出的電流大小係如以下所示。
Iout =C[(1+1/N)(VDD -Vth )-Vout /N]/T
由以上公式可知，輸出電流(Iout )係正比於電容值、及供應電壓(VDD )與臨界電壓(Vth )的差值。因此，要設計一性能優越的電子幫浦，關鍵在於提升電容值、增加供應電壓、或降低臨界電壓。
目前業界所廣泛使用的電子幫浦為迪克森電子幫浦(Dickson’s charge pump)，其係以迪克森(Dickson)二極體連接NMOS結構為原型，利用切換電容電路(switched-capacitor circuit)單向傳輸電荷，但此類型的電子幫浦易受限於臨界電壓(Vth )之大小，進而減少傳遞的電荷量。當每一增益級中高電壓路徑(high voltage path,HV path)之電壓增加時，施以高壓之NMOS會受到本體效應(body effect)的影響而導致臨界電壓的增加。因此，當此電子幫浦的增益級越多時，越高級數的電壓增益卻會減少，使得輸出電壓無法線性增加，因此迪克森電子幫浦的效率遠低於理想值。為了克服迪克森電子幫浦的缺點，一種新的電子幫浦因應而生，又稱為NPC-1，其係利用電荷傳遞開關(charge transfer switch,CTS)以解決由源極至汲極所產生電壓降之問題。而NCP-2藉由控制本體偏壓(body bias)，讓本體電位隨著汲極及源極較高者變動，可有效增加效率。而NCP-3於最後一級前配置一高壓時脈產生器，以在最後一級提供高電壓。此外，由於四相時脈架構可增加電源電晶體(power transistor,Mp )之閘極電壓使其高於高電壓(HV)路徑之電壓，故其可用來增加電壓增益ΔV，進而減緩臨界電壓對電壓增益之影響。
隨著科技日新月異的發展，低供應電源、低能源損耗、及高操作速度成為科技發展的主流。以CMOS製程為例，操作電壓已由3.3伏特降為1.8伏特，在現今的90奈米製程中，操作電壓更只有1伏特。因此，可以預期未來所需的操作電壓會越來越低。此外，再生能源(如太陽能)已成為現今科技主要發展方向，然而，一般太陽能電池的輸出電壓僅有0.5伏特，遠低於現有製程的操作電壓。因此，低供應電壓之應用在未來可說是非常重要的。然而，由於供應電壓VDD 和臨界電壓Vth 的差值減少，故上所述之各種電子幫浦均無法於低供應電壓的環境下操作，因此，發展一種用於低供應電壓之電子幫浦可謂當務之急。
本發明係關於一種電子幫浦，特別係關於一種用於低供應電壓之電子幫浦。
如上述，目前電子幫浦的發展所遭遇之困難包括：供應電壓降低、高壓(HV)裝置的臨界電壓對於低供應電壓的影響比對於正常供應電壓來的大、需要更大的電容以增加輸出電流值、及電晶體的本體效應。為了克服上述困難，本發明提出以下幾種解決方案，如：使用高壓時脈訊號以補償供應電壓VDD 的降低、使用臨界電壓較低的邏輯裝置(logic devices)取代高壓裝置、使用面積較小的邏輯MOS電容取代傳統電容、以及增加電晶體的閘極電壓以克服本體效應。
於本發明之一觀點中，係揭露一種用於低供應電壓之電子幫浦系統，其包含：一時脈產生器，用以產生複數時脈訊號；一時脈幫浦電路，耦合至上述時脈產生器以產生一高電壓，其中上述高電壓係低於一邏輯裝置之電壓；一位準偏移器，耦合至上述時脈產生器及上述時脈幫浦電路以產生複數高壓時脈訊號，其中上述複數高壓時脈訊號之電壓係等於上述高電壓；一主要幫浦電路，耦合至上述時脈產生器及上述位準偏移器以產生輸出電壓。
於本發明之另一觀點中，係揭露一種電子幫浦系統之操作方法，其步驟包含：藉由一時脈產生器產生複數時脈訊號；分別傳輸上述複數時脈訊號至一時脈幫浦電路、一位準偏移器及一主要幫浦電路；藉由上述時脈幫浦電路提供高電壓至上述位準偏移器，其中上述高電壓係低於1伏特；於上述位準偏移器中藉由整合上述複數時脈訊號及上述高電壓產生複數高壓時脈訊號；及傳輸上述複數高壓時脈訊號至上述主要幫浦電路。
本發明之一優點在於低供應電壓可應用於本電子幫浦中，其係因為位準偏移器可轉換低供應電壓為高電壓，進而提升電子幫浦之電壓增益。
本發明之另一優點為本發明所揭露之時脈產生器、時脈幫浦電路、位準偏移器、及主要幫浦電路可包含邏輯裝置，藉此可減少此電子幫浦系統之面積並提升其增益電壓之能力。
本發明之又一優點在於主要幫浦電路為混合結構，其可在電壓增益與所消耗電力間取得平衡。
以上所述係用以闡明本發明之目的、達成此目的之技術手段、以及其產生的優點等等。而本發明可從以下較佳實施例之敘述並伴隨後附圖式及申請專利範圍使讀者得以清楚了解。
本發明係關於一種電子幫浦，特別係關於一種用於低供應電壓之電子幫浦，可應用於一嵌入式非揮發性記憶體。
本發明將以較佳實施例及觀點加以敘述，此類敘述係解釋本發明之結構及步驟，僅用以說明而非用以限制本發明之申請專利範圍。因此，除說明書中之較佳實施例以外，本發明亦可廣泛實行於其他實施例中。
請參閱圖一，圖一顯示本發明之較佳實施例，係揭露一種電子幫浦系統，其包含：一時脈產生器10，用以產生複數時脈訊號，較佳為四相時脈訊號；一時脈幫浦電路20耦合至上述時脈產生器10已產生高電壓(HV)；一位準偏移器30耦合至上述時脈產生器10及時脈幫浦電路20，藉以產生複數高壓(HV)時脈訊號；以及一主要幫浦電路40耦合至時脈產生器10及位準偏移器30，以產生輸出電壓。
請參閱圖二，圖示係顯示一主要幫浦電路40之實施例，其包含複數單向結構41，而此單向結構包含一閘極增益電容43耦合至位準偏移器30以接收高壓時脈訊號，進而增加電壓增益ΔV，藉以補償因為低供應電壓而降低的電壓增益，在本實施例中，一幫浦電容44及另一幫浦電容45分別耦合至時脈產生器10以接收時脈訊號，藉以提升電壓以供應下一增益級(stage)，而增益級電路42分別與電容44、45、以及接收高壓時脈訊號之閘極增益電容43相耦合。在本實施例中，高壓時脈訊號將經由閘極增益電容43傳輸至增益級電路42，以啟動此增益級電路42，而時脈訊號將由幫浦電容44及45傳輸，以提升電壓並供給下一增益級。由於單向結構41係利用時脈訊號以提升電壓至下一增益級，故可節省更多電力，但電壓增益較低。
請參閱圖三，圖三顯示主要幫浦電路40之另一實施例，其包含複數雙向結構41a，其中雙向結構41a包括一閘極增益電容43a、一幫浦電容44a、另一幫浦電容45a、及一增益級電路42a，其中，閘極增益電容43a、幫浦電容44a、及45a分別耦合至位準偏移器30以接收高壓時脈訊號，進而增加電壓增益ΔV，以補償因為低供應電壓而降低的電壓增益。在本實施例中，高壓時脈訊號將經由閘極增益電容43a傳輸至增益級電路42a，以啟動增益級電路42a。此外，高壓時脈訊號將透過幫浦電容44a及45a提升電壓並傳輸至下一增益級，由於雙向結構係利用高壓時脈訊號提升電壓，故其電壓增益將比單向結構41高。藉由施加高壓時脈訊號於閘極增益電容43a、幫浦電容44a及45a，電壓增益及其所產生的輸出電壓可比習知的電子幫浦更高。然而，此雙向結構41a卻會損耗更多電力。
於本發明之另一較佳實施例中，係利用一種整合單向結構41及雙向結構41a之混合結構，以達到兼具高電壓增益及省電的目的。如圖四所示，此主要幫浦電路40(如圖一所示)包含複數混合結構41b，每一混合結構41b包含二增益級電路，其中，前增益級電路42包含幫浦電容44、幫浦電容45及一閘極增益電容43，其中，幫浦電容44及45分別耦合至時脈產生器10以接收時脈訊號，而閘極增益電容係耦合至位準偏移器30以接收高壓時脈訊號。而後增益級電路42a包含幫浦電容44a、幫浦電容45a、及閘極增益電容43a，上述電容均分別耦合至位準偏移器30以接收高壓時脈訊號。在本實施例中，利用單向結構41做為此混合結構41b的前增益級及利用雙向結構41a做為混合結構41b的後增益級，將可使得電壓增益及所需供應電力取得平衡。
以MOS電容取代一般電容可減少電容所需面積，且利用邏輯裝置取代高壓裝置可增加主要幫浦電路40的驅動能力，然而，由於邏輯裝置僅能操作於低電壓下(如1伏特)，故邏輯MOS電容適用於具有較低電壓之增益級電路中，例如，主要幫浦電路40之前部分增益級。主要幫浦電路之一較佳實施例可包含：兩個單向結構41之增益級，其係由邏輯裝置所構成；七個單向結構41之增益級，其係由高壓裝置所構成；三個雙向結構41a之增益級，其係由高壓裝置所構成；以及一個輸出增益級，其係由高壓裝置所構成之雙向結構。此外，由於時脈產生器10、時脈幫浦電路20、及位準偏移器30的操作電壓均小於1伏特，故上述裝置亦可使用邏輯裝置。因此，電子幫浦之面積將可有效減少，且位準偏移器30的驅動能力亦可有效提升。
圖五係顯示時脈幫浦電路其中一增益級之實施例。於本實施例中，二反相器201係串聯至時脈產生器10(示於圖一中)並輸出時脈訊號pgate至一閘極NMOS 203，由於此NMOS 203之閘極、源極及汲極均耦合在一起，故可用以做為一閘極電容，而此閘極NMOS 203之閘極係耦合至主要NMOS 205之閘極。當時脈訊號pgate位於高位準時，此主要NMOS205將被導通(turn on)，進而將此增益級之電荷傳輸至下一增益級。二反相器202係串聯至時脈產生器10並輸出時脈訊號psource至一幫浦NMOS 204，其閘極、源極及汲極均耦合在一起以做為一幫浦電容，且此幫浦NMOS 204之閘極係耦合至一傳遞(pass) NMOS 206，以避免反轉電荷共享(reversed charge sharing)。汲極與閘極均耦合至供應電壓之一夾鉗(clamp) NMOS 207係用以做為電壓之鉗制，以確保夾鉗NMOS 207之源極電壓相等於VDD -Vth (供應電壓減去臨界電壓)，若時脈訊號pin的初始電壓值太低，則時脈訊號pin之電壓將等於VDD -Vth 。此外，當此增益級的時脈訊號pgate係位於低位準時，前一增益級之時脈訊號pgate則為高位準。因此，由於前一增益級之時脈訊號pgate為高位準，故等同於前一增益級之時脈訊號pgo之本增益級之時脈訊號pgi亦為高位準，且因為主要NMOS 205的閘極與源極係相互耦合，故可導通由時脈訊號pgi所控制的次要NMOS 208，藉以關閉主要NMOS 205，進而避免反轉電荷共享的問題。
請參閱圖六所示，圖六係顯示本發明位準偏移器30之一實施例，其包含一第一延遲元件301、一第二延遲元件302、NMOS 303、NMOS 304、NMOS 305、PMOS 306、PMOS307、PMOS308及一反相器309，其中第一延遲元件301及反相器309係並聯且耦合至時脈產生器10以接收時脈訊號，而第二延遲元件302及NMOS 304之閘極係並聯且耦合至反相器309，NMOS 305之閘極係耦合至第二延遲元件302，NMOS 303則係耦合至第一延遲元件301，而PMOS 306之源極、PMOS307之閘極及PMOS308之閘極係並聯且耦合至NMOS303之汲極，且NMOS304之汲極及PMOS306之閘極係並聯且耦合至PMOS 307之源極，PMOS306之汲極、PMOS 307之汲極及PMOS308之汲極係並聯且耦合至時脈幫浦電路20以接收高電壓HV，而主要幫浦電路40係耦合至NMOS 305之汲極及PMOS 308之源極以傳輸高壓時脈訊號。因此，時脈訊號可經由NMOS 303-305及PMOS 306-308轉換為高壓時脈訊號，俾使位準偏移器30可提供高壓時脈訊號給主要幫浦電路40。
本發明所示之電子幫浦系統之第一增益級係如圖七所示，其為具有複數邏輯裝置之一單向結構，包含一位準偏移器30、四反相器401、一閘極NMOS 402、一幫浦NMOS 403、一主要NMOS 404、及一傳遞NMOS 405。在本實施例中，位準偏移器係耦合至時脈產生器10以接收時脈訊號pgate且耦合至時脈幫浦電路20以接收高電壓HV，進而產生高壓時脈訊號，而閘極、源極、及汲極互相耦合之閘極NMOS 402可做為一閘極電容，其係耦合至位準偏移器30以接收高壓時脈訊號，而主要NMOS 404係用以推動電荷至下一增益級，其中，主要NMOS 404之閘極係耦合至閘極NMOS 402之閘極，俾使主要NMOS 404可由高壓時脈訊號所控制。串聯至時脈產生器10以接收時脈訊號psource之四反相器401係耦合至幫浦NMOS 403以傳輸psource至做為電容之幫浦NMOS 403，其中，此幫浦NMOS 403之閘極、源極、及汲極係互相耦合以做為電容。而藉由耦合傳遞NMOS 405之汲極至主要NMOS 404之閘極，以及耦合傳遞NMOS 405之源極至主要NMOS 404之源極，可在時脈訊號psource於高位準時關閉主要NMOS 404，進而避免反轉電荷共享。需注意者，由於第一增益級之電壓小於1伏特，故閘極NMOS 402、幫浦NMOS 403、主要NMOS 404及傳遞NMOS 405均為邏輯NMOS，藉此可提升此增益級之驅動能力，且減少其佔有的面積。
圖八係顯示本發明所揭露之單向結構之一實施例，其包含：一位準偏移器30、四反相器411、一閘極NMOS 412、一幫浦NMOS 413、一主要NMOS 414、一傳遞NMOS 415、一夾鉗NMOS 416及一次要NMOS 417。在本實施例中，位準偏移器30係耦合至時脈產生器10以接收時脈訊號pgate，且耦合至時脈幫浦電路20以接收高電壓HV，進而產生高壓時脈訊號。閘極NMOS 412之閘極、源極、及汲極係互相耦合以做為一閘極電容，其係耦合至位準偏移器30以接收高壓時脈訊號，且主要NMOS 414係用以驅動電荷至下一增益級，其中，主要NMOS 414之閘極係耦合至閘極NMOS 412之閘極，俾使高壓時脈訊號可控制主要NMOS 414。串聯至時脈產生器10以接收時脈訊號psource之四個反相器411係耦合至幫浦NMOS 413以傳輸pource至幫浦NMOS 413，其中，幫浦NMOS 413之閘極、源極、及汲極係互相耦合以做為一幫浦電容。此外，藉由耦合傳遞NMOS 415之汲極至主要NMOS 414之閘極，並耦合傳遞NMOS 415之源極至主要NMOS 414之源極，可於時脈訊號psource位於高位準時關閉主要NMOS 414，進而避免反轉電荷共享。夾鉗NMOS 416之汲極和閘極係耦合至供應電源以做為一電壓之鉗制，藉此確保鉗制NMOS 416之源極電壓相等於VDD -Vth ，即供應電壓減去臨界電壓，若時脈訊號pin之初始電壓太低，則此時脈訊號pin之電壓將為VDD -Vth 。此外，當此增益級之時脈訊號pgate係位於低位準，則前一增益級之pgate將為高位準。因此，由於前一增益級之時脈訊號pgate係位於高位準，故，等同於前一增益級之時脈訊號pgo之本增益級之時脈訊號pgi亦為高位準，藉此，由pgi所控制的次要NMOS 417將被導通，且因主要NMOS 414之閘極和源極係互相耦合的，故主要NMOS 414將被關閉，進而可避免反轉電荷共享。需注意者，因為閘極NMOS 412、幫浦NMOS 413、傳遞NMOS 415、夾鉗NMOS 416及次要NMOS 417之電壓高於1伏特，故上述元件均為高壓(HV) NMOS，然而，由於主要NMOS 414之電壓小於1伏特，故其可為邏輯NMOS。
圖九係顯示由高壓裝置所構成之雙向結構。其包含二位準偏移器30、一閘極NMOS 421、一幫浦NMOS 422、一主要NMOS 423、一傳遞NMOS 424、一夾鉗NMOS 425、及一次要NMOS 426。在本實施例中，位準偏移器30係耦合至時脈產生器10以接收相位不同之時脈訊號pgate及psource，並耦合至時脈幫浦電路20以接收高電壓，接著產生一高壓時脈訊號HV_pgate及另一高壓時脈訊號HV_psource，閘極NMOS 421之閘極、源極及汲極係互相耦合以做為一閘極電容，其係耦合至位準偏移器30以接收HV_pgate，主要NMOS 423係用以驅動電荷至下一增益級，其中，主要NMOS 423之閘極係耦合至閘極NMOS 421之閘極，俾使HV_pgate可控制主要NMOS 423。幫浦NMOS 422之閘極、源極及汲極係互相耦合以做為一幫浦電容，其係耦合至位準偏移器30以接收HV_psource。藉由耦合傳遞NMOS 424之汲極至主要NMOS 423之閘極，並耦合傳遞NMOS 424之源極至主要NMOS 423之源極，可於HV_psource為高位準時關閉主要NMOS 423，進而避免反轉電荷共享。夾鉗NMOS 425之汲極與閘極係耦合至供應電源以做為一電壓之鉗制，進而使得夾鉗NMOS 425之源極電壓相等於VDD -Vth ，藉此，若時脈訊號pin之初始電壓太低時，其電壓可為VDD -Vth 。此外，當本增益級之HV_pgate係位於低位準時，前一增益級之HV_pgate將為高位準，因此，由於前一增益級之HV_pgate係為高位準，故相等於前一增益級之pgo之本增益級之pgi將為高位準，且由pgi所控制的次要NMOS 426將被導通，使得閘極與源極互相耦合的主要NMOS 423將被關閉，進而避免反轉電荷共享。需注意者，由於閘極NMOS 421、幫浦NMOS 422、主要NMOS 423、傳遞NMOS 424、夾鉗NMOS 425及次要NMOS 426之電壓均高於1伏特，故其均為高壓NMOS。
上述敘述係為本發明之較佳實施例。此領域之技藝者應得以領會其係用以說明本發明而非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡熟悉此領域之技藝者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
10．．．時脈產生器
20．．．時脈幫浦電路
30．．．位準偏移器
40．．．主要幫浦電路
41．．．單向結構
42、42a．．．增益級電路
43、43a．．．閘極增益電容
44、45、44a、45a．．．幫浦電容
41a．．．雙向結構
41b．．．混合結構
201、202．．．反相器
203．．．閘極NMOS
204．．．幫浦NMOS
205．．．主要NMOS
206．．．傳遞NMOS
207．．．夾鉗NMOS
208．．．次要NMOS
301．．．第一延遲元件
302．．．第二延遲元件
303、304、305．．．NMOS
306、307、308．．．PMOS
309．．．反相器
401．．．反相器
402．．．閘極NMOS
403．．．幫浦NMOS
404．．．主要NMOS
405．．．傳遞NMOS
411．．．反相器
412．．．閘極NMOS
413．．．幫浦NMOS
414．．．主要NMOS
415．．．傳遞NMOS
416．．．夾鉗NMOS
417．．．次要NMOS
421．．．閘極NMOS
422．．．幫浦NMOS
423．．．主要NMOS
424．．．傳遞NMOS
425．．．夾鉗NMOS
426．．．次要NMOS
圖一顯示本發明所揭露之電子幫浦系統；
圖二顯示本發明所揭露之單向結構；
圖三顯示本發明所揭露之雙向結構；
圖四顯示本發明所揭露之混合結構；
圖五顯示本發明所揭露之時脈幫浦電路；
圖六顯示本發明所揭露之位準偏移器；
圖七顯示本發明主要幫浦電路之第一增益級；
圖八顯示本發明單向結構之實施例；
圖九顯示本發明雙向結構之實施例。
10．．．時脈產生器
20．．．時脈幫浦電路
30．．．位準偏移器
40．．．主要幫浦電路

Claims (11)

  1. 一種用於低供應電壓之電子幫浦系統，包含：一時脈產生器，用以產生複數時脈訊號；一時脈幫浦電路，耦合至該時脈產生器以產生一高電壓，其中該高電壓低於在一低臨界電壓裝置的一最高操作電壓；一位準偏移器，耦合至該時脈產生器及該時脈幫浦電路以產生複數高壓時脈訊號，其中該複數高壓時脈訊號之一高位準電壓係等於該高電壓；及一主要幫浦電路，耦合至該時脈產生器及該位準偏移器以產生一輸出電壓，其中該主要幫浦電路包含複數幫浦電路，及該複數幫浦電路之每一為一單向結構，該單向結構包含：二幫浦電容，耦合至該時脈產生器以接收該時脈訊號；一閘極增益電容，耦合至該位準偏移器以接收該高壓時脈訊號；及一增益級電路。
  2. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中，該時脈幫浦電路包含複數邏輯裝置。
  3. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中，該位準偏移器包含複數邏輯裝置。
  4. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中，該增益級電路包含複數低臨界電壓裝置，且產生電 壓低於1伏特。
  5. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中，該增益級電路包含複數高壓裝置，且產生電壓高於1伏特。
  6. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中，該幫浦電容及該閘極增益電容之每一包含複數低臨界電壓裝置。
  7. 如請求項1所述之用於低供應電壓之電子幫浦系統，其中該幫浦電容及該閘極增益電容之每一包含複數高壓裝置。
  8. 一種用於低供應電壓之電子幫浦系統，包含：一時脈產生器，用以產生複數時脈訊號；一時脈幫浦電路，耦合至該時脈產生器以產生一高電壓，其中該高電壓低於在一低臨界電壓裝置的一最高操作電壓；一位準偏移器，耦合至該時脈產生器及該時脈幫浦電路以產生複數高壓時脈訊號，其中該複數高壓時脈訊號之一高位準電壓係等於該高電壓；及一主要幫浦電路，耦合至該時脈產生器及該位準偏移器以產生一輸出電壓，其中該主要幫浦電路包含複數幫浦 電路，及該複數幫浦電路之每一為一雙向結構，該雙向結構包含：二幫浦電容及一閘極增益電容，分別耦合至該位準偏移器以接收該高壓時脈訊號，以及一增益級電路。
  9. 如請求項8所述之用於低供應電壓之電子幫浦系統，其中，該幫浦電容、該閘極增益電容及該增益級電路包含複數高壓裝置。
  10. 一種用於低供應電壓之電子幫浦系統，包含：一時脈產生器，用以產生複數時脈訊號；一時脈幫浦電路，耦合至該時脈產生器以產生一高電壓，其中該高電壓低於在一低臨界電壓裝置的一最高操作電壓；一位準偏移器，耦合至該時脈產生器及該時脈幫浦電路以產生複數高壓時脈訊號，其中該複數高壓時脈訊號之一高位準電壓係等於該高電壓；及一主要幫浦電路，耦合至該時脈產生器及該位準偏移器以產生一輸出電壓，其中該主要幫浦電路包含複數幫浦電路，及該複數幫浦電路之每一為一混合結構，該混合結構包含：一第一幫浦級電路和一第二幫浦級電路，其中該第一幫浦級電路包含：二幫浦電容，其耦合至該時脈產生器用以分別接收該時脈訊號；和一閘極增益電容，其耦合至該位準偏移器，用以接收該高壓時脈訊 號，及其中該第二幫浦級電路包含：二幫浦電容及一閘極增益電容，其分別耦合至該位準偏移器，用以接收該高壓時脈訊號。
  11. 一種用於低供應電壓之電子幫浦系統之操作方法，其步驟包含：藉由一時脈產生器產生複數時脈訊號；分別傳輸該複數時脈訊號至一時脈幫浦電路、一位準偏移器及一主要幫浦電路；藉由該時脈幫浦電路提供高電壓至該位準偏移器，其中該高電壓係低於在一低臨界電壓裝置的一最高操作電壓；於該位準偏移器中藉由整合該複數時脈訊號及該高電壓產生複數高壓時脈訊號，其中該複數高壓時脈訊號之一高位準電壓係等於該高電壓；傳輸該複數高壓時脈訊號至該主要幫浦電路，其中該主要幫浦電路包含複數幫浦電路，及該複數幫浦電路之每一為一單向結構，藉由該單向結構的二幫浦電容，接收該時脈訊號；藉由該單向結構的一閘極增益電容，接收該高壓時脈訊號；及藉由該主要幫浦電路產生一輸出電壓。
TW099142623A 2010-10-18 2010-12-07 用於低供應電壓之電子幫浦系統及其操作方法 TWI431911B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/906,302 US8390365B2 (en) 2010-10-18 2010-10-18 Charge pump system for low-supply voltage

Publications (2)

Publication Number Publication Date
TW201218600A TW201218600A (en) 2012-05-01
TWI431911B true TWI431911B (zh) 2014-03-21

Family

ID=45933629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142623A TWI431911B (zh) 2010-10-18 2010-12-07 用於低供應電壓之電子幫浦系統及其操作方法

Country Status (3)

Country Link
US (1) US8390365B2 (zh)
CN (1) CN102456395B (zh)
TW (1) TWI431911B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120306567A1 (en) * 2011-05-31 2012-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable capacitance structure
US9246382B2 (en) * 2013-08-08 2016-01-26 Micron Technology, Inc. Charge pump including supply voltage-based control signal level
US9921249B2 (en) 2014-04-30 2018-03-20 Infineon Technologies Ag Systems and methods for high voltage bridge bias generation and low voltage readout circuitry
US11611276B2 (en) * 2014-12-04 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuit
KR20220148035A (ko) 2021-04-28 2022-11-04 삼성전자주식회사 보조 회로를 포함하는 전압 생성 회로 및 이의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280420A (en) * 1992-10-02 1994-01-18 National Semiconductor Corporation Charge pump which operates on a low voltage power supply
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6525949B1 (en) * 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
JP4263650B2 (ja) * 2004-03-31 2009-05-13 パナソニック株式会社 昇圧回路
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation

Also Published As

Publication number Publication date
CN102456395A (zh) 2012-05-16
TW201218600A (en) 2012-05-01
US20120092063A1 (en) 2012-04-19
CN102456395B (zh) 2014-03-12
US8390365B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
US7772914B2 (en) Clock control circuit and voltage pumping device using the same
US8222953B2 (en) Boost circuit
CN104205594B (zh) 包含多栅极晶体管的电荷泵电路及其操作方法
JP4336489B2 (ja) 半導体集積回路
US7521978B2 (en) Clock driver
US6914791B1 (en) High efficiency triple well charge pump circuit
TWI427906B (zh) 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器
TWI431911B (zh) 用於低供應電壓之電子幫浦系統及其操作方法
US7123077B2 (en) Four-phase charge pump circuit with reduced body effect
US20080122506A1 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
JP3647434B2 (ja) チャージポンプ回路
US7714636B2 (en) Charge pump circuit and cell thereof
US20040222841A1 (en) Charge pump circuit without body effects
CN111525790A (zh) 一种电荷泵电路
JP2009296407A (ja) レベルシフト回路
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
CN110601528A (zh) 电荷泵及存储设备
UA44823C2 (uk) Пристрій для помноження напруги
CN104811033A (zh) 适合低电压操作的电荷泵电路
CN104811034A (zh) 适合低电压操作的简单电荷泵电路
WO2022047795A1 (zh) 降压型开关电源、电子设备和控制方法
CN107733223B (zh) 电荷泵增压单元电路
CN110189786B (zh) 应用于闪存存储器的升压电路
JP5109187B2 (ja) チャージポンプ
CN110277128B (zh) 应用于低压闪存存储器的升压电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees