UA44823C2 - Пристрій для помноження напруги - Google Patents

Abstract

Пристрій для вироблення негативної високої напруги застосовується, наприклад, для програмування ЕСППЗП. Перевага винаходу полягає в тому, що для зменшення ефекту керування підкладкою каналотвірні кармани відповідних транзисторів можуть бути з'єднані з виводами відповідних транзисторів без зміни полярності високої напруги, прикладеної до діода, утвореного структурою "підкладка-карман", завдяки чому запобігається коротке замикання на підкладку.

Description

Опис винаходу

При програмуванні або стиранні інформації в енергонезалежних запам'ятовуючих пристроях, таких, 2 наприклад, як постійний програмований запам'ятовуючий пристрій з електронним стиранням (ЕЕРКОМ - ЕСППЗП), з використанням ефекту Фаулера-Нордхайма (Ромег-Моганпеїт) досягається значне зниження споживаної потужності порівняно із записом з використанням гарячих електронів. При використанні ефекту Фоулера-Нордхайма при прикладенні позитивної високої напруги до керувального затвора запам'ятовуючої комірки електрони можуть здійснювати тунельне проходження від області стоку до плаваючого 70 затвора. При прикладенні негативної високої напруги до керувального затвора і позитивної напруги до стоку електрони можуть здійснювати тунельне проходження назад до області стоку. Негативну високу напругу виробляють за допомогою "насосів" напруги, що працюють за принципом ємнісного помноження напруги і на кожен каскад помножувача містять один МОН-діод (МО5 - МОН, Метал-Окисел-Напівпровідник) і один конденсатор. В цьому зв'язку під високою напругою розуміють уже напруги, наприклад, в діапазоні від 10 до ЗО 15 в.

Особливо ефективний пристрій для вироблення негативної високої напруги описаний в статті А.Умезава та ін. (А Ютелама еї аї) "5-Мої-Опіу Орегайнйоп 0,6-ист Ріазп ЕЕРКОМ м/йй Ком ЮОесодег Зспете іп Тгірієе-Уеї

Зігисішге" в журналі ІЄЕЕ Шоцгпа! ої Зоїід-Зіафе Сігсціїв, МоІ.27, Мо11 (1992). В ній використовуються високовольтні рМОН-транзистори. Додатковий вольтодобавочний транзистор каскаду накачки підвищує 20 провідність МОН-діода, ввімкненого на виході і знижує таким чином спад напруги на цьому діоді.

При використанні високовольтних транзисторів часто проявляється ефект керування підкладкою, тому окремі кармани транзисторів в пристрої для помноження напруги приєднуються роздільно. Для вироблення негативної високої напруги досі використовували високовольтні РМОН-транзистори. Одначе, недоліком високовольтних рРМОН-транзисторів є те, що зарядження високовольтних п-карманів до негативної високої напруги с 29 переполюсовує в прямому напрямку діоди, утворені структурою "підкладка-карман" і утворює коротке замикання Ге) на підкладку.

Тому поетс«а е л єна в основу винаходу задача полягає в розробленні пристрою для вироблення негативної високої напруги, в якому можливе прикладення негативної високої напруги до роздільно приєднаних каналотвірних карманів високовольтних транзисторів без виникнення короткого замикання на підкладку. о 30 Згідно з винаходом, ця задача вирішена шляхом реалізації ознак п.ї формули винаходу. Переважні Ге модифікації є предметом додаткових пунктів формули винаходу.

Нижче винахід пояснюється докладніше з використанням креслень. На них зображені: 09

Фіг.1 схема пристрою згідно з винаходом, чЕ

Фіг.2 часова діаграма тактових сигналів, що подаються при роботі винайденого пристрою.

Зо На фіг.1 для прикладу наведений чотирикаскадний пристрій для вироблення негативної високої напруги, З причому перший каскад містить пМОН-транзистор Х1, пМОН-транзистор У1, а також конденсатор 11 і конденсатор 12, другий каскад містить ПМОН-транзистори Х2, У2, а також конденсатори 21, 22, третій каскад містить ПМОН-транзистори ХЗ, УЗ, а також конденсатори 31, 32, а четвертий каскад містить ПМОН-транзистори «

ХА, У4, а також конденсатори 41, 42. Вхід ІМ пристрою з'єднаний з першим виводом транзистора Х1 і з затвором З7З транзистора У1 і представляє собою вхід першого каскаду. Затвор транзистора Х1 з'єднаний з першим виводом с транзистора У1 і через конденсатор 11 зв'язаний з тактовим входом Е2. Вихід першого каскаду з'єднаний з "з другим виводом транзистора У1 і з другим виводом транзистора Х1, а також через конденсатор 12 зв'язаний із входом ЕЗ тактового сигналу. Вхід другого каскаду з'єднаний з виходом першого каскаду, а вихід другого каскаду з'єднаний із входом третього каскаду. Структура другого каскаду відповідає структурі першого каскаду, при цьому, правда, конденсатор 21 з'єднаний не як конденсатор 11 із тактовим входом Г2, а із тактовим входом ве Е4, а конденсатор 22 з'єднаний не як конденсатор 12 з тактовим входом ЕЗ, а з тактовим входом Е1. Каскади Зі т» 4 за своїми структурою і забезпеченням тактовими сигналами відповідають першим двом каскадам і послідовно приєднані після другого каскаду. На виході четвертого каскаду передбачений пМОН-транзистор 7, перший вивід со якого з'єднаний з виходом четвертого каскаду, а затвор і другий вивід з'єднані з виходом ОТ пристрою згідно ко 20 з винаходом, з якого знімається висока напруга. При цьому транзистор 7 діє як діод, зміщений в прямому напрямку. сю» : Я - Я не

В разі високовольтних ПМОН-транзисторів Х1, у1 ... Х4, у4 мова йде про так звані транзистори з потрійним карманом зображені, наприклад, у згаданій вище публікації А.Умезави на фіг. За при опис пМОН-транзистора декодера рядків. Як показано на фіг.1, р-карман пМОН-транзистора з'єднаний другим виводом цього ж пМОнН-транзистора. При цьому зовнішній, спільний п-карман пМОН-транзисторів перебуває під потенціалом ОВ.

ГФ) Таким чином, в цьому пристрої діодне коротке замикання не наступає. 7 Транзистори Х1...Х4 діють як транзистори накачки для заряджання конденсаторів, а транзистори У1...74 діють як так звані транзистори вольтодобавки для підвищення рівня напруги між затвором і стоком відповідного транзистора для збільшення провідності і, відповідно, ефективності. Діод 7 служить як діод відсічки. Діод 60 відсічки перешкоджає вирівнюванню потенціалу виходу ОШТ і потенціалу виходу останнього каскаду в разі, коли останній вищий, ніж потенціал виходу ОТ. Коли потенціал виходу ОТ нижчий, ніж потенціал останнього каскаду, діод відсічки зміщується в прямому напрямку і відбувається вирівнювання потенціалів.

Шляхом відповідного послідовного приєднання К каскадів в загальному випадку може бути досягнута висока напруга Моут - Мім - (КО (Е-Мух)), де: Моут є напруга на виході ОТ, Му - напруга на вході ІМ, К - кількість 65 каскадів, Е - тактова напруга, а Му - спад напруги на транзисторі накачки Х. При цьому, завдяки застосуванню транзисторів у вольтодобавки, спад напруги на транзисторі Х накачки значно менший, ніж порогова напруга Мт відповідного транзистора Х.

В зображеному на фіг.1 прикладі з кількістю каскадів К-4, вхідною напругою Міу-ОВ, напругою тактових імпульсів Е-58В вихідна напруга становить Моут-19,68.

Для К 24 потрібні також лише 4 тактових сигнали, оскільки перші конденсатори 11, 21, ... почергово з'єднані з тактовими входами БН2 і Е4, а другі конденсатори почергово з'єднані з тактовими входами НЕ і ЕЗ.

На фіг.2 зображені часові співвідношення між тактовими сигналами на тактових входах Е1...4. У винайденому пристрої, тобто в помножувачі напруги, призначеному для вироблення негативної високої напруги з 7/0 позитивними вхідними тактовими імпульсами, цикл накачки відбувається завжди тоді, коли тактові сигнали на входах Е1 і ЕЗ мають низький рівень, тоді як цикл вольтодобавки відбувається при високих рівнях на входах Е2 і 4, причому тривалість цих імпульсів значно менша, ніж імпульсів накачки. Сигнали на входах Е1 і Езії, відповідно, сигнали на входах Е2 і Р4,зміщені в часі один відносно іншого майже на півперіоду. Перекриття в часі тактових сигналів на входах Е1 і ЕЗ забезпечує попереднє заряджання транзисторів Х1...Х4 накачки. 7/5 Тактові сигнали на входах Р2 і Г4 зміщені в часі таким чином, що під час провідної фази даного транзистора накачки відповідний транзистор вольтодобавки запертий і між затвором і стоком транзистора накачки прикладена підвищена напруга, завдяки чому його провідність підвищується.

Claims (2)

Формула винаходу

1. Пристрій для вироблення негативної високої напруги, який містить щонайменше чотири з'єднаних послідовно транзистори (Х1...Х4) накачки, причому перший транзистор (Х1) накачки безпосередньо з'єднаний із входом (ІМ), а останній транзистор (Х4) накачки безпосередньо або опосередковано з'єднаний з виходом (0ШТ) с пристрою, в якому затвори непарних транзисторів (Х1, ХЗ) накачки через перші конденсатори (11, 31) зв'язані з першим тактовим входом (Е2), а затвори парних транзисторів (Х2, Х4) накачки через інші перші конденсатори о (21, 41) зв'язані з другим тактовим входом (Е4), в якому непарні вузли з'єднання (Х1, Х2; ХЗ, Х4) послідовної схеми через другі конденсатори (12, 32) зв'язані з третім тактовим входом (ЕЗ), а парні вузли з'єднання (Х2, ХЗ, Х4, ОТ або ХА, 7) послідовної схеми через інші другі конденсатори (22, 42) зв'язані з четвертим тактовим со зо ВХходоМ (Е71), в якому транзистори (Х1...Х4) накачки є високовольтними пМОН-транзисторами, відповідні каналотвірні кармани яких з'єднані з відповідними вузлами послідовної схеми. с

2. Пристрій за п. 1, в якому затвор кожного транзистора накачки через транзистор (У1...74) вольтодобавки со зв'язаний з вузлом з'єднання з наступним транзистором накачки, а затвор відповідного транзистора вольтодобавки з'єднаний з вузлом з'єднання з попереднім транзистором накачки або входом (ІМ) пристрою, в « з5 ЯКОМУ всі транзистори вольтодобавки є високовольтними пМОН-транзисторами, відповідні каналотвірні кармани «г яких з'єднані з відповідними вузлами послідовної схеми.

З. Пристрій за п. 1 або 2, в якому останній транзистор (Х4) накачки безпосередньо через діод (7) відсічки зв'язаний з виходом (ОТ) пристрою, в якому діод відсічки є високовольтним пМОН-транзистором (7), каналотвірний карман якого з'єднаний з виходом пристрою. «

-

. и? щ» щ» (ее) іме) сю» іме) 60 б5