TW201543776A - 具有聚合物基質的插件框架及其製造方法 - Google Patents

具有聚合物基質的插件框架及其製造方法 Download PDF

Info

Publication number
TW201543776A
TW201543776A TW103133412A TW103133412A TW201543776A TW 201543776 A TW201543776 A TW 201543776A TW 103133412 A TW103133412 A TW 103133412A TW 103133412 A TW103133412 A TW 103133412A TW 201543776 A TW201543776 A TW 201543776A
Authority
TW
Taiwan
Prior art keywords
chip
copper
frame
array
layer
Prior art date
Application number
TW103133412A
Other languages
English (en)
Other versions
TWI652864B (zh
Inventor
Hurwitz Dror
Alex Shi-Fu Huang
Original Assignee
Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/269,884 external-priority patent/US20150296617A1/en
Application filed by Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Publication of TW201543776A publication Critical patent/TW201543776A/zh
Application granted granted Critical
Publication of TWI652864B publication Critical patent/TWI652864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一種被有機基質框架所限定的芯片插座陣列，所述有機基質框架包圍穿過所述有機基質框架的插座並且還包括穿過所述有機基質框架的金屬通孔柵格。在一個實施方案中，一種面板包括芯片插座陣列，每個芯片插座被有機基質框架所包圍和限定，所述有機基質框架包括穿過所述有機基質框架的銅通孔柵格。所述面板包括具有用於接納第一類型芯片的第一組外形尺寸的插座的至少一個區域和具有接納第二類型芯片的第二組外形尺寸的插座的第二區域。

Description

具有聚合物基質的插件框架及其製造方法
本發明涉及芯片封裝，具體涉及嵌入式芯片。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如電腦和電信設備等消費電子產品的集成度越來越高。這已經形成對支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣且高密度的多個導電層和通孔的需要。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的形成層間互連通孔的加工技術是採用激光鑽孔，所鑽出的孔穿透後續佈置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沉積在其中。這種成孔途徑有時也被稱為“鑽填(drill & fill)”，由此形成的通孔可稱為“鑽填通孔”。
鑽填通孔途徑具有多個缺點。由於每個通孔要求單獨鑽孔，所以生產率受限並且製造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鑽出的通孔具有穿過介電材料 厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。此外，在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙度可能會引起附加的雜散電感。
鑽出的導通孔的填充工藝通常是通過銅電鍍來完成的。電鍍填充鑽孔會引起凹坑，即在通孔端部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而形成突出超過周圍材料的半球形上表面。凹坑和溢出二者往往在如製造高密度基板和插件時所要求的後續上下堆疊通孔時形成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的較小通孔附近時。
可接受的尺寸範圍和可靠性正在隨著時間的推移而改善。然而，上文所述的缺點是鑽填技術的內在缺陷，並且預計會限制可能的通孔尺寸範圍。還應該注意的是，激光鑽孔是形成圓形通孔通道的最好方法。雖然理論上可以通過激光銑削製造狹縫形狀的通孔通道，但是實際上可製造的幾何形狀範圍比較有限，並且在給定支撐結構中的通孔通常是圓柱形的並且是基本相同的。
通過鑽填製造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的通孔實際上被限制在60×10-6m 的最小直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中形成不同直徑的通孔，這是由於當鑽出不同尺寸的通孔通道並然後用金屬填充以製造不同尺寸通孔時，通孔通道的填充速率不同所致。結果，由於不可能對不同尺寸通孔同時優化沉積技術，作為鑽填技術的特徵性的凹坑或溢出的典型問題進一步惡化。
克服鑽填途徑的多個缺點的可選解決方案是利用又稱為“圖案鍍覆(pattern plating)”的技術，通過在光刻膠中形成的圖案內沉積銅或其它金屬沉積來製造通孔。
在圖案鍍覆中，首先沉積種子層。然後在其上沉積光刻膠層，隨後曝光形成圖案，並且選擇性地移除以製成暴露出種子層的溝槽。通過將銅沉積到光刻膠溝槽中來形成通孔柱。然後移除剩餘的光刻膠，蝕刻掉種子層，並在其上及其周邊層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來平坦化所述介電材料，移除其一部分以暴露出通孔柱的端部，從而允許由此導電接地，用於在其上構建下一金屬層。可在其上通過重複該工藝來沉積後續的金屬導體層和通孔柱，以構建所期望的多層結構。
在一個替代性的但緊密關聯的技術即下文所稱的“面板鍍覆(panel plating)”中，將連續的金屬或合金層沉積到基板上。在基板的端部沉積光刻膠層，並在其中顯影出圖案。剝除被顯影的光刻膠圖案，選 擇性地暴露出其下的金屬，該金屬然後可被蝕刻掉。未顯影的光刻膠保護下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在直立的銅特徵結構和/或通孔柱周圍和上方層壓介電材料，如聚合物浸漬玻璃纖維氈。在平坦化後，可通過重複該工藝在其上沉積後續的金屬導體層和通孔柱，以構建所期望的多層結構。
通過上述圖案鍍覆或面板鍍覆方法形成的通孔層通常被稱為銅制的“通孔柱(via post)”和特徵層(feature layer)。
應該認識到，微電子演化的總體推動力涉及製造更小、更薄、更輕和更大功率的具有高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，要求具有甚至更小連接的更多層。
如果在銅或其它合適的犧牲基板上沉積鍍覆的層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著至犧牲基板上的側面上沉積其它層，由此能夠實現雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建圖案或面板鍍覆的多層結構，所述多層結構由在電介質基質中的具有多種幾何形狀和形態的金屬通孔或通孔柱特徵結構組成。該金屬可以是銅，電介質可以是膜聚合物或纖維增強聚合物，通常採用的是具有高玻璃化轉變溫度(Tg)的聚合物，如聚醯亞胺或環氧樹脂，例如。這些互連可以是有芯的或無芯的，並可包 括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體，該方法包括以下步驟：在包圍犧牲載體的電介質中製造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後對通孔進行端子化來形成。該公報通過引用全文併入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊體，所述第一IC芯片可接合至所述IC支撐體，所述第二IC芯片可接合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全文併入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沉積到所述第一基礎層上；(C)構建交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層施加到所述第一半堆疊體上；(E)將光刻膠保護塗層施加到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)構建交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層施加到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔端部暴露在所述堆疊體的外表面上並對其施加端子來對基板進行端子化。該公報通過引用全文併入本文。
在美國專利US7,682,972、US7,669,320和US7,635,641中描述的通孔柱技術使得可以同時電鍍大量通孔從而實現大規模生產。如前所述，現有的鑽填通孔具有約60微米的有效最小直徑。與之區別的是，採用光刻膠和電鍍的通孔柱技術能夠獲得更高的通孔密度。可能實現小至30微米直徑的通孔直徑並且可能在同一層中同時製造不同幾何尺寸和形狀的通孔。
隨著時間的推移，預期鑽填技術和通孔柱沉積兩者都將能夠實現進一步微型化的並且具有更高密度的通孔和特徵結構的基板的製造。然而，很明顯的是，通孔柱技術的發展將會持續保持競爭能力。
基板能夠實現芯片與其它元件的介面。芯片必須以提供可靠 電連接的組裝工藝接合在基板上，從而能夠實現芯片與基板之間的電通信。
通過在插件內嵌入芯片來連接外界，能夠實現縮減芯片封裝體，縮短通向外界的連接，通過簡化加工即取消基板組裝工藝中的芯片而提供成本節省，並且潛在地增加了可靠性。
基本上，諸如模擬、數字和MEMS芯片的嵌入有源元件的概念涉及具有繞芯片的通孔的芯片支撐結構或基板的構造。
實現嵌入式芯片的一種辦法是在晶片上的芯片陣列上製造芯片支撐結構，此處支撐結構的電路大於芯片單元的尺寸。這被稱為扇出型晶片層封裝(FOWLP)。雖然矽晶片的尺寸在增加，但是昂貴的材料組和製造工藝仍將直徑尺寸限制在12英寸，由此限制了晶片上可放置的FOWLP單元的數目。儘管18英寸晶片受到關注的事實，但是所要求的投資、材料組和裝備仍然未知。一次可處理的芯片支撐結構數目的限制增加了導致FOWLP的單元成本，並且使其對於要求高度競爭力價格的市場例如無線通信、家用電器以及汽車市場而言過於昂貴。
由於放置在矽晶片上作為扇出或扇入電路的金屬特徵結構被限制在數個微米的厚度，FOWLP還表現出性能上的限制。這形成了電阻問題的挑戰。
另一可選的製造路徑涉及對晶片分區以分隔芯片並將芯片嵌入到由介電層和銅互連構成的面板內。該可選路徑的一個優點在於面板可以非常大，且該面板具有在單一工藝中嵌入的極大量的芯片。例如，僅作為舉例而言，12英寸晶片能夠實現一次性處理5mm×5mm尺寸的2500個 FOWLP芯片，本申請人即珠海越亞目前所使用的面板為25英寸×21英寸，能夠實現一次性處理10000個芯片。由於處理此類面板的價格顯著低於晶片上處理的價格，且由於每個面板的生產能力比在晶片上的生產能力高出4倍，所以單位成本顯著下降，由此打開新的市場。
在兩種技術中，工業上採用的行間距和軌距隨時間而縮短，對於標準的面板上技術從15微米下降到10微米，對於晶片上技術從5微米下降到2微米。
嵌入式的優點有很多，第一級組裝成本例如引線接合、倒裝芯片或SMD(表面安裝設備)焊接等被取消。由於在單個產品中芯片和基板無縫連接，電性能得到改善。封裝的芯片變得更薄，給出改進的外形規格，並且嵌入式芯片封裝體的上表面被空出，可用於包括堆疊芯片(stacked die)和PoP(封裝上封裝)等技術的其它應用。
在基於FOWLP和面板的兩種嵌入式芯片技術中，芯片被封裝成陣列(在晶片上或在面板上)，並且一旦製造完成，通過切割進行分離。
本發明的實施方案解決了嵌入式芯片封裝體的製造問題。
本發明的實施方案解決了用於封裝芯片的具有芯片插座的聚合物框架的問題。
第一方面涉及提供一種芯片插座陣列，所述芯片插座陣列被框架限定，所述框架包括聚合物基質和穿過所述聚合物基質框架的金屬通孔的陣列。
通常，每個芯片插座被聚合物基質框架所包圍，所述聚合物基質框架包括穿過所述框架的銅通孔。
通常，所述框架還包括在所述聚合物基質內的玻璃纖維增強體。
在一些實施方案中，所述金屬通孔是通孔柱。
在一些實施方案中，每個通孔的寬度在25微米至500微米的範圍內。
在一些實施方案中，穿過有機基質框架的金屬通孔的柵格包括多個通孔層。
在一些實施方案中，包圍至少一個插座的框架包括細長通孔柱的連續線圈。
在一些實施方案中，所述細長通孔柱的連續線圈跨越多個層。
在一些實施方案中，每個通孔為圓柱形並且具有在25微米至500微米的範圍內的直徑。
在一些實施方案中，相鄰的芯片插座具有不同的外形尺寸。
在一些實施方案中，相鄰的芯片插座具有不同的尺寸。
在一些實施方案中，相鄰的芯片插座具有不同的形狀。
第二方面涉及一種面板，包括芯片插座的陣列，每個芯片插座被聚合物基質框架所包圍和限定，所述聚合物基質框架包括穿過所述聚合物基質框架的銅通孔的柵格，其中所述面板包括具有用於接納第一類型 芯片的第一組外形尺寸的插座的至少一個區域，以及具有用於接納第二類型芯片的第二組外形尺寸的插座的第二區域。
任選地，至少一個通孔是非圓柱形的。
任選地，至少一個通孔是細長的。
在一些實施方案中，所述框架包括多於一個的通孔層。
在一些實施方案中，細長的通孔是線圈。
任選地，至少一個通孔是同軸通孔。
任選地，所述框架還包括在聚合物基質內的玻璃纖維增強體。
優選地，所述框架還包括在聚合物基質內的織造玻璃纖維束。
在一些實施方案中，所述框架包括兩種不同插座的陣列，用於在相鄰插座中接納兩種不同的芯片。
任選地，所述不同插座具有不同的形狀。
任選地，所述不同插座具有不同的尺寸。
第四方面涉及提供一種製造被有機基質框架包圍的芯片插座陣列的方法，包括：獲得犧牲載體；佈設光刻膠層並且將所述光刻膠層圖案化為具有銅通孔柵格；在所述柵格中鍍覆銅；用聚合物電介質層壓；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質中機械製造芯片插座。
通常，所述載體是銅載體，其可通過將銅溶解而被移除。
優選地，所述方法包括在沉積銅通孔之前，在所述載體上施加蝕刻阻擋層。
在一個實施方案中，所述蝕刻阻擋層包括鎳。
任選地，在蝕刻掉銅載體的同時，利用蝕刻阻擋材料保護具有暴露的銅通孔端部的平坦化聚合物電介質。
任選地，所述蝕刻阻擋材料是幹膜光刻膠。
在一些實施方案中，在所述鎳上電鍍銅種子層。
在一些實施方案中，在沉積鎳阻擋層之前，電鍍銅種子層。
在一些實施方案中，通過衝壓出插座並保留框架來製造所述柵格。
在一些實施方案中，通過利用CNC(數控成型)機械制出插座並保留框架來製造所述柵格。
一種製造被有機基質框架包圍的芯片插座陣列的替代方法，包括：獲得犧牲載體；佈設光刻膠層並且將所述光刻膠層圖案化為具有銅通孔柵格和芯片插座陣列；在所述柵格和所述陣列中鍍銅；用聚合物電介質層壓；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部和所述陣列； 遮蔽所述銅通孔的末端；溶解所述陣列；以及移除所述載體。
在一些實施方案中，所述通孔柱是細長的通孔柱，並且所述芯片插座包括被特徵層分隔開的多個通孔柱。
任選地，多個細長的通孔柱提供包圍所述框架的至少一個芯片插座的至少一個連續線圈。
優選地，至少一個插座被有機框架和嵌入在所述有機框架中的多層金屬結構所包圍，所述多層金屬結構包括多個延伸的通孔柱層，使得每一對相鄰的通孔柱層被特徵層分隔開，並且所述多層金屬結構包括連續線圈。
10‧‧‧陣列
12、12’‧‧‧插座
14‧‧‧銅通孔柱、貫穿通孔
16‧‧‧框架、聚合物框架
18‧‧‧框架、聚合物框架
20‧‧‧面板
21‧‧‧第二區域
22‧‧‧區域
21、22、23、24‧‧‧方塊
25‧‧‧水平框條
26‧‧‧垂直框條
27‧‧‧外框架
28、29‧‧‧芯片插座
35‧‧‧芯片、處理器芯片
36‧‧‧聚合物、第二聚合物
38‧‧‧框架
40‧‧‧框架、面板
42、43‧‧‧銅佈線層、焊盤
45‧‧‧切割工具
48‧‧‧芯片、芯片封裝體
55‧‧‧芯片、存儲器芯片
57‧‧‧焊球
80‧‧‧犧牲載體、銅載體
82‧‧‧銅種子層
84‧‧‧蝕刻阻擋層
86‧‧‧另一銅種子層
88‧‧‧光刻膠層
90‧‧‧銅、銅通孔
92‧‧‧聚合物電介質
94‧‧‧蝕刻阻擋材料、蝕刻保護層
100‧‧‧覆銅層壓板
102‧‧‧孔
104‧‧‧銅通孔
106、108‧‧‧表面銅層
110‧‧‧層壓板
112‧‧‧插座
200‧‧‧銅線圈、線圈
202‧‧‧框架
204‧‧‧空腔
206、207、208‧‧‧通孔柱、層
209、210‧‧‧垂直元件
圖1是部分聚合物或複合柵格的示意圖，其中具有芯片插座，也具有圍繞插座的貫穿通孔；圖2是用於製造具有圍繞貫穿通孔的嵌入式芯片的面板的示意圖，示出面板的一部分，例如一個方框可如何具有用於不同類型芯片的插座；圖3是圖1的部分聚合物或複合框架的示意圖，其中在每個插座中具有芯片，該芯片被聚合物或複合材料例如模塑膠固定就位，例如；圖4是部分框架的示意性截面圖，示出在每個插座中被聚合物材料固定的嵌入式芯片，還示出貫穿通孔和在面板兩面上的焊盤； 圖5是含有嵌入式芯片的芯片的示意性截面圖；圖6是在相鄰插座中含有一對不相似芯片的封裝體的示意截面圖；圖7是如圖5所示的封裝體的示意性底視圖；圖8是示出包括貫穿通孔陣列的聚合物或複合面板的加工工藝的流程圖；圖8(a)~8(n)是在流程圖8的每個步驟之後得到的中間結構的示意圖；圖9是示出鑽填技術可如何用於形成鍍覆貫穿通孔以及衝壓製造插座的流程圖；圖9(a)-9(e)是在流程圖9的的每個步驟之後得到的中間結構的示意圖；以及圖10是具有嵌入其中的三層線圈的框架的示意圖，所述三層線圈由細長通孔構成，示出加工技術的靈活性以及該技術可如何用於製造嵌入式變壓器等。
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本 發明的幾種形式可如何實際體現出來。
在以下說明中，涉及的是由在電介質基質中的金屬通孔構成的支撐結構，特別是在聚合物基質中的銅通孔柱，如玻璃纖維增強的聚醯亞胺、環氧樹脂或BT(雙馬來醯亞胺/三嗪)或它們的混合物。
可以製造包括具有大量通孔柱的極大陣列基板的大面板是珠海越亞(Access)的光刻膠和圖案或面板鍍覆和層壓技術的特徵，如在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972、US 7,669,320和US 7,635,641中所描述的，其通過引用併入本文。這樣的面板是基本平坦和基本光滑的。
利用光刻膠通過電鍍製造通孔並且該通孔可窄於通過鑽填技術形成的通孔是珠海越亞(Access)技術的另一特徵。目前，最窄的鑽填通孔為約60微米。通過利用光刻膠進行電鍍，可以獲得低於50微米，甚至小到25微米的解析度。將IC連合至這樣的基板是非常具有挑戰性的。一種倒裝芯片連合途徑是提供與電介質表面齊平的銅焊盤。這種途徑描述在本發明人的美國專利申請USSN 13/912,652中。
將芯片附至插件的所有方法都是高成本的，引線接合和倒裝芯片技術也是高成本的並且連接斷裂會導致失效。
參照圖1，示出芯片插座12的陣列10被框架16限定的部分，框架16包括聚合物基質16和穿過聚合物基質框架16的金屬通孔14的陣列。
陣列10可以是包括芯片插座陣列的面板的一部分，每個插座被聚合物基質框架所圍繞和限定，該聚合物基質框架包括穿過聚合物基質 框架的銅通孔柵格。
因此，每個芯片插座12被具有穿過所述框架18的若干銅貫穿孔的聚合物框架18所圍繞，繞插座12’排列。
框架18可由作為聚合物片材應用的聚合物或者可以由作為預成型體(prepreg)應用的玻璃纖維增強聚合物構成。更多的細節可參照附圖8和9在下面找到，其中討論了加工方法。
參照圖2，本申請人即珠海越亞公司的面板20通常分成彼此被主框架分隔開的方塊21、22、23、24的2×2陣列，主框架由水平框條25、垂直框條26和外框架27組成。方塊包括圖1中的芯片插座12的陣列。假定芯片插座尺寸為5mm×5mm並且珠海越亞的面板尺寸為21英寸×25英寸，因此該加工技術能夠實現在每塊面板上封裝10000個芯片。相對而言，在12英寸晶片上(其為目前工業應用中最大的晶片)製造芯片封裝體只能夠實現一次性處理2500個芯片，所以將認識到在大面板上製造的規模經濟性。
然而，適合該技術的面板在尺寸上是可以有所變化的。通常，面板尺寸在約12英寸×12英寸到約24英寸×30英寸之間變動。當前應用中的一些標準尺寸為20英寸×16英寸、20.3英寸×16.5英寸和24.7英寸×20.5英寸。
面板20的所有方塊不必具有相同尺寸的芯片插座12。例如，在圖2的示意圖中，右上方塊22的芯片插座28大於其它方塊21、23、24的芯片插座29。此外，不僅一個或更多的方塊22可用於不同尺寸的插座以便接納不同尺寸的芯片，而且任意尺寸的任意子陣列可用於製造任意特定的芯 片封裝體，因此不但可以製造高生產能力、少制程的小量芯片封裝體，而且能夠實現為特定消費者同時處理不同的芯片封裝體，或者為不同消費者製造不同的封裝體。因此，面板20可以包括具有用於接納一種類型芯片的第一組外形尺寸的插座28的至少一個區域22和具有用於接納第二種類型芯片的第二組外形尺寸的插座29的第二區域21。
如前參照圖1所述，每個芯片插座12(圖2的28、29)被聚合物框架18包圍，並在每個方塊(圖2的21、22、23、24)中設置有插座28(29)的陣列。
參照圖3，可以在每個插座12中設置芯片35，並且芯片35周圍的空間可以填充聚合物36，其可以是或不是與用於製造框架16相同的聚合物。例如，可以是模塑膠。在一些實施方案中，填料聚合物36和框架16的基質可以採用相同的聚合物，但採用不同的增強纖維。例如，框架可以包括增強纖維，而用於填充在插座中的聚合物36可以不含纖維。
通常芯片尺寸可以從約1.5mm×1.5mm直至約31mm×31mm，而且插座略大以在容納期望的芯片時具有空隙。插件框架的厚度至少必須為芯片的深度，優選厚度為10微米至100微米。通常，框架的深度為芯片厚度再+20微米。
作為芯片35被嵌入到插座12中的結果，每個單獨的芯片被具有圍繞每個芯片的邊緣排列的從中穿過的通孔14的框架38所包圍。
利用珠海越亞的通孔柱技術，進行圖案鍍覆或面板鍍覆，接著進行選擇性蝕刻，可以將通孔14製造成通孔柱，隨後利用聚合物膜或為 了增加穩定性利用聚合物基質中的織造玻璃纖維束構成的預成型體來用介電材料層壓。在一個實施方案中，介電材料是Hitachi 705G。在另一實施方案中，採用MGC 832 NXA NSFLCA。在第三實施方案中，可以採用Sumitomo GT-K。在另一實施方案中，採用Sumitomo LAZ-4785系列膜。在另一實施方案中，採用Sumitomo LAZ-6785系列。替代材料包括Taiyo HBI和Zaristo-125。
作為替代方案，通孔可以利用公知的鑽填技術製造。首先，製造聚合物或纖維增強的聚合物基質，然後在固化後，利用機械或激光鑽孔方法進行鑽孔。然後，鑽出的孔可以通過電鍍填充銅。
利用通孔柱而不是鑽填技術製造通孔具有許多優點。在通孔柱技術中，由於所有通孔可以同時製造，而鑽填技術需要單獨鑽孔，所以通孔柱技術更快。此外，由於鑽出的通孔都是圓柱形的，而通孔柱可以具有任意形狀。實際上，所有鑽填的通孔都具有相同的直徑(在公差範圍內)，而通孔柱可以具有不同的形狀和尺寸。而且，為了增加強度，優選聚合物基質是纖維增強的，通常利用玻璃纖維織造束來增強。當聚合物內預成型體內的纖維被敷設在直立的通孔柱上並固化後，通孔柱的特徵是具有平滑且垂直的側面。然而，在對複合材料進行鑽孔時，鑽填通孔通常有所傾斜；通常具有粗糙表面，引起雜散電感，導致噪聲。
通常，通孔14具有在40微米到500微米範圍內的寬度。如果為圓柱形，例如鑽填所要求的以及例如在通孔柱中常見的那樣，每個通孔可具有在25微米到500微米範圍內的直徑。
再次參照圖3，在製造具有嵌入通孔的聚合物基質框架16後，可以通過CNC(數控成型)或衝壓來製造插座12。作為替代方案，採用面板鍍覆或圖案鍍覆，可以沉積犧牲銅塊。如果銅通孔柱14，例如，利用光刻膠進行選擇性遮蔽，則可蝕刻掉該銅塊以形成插座12。
可以利用在每個插座12周圍的框架38中具有通孔14的插座陣列38的聚合物框架來形成單個和多個芯片封裝體，包括多個芯片封裝體和構建多層芯片封裝體，例如封裝上封裝“PoP”陣列。
一旦將芯片35設置在插座12中，可利用聚合物36將它們就地固定，所述聚合物是例如模塑膠、幹膜B階聚合物或預成型體。
參照圖4，可以在嵌有芯片35的框架40的一面或兩面上製造銅佈線層42、43。通常，芯片35是倒裝芯片並且與扇出超過芯片35邊緣的焊盤連合。利用通孔14，上表面上的焊盤42允許連合另一芯片層以實現PoP(封裝上封裝)封裝等。實際上，應該認識到，上下焊盤42、43能夠實現其他的通孔柱和佈線特徵層的構建，以形成更複雜的結構。
示出切割工具45。應該認識到，面板40中的封裝芯片35的陣列容易被切割成如圖5所示的單個芯片48。
參照圖6，在一些實施方案中，相鄰的芯片插座可以具有不同的外形尺寸，包括不同的尺寸和/或不同的形狀。例如，處理器芯片35可以設置在一個插座上並且連合設置在相鄰插座中的存儲器芯片55。因此，封裝體可以包括多於一個芯片，並且可以包括不同的芯片。
焊盤42、43可以通過球柵陣列BGA或觸點柵格陣列LGA連合至芯片。在當前技術狀態中，通孔柱可以為約130微米長。當芯片35、55的 厚度大於約130微米時，可能有必要將一個通孔堆疊在另一個通孔頂部。堆疊通孔的技術是已知的，其在赫爾維茨(Hurwitz)等的共同待審專利申請USSN 13/482,099和USSN 13/483,185中進行了討論。
參照圖7，從下方示出包括在聚合物框架16中的芯片55的芯片封裝體48，使得芯片55被框架16包圍並且貫穿通孔14圍繞芯片55的外周穿過框架16而提供。芯片設置在插座中並被第二聚合物36就地固定。出於穩定性考慮，框架16通常由纖維增強預成型體製造。第二聚合物36可以是預成型體，也可以是聚合物膜或模塑膠。通常如圖所示，貫穿通孔14是簡單圓柱形的通孔，但是可以具有不同的形狀和尺寸。芯片55上的焊球57的部分球柵陣列通過扇出構型的焊盤43連接至貫穿通孔14。如圖所示，可以具有直接連合至芯片下方基板的附加焊球。在一些實施方案中，基於通信和數據處理的考慮，至少一個貫穿通孔是同軸的。在其它實施方案中，至少一個通孔是傳輸線。加工同軸通孔的技術在例如待審專利申請USSN 13/483,185中給出。製造傳輸線的技術在例如USSN 13/483,234中提供。
除了為芯片堆疊提供接觸之外，圍繞芯片的貫穿通孔14可以用於將芯片與其周圍隔離並且提供法拉第屏蔽。這種屏蔽通孔可以連合至焊盤，使其與芯片上的屏蔽通孔互連並為芯片提供屏蔽。
圍繞芯片可以有多於一列的通孔，並且內側的通孔列可用於信號傳遞，而外側的通孔列可用於屏蔽。外側的通孔列可與製造在芯片上的實心銅塊連合，該銅塊可由此用作熱沉以耗散芯片產生的熱。可採取這種方式封裝不同的芯片。
本文所述的採用具有貫穿通孔的框架的嵌入式芯片技術尤 其適合模擬處理，這是由於接觸很短並且每個芯片具有相對少量的接觸。
應該認識到，該技術並非僅限於封裝IC芯片。在一些實施方案中，芯片包括選自由熔斷器、電容器、電感器和濾波器構成的組別的元件。用於加工電感器和濾波器的技術描述在赫爾維茨(Hurwitz)等的共同待審美國專利申請USSN 13/962,316中。
參照圖8以及圖8(a)-8(l)，一種製造被有機基質框架包圍的芯片插座陣列的方法包括以下步驟：獲得犧牲載體80-8(a)。
任選地，在銅載體上施加銅種子層82-8(b)。在載體上施加蝕刻阻擋層84-8(c)，該蝕刻阻擋層84通常由鎳構成並且通常通過氣相法例如濺射進行沉積。作為替代方案，可以通過例如電鍍或化學鍍進行沉積。其它的候選材料包括鉭、鎢、鈦、鈦-鎢合金、錫、鉛、錫-鉛合金，所有以上材料均可濺射，並且錫和鉛還可以電鍍或化學鍍，該阻擋金屬層通常為0.1到1微米厚(每種候選的阻擋層材料可稍後利用合適的溶劑或等離子體蝕刻條件進行移除)。在施加了阻擋層之後，施加另一銅種子層86-8(d)。銅種子層通常為約0.2微米到5微米厚。
步驟8(b)-8(d)是優選的，用以確保阻擋層與基板的良好粘附以及通孔的良好粘附和生長，並且能夠實現後續通過蝕刻移除基板而不損傷通孔。雖然最好的結果是包括這些步驟，但是這些步驟是任選的，可以不採用其中的一個或多個步驟。
接著施加光刻膠層88-步驟8(e)，圖8(e)，並且對光刻膠層88進行圖案化，使其具有銅通孔的圖案-8(f)。然後，在該圖案中鍍覆銅90-8(g)，接著剝除光刻膠88-8(h)。利用聚合物電介質92層壓直 立的銅通孔90-8(i)，聚合物電介質92可以是纖維增強的聚合物基質預成型體。對層壓的通孔陣列進行減薄和平坦化以暴露出銅通孔的端部-8(j)。隨後，移除載體。
任選且優選地，通過施加蝕刻阻擋材料94例如光刻膠或電介質膜來保護具有暴露的銅通孔端部的平坦化聚合物電介質-8(k)，然後再蝕刻掉銅載體80-8(l)。通常，載體是銅載體80，其可以通過將銅溶解而被移除。氫氧化銨或氯化銅可用於溶解銅。
接著，可以蝕刻掉載體層-8(m)，並且可以移除蝕刻保護層94-步驟8(n)。
雖然在本文中沒有描述，但是應該認識到，直立的銅通孔可以通過面板鍍覆以及選擇性蝕刻移除多餘的銅以留下通孔來製造。實際上，作為替代方案，可以在遮蔽通孔的同時選擇性蝕刻掉銅面板的一部分來製造插座。
雖然通孔柱技術是優選的，但是也可以使用鑽填技術。在另一個變體方法中，參照圖9，獲得由覆銅層壓板(CCL)構成的載體-9(a)。CCL具有10至數百微米的厚度。通常厚度是150微米。鑽取貫穿CCL的孔102-9(b)。孔102可具有10至數百微米的直徑。通常，孔的直徑為150微米。
接著，對通孔進行鍍覆以形成鍍覆通孔104-9(c)。
然後，對覆銅層壓板100進行研磨或蝕刻以移除表面銅層106、108，留下具有鍍覆通孔(Pth)即銅通孔104的層壓板110-9(d)。
接著，利用數控成型(CNC)或衝壓，在整個層壓板上製造用於接納芯片的插座112-9(e)。
如前所述，利用優選的通孔柱技術，在光刻膠中沉積的電鍍通孔可具有任意的形狀和尺寸。此外，框架可以包括被焊盤分隔開的2個以上的通孔層。參照圖10，這種靈活性能夠實現銅線圈200的嵌入，銅線圈200通常包括嵌入在電介質框架202中圍繞空腔204的通孔柱。僅作為示例，所示的線圈200具有三層延伸的通孔柱206、207、208，其可以是沉積在特徵層上的通孔柱。層206、207、208通過垂直元件209、210連合在一起。垂直元件209、210可以是通孔柱或特徵層或在特徵層上的通孔柱。線圈200例如可以為嵌入式芯片提供法拉第屏蔽。如果在具有包括線圈的框架202的插座204中沉積鐵芯，則可以製造變壓器。因此，本發明的具有銅通孔的聚合物框架能夠實現製造用於嵌入多種元件的其中具有銅通孔的全範圍框架。
實際上，銅通孔線圈200通常包括通過特徵層連合在一起的細長通孔柱或通過通孔柱連接的細長特徵層。一般而言，如果通孔柱層與特徵層交替，則線圈必須一層一層地構建。
本領域技術人員應該認識到本發明不限於上文中具體示出和描述的實施方案。本發明的範圍僅由所附申請專利範圍限定並包括本領域技術人員在閱讀前文後所能想到的上文所述各種技術特徵的組合及子組合以及其變化和修改。
在申請專利範圍中，術語“包括”及其變化形式例如“包含”、“含有”等是指包括所列舉的組件，但通常並不排除其他組件。
200‧‧‧銅線圈、線圈
202‧‧‧框架
204‧‧‧空腔
206、207、208‧‧‧通孔柱、層
209、210‧‧‧垂直元件

Claims (28)

  1. 一種芯片插座陣列，所述芯片插座陣列被有機基質框架所限定，所述有機基質框架包圍穿過所述有機基質框架的插座，所述芯片插座陣列還包括穿過所述有機基質框架的金屬通孔柵格。
  2. 如請求項1所述的芯片插座陣列，其中每個芯片插座被有機基質框架所包圍，所述有機基質框架包括穿過所述框架的銅通孔。
  3. 如請求項1所述的芯片插座陣列，其中所述有機基質框架還包括玻璃纖維束。
  4. 如請求項1所述的芯片插座陣列，其中所述銅通孔是通孔柱。
  5. 如請求項1所述的芯片插座陣列，其中每個通孔的寬度在25微米至500微米的範圍內。
  6. 如請求項1所述的芯片插座陣列，其中每個通孔是圓柱形的並且具有在25微米至500微米的範圍內的直徑。
  7. 如請求項1所述的芯片插座陣列，其中包圍至少一個插座的框架包括交替的通孔柱和特徵層，並且包括至少一個通孔柱層和一個特徵層。
  8. 如請求項1所述的芯片插座陣列，其中穿過所述有機基質框架的金屬通孔柵格包括多個通孔層。
  9. 如請求項7所述的芯片插座陣列，其中包圍至少一個插座的框架包括交替的通孔柱和特徵層的連續線圈，所述連續線圈跨越至少一個通孔柱層和一個特徵層。
  10. 如請求項7所述的芯片插座陣列，其中所述通孔柱包括細長的通孔柱。
  11. 如請求項9所述的芯片插座陣列，其中細長通孔柱構成的連續線圈跨越多個通孔柱層。
  12. 如請求項1所述的芯片插座陣列，包括具有不同外形尺寸的相鄰芯片插座。
  13. 如請求項12所述的芯片插座陣列，包括具有不同尺寸的相鄰芯片插座。
  14. 如請求項12所述的芯片插座陣列，包括具有不同形狀的相鄰芯片插座。
  15. 一種包括芯片插座陣列的面板，每個芯片插座被有機基質框架所包圍和限定，所述有機基質框架包括穿過所述有機基質框架的銅通孔柵格， 其中所述面板包括具有用於接納第一類型芯片的第一組外形尺寸的插座的至少一個區域，以及具有用於接納第二類型芯片的第二組外形尺寸的插座的第二區域。
  16. 一種製造被有機基質框架包圍的芯片插座陣列的方法，包括：獲得犧牲載體；佈設光刻膠層並且將所述光刻膠層圖案化為具有銅通孔柵格；在所述柵格中鍍覆銅；用聚合物電介質層壓；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質中機械製造芯片插座。
  17. 如請求項16所述的方法，其中所述載體是銅載體，其通過將銅溶解而被移除。
  18. 如請求項16所述的方法，還包括在沉積所述銅通孔之前，在所述載體上施加蝕刻阻擋層。
  19. 如請求項16所述的方法，其中所述蝕刻阻擋層包括鎳。
  20. 如請求項16所述的方法，其中在蝕刻掉銅載體的同時，利用蝕刻阻擋材料保護具有暴露的銅通孔柱端部的平坦化聚合物電介質。
  21. 如請求項20所述的方法，其中所述蝕刻阻擋材料是光刻膠。
  22. 如請求項18所述的方法，其中在所述鎳上電鍍銅種子層。
  23. 如請求項18所述的方法，其中在沉積鎳阻擋層之前，電鍍銅種子層。
  24. 如請求項16所述的方法，其中通過選自通過衝壓出插座並保留形成框架或通過數控成型中的一種來機械製造所述柵格。
  25. 一種製造被有機基質框架包圍的芯片插座陣列的方法，包括：獲得犧牲載體；佈設光刻膠層並且將所述光刻膠層圖案化為具有銅通孔柱柵格和芯片插座陣列；在所述柵格中鍍覆銅；用聚合物電介質層壓；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部和所述陣列； 遮蔽所述銅通孔柱的端部；溶解所述陣列；以及移除所述載體。
  26. 如請求項25所述的方法，其中所述通孔柱是細長的通孔柱，並且至少一個芯片插座被具有嵌入式金屬結構的有機基質框架所包圍，所述嵌入式金屬結構包括至少一個細長的通孔柱和至少一個特徵層。
  27. 如請求項25所述的方法，其中所述細長的通孔柱和特徵層包括連續線圈。
  28. 如請求項25所述的方法，其中至少一個插座被有機框架和嵌入在所述有機框架中的多層金屬結構所包圍，所述多層金屬結構包括多個延伸的通孔柱層，使得每一對相鄰的通孔柱層被特徵層分隔開，並且所述多層金屬結構包括連續線圈。
TW103133412A 2014-05-05 2014-09-26 Insert frame with polymer matrix and manufacturing method thereof TWI652864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/269/884 2014-05-05
US14/269,884 US20150296617A1 (en) 2014-04-09 2014-05-05 Interposer frame with polymer matrix and methods of fabrication

Publications (2)

Publication Number Publication Date
TW201543776A true TW201543776A (zh) 2015-11-16
TWI652864B TWI652864B (zh) 2019-03-01

Family

ID=52162346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133412A TWI652864B (zh) 2014-05-05 2014-09-26 Insert frame with polymer matrix and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP2015213152A (zh)
KR (2) KR101670666B1 (zh)
CN (1) CN104270885A (zh)
TW (1) TWI652864B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951284B1 (ko) * 2017-07-04 2019-02-22 주식회사 이노글로벌 초정밀 가공기술을 활용한 검사용 인터포저 지지 프레임의 제조방법
JP7068460B2 (ja) 2018-07-25 2022-05-16 株式会社Fuji 決定装置及びこれを備えるチップ装着装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229656A (ja) * 2002-02-04 2003-08-15 Nec Access Technica Ltd はんだパターン形成方法及び多面取り回路基板
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP5127315B2 (ja) * 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
JP4343254B1 (ja) * 2008-06-02 2009-10-14 株式会社東芝 多層プリント配線基板
SG10201505279RA (en) * 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
JP5617846B2 (ja) * 2009-11-12 2014-11-05 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
WO2011108340A1 (ja) * 2010-03-03 2011-09-09 株式会社村田製作所 無線通信モジュール及び無線通信デバイス
JP4978709B2 (ja) * 2010-03-12 2012-07-18 大日本印刷株式会社 電子部品内蔵配線基板
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
US8536695B2 (en) * 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5189672B2 (ja) * 2011-09-01 2013-04-24 株式会社フジクラ 部品内蔵基板およびその製造方法
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
JP2014036188A (ja) * 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
WO2014065035A1 (ja) * 2012-10-22 2014-05-01 株式会社村田製作所 電子部品内蔵モジュール
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips

Also Published As

Publication number Publication date
KR20160114016A (ko) 2016-10-04
KR101670666B1 (ko) 2016-10-31
CN104270885A (zh) 2015-01-07
JP2015213152A (ja) 2015-11-26
KR101770148B1 (ko) 2017-08-22
KR20150126764A (ko) 2015-11-13
TWI652864B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI658542B (zh) 具有矩形空腔陣列的聚合物框架的製造方法
TWI625839B (zh) Embedded chip manufacturing method
KR101680593B1 (ko) 내장형 칩 패키지 구조물
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
JP6797521B2 (ja) ダイパッケージ及びダイパッケージを作製する方法
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
KR20130135000A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
JP6459107B2 (ja) 多層電子支持構造体の製作方法
TWI625994B (zh) 具有全厚度同軸結構的多層電子結構
TW201413907A (zh) 具有新型傳輸線的多層電子結構
TWI652864B (zh) Insert frame with polymer matrix and manufacturing method thereof
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임