JP2003229656A - はんだパターン形成方法及び多面取り回路基板 - Google Patents

Abstract

(57)【要約】 【課題】 異なる機能を有する回路基板が混在する場合
であっても、生産コストを低減することができる。 【解決手段】 多面取り回路基板１は、互いに表裏が反
転された以外は同一の回路パターンを有し、マスクＲＯ
Ｍ等が実装されることとなる２つのＲＯＭボード２、３
と、互いに表裏が反転された以外は同一の回路パターン
を有し、ＳＤＲＡＭ等が実装されることとなる２つのＲ
ＡＭボード４、５とを備えている。ここで、ＲＯＭボー
ド２、３のうち一方は、他方を反転軸Ｙ0の周りに１８
０°回転させた状態で配置され、かつ、ＲＡＭボード
４、５のうち一方は、他方を上記反転軸Ｙ0の周りに１
８０°回転させた状態で配置されていることにより、各
ボードの配置状態は、多面取り回路基板１の表面１ａ側
と裏面１ｂ側とで、細部まで同一とされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、はんだパターン
形成方法及び多面取り回路基板に係り、多面取り回路基
板を構成しＲＯＭやＲＡＭ等が実装される各回路基板に
はんだパターンを形成するためのはんだパターン形成方
法、及びＲＯＭ機能やＲＡＭ能等異なる機能を有する回
路基板が混在する多面取り回路基板に関する。

【０００２】

【従来の技術】例えばハンドヘルドＰＣ等の携帯情報端
末では、異なる言語のモデルの生産やＯＳのバージョン
アップを容易に行えるようにするために、ＲＯＭ機能を
ドータボード化し、容易に交換可能なように構成してい
る。また、ＲＡＭ機能もオプションでの容量アップを実
現するために、同じくドータボード化している。すなわ
ち、これらのドータボードをマザーボードに搭載してメ
モリ容量の増大や機能の拡張が容易となるようにしてい
る。また、これらのドータボードは、装置の小型化のた
めに、両面実装基板とされている。また、これらのドー
タボードは外形が小さいので、基板単価を安くし生産コ
ストを低減するために、比較的大型の基板から複数個の
小型の基板を取り出す多面取りによって製造される。

【０００３】すなわち、大型のままで基板材料の加工か
ら部品搭載又は回路基板を製品に組み込む直前の工程ま
で取り扱って基板を作成し、この後分割して最終形状の
回路基板を複数作成している。これにより、基板作成の
効率向上を図っている。しかしながら、両面実装基板と
している場合には、例えば、はんだ塗布の際に用いるメ
タルマスク等の専用治具が表面と裏面とで２種類必要と
なる。また、電子部品の表面側の実装と裏面側の実装と
で、それぞれ自動搭載機における設定を別々に行う必要
があるために、時間や手間を要し、生産コストの上昇を
招くという問題がある。

【０００４】この問題を解決するために、例えば、特開
平５−２１９０９号公報に記載されているように、表面
と裏面とに電子部品が実装される複数のプリント基板
を、１枚の基板上にその外形が線対称となるように配置
する技術が提案されている。これにより、メタルマスク
を２枚から１枚に削減することができ、自動搭載機の設
定を１回にすることができるので、生産コストを低減す
ることができる。また、特開平１１−１６３４７７号公
報には、表面側の配置と裏面側の配置とを同一として、
メタルマスクを１枚で済むように工夫する技術が開示さ
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、いずれも、例えば、ＲＯＭ機能やＲＡＭ機
能のように、異なる機能を有する基板を製造する際に
は、それぞれ別々のメタルマスクが必要となる。また、
自動搭載機の設定も別々に行う必要がある。また、異な
る機能を有する複数種類の基板に電子部品を実装し、こ
れらをマザーボードに搭載して装置に組み込む一連の工
程のなかで、製造に要する時間を短縮するためには、１
台の自動搭載機での設定を順番に繰り返して行うか、複
数台の自動搭載機を用いて並行処理を行う必要が生じて
しまう。このように、異なる機能を有する回路基板が混
在する場合には対応できないので、この場合には、生産
コストの低減は図ることができないという問題がある。
また、例えば、特開平１１−１６３４７７号公報に記載
された技術では、同一寸法の基板を連結しているので、
回路基板を異なる外形や大きさとした場合には適用でき
ないという問題がある。したがって、特に小型化のため
に無駄なスペースを排除したい場合には、設計上の自由
度に制約を与えるために、上記技術が適用できないとい
う問題がある。

【０００６】この発明は、上述の事情に鑑みてなされた
もので、例えば異なる機能を有する回路基板が混在する
場合であっても、生産コストを低減することができるは
んだパターン形成方法及び多面取り回路基板を提供する
ことを目的としている。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、両実装面にそれぞれ電子部
品が実装される複数の回路基板を隣接させて配置して多
面取り回路基板を作成した後に、該多面取り回路基板を
構成する各回路基板の上記両実装面にはんだパターンを
形成するはんだパターン形成方法に係り、共に複数の上
記回路基板からなる第１及び第２の基板群を、互いに反
転軸の周りに反転させた形態で該反転軸に対して軸対称
に配置して上記多面取り回路基板を作成する多面取り回
路基板作成工程と、該多面取り回路基板を構成する上記
各回路基板のはんだ塗布箇所以外を遮蔽するためのマス
ク部材を、上記多面取り回路基板の上記各回路基板の第
１の実装面が配置された側に位置合わせして配置し、は
んだを塗布する第１のはんだ塗布工程と、 該第１のは
んだ塗布工程で用いた上記マスク部材を、上記多面取り
回路基板の上記各回路基板の第２の実装面が配置された
側に位置合わせして配置し、はんだを塗布する第２のは
んだ塗布工程とを含むことを特徴としている。

【０００８】また、請求項２記載の発明は、請求項１記
載のはんだパターン形成方法に係り、上記多面取り回路
基板作成工程では、連結部材を用いて各回路基板を連結
して一体化し、上記多面取り回路基板を作成することを
特徴としている。

【０００９】また、請求項３記載の発明は、請求項１又
は２記載のはんだパターン形成方法に係り、上記第１及
び第２のはんだ塗布工程で用いる上記マスク部材には、
上記各回路基板の上記第１の実装面に形成されたパッド
の配置領域及び上記第２の実装面に形成されたパッドの
配置領域に対応する箇所に、開口が形成されていること
を特徴としている。

【００１０】また、請求項４記載の発明は、請求項１、
２又は３記載の多面取り回路基板に係り、上記多面取り
回路基板作成工程では、上記第１の基板群を構成し、上
記第１及び第２の実装面にそれぞれ所定の第１及び第２
の回路パターンが形成された任意の上記回路基板を、上
記反転軸の周りに反転させることによって、上記第２の
基板群を構成し、上記第１及び第２の実装面に上記第１
の基板群の対応する上記回路基板の第２及び第１の回路
パターンがそれぞれ形成された上記回路基板が得られる
ように、上記第１及び第２の基板群を配置して、上記多
面取り回路基板を作成することを特徴としている。

【００１１】また、請求項５記載の発明は、請求項１乃
至４のいずれか１に記載のはんだパターン形成方法に係
り、上記第１の基板群を構成する上記回路基板のうち少
なくとも２つの上記回路基板同士は、異なる種類の回路
基板であることを特徴としている。

【００１２】また、請求項６記載の発明は、請求項５記
載のはんだパターン形成方法に係り、上記第１の基板群
を構成する上記回路基板のうち少なくとも２つの上記回
路基板同士は、異なる寸法又は外形を有していることを
特徴としている。

【００１３】また、請求項７記載の発明は、請求項５又
は６記載のはんだパターン形成方法に係り、上記第１の
基板群を構成する上記回路基板のうち少なくとも２つの
上記回路基板同士は、異なる機能を有していることを特
徴としている。

【００１４】また、請求項８記載の発明は、両実装面に
それぞれ電子部品が実装される複数の回路基板が配置さ
れてなる多面取り回路基板に係り、共に複数の上記回路
基板からなり、互いに反転軸の周りに反転させた形態で
該反転軸に対して軸対称に配置されている第１及び第２
の基板群を備えたことを特徴としている。

【００１５】また、請求項９記載の発明は、請求項８記
載の多面取り回路基板に係り、上記各回路基板の第１の
実装面には、それぞれ所定の第１の回路パターンが形成
されていると共に、上記各回路基板の第２の実装面に
は、それぞれ所定の第２の回路パターンが形成され、上
記第１の基板群を構成し、上記第１及び第２の実装面に
それぞれ所定の上記第１及び第２の回路パターンが形成
された任意の上記回路基板を、上記反転軸の周りに反転
させた形態で配置されている上記第２の基板群を構成す
る対応する上記回路基板の上記第１及び第２の実装面に
は、上記第１の基板群の対応する上記回路基板の第２及
び第１の回路パターンがそれぞれ形成されていることを
特徴としている。

【００１６】また、請求項１０記載の発明は、請求項８
又は９記載の多面取り回路基板に係り、上記第１の基板
群を構成する上記回路基板のうち少なくとも２つの上記
回路基板同士は、異なる種類の回路基板であることを特
徴としている。

【００１７】また、請求項１１記載の発明は、請求項１
０記載の多面取り回路基板に係り、上記第１の基板群を
構成する上記回路基板のうち少なくとも２つの上記回路
基板同士は、異なる寸法又は外形を有していることを特
徴としている。

【００１８】また、請求項１２記載の発明は、請求項１
０又は１１記載の多面取り回路基板に係り、上記第１の
基板群を構成する上記回路基板のうち少なくとも２つの
上記回路基板同士は、異なる機能を有していることを特
徴としている。

【００１９】また、請求項１３記載の発明は、請求項８
乃至１２のいずれか１に記載の多面取り回路基板に係
り、上記各回路基板を互いに連結し、一体化するための
連結部材を備えたことを特徴としている。

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である多面取り回路基板
の構成を示す平面図、図２は、同多面取り回路基板の構
成を示す下面図、図３は、同多面取り回路基板上にはん
だを塗布する際に用いられるメタルマスクの構成を示す
平面図、図４は、電子部品が実装された状態の同多面取
り回路基板を示す平面図、図５は、電子部品が実装され
た状態の同多面取り回路基板のマスクＲＯＭ等が実装さ
れたＲＯＭボードの構成を示す図であって、同図（ａ）
は、同ＲＯＭボードの構成を示す平面図、同図（ｂ）
は、同側面図、同図（ｃ）は、同下面図、図６は、電子
部品が実装された状態の同多面取り回路基板の図５で図
示されたＲＯＭボードが反転された形態のＲＯＭボード
の構成を示す図であって、同図（ａ）は、同ＲＯＭボー
ドの構成を示す平面図、同図（ｂ）は、同側面図、同図
（ｃ）は、同下面図、図７は、電子部品が実装された状
態の同多面取り回路基板のＳＤＲＡＭ等が実装されたＲ
ＡＭボードの構成を示す図であって、同図（ａ）は、同
ＲＡＭボードの構成を示す平面図、同図（ｂ）は、同側
面図、同図（ｃ）は、同下面図、また、図８は、電子部
品が実装された状態の同多面取り回路基板の図７で図示
されたＲＡＭボードが反転された形態のＲＡＭボードの
構成を示す図であって、同図（ａ）は、同ＲＡＭボード
の構成を示す平面図、同図（ｂ）は、同側面図、同図
（ｃ）は、同下面図である。

【００２１】この例の多面取り回路基板１は、図１及び
図２に示すように、互いに表裏が反転された以外は同一
の回路パターンを有し、マスクＲＯＭ等が実装されるこ
ととなる２つのＲＯＭボード（回路基板）２、３と、互
いに表裏が反転された以外は同一の回路パターンを有
し、ＳＤＲＡＭ等が実装されることとなる２つのＲＡＭ
ボード（回路基板）４、５と、ＲＯＭボード２、３、Ｒ
ＡＭボード４、５を互いに連結して一体化するための連
結部材（連結手段）６とを備え、当該多面取り回路基板
１の表面１ａと裏面１ｂとは、回路パターンの配置状態
が同一とされている。ここで、ＲＯＭボード２及びＲＡ
Ｍボード４は、第１の基板群を構成し、ＲＯＭボード３
及びＲＡＭボード５は、第２の基板群を構成している。
ＲＯＭボード２、３、ＲＡＭボード４、５は、矩形状を
呈し略同一寸法の電気絶縁性基板の表裏両面に多数のパ
ッドを含むそれぞれ所定の回路パターンが形成されてな
っている。

【００２２】この例では、同図に示すように、互いに表
裏反転されて配置された一対のＲＯＭボード２、３のう
ち、一方のＲＯＭボード２の表側実装面（第１の実装
面）２ａには、マスクＲＯＭを実装するためのマスクＲ
ＯＭ実装領域７ａ、７ｂが形成され、裏側実装面（第２
の実装面）２ｂには、フラッシュＲＯＭを実装するため
のフラッシュＲＯＭ実装領域８と、コネクタを実装する
ためのコネクタ実装領域９が形成されている。他方のＲ
ＯＭボード３の表側実装面（第１の実装面）３ａには、
フラッシュＲＯＭを実装するためのフラッシュＲＯＭ実
装領域１１と、コネクタを実装するためのコネクタ実装
領域１２が形成され、裏側実装面（第２の実装面）３ｂ
には、マスクＲＯＭを実装するためのマスクＲＯＭ実装
領域１３ａ、１３ｂが形成されている。

【００２３】また、互いに表裏反転されて配置された一
対のＲＡＭボード４、５のうち、一方のＲＡＭボード４
の表側実装面（第１の実装面）４ａには、ＳＤＲＡＭ
（Synchronous Dynamic Random Access Memory）を実
装するためのＳＤＲＡＭ実装領域１４ａ、１４ｂが形成
され、裏側実装面（第２の実装面）４ｂには、ＳＤＲＡ
Ｍを実装するためのＳＤＲＡＭ実装領域１５ａ、１５ｂ
と、コネクタを実装するためのコネクタ実装領域１６が
形成されている。他方のＲＡＭボード５の表側実装面
（第１の実装面）５ａには、ＳＤＲＡＭを実装するため
のＳＤＲＡＭ実装領域１７ａ、１７ｂと、コネクタを実
装するためのコネクタ実装領域１８が形成され、裏側実
装面（第２の実装面）５ｂには、ＳＤＲＡＭを実装する
ためのＳＤＲＡＭ実装領域１９ａ、１９ｂが形成されて
いる。

【００２４】ここで、ＲＯＭボード３は、ＲＯＭボード
２をＲＯＭボード２の外部領域の当該多面取り回路基板
１内を通る反転軸Ｙ0の周りに１８０°回転させた形態
で配置されている。同時に、ＲＯＭボード２は、ＲＯＭ
ボード３を反転軸Ｙ0の周りに１８０°回転させた形態
で配置されている。したがって、ＲＯＭボード２、３
は、外形が反転軸Ｙ0に対して互いに線対称の関係とな
るように配置されている。ＲＯＭボード２のマスクＲＯ
Ｍ実装領域７ａ、７ｂには、ＲＯＭボード３のマスクＲ
ＯＭ実装領域１３ａ、１３ｂと同一種類の回路パターン
が形成されており、それぞれ、同一種類のマスクＲＯＭ
が実装されることとなる。また、ＲＯＭボード２の表側
実装面２ａにおけるマスクＲＯＭ実装領域７ａ、７ｂの
配置状態と、ＲＯＭボード３の裏側実装面３ｂにおける
マスクＲＯＭ実装領域１３ａ、１３ｂの配置状態とは同
一とされ、同一種類のマスクＲＯＭが同一の配置状態で
実装されることとなる。

【００２５】ＲＯＭボード２のフラッシュＲＯＭ実装領
域８及びコネクタ実装領域９には、ＲＯＭボード３のフ
ラッシュＲＯＭ実装領域１１及びコネクタ実装領域１２
と同一種類の回路パターンが形成されており、それぞ
れ、同一種類のフラッシュＲＯＭやコネクタが実装され
ることとなる。また、ＲＯＭボード２の裏側実装面２ｂ
におけるフラッシュＲＯＭ実装領域８及びコネクタ実装
領域９の配置状態と、ＲＯＭボード３の表側実装面３ａ
におけるフラッシュＲＯＭ実装領域１１及びコネクタ実
装領域１２の配置状態とは同一とされ、同一種類のフラ
ッシュＲＯＭやコネクタが同一の配置状態で実装される
こととなる。

【００２６】また、ＲＡＭボード５は、ＲＡＭボード４
をＲＡＭボード４の外部領域を通る上記反転軸Ｙ0の周
りに１８０°回転させた形態で配置されている。同時
に、ＲＡＭボード４は、ＲＡＭボード５を反転軸Ｙ0の
周りに１８０°回転させた形態で配置されている。した
がって、ＲＡＭボード４、５は、外形が反転軸Ｙ0に対
して互いに線対称の関係となるように配置されている。
ＲＡＭボード４のＳＤＲＡＭ実装領域１４ａ、１４ｂに
は、ＲＡＭボード５のＳＤＲＡＭ実装領域１９ａ、１９
ｂと同一種類の回路パターンが形成されており、それぞ
れ、同一種類のＳＤＲＡＭが実装されることとなる。ま
た、ＲＡＭボード４の表側実装面４ａにおけるＳＤＲＡ
Ｍ実装領域１４ａ、１４ｂの配置状態と、ＲＡＭボード
５の裏側実装面５ｂにおけるＳＤＲＡＭ実装領域１９
ａ、１９ｂの配置状態とは同一とされ、同一種類のＳＤ
ＲＡＭが同一の配置状態で実装されることとなる。

【００２７】また、ＲＡＭボード４のＳＤＲＡＭ実装領
域１５ａ、１５ｂ及びコネクタ実装領域１６にはと、Ｒ
ＡＭボード５のＳＤＲＡＭ実装領域１７ａ、１７ｂ及び
コネクタ実装領域１８とは、同一種類の回路パターンが
形成されており、それぞれ、同一種類のＳＤＲＡＭやコ
ネクタが実装されることとなる。また、ＲＡＭボード４
の裏側実装面４ｂにおけるＳＤＲＡＭ実装領域１５ａ、
１５ｂ及びコネクタ実装領域１６の配置状態と、ＲＡＭ
ボード５の表側実装面５ａにおけるＳＤＲＡＭ実装領域
１７ａ、１７ｂ及びコネクタ実装領域１８の配置状態と
は同一とされ、同一種類のＳＤＲＡＭやコネクタが同一
の配置状態で実装されることとなる。

【００２８】この例では、反転軸Ｙ0は、ＲＯＭボード
２、３、ＲＡＭボード４、５の短端縁に対して平行とな
るように、かつ、ＲＯＭボード２、３、ＲＡＭボード
４、５の外部領域に設けられている。上述したように、
ＲＯＭボード２、３のうち一方は、他方を反転軸Ｙ0の
周りに１８０°回転させた状態で配置され、かつ、ＲＡ
Ｍボード４、５のうち一方は、他方を上記反転軸Ｙ0の
周りに１８０°回転させた状態で配置されていることに
より、各ボードの配置状態は、多面取り回路基板１の表
面１ａ側と裏面１ｂ側とで、細部まで同一とされてい
る。したがって、電子部品が実装された際には、各ボー
ドの配置はもちろん、電子部品の配置状態も表裏同一と
なる。

【００２９】連結部材６は、図１及び図２に示すよう
に、ＲＯＭボード２、３及びＲＡＭボード４、５の周囲
に配置され当該多面取り回路基板１をハンドリングする
ための枠部材２１、２２、２３、２４と、ＲＯＭボード
２（ＲＡＭボード４）と、ＲＯＭボード３（ＲＡＭボー
ド５）との間に配置されてＲＯＭボード２、３及びＲＡ
Ｍボード４、５の連結状態を補強するための補強部材２
５と、枠部材２１、２２、２３、２４や補強部材２５と
ＲＯＭボード２、３、ＲＡＭボード４、５、ＲＯＭボー
ド２、３、ＲＡＭボード４、５同士、及び枠部材同士を
結合するための結合部材２６、２６、…とを有してい
る。なお、連結部材６は、電子部品の実装が完了し、各
ボードが分離された後は廃棄される。

【００３０】次に、図３乃至図８を参照して、この例の
多面取り回路基板１への電子部品の実装方法について説
明する。この例では、自動搭載機を用いて、はんだクリ
ームの印刷や、多面取り回路基板１への電子部品の載
置、リフロー処理等が行われる。まず、はんだクリーム
印刷用の金属製のメタルマスク（マスク部材）３１を用
意する。このメタルマスク３１は、図３に示すように、
ＲＯＭボード２のマスクＲＯＭ実装領域７ａ、７ｂ（Ｒ
ＯＭボード３のマスクＲＯＭ実装領域１３ａ、１３
ｂ）、ＲＯＭボード３のフラッシュＲＯＭ実装領域１１
（ＲＯＭボード２のフラッシュＲＯＭ実装領域８）、Ｒ
ＯＭボード３のコネクタ実装領域１２（ＲＯＭボード２
のコネクタ実装領域９）、ＲＡＭボード４のＳＤＲＡＭ
実装領域１４ａ、１４ｂ（ＲＡＭボード５のＳＤＲＡＭ
実装領域１９ａ、１９ｂ）、ＲＡＭボード５のＳＤＲＡ
Ｍ実装領域１７ａ、１７ｂ（ＲＡＭボード４のＳＤＲＡ
Ｍ実装領域１５ａ、１５ｂ）、ＲＡＭボード５のコネク
タ実装領域１８（ＲＡＭボード４のコネクタ実装領域１
６）にそれぞれ対応するように配置されたマスクＲＯＭ
用マスク領域３２ａ、３２ｂと、フラッシュＲＯＭ用マ
スク領域３３と、コネクタ用マスク領域３４と、ＳＤＲ
ＡＭ用マスク領域３５ａ、３５ｂ、３６ａ、３６ｂと、
コネクタ用マスク領域３７とを有し、各ボードのパッド
にのみはんだクリームが塗布されるように、各ボードの
パッドが設けられた領域に対応する箇所に、開口が形成
されている。

【００３１】次に、多面取り回路基板１の表面１ａ側に
メタルマスク３１を位置合わせして配置する。ここで、
多面取り回路基板１の反転軸Ｙ0とメタルマスク３１の
中心軸Ｙmとは一致するようにされている。次に、半溶
解状のはんだクリームをメタルマスク３１の上から塗布
する。次に、多面取り回路基板１の表面１ａ側からメタ
ルマスク３１を取り外し、表面１ａ側に電子部品を載置
し仮着する。なお、電子部品を載置する前に予め接着剤
を塗布しておく。ここで、図４に示すように、マスクＲ
ＯＭ実装領域７ａ、７ｂにマスクＲＯＭ（電子部品）４
１ａ、４１ｂを載置し、フラッシュＲＯＭ実装領域１１
にフラッシュＲＯＭ（電子部品）４２を載置し、コネク
タ実装領域１２にコネクタ（電子部品）４３を載置す
る。また、ＳＤＲＡＭ実装領域１４ａ、１４ｂにＳＤＲ
ＡＭ（電子部品）４４ａ、４４ｂを載置し、ＳＤＲＡＭ
実装領域１７ａ、１７ｂにＳＤＲＡＭ（電子部品）４５
ａ、４５ｂを載置し、コネクタ実装領域１８にコネクタ
（電子部品）４６を載置する。

【００３２】次に、リフロー炉において多面取り回路基
板１に熱を照射することによって、半溶解状のはんだを
一旦溶融させる。この後、多面取り回路基板１を外気に
晒すことで、はんだを凝固させる。これによって、多面
取り回路基板１の表面１ａ側に、電子部品が実装され
る。次に、この同一のメタルマスク３１を多面取り回路
基板１の裏面１ｂ側に位置合わせして配置する。次に、
半溶解状のクリームはんだをメタルマスク３１の上から
塗布する。次に、多面取り回路基板１の裏面１ｂ側から
メタルマスク３１を取り外した後、裏面１ｂ側に電子部
品を載置し仮着する。この場合も、電子部品を載置する
前に予め接着剤を塗布しておく。

【００３３】ここで、マスクＲＯＭ実装領域１３ａ、１
３ｂにマスクＲＯＭ４１ａ、４１ｂを載置し、フラッシ
ュＲＯＭ実装領域８にフラッシュＲＯＭ４２を載置し、
コネクタ実装領域９にコネクタ４３を載置する。また、
ＳＤＲＡＭ実装領域１９ａ、１９ｂにＳＤＲＡＭ４４
ａ、４４ｂを載置し、ＳＤＲＡＭ実装領域１５ａ、１５
ｂにＳＤＲＡＭ４５ａ、４５ｂを載置し、コネクタ実装
領域１６にコネクタ４６を載置する。次に、リフロー炉
において多面取り回路基板１に熱を照射することによっ
て、半溶解状のはんだを一旦溶融させる。この後、多面
取り回路基板１を外気に晒すことで、はんだを凝固させ
る。これによって、多面取り回路基板１の裏面１ｂ側に
も、電子部品が実装される。

【００３４】こうして、図５に示すように、ＲＯＭボー
ド２の表面２ａ側には、マスクＲＯＭ４１ａ、４１ｂ
が、表面２ｂ側には、フラッシュＲＯＭ４２及びコネク
タ４３がそれぞれ実装される。また、図６に示すよう
に、ＲＯＭボード３の表面３ａ側には、フラッシュＲＯ
Ｍ４２及びコネクタ４３が、裏面３ｂ側には、マスクＲ
ＯＭ４１ａ、４１ｂがそれぞれ実装される。また、図７
に示すように、ＲＡＭボード４の表面４ａ側には、ＳＤ
ＲＡＭ４４ａ、４４ｂが、裏面４ｂ側には、ＳＤＲＡＭ
４５ａ、４５ｂ及びコネクタ４６がそれぞれ実装され
る。また、図８に示すように、ＲＡＭボード５の表面５
ａ側には、ＳＤＲＡＭ４５ａ、４５ｂ及びコネクタ４６
が、裏面５ｂ側には、ＳＤＲＡＭ４４ａ、４４ｂが、そ
れぞれ実装される。このように、ＲＯＭボード２及びＲ
ＯＭボード３は互いに、表裏反転された状態で、同一種
類のものが、多面取り回路基板１において連結されてい
るために、多面取り回路基板１から分離すると、同一種
類の２つのＲＯＭボードが得られる。

【００３５】また、同様に、ＲＡＭボード４及びＲＡＭ
ボード５も、互いに表裏反転された状態で、同一種類の
ものが、多面取り回路基板１において連結されているた
めに、多面取り回路基板１から分離すると、同一種類の
２つのＲＡＭボードが得られる。こうして、多面取り回
路基板１から、電子部品の実装が完了したＲＯＭボード
２、３、ＲＡＭボード４、５は、分離されて取り出さ
れ、ドータボードとして用いられて、マザーボードに搭
載されて、例えば携帯電話機等に組み込まれる。

【００３６】このように、この例の構成によれば、ＲＯ
ＭボードやＲＡＭボード等異なる機能を有する回路基板
が混在する場合であっても、生産コストを低減すること
ができる。すなわち、多面取り回路基板１の表面１ａ側
の各ボード及び回路パターンの配置形態と、裏面１ｂ側
の配置形態とは同一とされているので、はんだ塗布時に
必要なメタルマスクは１枚で済むこととなる。ここで、
異なる機能としてＲＯＭ機能を有するＲＯＭボードとＲ
ＡＭ機能を有するＲＡＭボードとが混在していても、例
えば、上側にＲＯＭ機能を有するＲＯＭボード、下側に
ＲＡＭ機能を有するＲＡＭボードをそれぞれ配置するこ
とによって、多面取り回路基板１を反転させた場合に、
各ボード及び回路パターンの配置形態は、反対側の面と
同一であるので、必要なメタルマスクを１枚で済ませる
ことができる。したがって、多面取り回路基板１に電子
部品を実装することによって、１枚の多面取り回路基板
１から異なる機能を有するボードを複数得ることができ
る。

【００３７】また、電子部品を自動搭載機を用いて搭載
する際に、ＲＯＭ機能を有する電子部品とＲＡＭ機能を
有する電子部品とを別々の設定で搭載する必要がないの
で、生産プロセスを合理化し、生産コストを低減するこ
とができる。また、ＲＯＭ機能を有するＲＯＭボード、
ＲＡＭ機能を有するＲＡＭボードを１台の自動搭載機を
用いて同時に製造することができるので、ドータボード
としてのＲＯＭボードやＲＡＭボードを例えばマザーボ
ードに搭載して、携帯情報端末等の電子機器に組み込む
際にも、迅速にかつ低コストでこの電子機器を製造する
ことができる。

【００３８】◇第２実施例 図９は、この発明の第２実施例である多面取り回路基板
の構成を示す平面図である。この例が上述した第１実施
例と大きく異なるところは、例えばＲＯＭボードとＲＡ
Ｍボードとで大きさ及び形状を違えられている点であ
る。これ以外の構成は、上述した第１実施例と略同一で
あるので、その説明を簡略にする。

【００３９】この例の多面取り回路基板１Ａは、図９に
示すように、互いに表裏が反転された以外は同一の回路
パターンを有し、マスクＲＯＭ等が実装されることとな
る２つのＲＯＭボード５１、５２と、互いに表裏が反転
された以外は同一の回路パターンを有し、ＳＤＲＡＭ等
が実装されることとなる２つのＲＡＭボード５３、５４
と、ＲＯＭボード５１、５２、ＲＡＭボード５３、５４
を互いに連結して一体化するための連結部材６Ａとを備
え、当該多面取り回路基板１Ａの表面と裏面とは、回路
パターンの配置状態が同一とされている。ここで、ＲＯ
Ｍボード５１及びＲＡＭボード５３は、第１の基板群を
構成し、ＲＯＭボード５２及びＲＡＭボード５４は、第
２の基板群を構成している。ＲＯＭボード５１、５２、
ＲＡＭボード５３、５４は、電気絶縁性基板の表裏両面
に多数のパッドを含むそれぞれ所定の回路パターンが形
成されてなっている。この例では、ＲＡＭボード５３、
５４は、矩形状の外形を有し、ＲＯＭボード５１、５２
は、ＲＡＭボード５３、５４よりも寸法が小さく、か
つ、矩形の一部の角部が切り欠かれた形状を有してい
る。

【００４０】この例の構成によれば、第１実施例で述べ
たのと略同一の効果を得ることができる。また、機能が
異なるＲＯＭボード５１、５２とＲＡＭボード５３、５
４とが混在していても、表裏両面で同一のメタルマスク
を用いることができるのに加えて、ＲＯＭボード５１、
５２とＲＡＭボード５３、５４とで寸法や外形が異なっ
ていても、表裏両面で同一のメタルマスクを用いること
ができるので、一段と汎用性を向上させることができ
る。

【００４１】◇第３実施例 図１０は、この発明の第３実施例である多面取り回路基
板の構成を一部破断して示す平面図である。この例が上
述した第１実施例と大きく異なるところは、例えばＲＯ
Ｍボード及びＲＡＭボードをそれぞれｎ（ｎは３以上の
自然数）個得られるように構成した点である。これ以外
の構成は、上述した第１実施例と略同一であるので、そ
の説明を簡略にする。

【００４２】この例の多面取り回路基板１Ｂは、図１０
に示すように、表裏同一向きに揃えられマスクＲＯＭ等
が実装されることとなる同一種類のｎ個のＲＯＭボード
６１1、６１2、…、６１nと、ＲＯＭボード６１1、６１
2、…、６１nと表裏が反転された以外は同一の回路パタ
ーンを有するｎ個のＲＯＭボード６２1、６２2、…、６
２nと、表裏同一向きに揃えられＳＤＲＡＭ等が実装さ
れることとなる同一種類のｎ個のＲＡＭボード６３1、
６３2、…、６３nと、ＲＡＭボード６３1、６３2、…、
６３nと表裏が反転された以外は同一の回路パターンを
有するｎ個のＲＡＭボード６４1、６４2、…、６４n
と、ＲＯＭボード６１1、６１2、…、６１n、６２1、６
２2、…、６２n、ＲＡＭボード６３1、６３2、…、６３
n、６４1、６４2、…、６４nを互いに連結して一体化す
るための連結部材６Ｂとを備えている。ここで、ＲＯＭ
ボード６１1、６１2、…、６１nとＲＡＭボード６３1、
６３2、…、６３nとは、第１の基板群を構成し、ＲＯＭ
ボード６２1、６２2、…、６２nとＲＡＭボード６４1、
６４2、…、６４nとは、第２の基板群を構成している。

【００４３】この例の構成によれば、第１実施例で述べ
たのと略同一の効果を得ることができる。加えて、１枚
の多面取り回路基板１Ｂから、それぞれ多数（この例で
は２ｎ個）のＲＯＭボード及びＲＡＭボードを効率的に
かつ低コストで得ることができる。

【００４４】◇第４実施例 図１１は、この発明の第４実施例である多面取り回路基
板の構成を一部破断して示す平面図である。この例が上
述した第１実施例と大きく異なるところは、例えばＲＯ
ＭボードやＲＡＭボード以外にｎ（ｎは３以上の自然
数）種類の機能を持った機能ボードが得られるように構
成した点である。これ以外の構成は、上述した第１実施
例と略同一であるので、その説明を簡略にする。

【００４５】この例の多面取り回路基板１Ｃは、図１１
に示すように、それぞれ所定の機能を有するｎ個（ｎ種
類）の機能ボード７１1、７１2、…、７１nと、機能ボ
ード７１1、７１2、…、７１nと表裏が反転された以外
は同一の回路パターンを有するｎ個（ｎ種類）の機能ボ
ード７２1、７２2、…、７２nと、機能ボード７１1、７
１2、…、７１n、７２1、７２2、…、７２nを互いに連
結して一体化するための連結部材６Ｃとを備えている。
ここで、機能ボード７１1、７１2、…、７１nは、第１
の基板群を構成し、機能ボード７２1、７２2、…、７２
nは、第２の基板群を構成している。

【００４６】この例の構成によれば、第１実施例で述べ
たのと略同一の効果を得ることができる。また、１枚の
多面取り回路基板１Ｃから、ＲＯＭ機能やＲＡＭ機能に
加えて、例えばインタフェース機能やブルートゥース規
格に対応する機能等を有する機能ボードを、効率的にか
つ低コストで得ることができる。

【００４７】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例では、ＲＯＭボードやＲＡＭボード等の各ボー
ドを連結部材を用いて連結して多面取り回路基板１を形
成する場合について述べたが、例えば１枚の比較的大型
の基板にミシン目やＶカット等を施して複数のボードに
分離が容易なように構成しても良い。

【００４８】また、第１実施例乃至第３実施例におい
て、ボードの機能としては、ＲＯＭ機能やＲＡＭ機能に
限らず、例えばインタフェース機能やブルートゥース規
格に対応する機能等であっても良い。また、反転軸は、
ＲＯＭボードやＲＡＭボードの端縁に平行又は垂直でな
くても例えば鋭角で傾いていても良い。図１２に示すよ
うに、例えば互いに直交する向きに、かつ反転軸Ｙ0に
対して外形が対称となるように機能ボード８１ａと機能
ボード８１ｂ、及び機能ボード８２ａと機能ボード８２
ｂを配置するようにしても良い。この場合も、表裏同一
のメタルマスクを用いることができる。また、ＲＯＭ機
能やＲＡＭ機能等同一機能のボードであっても、外形が
異なる場合に、すなわち、種類が異なる場合にも、適用
することができる。また、上述した実施例では、反転軸
の一方の片側に配置されたＲＯＭボードやＲＡＭボード
等のボードが反転された形態のボードを他方の側に配置
する場合について述べたが、これに限らず、反転軸の両
側に配置されたボードが反転された形態のボードを互い
に重ならないように配置するようにしても良い。

【００４９】また、第４実施例においても、同一種類の
機能ボードを多数配列するようにしても良い。すなわ
ち、図１３に示すように、それぞれ所定の機能を有する
ｍ（ｍは３以上の自然数）種類のｎ（ｎは３以上の自然
数）個の機能ボード９１１1（９１12、９１13、…、９
１1n）、９１21（９１22、９１23、…、９１2n）、…、
９１m1（９１m2、９１m3、…、９１mn）と、機能ボード
９１１1（９１12、９１13、…、９１1n）、９１21（９
１22、９１23、…、９１2n）、…、９１m1（９１m2、９
１m3、…、９１mn）と表裏が反転された以外は同一の回
路パターンを有するｍ種類のｎ個の機能ボード９２１1
（９２12、９２13、…、９２1n）、９２21（９２22、９
２23、…、９２2n）、…、９２m1（９２m2、９２m3、
…、９２mn）を互いに連結して一体化し、多面取り回路
基板を構成するようにしても良い。

【００５０】

【発明の効果】以上説明したように、この発明によれ
ば、当該多面取り回路基板において、異なる種類の回路
基板が混在する場合であっても、生産コストを低減する
ことができる。すなわち、多面取り回路基板の表面側の
各回路基板の配置形態と、裏面側の各回路基板の配置形
態とは同一とされているので、はんだ塗布時に必要なメ
タルマスクは１枚で済むこととなる。したがって、当該
外多面取り回路基板に電子部品を実装することによっ
て、１枚の多面取り回路基板から異なる種類の回路基板
を複数得ることができる。また、電子部品を自動搭載機
を用いて搭載する際に、異なる種類の回路基板に、電子
部品を別々の設定で搭載する必要がないので、生産プロ
セスを合理化し、生産コストを低減することができる。
また、異なる種類の回路基板を１台の自動搭載機を用い
て同時に製造することができるので、例えばドータボー
ドとしての回路基板をマザーボードに搭載して、電子機
器に組み込む際にも、迅速にかつ低コストでこの電子機
器を製造することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例である多面取り回路基板
の構成を示す平面図である。

【図２】同多面取り回路基板の構成を示す下面図であ
る。

【図３】同多面取り回路基板上にはんだを塗布する際に
用いられるメタルマスクの構成を示す平面図である。

【図４】電子部品が実装された状態の同多面取り回路基
板を示す平面図である。

【図５】電子部品が実装された状態の同多面取り回路基
板のマスクＲＯＭ等が実装されたＲＯＭボードの構成を
示す図であって、同図（ａ）は、同ＲＯＭボードの構成
を示す平面図、同図（ｂ）は、同側面図、同図（ｃ）
は、同下面図である。

【図６】電子部品が実装された状態の同多面取り回路基
板の図５で図示されたＲＯＭボードが反転された形態の
ＲＯＭボードの構成を示す図であって、同図（ａ）は、
同ＲＯＭボードの構成を示す平面図、同図（ｂ）は、同
側面図、同図（ｃ）は、同下面図である。

【図７】電子部品が実装された状態の同多面取り回路基
板のＳＤＲＡＭ等が実装されたＲＡＭボードの構成を示
す図であって、同図（ａ）は、同ＲＡＭボードの構成を
示す平面図、同図（ｂ）は、同側面図、同図（ｃ）は、
同下面図である。

【図８】電子部品が実装された状態の同多面取り回路基
板の図７で図示されたＲＡＭボードが反転された形態の
ＲＡＭボードの構成を示す図であって、同図（ａ）は、
同ＲＡＭボードの構成を示す平面図、同図（ｂ）は、同
側面図、同図（ｃ）は、同下面図である。

【図９】この発明の第２実施例である多面取り回路基板
の構成を示す平面図である。

【図１０】この発明の第３実施例である多面取り回路基
板の構成を一部破断して示す平面図である。

【図１１】この発明の第４実施例である多面取り回路基
板の構成を一部破断して示す平面図である。

【図１２】この発明の第１実施例の変形例である多面取
り回路基板の構成を模式的に示す模式平面図である。

【図１３】この発明の第４実施例の変形例である多面取
り回路基板の構成を模式的に示す模式平面図である。

【符号の説明】

１、１Ａ、１Ｂ、１Ｃ 多面取り回路基板 ２ ＲＯＭボード（回路基板、第１の基板群の一
部） ３ ＲＯＭボード（回路基板、第２の基板群の一
部） ４ ＲＡＭボード（回路基板、第１の基板群の一
部） ５ ＲＡＭボード（回路基板、第２の基板群の一
部） ２ａ、３ａ、４ａ、５ａ 表側実装面（第１の実装
面） ２ｂ、３ｂ、４ｂ、５ｂ 裏側実装面（第２の実装
面） ６、６Ａ、６Ｂ、６Ｃ 連結部材（連結手段） ３１ メタルマスク（マスク部材） ４１ａ、４１ｂ マスクＲＯＭ（電子部品） ４２ フラッシュＲＯＭ（電子部品） ４３、４６ コネクタ（電子部品） ４４ａ、４４ｂ、４５ａ、４５ｂ ＳＤＲＡＭ（電
子部品） Ｙ0 反転軸

Claims (13)

【特許請求の範囲】
1. 【請求項１】 両実装面にそれぞれ電子部品が実装され
   る複数の回路基板を隣接させて配置して多面取り回路基
   板を作成した後に、該多面取り回路基板を構成する各回
   路基板の前記両実装面にはんだパターンを形成するはん
   だパターン形成方法であって、 共に複数の前記回路基板からなる第１及び第２の基板群
   を、互いに反転軸の周りに反転させた形態で該反転軸に
   対して軸対称に配置して前記多面取り回路基板を作成す
   る多面取り回路基板作成工程と、 該多面取り回路基板を構成する前記各回路基板のはんだ
   塗布箇所以外を遮蔽するためのマスク部材を、前記多面
   取り回路基板の前記各回路基板の第１の実装面が配置さ
   れた側に位置合わせして配置し、はんだを塗布する第１
   のはんだ塗布工程と、 該第１のはんだ塗布工程で用いた前記マスク部材を、前
   記多面取り回路基板の前記各回路基板の第２の実装面が
   配置された側に位置合わせして配置し、はんだを塗布す
   る第２のはんだ塗布工程とを含むことを特徴とするはん
   だパターン形成方法。
2. 【請求項２】 前記多面取り回路基板作成工程では、連
   結部材を用いて各回路基板を連結して一体化し、前記多
   面取り回路基板を作成することを特徴とする請求項１記
   載のはんだパターン形成方法。
3. 【請求項３】 前記第１及び第２のはんだ塗布工程で用
   いる前記マスク部材には、前記各回路基板の前記第１の
   実装面に形成されたパッドの配置領域及び前記第２の実
   装面に形成されたパッドの配置領域に対応する箇所に、
   開口が形成されていることを特徴とする請求項１又は２
   記載のはんだパターン形成方法。
4. 【請求項４】 前記多面取り回路基板作成工程では、前
   記第１の基板群を構成し、前記第１及び第２の実装面に
   それぞれ所定の第１及び第２の回路パターンが形成され
   た任意の前記回路基板を、前記反転軸の周りに反転させ
   ることによって、前記第２の基板群を構成し、前記第１
   及び第２の実装面に前記第１の基板群の対応する前記回
   路基板の第２及び第１の回路パターンがそれぞれ形成さ
   れた前記回路基板が得られるように、前記第１及び第２
   の基板群を配置して、前記多面取り回路基板を作成する
   ことを特徴とする請求項１、２又は３記載のはんだパタ
   ーン形成方法。
5. 【請求項５】 前記第１の基板群を構成する前記回路基
   板のうち少なくとも２つの前記回路基板同士は、異なる
   種類の回路基板であることを特徴とする請求項１乃至４
   のいずれか１に記載のはんだパターン形成方法。
6. 【請求項６】 前記第１の基板群を構成する前記回路基
   板のうち少なくとも２つの前記回路基板同士は、異なる
   寸法又は外形を有していることを特徴とする請求項５記
   載のはんだパターン形成方法。
7. 【請求項７】 前記第１の基板群を構成する前記回路基
   板のうち少なくとも２つの前記回路基板同士は、異なる
   機能を有していることを特徴とする請求項５又は６記載
   のはんだパターン形成方法。
8. 【請求項８】 両実装面にそれぞれ電子部品が実装され
   る複数の回路基板が配置されてなる多面取り回路基板で
   あって、 共に複数の前記回路基板からなり、互いに反転軸の周り
   に反転させた形態で該反転軸に対して軸対称に配置され
   ている第１及び第２の基板群を備えたことを特徴とする
   多面取り回路基板。
9. 【請求項９】 前記各回路基板の第１の実装面には、そ
   れぞれ所定の第１の回路パターンが形成されていると共
   に、前記各回路基板の第２の実装面には、それぞれ所定
   の第２の回路パターンが形成され、 前記第１の基板群を構成し、前記第１及び第２の実装面
   にそれぞれ所定の前記第１及び第２の回路パターンが形
   成された任意の前記回路基板を、前記反転軸の周りに反
   転させた形態で配置されている前記第２の基板群を構成
   する対応する前記回路基板の前記第１及び第２の実装面
   には、前記第１の基板群の対応する前記回路基板の第２
   及び第１の回路パターンがそれぞれ形成されていること
   を特徴とする請求項８記載の多面取り回路基板。
10. 【請求項１０】 前記第１の基板群を構成する前記回路
    基板のうち少なくとも２つの前記回路基板同士は、異な
    る種類の回路基板であることを特徴とする請求項８又は
    ９記載の多面取り回路基板。
11. 【請求項１１】 前記第１の基板群を構成する前記回路
    基板のうち少なくとも２つの前記回路基板同士は、異な
    る寸法又は外形を有していることを特徴とする請求項１
    ０記載の多面取り回路基板。
12. 【請求項１２】 前記第１の基板群を構成する前記回路
    基板のうち少なくとも２つの前記回路基板同士は、異な
    る機能を有していることを特徴とする請求項１０又は１
    １記載の多面取り回路基板。
13. 【請求項１３】 前記各回路基板を互いに連結し、一体
    化するための連結部材を備えたことを特徴とする請求項
    ８乃至１２のいずれか１に記載の多面取り回路基板。