TW201539753A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201539753A
TW201539753A TW104106324A TW104106324A TW201539753A TW 201539753 A TW201539753 A TW 201539753A TW 104106324 A TW104106324 A TW 104106324A TW 104106324 A TW104106324 A TW 104106324A TW 201539753 A TW201539753 A TW 201539753A
Authority
TW
Taiwan
Prior art keywords
gan
based semiconductor
semiconductor layer
layer
electrode
Prior art date
Application number
TW104106324A
Other languages
English (en)
Other versions
TWI550858B (zh
Inventor
Masahiko Kuraguchi
Hisashi Saito
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201539753A publication Critical patent/TW201539753A/zh
Application granted granted Critical
Publication of TWI550858B publication Critical patent/TWI550858B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

實施形態的半導體裝置係具備：第1GaN系半導體層；第2GaN系半導體層，其係設於第1GaN系半導體層上，能隙比第1GaN系半導體層大；源極電極，其係設於第2GaN系半導體層上；汲極電極，其係設於第2GaN系半導體層上；閘極電極，其係於源極電極與汲極電極之間，使閘極絕緣膜介於與第1GaN系半導體層之間而設，與第1GaN系半導體層之間的第2GaN系半導體層的膜厚係比源極電極與第1GaN系半導體層之間的第2GaN系半導體層的膜厚更薄；p型的第3GaN系半導體層，其係於閘極電極的汲極電極側的端部與第2GaN系半導體層之間，使閘極絕緣膜介於與閘極電極之間而設。

Description

半導體裝置及其製造方法
本申請案是以2014年3月19日申請之日本專利申請案號2014-057282作為優先權的基礎，該日本專利申請案的全內容是被援用於本案。
實施形態是有關半導體裝置及其製造方法。
在開關電源或反相器等的電路是使用開關元件或二極體等的半導體元件。該等的半導體元件是被要求高耐壓．低導通電阻(on-resistance)。而且，耐壓與導通電阻的關係是有決定於元件材料的權衡關係。
藉由至今的技術開發的進步，半導體元件是實現低導通電阻至接近主要的元件材料之矽的極限。為了使耐壓更提升，或使導通電阻更減低，需要元件材料的變更。藉由使用GaN或AlGaN等的GaN系半導體或碳化矽(SiC)等的寬能隙半導體作為開關元件材料，可改善決定於材料的權衡關係，可為飛躍的高耐壓化或低導通電阻 化。
14‧‧‧通道層(第1GaN系半導體層)
16‧‧‧屏障層(第2GaN系半導體層)
18‧‧‧源極電極
20‧‧‧汲極電極
22‧‧‧閘極絕緣膜
24‧‧‧RESURF層(第3GaN系半導體層)
26‧‧‧閘極電極
28‧‧‧源極場屏電極(第1場屏電極)
30‧‧‧絕緣膜
32‧‧‧絕緣膜
34‧‧‧RESURF層(第5GaN系半導體層)
36‧‧‧RESURF層(第5GaN系半導體層)
42‧‧‧閘極場屏電極(第2場屏電極)
54‧‧‧RESURF層(第4GaN系半導體層)
100‧‧‧HEMT(半導體裝置)
200‧‧‧HEMT(半導體裝置)
300‧‧‧HEMT(半導體裝置)
400‧‧‧HEMT(半導體裝置)
500‧‧‧HEMT(半導體裝置)
600‧‧‧HEMT(半導體裝置)
700‧‧‧HEMT(半導體裝置)
800‧‧‧HEMT(半導體裝置)
900‧‧‧HEMT(半導體裝置)
圖1是第1實施形態的半導體裝置的模式剖面圖。
圖2是在第1實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
圖3是在第1實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
圖4是在第1實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
圖5是在第1實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
圖6是在第1實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
圖7是說明第1實施形態的半導體裝置的作用及效果的圖。
圖8是說明第1實施形態的半導體裝置的作用及效果的圖。
圖9是第2實施形態的半導體裝置的模式剖面圖。
圖10是第3實施形態的半導體裝置的模式剖面圖。
圖11是第3實施形態的變形例的半導體裝置 的模式剖面圖。
圖12是第4實施形態的半導體裝置的模式剖面圖。
圖13是第4實施形態的變形例的半導體裝置的模式剖面圖。
圖14是第5實施形態的半導體裝置的模式剖面圖。
圖15是第6實施形態的半導體裝置的模式剖面圖。
圖16是第7實施形態的半導體裝置的模式剖面圖。
圖17是第8實施形態的半導體裝置的模式剖面圖。
圖18是第9實施形態的半導體裝置的模式剖面圖。
【發明內容及實施方式】
本發明之一形態的半導體裝置係具備：第1GaN系半導體層；第2GaN系半導體層，其係設於第1GaN系半導體層上，能隙比第1GaN系半導體層大；源極電極，其係設於第2GaN系半導體層上；汲極電極，其係設於第2GaN系半導體層上；閘極電極，其係於源極電極與汲極電極之間，使閘極 絕緣膜介於與第1GaN系半導體層之間而設，與第1GaN系半導體層之間的第2GaN系半導體層的膜厚係比源極電極與第1GaN系半導體層之間的第2GaN系半導體層的膜厚更薄；及p型的第3GaN系半導體層，其係於閘極電極的汲極電極側的端部與第2GaN系半導體層之間，使閘極絕緣膜介於與閘極電極之間而設。
本說明書中，有關同一或類似的構件是附上同一符號，有時省略重複的說明。
本說明書中，所謂「GaN系半導體」是GaN(氮化鎵)、AlN(氮化鋁)、InN(氮化銦)及具備該等的中間組成的半導體的總稱。
本說明書中，所謂「未摻雜」是意思雜質濃度為1×1015cm-3以下。
本說明書中，所謂「受主」是意思在半導體中被活化的p型雜質。
本說明書中，為了顯示零件等的位置關係，而將圖面的上方向記述成「上」，將圖面的下方向記述成「下」。本說明書中，「上」、「下」的概念並非一定是表示與重力的方向的關係之用語。
(第1實施形態)
本實施形態的半導體裝置是具備：第1GaN系半導體層； 第2GaN系半導體層，其係設於第1GaN系半導體層上，能隙比第1GaN系半導體層大；源極電極，其係設於第2GaN系半導體層上；汲極電極，其係設於第2GaN系半導體層上；閘極電極，其係於源極電極與汲極電極之間，使閘極絕緣膜介於與第1GaN系半導體層之間而設，與第1GaN系半導體之間的第2GaN系半導體層的膜厚係比源極電極與第1GaN系半導體之間的第2GaN系半導體層的膜厚更薄；及p型的第3GaN系半導體層，其係於閘極電極的汲極電極側的端部與第2GaN系半導體層之間，使閘極絕緣膜介於與閘極電極之間而設。
圖1是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT(High Electron Mobility Transistor)。而且，本實施形態的HEMT是具備所謂的凹陷閘構造(recessed gate structure)，亦即在形成於半導體層的溝內埋入有閘極電極。
如圖1所示般，半導體裝置(HEMT)100是具備：基板10、緩衝層12、通道層(第1GaN系半導體層)14、屏障層(第2GaN系半導體層)16、源極電極18、汲極電極20、閘極絕緣膜22、RESURF層(第3GaN系半導體層)24、閘極電極26及源極場屏電極(第1場屏電極)28。在閘極電極26及RESURF層24與源極場屏 電極28之間是設有絕緣膜30。並且，在源極場屏電極28上是設有絕緣膜32。
基板10是例如以矽(Si)所形成。矽以外，例如亦可適用藍寶石(Al2O3)或碳化矽(SiC)。
在基板10上設有緩衝層12。緩衝層12是具備緩和基板10與通道層14之間的晶格不整合的機能。緩衝層12是例如以氮化鋁鎵(AlWGa1-WN(0<W<1))的多層構造所形成。
在緩衝層12上設有通道層14。通道層14是例如未摻雜的AlXGa1-XN(0≦X<1)。更具體而言，例如未摻雜的GaN。通道層14的膜厚是例如0.5μm以上3μm以下。
在通道層14上設有屏障層16。屏障層16的能隙是比通道層14的能隙更大。屏障層16是例如未摻雜的AlYGa1-YN(0<Y≦1、X<Y)。更具體而言，例如未摻雜的Al0.2Ga0.8N。屏障層16的膜厚是例如15nm以上50nm以下。
通道層14與屏障層16之間是成為異質接合界面。HEMT100的ON動作時是在異質接合界面形成有2次元電子氣體(2DEG)成為載體。
在屏障層16上是形成有源極電極18及汲極電極20。源極電極18及汲極電極20是例如金屬電極，金屬電極是例如鈦(Ti)及鋁(Al)的層疊構造。源極電極18及汲極電極20與屏障層16之間最好是歐姆接觸。 源極電極18與汲極電極20的距離是例如5μm以上30μm以下。
在源極電極18與汲極電極20之間的屏障層16所設的溝21的內面形成有閘極絕緣膜22。在閘極絕緣膜22上是設有閘極電極26。溝21內是以閘極電極26來埋入。溝21底部是在通道層14。
換言之，閘極電極26是在源極電極18與汲極電極20之間，使閘極絕緣膜22介於與屏障層16及通道層14之間而設。在閘極電極26與通道層14之間為最近的部分的屏障層16的膜厚會比其他的領域，例如比源極電極18與通道層14之間的屏障層16的膜厚更薄。另外，在本實施形態中，溝21底部會到達通道層14，因此最接近閘極電極26的通道層14的部分與通道層14之間的屏障層16的膜厚是零。
本實施形態的HEMT100是具備凹陷閘構造(recessed gate structure)。而且，溝21的底部是到達通道層14，閘極電極26正下面是成為MIS(Metal Insulator Semiconductor)構造。以被施加於閘極電極26的電壓來控制通道層14中的反轉層及空乏層的形成，控制通道的ON．OFF。因此，可形成常關型(normally-off type)的HEMT。
閘極絕緣膜22是例如矽氧化膜或鋁氧化膜(Alumina膜)。又，閘極電極26是例如金屬電極。金屬電極是例如氮化鈦(TiN)。
在閘極電極26與汲極電極20之間的屏障層16上設有p型的RESURF(RESURF：Reduced Surface Field)層24。在閘極電極26與RESURF層24之間是存在閘極絕緣膜22。
在最接近閘極電極26的汲極電極20的部分，亦即在閘極電極26的汲極電極20側的端部與屏障層16之間設有RESURF層24。
RESURF層24是例如p型的AlZGa1-ZN(0≦Z<1)。更具體而言，例如p型GaN。RESURF層24是含p型雜質。p型雜質是例如鎂(Mg)。
RESURF層24是浮動。亦即，未被電性連接至地線、電源、訊號源等。因此，RESURF層24是被電性連接至源極電極18、汲極電極20、閘極電極26。
RESURF層24主要是具備緩和橫方向的電場的機能。在本實施形態中，RESURF層24是直接接觸於屏障層16而設。由於RESURF層24是浮動，因此來自RESURF層24的電洞注入是不會產生。所以，因存在RESURF層24而造成開關速度的劣化是不會產生。
並且，在閘極電極26與源極電極18之間的屏障層16上設有p型的RESURF層(第4GaN系半導體層)54。在閘極電極26與RESURF層54之間是存在閘極絕緣膜22。
在最接近閘極電極26的源極電極18的部分，亦即在閘極電極26的源極電極18側的端部與屏障層 16之間設有RESURF層54。
RESURF層54是例如p型的AlZGa1-ZN(0≦Z<1)。更具體而言，例如p型GaN。RESURF層54是含p型雜質。p型雜質是例如鎂(Mg)。
RESURF層54是浮動。亦即，未被連接至地線、電源、訊號源等。因此，RESURF層54是未被連接至源極電極18、汲極電極20、閘極電極26。
RESURF層54主要是具備緩和橫方向的電場的機能。在本實施形態中，RESURF層54是直接接觸於屏障層16而設。由於RESURF層54是浮動，因此來自RESURF層54的電洞注入是不會產生。所以，因存在RESURF層54而造成開關速度的劣化是不會產生。
在閘極電極28及RESURF層24上設有絕緣膜30。絕緣膜30是例如矽氧化膜或矽氮化膜。
使絕緣膜30介在於與閘極電極28之間及與RESURF層24之間來設置源極場屏電極(第1場屏電極)28。如圖1中點線箭號所示般，RESURF層24是位於源極場屏電極28的汲極電極20側的端部與屏障層16之間。換言之，RESURF層24是位於源極場屏電極28的汲極電極20側的端部的正下面。
源極場屏電極28是被電性連接至源極電極18。源極場屏電極28是主要具備緩和橫方向的電場的機能。
在源極場屏電極28上設有絕緣膜32。絕緣膜 32是例如矽氧化膜或矽氮化膜。
其次，說明有關本實施形態的半導體裝置的製造方法的一例。圖2~圖6是在本實施形態的半導體裝置的製造方法中，製造途中的半導體裝置的模式剖面圖。
本實施形態的半導體裝置的製造方法是在第1GaN系半導體層上藉由磊晶成長法來形成能隙比第1GaN系半導體層還大的第2GaN系半導體層，在第2GaN系半導體層上形成p型的第3GaN系半導體層，貫通p型的第3GaN系半導體層，形成到達第2GaN系半導體層的溝，在溝及第3GaN系半導體層的表面形成閘極絕緣膜，在閘極絕緣膜上形成閘極電極，在閘極電極的一方的側的第2GaN系半導體層上形成源極電極，在閘極電極的另一方的側的第2GaN系半導體層上形成汲極電極。
首先，準備基板10，例如Si基板。其次，例如，在Si基板上藉由磊晶成長來使緩衝層12成長。
其次，在緩衝層12上，藉由磊晶成長來形成成為通道層(第1GaN系半導體層)14之未摻雜的GaN、成為屏障層(第2GaN系半導體層)16之未摻雜的Al0.2Ga0.8N。
其次，在屏障層16上，藉由磊晶成長來形成之後成為RESURF層(第3GaN系半導體層)24的p型GaN(第3GaN系半導體層)17(圖2)。
其次，使p型GaN17圖案化(圖3)。
其次，例如藉由RIE(Reactive Ion Etching) 法來形成貫通p型GaN17，到達屏障層16及通道層14的溝21(圖4)。
其次，在溝21及p型GaN17的表面，例如藉由CVD(Chemical Vapor Deposition)法來形成矽氧化膜的閘極絕緣膜22。其次，在閘極絕緣膜22上，藉由濺射法及蝕刻來形成TiN的閘極電極26。其次，使閘極絕緣膜22、p型GaN17圖案化，形成RESURF層24、RESURF層54(圖5)。
其次，在屏障層16上，藉由剝離(lift-off)法來形成鈦(Ti)及鋁(Al)的層疊構造的源極電極18及汲極電極20(圖6)。
然後，形成絕緣膜30、源極場屏電極28、絕緣膜32，製造圖1所示的半導體裝置100。
另外，亦可使p型GaN17的形成，藉由未摻雜的GaN的磊晶成長、及選擇性的p型雜質、例如鎂的離子注入來形成。
其次，說明有關本實施形態的半導體裝置100的作用及效果。
圖7、圖8是說明本實施形態的半導體裝置的作用及效果的圖。圖7是不設RESURF層的HEMT，圖8是設置RESURF層的本實施形態的HEMT。針對各個的情況來模式性地顯示HEMT的OFF時的電場強度分布。
如圖7所示般，電場會集中於閘極電極26的汲極電極20側的端部、及源極場屏電極28的汲極電極 20側的端部的2處，出現電場強度的峰值。集中的電場主要是橫方向的電場。如此，在電場集中之處，產生絕緣膜或半導體的破壞，恐有裝置的耐壓劣化之虞。之所以像圖7那樣電場集中於電極的端部，可想像是因為形成於屏障層16與通道層14的界面之2次元電子氣體不連續空乏化所致。
如圖8所示般，設置RESURF層24時，閘極電極26的汲極電極20側的端部、及源極場屏電極28的汲極電極20側的端部的電場強度的峰值會形成平穩，電場強度會比無RESURF層24時小。這可想像是因為藉由浮動的RESURF層24中的正電荷，空乏層的擴散的不連續性會被緩和所致。
另外，最好RESURF層24的受主的面密度是比在RESURF層24或無閘極電極26的領域的通道層14與屏障層16的界面產生的2次元電子氣體的面密度更低。若RESURF層24的受主的面密度比上述2次元電子氣體的面密度更高，則2次元電子氣體的密度會降低，恐有導通電阻增大之虞。
並且，最好RESURF層24的受主的面密度比在RESURF層24或無閘極電極26的領域的通道層14與屏障層16的界面產生的2次元電子氣體的面密度的10%更高。若RESURF層24的受主的面密度比上述面密度更低，則恐有未能充分取得電場緩和效果之虞。
例如，通道層14為未摻雜的GaN，屏障層16 為未摻雜的AlYGa1-YN(0<Y≦1)時，2次元電子氣體的面密度是以y×4×1013[cm-2]來表示。因此，此情況，最好RESURF層24的受主的面密度是比y×4×1013[cm-2]低，比y×0.4×1013[cm-2]更高。
若將RESURF層24的膜厚設為d[cm]，將受主濃度設為NA[cm-3]，則RESURF層24的受主的面密度是以d×NA[cm-2]來表示。因此，最好滿足式1的關係。
y×0.4×1013<d×NA<y×4×1013．．．(式1)
另外，p型GaN系半導體中的p型雜質的活化率是10%程度。因此，若將p型雜質的原子濃度設為NP[cm-2]，則上述(式1)是變成：
y×4×1013<d×NP<y×40×1013．．．(式2)
最好RESURF層24的受主濃度是1×1016cm-3以上1×1018cm-3以下。最好RESURF層24的p型雜質的原子濃度是1×1017cm-3以上1×1019cm-3以下。又，最好RESURF層24的膜厚是10nm以上100nm以下。藉由上述受主濃度或p型雜質的原子濃度、及在上述膜厚的範圍形成RESURF層24，可容易形成實現充分的電場緩和效果的RESURF層24。
另外，本實施形態的HEMT100是在閘極電極26與源極電極18之間的屏障層16上也設有p型的RESURF層54。閘極電極26的源極電極18側的端部的電場集中也會藉由RESURF層54來緩和。
以上，若根據本實施形態的半導體裝置，則可提供一種藉由RESURF層24、54之橫方向電場的緩和效果來實現高耐壓的半導體裝置。
(第2實施形態)
本實施形態的半導體裝置是除了在最接近閘極電極的第1GaN系半導體層的部分與第1GaN系半導體之間存在第2GaN系半導體層以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖9是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖9所示般，半導體裝置(HEMT)200的溝21是比第1實施形態的HEMT100更淺，在溝21底部存在薄的屏障層16。在閘極電極26正下面，藉由屏障層16薄，分極量會減低，2次元電子氣體濃度會降低。因此，可形成常關型(normally-off type)的HEMT。
若根據本實施形態，則與第1實施形態同樣，可提供一種實現高耐壓的半導體裝置。又，由於在閘極電極26正下面的通道部也存在2次元電子氣體，因此比第1實施形態更能實現導通電阻減低的半導體裝置。
(第3實施形態)
本實施形態的半導體裝置是除了第2GaN系半導體層 與閘極絕緣膜的界面傾斜以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖10是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖10所示般，在半導體裝置(HEMT)300中，通道層14、屏障層16、及RESURF層24與閘極絕緣膜22的界面是傾斜。換言之，溝21的側面相對於通道層14與屏障層16的界面，不是垂直，而是傾斜。
若根據本實施形態，則藉由溝21的側面傾斜，電場緩和效果會更大，可提供一種實現更高耐壓的半導體裝置。
圖11是本實施形態的變形例的半導體裝置的模式剖面圖。由電場緩和的觀點來看，如圖11所示般，最理想是使溝21側面的傾斜形成朝溝21的上部而緩和。又，如圖11所示般，RESURF層24的汲極電極20側的端部的側壁也設為傾斜面，由緩和RESURF層24端部的電場的觀點來看最理想。
(第4實施形態)
本實施形態的半導體裝置是除了在閘極絕緣膜與第3GaN系半導體層之間更具備材料與閘極絕緣膜不同的保護膜以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖12是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖12所示般，半導體裝置(HEMT)400是在閘極絕緣膜22與RESURF層24之間具備材料與閘極絕緣膜22不同的保護膜38。當閘極絕緣膜22是例如為矽氧化膜或鋁氧化膜時，保護膜38是矽氮化膜或矽氧氮化膜。
例如，藉由使用矽氮化膜或矽氧氮化膜作為保護膜38，與RESURF層24之間的界面的準位會減低。因此，例如不易產生電流破壞，HEMT的可靠度會提升。並且，藉由保護膜38介於閘極電極26與RESURF層24之間，被施加於閘極絕緣膜22的電場會緩和，可靠度會提升。
若根據本實施形態，則與第1實施形態同樣，可提供一種實現高耐壓的半導體裝置。並且，可實現可靠度更佳的半導體裝置。
圖13是本實施形態的變形例的半導體裝置的模式剖面圖。由閘極絕緣膜22的可靠度提升的觀點來看，如圖13所示般，可設為在溝21側面部的RESURF層24與閘極絕緣膜22之間也設置保護膜38的構成。
(第5實施形態)
本實施形態的半導體裝置是除了更具備：設於第 3GaN系半導體層與汲極電極之間第2GaN系半導體層之與第1GaN系半導體層相反的側，且和第3GaN系半導體層分離的p型的第5GaN系半導體層以外，與第1實施形態同樣。因此，與第1實施形態重複的內容是省略記述。
圖14是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖14所示般，半導體裝置(HEMT)500是在閘極電極26與汲極電極20之間具備複數的RESURF層，亦即RESURF層(第3GaN系半導體層)24、RESURF層(第5GaN系半導體層)34、RESURF層(第5GaN系半導體層)36。
RESURF層(第5GaN系半導體層)34、36是設在RESURF層24與汲極電極20之間的屏障層16上。RESURF層34、36是與RESURF層24分離。
若根據本實施形態，則藉由將複數的RESURF層設在閘極電極26與汲極電極20之間的屏障層16上，橫方向的電場會更被緩和，可提供一種實現高耐壓的半導體裝置。
(第6實施形態)
本實施形態的半導體裝置是除了在第2GaN系半導體層與第3GaN系半導體層之間具備i型的第6GaN系半導體層以外，與第1實施形態同樣。因此，有關與第1實施 形態重複的內容是省略記述。
圖15是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖15所示般，半導體裝置(HEMT)600是在屏障層16與RESURF層24之間包含i(intrinsic)型的GaN層(第6GaN系半導體層)40。
若根據本實施形態的半導體裝置，則與第1實施形態同樣，可提供一種藉由RESURF層24之橫方向電場的緩和效果來實現高耐壓的半導體裝置。
(第7實施形態)
本實施形態的半導體裝置是除了更具備：使絕緣膜介於與第1場屏電極之間，使絕緣膜介於與第3GaN系半導體層之間而設的第2場屏電極，且第3GaN系半導體層位於第2場屏電極的汲極電極側的端部與第2GaN系半導體層之間以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖16是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖16所示般，半導體裝置(HEMT)700是在與源極場屏電極(第1場屏電極)28之間夾著絕緣膜32，且在與RESURF層24之間夾著絕緣膜30而設閘 極場屏電極(第2場屏電極)42。如圖1中點線箭號所示般，RESURF層24是位於閘極場屏電極42的汲極電極20側的端部與屏障層16(第2GaN系半導體層)之間。
因此，閘極場屏電極42的汲極電極20側的端部的橫方向電場的集中是藉由RESURF層24來緩和。
以上，若根據本實施形態的半導體裝置，則除了第1實施形態的效果以外，藉由設置閘極場屏電極42，可提供一種實現更高耐壓的半導體裝置。
(第8實施形態)
本實施形態的半導體裝置是除了在緩衝層與通道層之間，更具備：第7GaN系半導體層、及設於第7GaN系半導體層上，能隙比第7GaN系半導體層還大的第8GaN系半導體層以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖17是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖17所示般，半導體裝置(HEMT)800是在緩衝層12上具備第2通道層64及第2屏障層66。
第2通道層64是例如未摻雜的AlXGa1-XN(0≦X<1)。更具體而言，例如未摻雜的GaN。第2通道層64的膜厚是例如0.5μm以上3μm以下。
在第2通道層64上設有第2屏障層66。第2 屏障層66的能隙是比第2通道層64的能隙更大。第2屏障層66是例如未摻雜的AlYGa1-YN(0<Y≦1、X<Y)。更具體而言，例如未摻雜的Al0.2Ga0.8N。第2屏障層66的膜厚是例如3nm以上50nm以下。
第2通道層64與第2屏障層66之間是成為異質接合界面。HEMT800的ON動作時是在異質接合界面形成有2次元電子氣體(2DEG)成為載體。
若根據本實施形態的HEMT800，則2次元電子氣體(2DEG)會被形成2層。因此，可實現導通電阻減低的HEMT。
若根據本實施形態的半導體裝置，則與第1實施形態同樣，可提供一種藉由RESURF層24之橫方向電場的緩和效果來實現高的耐壓之半導體裝置。並且，可實現導通電阻更減低的半導體裝置。
(第9實施形態)
本實施形態的半導體裝置是除了不具備第1場屏電極以外，與第1實施形態同樣。因此，有關與第1實施形態重複的內容是省略記述。
圖18是本實施形態的半導體裝置的模式剖面圖。本實施形態的半導體裝置是使用GaN系半導體的HEMT。
如圖18所示般，半導體裝置(HEMT)900是與第1實施形態的HEMT100不同，不具備源極場屏電 極。
若根據本實施形態的半導體裝置，則閘極電極26的汲極電極20側的端部的電場集中會藉由RESURF層24來緩和。因此，若根據本實施形態，則可提供一種減低與場屏電極之間的寄生電容的同時，藉由RESURF層24之橫方向電場的緩和效果來實現高耐壓的半導體裝置。
在實施形態中，GaN系半導體層的材料是以GaN或AlGaN為例進行說明，但亦可例如適用含有銦(In)的InGaN、InAlN、InAlGaN。又，亦可適用AlN作為GaN系半導體層的材料。
並且，在實施形態中，屏障層是以未摻雜的AlGaN為例進行說明，但亦可適用n型的AlGaN。
以上說明本發明的幾個實施形態，但該等的實施形態是舉例提示者，非意圖限定發明的範圍。該等新穎的半導體裝置及其製造方法的實施形態是可在其他各種的形態下被實施，可在不脫離發明的要旨的範圍內進行各種的省略、置換、變更。該等實施形態或其應變是為發明的範圍或要旨所包含，且為申請專利範圍記載的發明及其等效的範圍所包含。
10‧‧‧基板
12‧‧‧緩衝層
14‧‧‧通道層(第1GaN系半導體層)
16‧‧‧屏障層(第2GaN系半導體層)
18‧‧‧源極電極
20‧‧‧汲極電極
21‧‧‧溝
22‧‧‧閘極絕緣膜
24‧‧‧RESURF層(第3GaN系半導體層)
26‧‧‧閘極電極
28‧‧‧源極場屏電極(第1場屏電極)
30‧‧‧絕緣膜
32‧‧‧絕緣膜
54‧‧‧RESURF層(第4GaN系半導體層)
100‧‧‧半導體裝置

Claims (15)

  1. 一種半導體裝置，其特徵係具備：第1GaN系半導體層；第2GaN系半導體層，其係設於前述第1GaN系半導體層上，能隙比前述第1GaN系半導體層大；源極電極，其係設於前述第2GaN系半導體層上；汲極電極，其係設於前述第2GaN系半導體層上；閘極電極，其係於前述源極電極與前述汲極電極之間，使閘極絕緣膜介於與前述第1GaN系半導體層之間而設，與前述第1GaN系半導體層之間的前述第2GaN系半導體層的膜厚係比前述源極電極與前述第1GaN系半導體層之間的前述第2GaN系半導體層的膜厚更薄；及p型的第3GaN系半導體層，其係於前述閘極電極的前述汲極電極側的端部與前述第2GaN系半導體層之間，使前述閘極絕緣膜介於與前述閘極電極之間而設。
  2. 如申請專利範圍第1項之裝置，其中，更具備：絕緣膜，其係設於前述第3GaN系半導體層之與前述第2GaN系半導體層相反的側；及第1場屏電極，其係使前述絕緣膜介於與前述第3GaN系半導體層之間而設；前述第3GaN系半導體層係位於前述第1場屏電極的前述汲極電極側的端部與前述第2GaN系半導體層之間。
  3. 如申請專利範圍第1項之裝置，其中，前述第3GaN系半導體層為浮動。
  4. 如申請專利範圍第1項之裝置，其中，前述第3GaN系半導體層係接觸於前述第2GaN系半導體層。
  5. 如申請專利範圍第1項之裝置，其中，前述閘極絕緣膜係接觸於前述第1GaN系半導體層。
  6. 如申請專利範圍第1項之裝置，其中，前述第3GaN系半導體層的受主的面密度係比前述第1GaN系半導體層與前述第2GaN系半導體層的界面所產生的2次元電子氣體的面密度更低。
  7. 如申請專利範圍第1項之裝置，其中，前述第2GaN系半導體層與前述閘極絕緣膜的界面為傾斜。
  8. 如申請專利範圍第1項之裝置，其中，在前述閘極絕緣膜與前述第3GaN系半導體層之間更具備材料與前述閘極絕緣膜不同的保護膜。
  9. 如申請專利範圍第1項之裝置，其中，更具備p型的第4GaN系半導體層，其係於前述閘極電極的前述源極電極側的端部與前述第2GaN系半導體層之間，使前述閘極絕緣膜介於與前述閘極電極之間而設。
  10. 如申請專利範圍第1項之裝置，其中，更具備p型的第5GaN系半導體層，其係設於前述第3GaN系半導體層與前述汲極電極之間前述第2GaN系半導體層之與前述第1GaN系半導體層相反的側，且與前述第3GaN系半導體層分離。
  11. 如申請專利範圍第1項之裝置，其中，前述第3GaN系半導體層的膜厚為10nm以上100nm以下。
  12. 如申請專利範圍第2項之裝置，其中，更具備第2場屏電極，其係使絕緣膜介於與前述第1場屏電極之間，使絕緣膜介於與前述第3GaN系半導體層之間而設，前述第3GaN系半導體層係位於前述第2場屏電極的前述汲極電極側的端部與前述第2GaN系半導體層之間。
  13. 一種半導體裝置的製造方法，其係特徵為：在第1GaN系半導體層上藉由磊晶成長法來形成能隙比前述第1GaN系半導體層大的第2GaN系半導體層，在前述第2GaN系半導體層上形成p型的第3GaN系半導體層，形成貫通前述p型的第3GaN系半導體層到達前述第2GaN系半導體層的溝，在前述溝及前述第3GaN系半導體層的表面形成閘極絕緣膜，在前述閘極絕緣膜上形成閘極電極，在前述閘極電極的一方的側的前述第2GaN系半導體層上形成源極電極，在前述閘極電極的另一方的側的前述第2GaN系半導體層上形成汲極電極。
  14. 如申請專利範圍第13項之方法，其中，藉由磊晶成長法來形成前述p型的第3GaN系半導體層。
  15. 如申請專利範圍第13項之方法，其中，在前述閘極電極上形成絕緣膜，在前述絕緣膜上形成第1場屏電極。
TW104106324A 2014-03-19 2015-02-26 半導體裝置及其製造方法 TWI550858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014057282A JP6270572B2 (ja) 2014-03-19 2014-03-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201539753A true TW201539753A (zh) 2015-10-16
TWI550858B TWI550858B (zh) 2016-09-21

Family

ID=52577786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106324A TWI550858B (zh) 2014-03-19 2015-02-26 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9461122B2 (zh)
EP (1) EP2922096A3 (zh)
JP (1) JP6270572B2 (zh)
CN (1) CN104934476B (zh)
TW (1) TWI550858B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764278B2 (en) 2020-04-13 2023-09-19 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
JP6462393B2 (ja) * 2015-02-10 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN106601792A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓高电子迁移率晶体管及其制备方法
TWI670851B (zh) * 2015-10-28 2019-09-01 晶元光電股份有限公司 半導體功率元件
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
CN107230716A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制备方法
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
JP7154015B2 (ja) * 2017-03-03 2022-10-17 パワー・インテグレーションズ・インコーポレーテッド 電荷分配構造物を含むスイッチングデバイス
CN107316891A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN111969048B (zh) * 2017-06-23 2023-05-02 深圳市晶相技术有限公司 氮化镓半导体功率器件及其制备方法
CN107275386A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331696A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393963B (zh) * 2017-06-23 2020-09-25 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331697A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316890A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316894B (zh) * 2017-06-23 2020-06-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248524B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293577B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248525B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275384B (zh) * 2017-06-23 2020-09-25 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393962A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248526B (zh) * 2017-06-23 2020-10-16 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316893A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316892B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316895A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275385B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
TWI635611B (zh) * 2017-09-25 2018-09-11 新唐科技股份有限公司 高壓半導體元件
CN107644915B (zh) * 2017-09-28 2019-09-13 英诺赛科(苏州)半导体有限公司 具有局部p型帽层的晶体管器件
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
US11316038B2 (en) * 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
US10818787B1 (en) 2019-04-18 2020-10-27 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film
JP7368107B2 (ja) 2019-05-22 2023-10-24 株式会社東芝 半導体装置
US11038048B2 (en) 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US20230187529A1 (en) * 2020-05-13 2023-06-15 Nuvoton Technology Corporation Japan Semiconductor device for power amplification
FR3110770B1 (fr) 2020-05-19 2022-04-29 Commissariat Energie Atomique Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置
CN113257896A (zh) * 2021-05-11 2021-08-13 华南师范大学 多场板射频hemt器件及其制备方法
CN113517335B (zh) * 2021-06-13 2023-07-25 华南师范大学 一种可调节的复合凹槽栅e-hemt器件及制备方法
CN117836951A (zh) * 2021-09-07 2024-04-05 株式会社日本显示器 晶体管
CN113871480A (zh) * 2021-09-29 2021-12-31 西安电子科技大学 常关型沟道调制器件及其制作方法
CN117423725A (zh) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 一种高压横向GaN高电子迁移率晶体管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568118B2 (ja) 2003-01-29 2010-10-27 株式会社東芝 パワー半導体素子
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
JP4944402B2 (ja) 2005-07-13 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5144326B2 (ja) 2008-03-21 2013-02-13 古河電気工業株式会社 電界効果トランジスタ
JP2009246205A (ja) 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP2012109348A (ja) * 2010-11-16 2012-06-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
KR20120120825A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
TWI587512B (zh) * 2011-05-16 2017-06-11 Renesas Electronics Corp Field effect transistor and semiconductor device
JP5979836B2 (ja) 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2013093482A (ja) 2011-10-27 2013-05-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8921893B2 (en) * 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
JP2013149851A (ja) 2012-01-20 2013-08-01 Sharp Corp 窒化物半導体装置
JP2013191637A (ja) * 2012-03-12 2013-09-26 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764278B2 (en) 2020-04-13 2023-09-19 Advantest Corporation Semiconductor device, manufacturing method of semiconductor device and testing device

Also Published As

Publication number Publication date
EP2922096A2 (en) 2015-09-23
US20150270355A1 (en) 2015-09-24
CN104934476B (zh) 2018-03-16
CN104934476A (zh) 2015-09-23
JP6270572B2 (ja) 2018-01-31
US9461122B2 (en) 2016-10-04
TWI550858B (zh) 2016-09-21
JP2015179786A (ja) 2015-10-08
EP2922096A3 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
TWI550858B (zh) 半導體裝置及其製造方法
KR101787820B1 (ko) 반도체 장치
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
US20130240899A1 (en) Nitride semiconductor device
JP6381881B2 (ja) 高電子移動度トランジスタ及びその駆動方法
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
CN107112241B (zh) 半导体装置
JP5691267B2 (ja) 半導体装置
US20130240951A1 (en) Gallium nitride superjunction devices
JP2008091392A (ja) 窒化物半導体装置及びその製造方法
US20150263155A1 (en) Semiconductor device
CN104704615B (zh) 开关元件
US20190326427A1 (en) Gallium nitride transistor with improved termination structure
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
KR20140130598A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
JP2008130655A (ja) 半導体素子
JP2009278028A (ja) 半導体装置
JP2020194919A (ja) 半導体装置
JP5947233B2 (ja) 電界効果トランジスタ
JP2013183034A (ja) 電力用半導体装置
JP2009044035A (ja) 電界効果半導体装置
US20150069468A1 (en) Semiconductor device
JP2015170776A (ja) 窒化物半導体積層体および電界効果トランジスタ