TW201535516A - 在矽溝槽中的三族氮化物裝置 - Google Patents

在矽溝槽中的三族氮化物裝置 Download PDF

Info

Publication number
TW201535516A
TW201535516A TW103143329A TW103143329A TW201535516A TW 201535516 A TW201535516 A TW 201535516A TW 103143329 A TW103143329 A TW 103143329A TW 103143329 A TW103143329 A TW 103143329A TW 201535516 A TW201535516 A TW 201535516A
Authority
TW
Taiwan
Prior art keywords
layer
trench
substrate
group iii
nitride material
Prior art date
Application number
TW103143329A
Other languages
English (en)
Other versions
TWI539521B (zh
Inventor
Sansaptak Dasgupta
Han Wui Then
Sanaz K Gardner
Seung-Hoon Sung
Marko Radosavljevic
Benjamin Chu-Kung
Sherry R Taft
Ravi Pillarisetty
Robert S Chau
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201535516A publication Critical patent/TW201535516A/zh
Application granted granted Critical
Publication of TWI539521B publication Critical patent/TWI539521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種包含一部份基板的溝槽被形成。一成核層係沈積於該溝槽內之該基板的該部份上。一三族氮化物材料層係沈積於該成核層上。該三族氮化物材料層係側向地生長超過該溝槽。一裝置層係沈積於該側向生長的三族氮化物材料層上。一低缺陷密度區域係在該側向生長材料上得到，其係並且使用於矽基板上之三族氮化物材料的電子裝置製造。

Description

在矽溝槽中的三族氮化物裝置
本文中所說明的實施例係關於電子系統製造的領域，而且特別地，係關於製造以三族氮化物材料為主的裝置。
基本上，以三族氮化物材料為主的電晶體係使用於高電壓與高頻率應用。以三族氮化物材料為主的裝置係為用於系統單晶片(〝SoCs〞)應用的候選者，例如用於功率管理積體電路(〝ICs〞)以及射頻(〝RF〞)功率放大器。然而一般而言，由於三族氮化物材料與矽的不相似特性，以三族氮化物材料為主的裝置與矽(〝Si〞)基板的共整合是很大的挑戰。例如，沿著〈100〉晶體定向之在氮化鎵(GaN)材料與Si晶圓之間的晶格不匹配大約41%。在三族氮化物材料與矽之間的大晶格不匹配基本上會導致生長在Si上之三族氮化物材料的高缺陷密度。例如，在GaN與Si之間之熱擴散係數的不匹配大約為116%。在三族氮化物材料與Si之間之熱擴散係數的大不匹配，基本上導致生長在Si上之三族氮化物材料的表面龜裂。這些缺陷明顯 地減少在三族氮化物材料中之載子(例如，電子、電洞或兩者)的遷移率，其係並且亦可導致不良產率與可靠度問題。
目前，在Si(100)晶圓上之三族氮化物材料的生長需要厚且複雜的緩衝層。基本上，三族氮化物材料係藉由在整個Si晶圓上方的毯式磊晶生長製程而形成在厚且複雜的緩衝層上。該毯式磊晶生長製程並非選擇性區域或具有特定圖案。該毯式方法不允許Si互補金屬氧化物半導體(〝CMOS〞)電路與以三族氮化物為主裝置兩者並排地共整合在晶粒上。此外，厚與複雜緩衝層的生長需要很多時間，其係不適合大量的生產。
就其本身而言，現存的技術無法提供使三族氮化物電晶體以及Si互補金屬氧化物半導體(〝CMOS〞)電路兩者共整合的途徑。
100‧‧‧電子裝置結構
101‧‧‧基板
102‧‧‧矽互補金屬氧化物半導體電路部份
103‧‧‧以三族氮化物材料為主的裝置部份
104‧‧‧三族氮化物材料島
105‧‧‧溝槽層
106‧‧‧寬度
108‧‧‧溝槽
109‧‧‧溝槽
201‧‧‧基板
202‧‧‧絕緣層
203‧‧‧遮罩層
204‧‧‧距離
205‧‧‧塊
206‧‧‧塊
207‧‧‧溝槽層
208‧‧‧塊
209‧‧‧溝槽側牆塊
211‧‧‧特徵
212‧‧‧特徵
213‧‧‧溝槽側牆塊
214‧‧‧溝槽側牆塊
215‧‧‧溝槽側牆塊
216‧‧‧溝槽
217‧‧‧溝槽
218‧‧‧溝槽
219‧‧‧寬度
221‧‧‧高度
231‧‧‧部份
232‧‧‧高度
251‧‧‧三族氮化物材料層
261‧‧‧基板
262‧‧‧基板
263‧‧‧基板
265‧‧‧側牆
266‧‧‧側牆
267‧‧‧寬度
268‧‧‧深度
271‧‧‧成核層
272‧‧‧垂直方向
281‧‧‧部份
282‧‧‧部份
283‧‧‧部份
284‧‧‧側向磊晶過度生長島
285‧‧‧側向磊晶過度生長島
286‧‧‧部份
287‧‧‧部份
288‧‧‧側向磊晶過度生長島
289‧‧‧側向磊晶過度生長島
292‧‧‧二維電子氣體部份
293‧‧‧覆蓋層
294‧‧‧裝置層
295‧‧‧裝置接點
296‧‧‧裝置接點
297‧‧‧裝置接點
298‧‧‧裝置接點
2510‧‧‧三族氮化物材料層
2710‧‧‧成核層
2810‧‧‧部份
2820‧‧‧部份
2830‧‧‧部份
2840‧‧‧側向磊晶過度生長島
2850‧‧‧側向磊晶過度生長島
2880‧‧‧側向磊晶過度生長島
2890‧‧‧側向磊晶過度生長島
2860‧‧‧部份
2870‧‧‧部份
2901‧‧‧移位缺陷
2920‧‧‧二維電子氣體部份
2930‧‧‧覆蓋層
2940‧‧‧裝置層
301‧‧‧基板
302‧‧‧溝槽層
303‧‧‧溝槽
304‧‧‧V形溝槽
305‧‧‧臂
306‧‧‧臂
308‧‧‧V槽
309‧‧‧距離
311‧‧‧深度
322‧‧‧三族氮化物材料層
323‧‧‧側向磊晶過度生長部份
324‧‧‧側向磊晶過度生長部份
326‧‧‧側向磊晶過度生長島
3220‧‧‧部份
3221‧‧‧部份
3222‧‧‧移位缺陷
327‧‧‧覆蓋層
328‧‧‧覆蓋層
328‧‧‧二維電子氣體部份
329‧‧‧裝置層
331‧‧‧成核層
332‧‧‧三族氮化物材料層
335‧‧‧裝置層
336‧‧‧生長峰
337‧‧‧生長峰
339‧‧‧成核層
342‧‧‧部份
343‧‧‧部份
345‧‧‧側向磊晶過度生長島
346‧‧‧側向磊晶過度生長島
347‧‧‧側向磊晶過度生長島
348‧‧‧部份
349‧‧‧部份
361‧‧‧三族氮化物材料層
362‧‧‧部份
363‧‧‧部份
364‧‧‧方向
365‧‧‧方向
3610‧‧‧合併邊界區域
401‧‧‧基板
402‧‧‧溝槽層
403‧‧‧溝槽
404‧‧‧溝槽
405‧‧‧臂
406‧‧‧臂
407‧‧‧底部
408‧‧‧梯形溝槽
409‧‧‧深度
411‧‧‧成核層
421‧‧‧部份
422‧‧‧部份
425‧‧‧覆蓋層
427‧‧‧三族氮化物材料層
428‧‧‧裝置層
431‧‧‧成核層
432‧‧‧二維電子氣體部份
433‧‧‧覆蓋層
434‧‧‧部份
435‧‧‧部份
436‧‧‧部份
437‧‧‧部份
438‧‧‧三族氮化物材料層
439‧‧‧側向磊晶過度生長島
440‧‧‧裝置層
501‧‧‧基板
502‧‧‧溝槽層
503‧‧‧溝槽
504‧‧‧溝槽
505‧‧‧表面
508‧‧‧圓形溝槽
511‧‧‧成核層
521‧‧‧部份
522‧‧‧部份
523‧‧‧部份
524‧‧‧部份
525‧‧‧覆蓋層
527‧‧‧三族氮化物材料層
528‧‧‧側向磊晶過度生長島
529‧‧‧裝置層
532‧‧‧三族氮化物材料層
537‧‧‧覆蓋層
538‧‧‧二維電子氣體部份
593‧‧‧裝置層
601‧‧‧矽基板
602‧‧‧淺溝槽隔離層
603‧‧‧A型溝槽
610‧‧‧掃瞄電子顯微鏡影像
611‧‧‧矽基板
612‧‧‧淺溝槽隔離層
613‧‧‧B型溝槽
614‧‧‧部份
615‧‧‧部份
620‧‧‧掃瞄電子顯微鏡影像
621‧‧‧矽基板
622‧‧‧淺溝槽隔離層
623‧‧‧C型溝槽
624‧‧‧部份
625‧‧‧部份
626‧‧‧部份
630‧‧‧掃瞄電子顯微鏡影像
631‧‧‧矽基板
632‧‧‧淺溝槽隔離層
633‧‧‧D型溝槽
634‧‧‧圓形形狀的表面
700‧‧‧截面穿透式電子顯微鏡影像
701‧‧‧矽基板
702‧‧‧淺溝槽隔離層
703‧‧‧A型溝槽
704‧‧‧氮化鎵層
705‧‧‧側向磊晶過度生長部份
707‧‧‧部份
708‧‧‧側方向
709‧‧‧成核層
711‧‧‧側方向
800‧‧‧計算裝置
801‧‧‧處理器
802‧‧‧板
803‧‧‧照相機
804‧‧‧通訊晶片
806‧‧‧晶片組
808‧‧‧揮發性記憶體
809‧‧‧功率放大器
810‧‧‧非揮發性記憶體
811‧‧‧觸控螢幕控制器
812‧‧‧圖形處理器
813‧‧‧全球定位系統裝置
814‧‧‧羅盤
815‧‧‧揚聲器
816‧‧‧天線
817‧‧‧觸控式螢幕顯示器
818‧‧‧電池
836‧‧‧通訊晶片
本發明的實施例最佳可藉由參考被使用來例示本發明實施例的以下說明與附圖來理解。在該圖式中：圖1顯示根據一項實施例之電子裝置結構100的三維(〝3D〞)圖。
圖2A顯示根據一項實施例之電子裝置結構的側視圖。
圖2B係為與圖2A類似的圖，其係為在根據一項實施例之絕緣層沈積在基板上之後。
圖2C係為與圖2B類似的圖，其係為在根據一項實施例之絕緣層被圖案化之後。
圖2D係為與圖2C類似的圖，其係為在根據一項實施例之蝕刻該圖案化絕緣層以及移除該遮罩層之後。
圖2E係為與圖2D類似的圖，其係為在根據一項實施例之溝槽層沈積在該基板的該暴露部份上之後。
圖2F係為與圖2E類似的圖，其係為在根據一項實施例之該溝槽層的一頂部部份被移除以暴露該絕緣層塊之後。
圖2G係為與圖2F類似的圖，其係為在根據一項實施例之該絕緣層塊被移除以形成溝槽之後。
圖2H係為與圖2G類似的圖，其係為在根據一項實施例之一成核層被選擇性地沈積在該等溝渠內之該基板的該暴露部份上之後。
圖2I係為與圖2H類似的圖，其係為在根據一項實施例之三族氮化物材料層沈積在該成核層上之後。
圖2J係為與圖2I類似的圖，其係為在根據一項實施例之該三族氮化物材料層側向地生長超過該等溝槽之後。
圖2K係為一圖，其係為在根據一項實施例之一裝置層沈積在該側向生長的三族氮化物材料層上方之後。
圖2L係為與圖2G類似的圖，其係為根據另一項實施例之在一成核層沈積在該等溝渠內之該基板的該暴露部份上之後。
圖2M係為與圖2L類似的圖，其係為在根據一項實 施例之三族氮化物材料層沈積在該成核層上之後。
圖2N係為與圖2M類似的圖2900，其係為在根據一項實施例之一裝置層被沈積在側向生長超過該等溝槽的三族氮化物材料層上方之後。
圖3A係為根據一項實施例之電子裝置結構的側視圖。
圖3B係為與圖3A類似的圖，其係為在根據一項實施例之該等溝渠內之該基板的部份被蝕刻之後。
圖3C係為與圖3B類似的圖，其係為在根據一項實施例之一成核層沈積在該等V形溝槽內之該基板的部份上之後。
圖3D係為與圖3C類似的圖，其係為在根據一項實施例之三族氮化物材料層沈積在成核層上之後。
圖3E係為與圖3D類似的圖，其係為在根據一項實施例之一裝置層沈積在該側向生長三族氮化物材料層上方之後。
圖3F係為與圖3B類似的一部份圖，其係為根據另一項實施例之在一成核層沈積在該V形溝槽內之該基板部份上之後。
圖3G係為與圖3B類似的圖，其係為在根據另一項實施例之一裝置層沈積在基板之V槽上之成核層上的側向生長三族氮化物材料層上方之覆蓋層上之後。
圖4A係為根據一項實施例之電子裝置結構的側視圖。
圖4B係為與圖4A類似的圖，其係為在根據一項實施例之該等溝渠內的該基板的部份被蝕刻之後。
圖4C係為與圖4B類似的圖，其係為在根據另一項實施例之一裝置層沈積在該基板之梯形溝槽上的成核層上之側向生長三族氮化物材料層上方的覆蓋層上之後。
圖4D係為與圖4B類似的圖，其係為在根據另一項實施例之一裝置層沈積在該基板之梯形溝槽上的成核層上方之三族氮化物材料層上方的覆蓋層上之後。
圖5A係為根據一項實施例之電子裝置結構的側視圖。
圖5B係為與圖5A類似的圖，其係為在根據一項實施例之該溝渠內的該等部份之基板被蝕刻之後。
圖5C係為與圖5B類似的圖，其係為根據另一項實施例之在一裝置層沈積在該基板之圓形溝槽上的成核層上之三族氮化物材料層上方的覆蓋層上之後。
圖5D係為與圖5B類似的圖，其係為根據另一項實施例之在一裝置層沈積在該基板之圓形溝槽上的成核層上方之三族氮化物材料層上方的覆蓋層上之後。
圖6A顯示根據一項實施例之A型溝槽的掃瞄電子顯微鏡(〝SEM〞)影像。
圖6B顯示根據一項實施例之B型溝槽的SEM影像。
圖6C顯示根據一項實施例之C型溝槽的SEM影像。
圖6D顯示根據一項實施例之D型溝槽的SEM影像。
圖7顯示根據一項實施例之從A型溝槽生長之GaN層的截面穿透式電子顯微鏡(〝XTEM〞)影像。
圖8顯示根據一項實施例的計算裝置。
【發明內容暨實施方式】
在以下的說明中，許多具體細節，譬如具體材料、元件尺寸等等會被陳述，以便能夠提供對本文中所說明之該等實施例的其中一項或多項實施例的完整理解。不過，所屬技術領域中具有通常知識者將明瞭，在本文中所說明的一項或多項實施例可在沒有這些具體細節下被實行。在其他情形中，半導體製造製程、技術、材料、設備等等，其係不會被非常詳細地說明，以避免不必要地混淆本說明。
雖然特定例示性實施例被說明與顯示於附圖中，但是要理解的是，此些實施例僅僅為例示性而不是限制性，而且所屬技術領域中具有通常知識的那些人可能會想到修改，所以該些實施例不限於被顯示與說明的具體結構與排列。
在整個說明書中，提及〝一項實施例〞、〝另一項實施例〞、或〝一實施例〞時，意味著結合該實施例來說明的特定特徵、結構或特色被包括在至少一項實施例中。因此，譬如在整個說明書之各個地方中出現的〝一項實施例〞與〝一實施例〞等詞語，不一定全部意指同一實施例。更者，在一項或多項實施例中，特定特徵、結構或特色可呈任何適合的方式來組合。
更者，發明態樣在於少於單一揭露實施例的全部特徵。因此，接在[發明內容暨實施方式]之後的申請專利範圍因此明白地結合到本[發明內容暨實施方式]，而具有獨立性的各項申請專利範圍則當作一分開的實施例。雖然該等例示性實施例已經在本文中被說明，但是所屬技術領域中具有通常知識者將認同這些例示性實施例可以在本文中所說明的修改與變更來實施。該說明因此被視為例示性而非限制性。
製造一種電子裝置的方法與設備係在本文中被說明。包含一部份基板的一溝槽被形成。一成核層被沈積在該溝槽內之該部份基板上。三族氮化物材料層被沈積在成核層上。該三族氮化物材料層側向地生長超過該溝槽。裝置層被沈積在該側向生長的三族氮化物材料層上。在本文中所說明的方法提供用於功率管理積體電路(〝PMIC〞)及射頻功率放大器(〝PA〞)應用之三族氮化物裝置(例如，電晶體與其他以三族氮化物為主的裝置)與Si互補金屬氧化物半導體(〝CMOS〞)電路之近距離的共整合，以用於系統單晶片(〝SoCs〞)產品。
一般而言，三族氮化物材料意指一化合物半導體材料，其包含週期表三族元素的至少一個，例如鋁(〝Al〞)、鎵(〝Ga〞)、銦(〝In〞)、與氮(〝N〞)。在至少一些實施例中，該基板包括矽，而且三族氮化物層包括GaN。
在至少一些實施例中，一電子裝置，例如電晶體，或 者包含磊晶生長三族氮化物(〝N〞)材料的任何其他電子裝置，其係使用在實質沿著(100)晶體面(〝Si(100)〞)而對準之Si晶圓上所產生的奈米規格的溝槽來生長。
在本文中所說明之至少一些實施例呈現三族氮化物裝置與Si CMOS之異質整合相對於在Si晶圓上的緩衝層上之毯式三族氮化物層之生長的選項。
在至少一些實施例中，溝槽被形成在Si(100)基板上。三族氮化物被垂直生長在該等溝槽內之該基板的部份上。三族氮化物材料隨後自該等溝槽側向地生長出。部份的側向生長三族氮化物材料會被合併到在Si基板上方之三族氮化物材料的大(例如，至少大約50微米(〝μm〞))島。在至少一些實施例中，一個或多個裝置層係生長在三族氮化物材料島上，以製造以三族氮化物材料為主的裝置。罩住複數個以三族氮化物材料為主之裝置的三族氮化物材料島會被產生。
在本文中所說明的實施例有利地提供以三族氮化物材料為主之裝置與Si CMOS的異質整合，同時減輕缺陷密度與表面龜裂。在至少一些實施例中，用於形成三族氮化物材料島的溝槽是窄的，其係並且具有有利地減少三族氮化物材料生長時間以造成製程成本減少的淺深度。
圖1顯示根據一項實施例之電子裝置結構100的三維(〝3D〞)圖。如圖1所示，電子裝置結構100包含一矽互補金屬氧化物半導體(〝CMOS〞)電路部份102以及以三族氮化物材料為主的裝置部份103於基板101上。在一實 施例中，基板101係為進一步在下文詳細說明之該等基板的其中一個。
以三族氮化物材料為主的裝置被形成在三族氮化物材料島上，譬如三族氮化物材料島104。三族氮化物材料島被形成在溝槽層上，譬如取決於電路布局而被沈積在基板101上預定位置的溝槽層105。在至少一些實施例中，在Si CMOS加工處理之前，三族氮化物島的位置被決定在Si CMOS晶圓內。在一實施例中，電子裝置結構100係為SoC的一部份。
如圖1所示，複數個溝槽，譬如溝槽108與109被形成在基板101上的溝槽層105中。三族氮化物材料層被形成在溝槽中。三族氮化物材料層側向延伸超過該等溝槽，以形成平面的三族氮化物材料島104。在一實施例中，三族氮化物材料層被形成在沈積於溝槽中的成核層(沒顯示)上。如圖1所示，三族氮化物島104具有長度105與寬度106。在一實施例中，三族氮化物島的長度至少50微米(〝μm〞)，而且三族氮化物島的寬度至少50微米。在更具體的實施例中，三族氮化物島的長度與寬度各係從大約50μm至大約500μm。三族氮化物材料島104具有方形、矩形、橢圓形、圓形、多邊形、或任何其他形狀。
取決於電路布局，三族氮化物材料島被嵌入於Si基板內。這些三族氮化物島蓋住一個或多個三族氮化物電子裝置。在一實施例中，三族氮化物材料島係由形成具有淺溝槽隔離(〝STI〞)(例如，氧化物)層側牆的溝槽所產生。 一層或多層三族氮化物材料層自這些溝槽磊晶生長出。這些三族氮化物材料層隨後被側向地合併到三族氮化物材料島，在其上，一個或多個以三族氮化物材料為主的裝置層會生長，而且以三族氮化物材料為主的電子裝置(例如，電晶體、電容器、功率管理積體電路、射頻功率放大器、或者任何其他以三族氮化物材料為主的裝置)會被製造，如在下文所進一步詳細說明地。
圖2A顯示根據一項實施例之電子裝置結構的側視圖200。該電子裝置結構包含基板201。在一實施例中，基板201係為沿著預定晶向而實質對準的基板。一般而言，晶體定向(例如，(100)、(111)、(110)與其他晶體定向)係為在電子裝置製造之所屬技術領域中具有通常知識者所已知。在一實施例中，基板201包括半導體材料，例如單晶矽(〝Si〞)、鍺(〝Ge〞)、矽鍺(〝SiGe〞)、以三族-五族材料為主的材料，例如砷化鎵(〝GaAs〞)或其任何組合。在一項實施例中，基板201包括用於積體電路的金屬化互連層。在至少一些實施例中，基板201包括電子裝置，例如電晶體、記憶體、電容器、電阻器、光電子裝置、開關、以及任何其他主動與被動電子裝置，其係由電性絕緣層所分開，例如層間介電質、溝槽絕緣層、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的任何其他絕緣層。在至少一些實施例中，基板201包括被組態以連接該等金屬化層的互連件，例如通道。
在一實施例中，基板201係為絕緣底半導體(SOI)基 板，其包括下基板塊、中間絕緣層、以及沿著預定晶向(例如，(100)晶面)實質對準的頂部單晶層。頂部單晶層包含以上所列的任何材料，例如矽。在一實施例中，基板201係為沿著(100)晶面(〝Si(100)〞)實質對準、零度偏切的矽基板。在一實施例中，基板201係為朝該【110】晶體方向、具有預定角度(例如，2-10°)偏切以促進三族氮化物材料之成核的Si(100)基板。
圖2B係為與圖2A類似的圖210，其係為在根據一項實施例之絕緣層202沈積在基板201上之後。在一實施例中，絕緣層202係為氮化物層，例如氮化矽(〝SiN〞)層。在一實施例中，絕緣層202係為矽氧化物(例如，SiO2)層、鋁氧化物(〝Al2O3〞)、矽氧氮化物(〝SiON〞)、其他氧化物/氮化物層、其任何組合、或藉由電子裝置設計所決定的其他電性絕緣層。在一實施例中，絕緣層202係使用其中一個毯式沈積技術來沈積，譬如但不限於化學氣相沈積(〝CVD〞)，例如電漿促進化學氣相沈積(〝PECVD〞)、物理氣相沈積(〝PVD〞)、分子束磊晶(〝MBE〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其他毯式沈積技術。在一實施例中，絕緣層202的厚度從大約50奈米(〝nm〞)至大約250nm。
圖2C係為與圖2B類似的圖220，其係為在根據一項實施例之絕緣層202被圖案化之後。如圖2C所示，遮罩 層203被沈積在絕緣層202上。遮罩層203包含特徵，譬如由距離204所分開的特徵211與特徵212。在至少一些實施例中，在遮罩層203的該等特徵之間的距離設定稍後於一製程中所形成之溝槽的寬度。
在一實施例中，遮罩層203包含一光阻、一硬遮罩、或一其組合。在至少一些實施例中，沈積在絕緣層202上的硬遮罩包含鋁氧化物(例如，Al2O3)；多晶矽、非晶矽、多晶鍺(〝Ge〞)、耐火金屬(例如，鎢(〝W〞)、鉬(〝Mo〞)、其他耐火金屬、或其任何組合)。遮罩層203可使用在電子裝置製造之所屬技術領域中具有通常知識者所已知的圖案化與蝕刻技術的其中一種被圖案化。
圖2D係為與圖2C類似的圖230，其係為在根據一項實施例之蝕刻該圖案化絕緣層202與移除該遮罩層之後。如圖2D所示，絕緣層202係經由該圖案化遮罩層203被蝕刻，以暴露部份，譬如該基板201的一部份231，並且產生塊，譬如塊205與塊206。在一實施例中，絕緣層202係使用在電子裝置製造之所屬技術領域中具有通常知識者所已知的濕式蝕刻、乾式蝕刻或者乾式與濕式蝕刻技術兩種等的其中一種被蝕刻。在一實施例中，氮化矽的絕緣層202係使用例如氫氟酸(HF)溶液、緩衝HF溶液、或其它濕式蝕刻化學被濕式蝕刻。例如使用研磨製程，譬如在電子裝置製造之所屬技術領域中具有通常知識者所已知的化學機械研磨(〝CMP〞)製程，遮罩層203可從絕緣層202被移除。假如遮罩層203係為一光阻，那麼它可以有 機溶劑(例如，丙酮)柱205與206塊形成來移除。
在一實施例中，塊的高度，譬如高度232，設定稍後在製程中所形成之溝槽層的厚度。在一實施例中，塊的高度，譬如高度232，係從大約50nm至大約250nm。
圖2E係為與圖2D類似的圖240，其係為根據一項實施例之溝槽層207被沈積在該基板的該暴露部份上之後。如圖2E所示，溝槽層207被沈積在塊205與206上方。在一實施例中，溝槽層207係為適合與鄰近裝置絕緣並避免洩漏的絕緣層。在一項實施例中，溝槽層207係為一氧化物層，例如矽氧化物，或藉由一電子裝置設計而決定的任何其他電性絕緣層。在一實施例中，溝槽層207係為矽氧化物(例如，SiO2)層、矽氮化物層、鋁氧化物(〝Al2O3〞)、矽氧氮化物(〝SiON〞)、其他氧化物/氮化物層、其任何組合、或由電子裝置設計所決定的其他電性絕緣層。在一項實施例中，溝槽層207包含一層間介電質(ILD)，例如二氧化矽。在一項實施例中，溝槽層207包括聚醯亞胺、環氧樹脂、光可界定材料(譬如苯並環丁烯(BCB)與廢棄物減量及再利用(WPR)系列材料)、或旋塗式玻璃。在一項實施例中，溝槽層207係為低電容率(低介電常數)ILD層。基本上，低介電常數意指該介電質所具有的介電常數(電容率k)低於二氧化矽的電容率。
在一項實施例中，溝槽層207係為提供場隔離區域的淺溝槽隔離(STI)層。在另一項實施例中，溝槽層207係為一金屬層，例如鎢(〝W〞)、鉬(〝Mo〞)、或任何其他 金屬層。
在一項實施例中，溝槽層207被沈積到至少與塊205及206之厚度相同的厚度。在一項實施例中，溝槽層207被沈積到從大約50nm至大約500nm的厚度。溝槽層207係使用在電子裝置製造之所屬技術領域中具有通常知識者所已知之任一技術而被毯式沈積，譬如但不限於化學氣相沈積(CVD)以及物理氣相沈積(PVD)。
圖2F係為與圖2E類似的圖250，其係為在根據一項實施例之該溝槽層的一頂部部份被移除以暴露該絕緣層塊之後。如圖2F所示，溝槽層207被移除，以使得絕緣層塊的頂部表面能夠被暴露，譬如塊205、206、與208。溝槽層207的塊被沈積於絕緣層塊之間的基板201上，以形成溝槽側牆塊209、213、214、與215。側牆塊209、213、214、與215的高度實質相同於塊205、206、與208的高度，如圖2F所示。溝槽側牆塊209具有寬度219與高度221，如圖2F所示。在一實施例中，溝槽側牆塊的寬度係由稍後在製程中所形成之三族氮化物島的維度所決定。在一實施例中，溝槽側牆塊寬度係從大約50nm至大約1μm。在一實施例中，溝槽側牆塊的高度決定稍後在一製程中所形成之溝槽的深度。在一實施例中，溝槽側牆塊的高度係從大約50nm至大約250nm。
溝槽層207的頂部部份例如可使用研磨製程來移除，譬如在電子裝置製造之所屬技術領域中具有通常知識者所已知的化學機械研磨(〝CMP〞)製程。
圖2G係為與圖2F類似的圖260，其係為在根據一項實施例之該絕緣層塊被移除以形成溝槽之後。如圖2G所示，譬如溝槽216、217與218的溝槽被形成在溝槽層207中。該絕緣層被移除以暴露基板261、262、與263的部份。如圖2G所示，溝槽217具有底部部份與相對側牆265與266。溝槽217的底部部份係為基板201的部份261。溝槽具有相對側牆265與266。溝槽217的側牆265與266係各別為塊213與209的一部份。
如圖2G所示，溝槽217具有矩形形狀(〝A型溝槽〞)。在一實施例中，A型溝槽的底部部份實質垂直於側牆。如圖2G所示，溝槽217具有寬度267與深度268。在一實施例中，溝槽的寬度從大約20nm至大約1μm。在一實施例中，溝槽的深度從大約50nm至大約250nm。在一實施例中，該溝槽之高度對寬度的比率(〝縱橫比〞)係小於2。
絕緣層塊可使用在電子裝置製造之所屬技術領域中具有通常知識者所已知之蝕刻技術而從基板201被移除，譬如但不限於濕式蝕刻與乾式蝕刻。在一實施例中，氮化矽的絕緣層塊會被選擇性移除，藉由使用在從溫度大約50℃至大約200℃之熱磷酸的濕式蝕刻技術以將在氧化矽之溝槽側牆塊之間的矽基板部份暴露。
圖2H係為與圖2G類似的圖270，其係為在根據一項實施例之該成核層被選擇性地沈積在該等溝渠內之該基板的該暴露部份上之後。如圖2H所示，成核層271係選擇 性地沈積在該等溝槽的底部部份上，其係為基板201的暴露部份。在一實施例中，成核層271包含氮化鋁、多晶三族氮化物材料、非晶三族氮化物材料、或其任何組合。如圖2H所示，成核層沒有沈積在溝槽的側牆上。在一實施例中，成核層271係使用金屬有機化學氣相沈積(〝MOCVD〞)技術被選擇性地沈積在溝槽217內之矽基板的暴露部份上。在一實施例中，成核層271係使用在從溫度大約550℃至大約800℃的MOCVD技術被沈積。在一實施例中，成核層271係為在溫度小於600℃被沈積的多晶GaN。沈積在溫度小於600℃的成核層271，其提供避免GaSi錯合物形成的優點。
在一實施例中，該等溝槽側牆係為金屬塊的部份，而且該成核層被選擇性地僅僅沈積在該溝槽之底部上之矽基板的暴露部份上，而沒有覆蓋該溝槽的金屬側牆。在一實施例中，該溝槽側牆塊係為絕緣塊(例如，矽氧化物)，而且該成核層被選擇性地僅僅沈積在該溝槽之底部上的該矽基板的暴露部份上，而沒有覆蓋該溝槽的絕緣側牆。
在至少一些實施例中，成核層271係使用其中一種磊晶技術而被選擇性地沈積在該等溝槽中，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、MBE、濺射、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其它選擇性沈積技術。
在一實施例中，該成核層係在溫度900℃以上使用 MOCVD技術而被沈積在溝槽內。在一實施例中，AlN的成核層被沈積到在該等溝槽內之該基板的暴露部份上，厚度從大約10nm至大約100nm。
在一實施例中，成核層被沈積在該等溝槽內之該矽基板的該等部份上，以避免三族元素與矽(例如，GaSi或其它三族元件與Si)錯合物的形成。在一實施例中，成核層被沈積在該等溝槽內之矽基板的部份上，以提供六方晶種結構給稍後在一製程中被形成在成核層上的三族氮化物材料層。在一實施例中，成核層被沈積在該等溝槽內之該矽基板的該等部份上，以捕捉由於三族氮化物材料與矽之間之晶格不匹配而形成的介面缺陷。
在一實施例中，A型溝槽係藉由將在Si基板上的氧化物溝槽側牆塊圖案化所產生。在一實施例中，溝槽A型的Si基板具有朝【110】方向、從大約2度至大約10度的偏切，以促進三族氮化物的成核。在一實施例中，薄成核層藉由使用CVD、濺射、MBE技術、或在電子裝置製造之所屬技術領域中具有通常知識者所已知之其它沈積技術的其中一種而被選擇性地磊晶沈積在該基板的該等部份上，其具有朝【110】方向、從大約2度至大約10度的偏切。在一實施例中，該薄成核層被選擇性地沈積並且因此僅僅生長在暴露的Si表面上而未在溝槽的氧化物側牆上。
圖2I係為與圖2H類似的圖280，其係為在根據一項實施例之三族氮化物材料層251沈積在該成核層上之後。 如圖2I所示，三族氮化物材料層251包含沈積在該等溝槽內之成核層271上的部份281、282、與283。如圖2I所示，在垂直方向272中，部份281、282、與283係自溝槽生長出。在一實施例中，部份281、282、與283的高度大於溝槽的深度。在一實施例中，三族氮化物材料層251的該等部份係使用選擇性區域磊晶術而被生長在成核層上。
在一實施例中，三族氮化物材料層係使用在電子裝置製造之所屬技術領域中具有通常知識者所已知的其中一種磊晶技術而選擇性地生長在成核層上，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其它磊晶生長技術。在一實施例中，三族氮化物材料層係在900℃-1100℃之大概範圍中的溫度上使用MOCVD技術被垂直地生長在成核層上。在一實施例中，三族氮化物材料層係為GaN層，而且該成核層係為沈積在Si基板上的AlN層。
圖2J係為與圖2I類似的圖290，其係為在根據一項實施例之該三族氮化物材料層側向地生長超過該等溝槽之後。如圖2J所示，三族氮化物材料層251係側向地生長在溝槽側牆塊209、213、214、與215上方，以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島284、285、288、與289。如圖2J所示，聚合的LEO島284包含部份286與部份287。部份286與部份287相 鄰。部份286從自溝槽218生長出的垂直部份281而在側牆塊209上側向地延伸，以與從自溝槽217生長出的垂直部份282而在側牆塊209上側向地延伸的部份287合併。
在一實施例中，三族氮化物材料層係自該等溝槽垂直地以及側向地生長出，以形成一聚合島。在一實施例中，三族氮化物材料層係為GaN層。由於GaN之纖鋅礦(Wurtzite)晶體系統的材料特性，移位缺陷通常平行該垂直生長方向來延伸(例如，沿著(0001)晶軸方向)，而因此超過氧化物側牆之GaN的側向合併部份相較於GaN的垂直生長區域具有相當減少的缺陷密度。因為GaN島係在一氧化物層的頂部上以及僅僅在整個Si晶圓的特定小區域中，所以由於熱擴散不匹配而在GaN中所發展的總熱應力並不明顯，其導致GaN上之表面龜裂的減少，相較於生長在毯式Si晶圓上的GaN層。
在一實施例中，藉由修改該等磊晶生長參數，例如溫度、壓力、或兩者，生長超過該等溝槽的三族氮化物材料層在該側方向中延伸超過該等溝槽側牆塊。在一實施例中，三族氮化物材料層的LEO率對垂直生長率的比率至少為5。在一實施例中，於側方向中延伸三族氮化物材料層在溝槽側牆塊上包含增加該溫度到1100℃以上。在一實施例中，於側方向中延伸三族氮化物材料層在溝槽側牆塊上包含將在生長腔室中的壓力向下減少到200Torr之下，且更具體地，向下到大約50Torr。在一實施例中，於側方向中延伸三族氮化物材料層在溝槽側牆塊上包含添加 化學元素(例如，鎂(〝Mg〞)、銻(〝Sb〞)、銦(〝In〞)、或其它化學元素)到該生長腔室內，以減少相關於側生長率的垂直生長率。這些化學元素行為像界面活性劑，其附著到在該等溝槽內之三族氮化物材料層生長的該等部份並且最終會減少三族氮化物材料層的垂直生長率。在一實施例中，在GaN生長期間內之在生長腔室中Mg的氣相濃度，其係為全部Ga氣相濃度的從大約1%至大約5%。在一實施例中，在GaN生長期間內之在生長腔室中之Sb的氣相濃度，其係為全部Ga氣相濃度的從大約0.5%至大約5%。在一實施例中，在GaN生長期間內之在生長腔室中In的氣相濃度，其係為全部Ga氣相濃度之從大約0.1%至大約5%。在一實施例中，三族氮化物材料層係為GaN、InGaN、任何其他三族氮化物材料、任何其他三族氮化物材料、或其任何組合。在一實施例中，從溝槽底部至該合併島頂部之三族氮化物材料層的厚度係大約50nm至大約2μm。
在該氮化物材料系統中，貫穿式差排基本上沿著一垂直方向延伸，並且因此藉由使用側向生長而產生實質沒有缺陷或低缺陷密度的GaN薄膜。在一實施例中，實質無缺陷的LEO GaN(或其它三族氮化物材料)層係沈積在氧化物溝槽側牆塊的頂部上，以提供絕緣底GaN(或其它三族氮化物材料)結構給GaN電晶體。例如，GaN係為寬能帶間隙材料(3.4eV)而且結合下層絕緣體可導致相當低的體部漏電流(毫微微至微微安培/毫米級)給電晶體，其係使它適 合RF應用以及在功率管理IC中所使用的功率電晶體。在一實施例中，實質無缺陷的LEO GaN(或者其他三族氮化物材料)係沈積在金屬溝槽側牆塊的頂部上，以提供GaN(或其它三族氮化物材料)於金屬結構上，以用於以GaN(或其它三族氮化物材料)為主的電容器，例如，金屬絕緣體金屬(〝MIM〞)結構。形成LEO三族氮化物材料層於溝槽側牆塊的頂部上有利地減輕表面龜裂與缺陷密度，同時消除非常複雜與厚緩衝層的需要。取決於溝槽寬度，三族氮化物層的生長時間亦可減少至少10倍，以造成高大量生產的明顯改善。
圖2K係為一圖291，其係為在根據一項實施例之一裝置層沈積在側向生長三族氮化物材料層上方之後。如圖2K所示，覆蓋層293被沈積在側向生長的三族氮化物材料層251上。在一實施例中，覆蓋層293被沈積，以促進三族氮化物材料層251之二維電子氣體(〝2DEG〞)部份292的遷移率。在一實施例中，覆蓋層293係為氮化鋁(AlN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、或其任何組合。在一實施例中，覆蓋層293的厚度係從大約1nm至大約2nm。在一實施例中，由於在三族氮化物材料層與其本身之間的極化差，覆蓋層導致在三族氮化物材料層中之高電荷密度與高遷移率2DEG(2維電子氣體)的形成。在一實施例中，覆蓋層使用其中一種磊晶生長技術而被沈積在側向生長的三族氮化物材料層上，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子 層沈積(〝ALD〞)、MBE、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的任何磊晶生長技術。
如圖2K所示，一裝置層294被沈積在覆蓋層293上。
在一實施例中，裝置層294包括三族氮化物材料，例如AlGaN、AlInN、AlN、任何其他三族氮化物材料、或其任何組合。在一實施例中，裝置層294係為AlxGa1-xN層，在此x係從大約15%至大約40%。在一實施例中，裝置層294係為AlxIn1-xN層，在此x大於大約80%。在一實施例中，裝置層294係為AlN層。裝置層294的厚度係由一裝置設計所決定。在一實施例中，裝置層294的厚度係從大約2nm至大約30nm。
在一實施例中，裝置層294使用其中一種磊晶生長技術而被沈積在覆蓋層上，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、MBE、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其他磊晶生長技術。如圖2K所示，裝置接點，譬如裝置接點295、296、297、與298係形成在三族氮化物材料層251之LEO部份上方之裝置層294部份的上方，以形成根據一項實施例的一個或多個以三族氮化物材料為主的裝置。以三族氮化物材料為主的裝置例如係為高電壓電晶體(例如，GaAs、GaN電晶體)、電容器、電壓調節器、RF功率放大器、功率管理積體電路、或其它以三族氮化物材料為主的電子裝置。
在一實施例中，溝槽側牆塊209、213、214、與215係為絕緣塊。在一實施例中，接點296係為一閘極電極，其配置在三族氮化物材料層251之LEO部份285上方之裝置層294上的閘極介電質(沒顯示)上方。接點295係為在源極區域(沒顯示)上的源極接點，且接點297係為在三族氮化物材料層251之LEO部份285上方之裝置層294的汲極區域(沒顯示)上的汲極接點。在一實施例中，溝槽側牆塊209、213、214、與215係為金屬塊。在一實施例中，接點295、296、297、與298的至少其中一個充當做在三族氮化物材料層251之LEO部份上方之裝置層294上的頂部電容接點，且溝槽側牆塊209、213、214、與215的至少其中一個充當做底部電容接點。
該等接點、閘極介電質、汲極與源極區域係使用在電子裝置製造之所屬技術領域中具有通常知識者所已知的技術而被形成在三族氮化物材料裝置層上。
圖2L係為與圖2G類似的圖2700，其係為根據另一項實施例之在一成核層2710沈積在該等溝渠內之該基板的該等暴露部份上之後。圖2L與圖2H不同的是，成核層2710的沈積沒有選擇性。如圖2L所示，成核層2710被沈積超過溝槽層207，覆蓋基板201的暴露部份261、262、與263以及溝槽側牆塊209、213、214、與215。在一實施例中，成核層2710包含氮化鋁、多晶三族氮化物材料、非晶三族氮化物材料、或其任何組合。在一實施例中，成核層2710係為被沈積在該溝槽之該等氧化物側牆 上的非晶成核層。在一實施例中，溝槽側牆塊係為絕緣塊(例如，矽氧化物)，以及該成核層被沈積在該溝槽底部之矽基板的暴露部份上以及該溝槽的絕緣側牆上。成核層2710使用其中一種磊晶技術被沈積在該等溝槽中，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、MBE、濺射、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其他沈積技術。
在一實施例中，成核層係在9000℃以上的溫度，使用MOCVD技術被沈積於溝槽內。在一實施例中，AlN的成核層被沈積到該基板的暴露部份與該等溝槽的側牆上，厚度從大約10nm至大約100nm。
圖2M係為與圖2L類似的圖2800，其係為在根據一項實施例之三族氮化物材料層2510沈積在該成核層上之後。如圖2M所示，三族氮化物材料層2510包含被沈積在該等溝槽內之成核層2710上的部份2810、2820、與2830。如圖2M所示，在垂直方向中，部份2810、2820、與2830係自該等溝槽生長出，如上文所說明。在一實施例中，部份2810、2820、與2830的高度大於溝槽的深度。在一實施例中，三族氮化物材料層2510的該等部份係使用選擇性區域磊晶術被生長在成核層上。三族氮化物材料層係使用在電子裝置製造之所屬技術領域中具有通常知識者所已知的其中一種磊晶技術而選擇性地生長在成核層上，例如化學氣相沈積(〝CVD〞)、金屬有機化學氣相 沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、或在電子裝置製造之所屬技術領域中具有通常知識者所已知之其它磊晶生長技術。在一實施例中，三族氮化物材料層係在900℃-1100℃之大概範圍中的溫度使用MOCVD技術而生長在成核層上。在一實施例中，三族氮化物材料層係為GaN層，而且該成核層係為被沈積在Si基板上以及在該溝槽之側牆上的AlN層。
圖2N係為與圖2M類似的圖2900，其係為在根據一項實施例之一裝置層被沈積在側向生長超過該等溝槽的三族氮化物材料層上方之後。如圖2N所示，三族氮化物材料層2510側向地生長在超過溝槽側牆塊的成核層2710上，以形成側向磊晶過度生長(〝LEO〞)的聚合島，譬如LEO島2840、2850、2880、與2890。如圖2J所示，LEO島2840包含與部份2870相鄰的部份2860。部份2860從自溝槽218生長出的垂直部份2810在側牆塊209上之成核層上側向地生長，以及部份2870從自溝槽217生長出的垂直部份2820在側牆塊209上之成核層上側向地生長。
在一實施例中，三族氮化物材料層係自溝槽垂直地以及隨後接著側向地在成核層上生長出以形成一聚合島。在一實施例中，三族氮化物材料層係為GaN層。如圖2N所示，移位缺陷，譬如移位缺陷2901實質平行一垂直生長方向來擴散(例如，沿著(0001)晶軸)。三族氮化物材料層的側向合併部份，其相較於三族氮化物材料的垂直生長區 域，具有實質減少的缺陷密度。因為三族氮化物材料島僅僅在整個Si晶圓的特定小區域中，所以由於熱擴散不匹配而在三族氮化物材料中發展的總熱應力實質會減少，而造成在三族氮化物材料上表面龜裂的減少。
在一實施例中，藉由修改磊晶生長參數，例如溫度、壓力、或兩者，生長超過該等溝槽的三族氮化物材料層於該側方向中生長在超過溝槽側牆塊的成核層上，如上文所說明。在一實施例中，三族氮化物材料層的厚度大約50nm至大約2μm。
如圖2N所示，覆蓋層2930被沈積在側向生長的三族氮化物材料層2510上。在一實施例中，覆蓋層2930被沈積，以促進三族氮化物材料層2510之二維電子氣體(〝2DEG〞)部份2920的遷移率，如上文所說明。在一實施例中，覆蓋層2930係為AlN、AlInN、AlGaN、或其任何組合。在一實施例中，覆蓋層2930代表上文所說明之其中一種覆蓋層。
如圖2N所示，裝置層2940被沈積在覆蓋層2930上。在一實施例中，裝置層2940包括三族氮化物材料，例如AlGaN、AlInN、AlN、任何其他三族氮化物材料、或其任何組合。在一實施例中，裝置層2940代表上文所說明之該等裝置層的其中一種。接點可被形成在三族氮化物材料層2510之LEO部份上方的裝置層2940之該等部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖3A係為根據一項實施例之電子裝置結構的側視圖300。如圖3A所示，譬如溝槽303與溝槽304的溝槽係形成在基板301上的溝槽層302中。如圖3A所示，溝槽303與304的各個具有一底部部份與相對側牆。各溝槽的底部部份係為基板301的一部份，如上文所說明。在一實施例中，在圖3A中所描述的電子裝置結構代表在圖2G中所描述的結構。
圖3B係為與圖3A類似的圖310，其係為在根據一項實施例之該等溝渠內之該基板的該等部份被蝕刻之後。如圖3B所示，暴露在溝槽303與304內之基板301的該等部份係使用溝槽側牆塊當作遮罩而被蝕刻，以形成V槽，譬如V槽308。
在一實施例中，該基板的該等部份係使用例如四甲基氫氧化銨(〝TMAH〞)、氫氧化鉀(〝KOH〞)、氨水(〝NH4OH〞)、或以其任何組合為主的濕式蝕刻劑而在室溫或在大於室溫的溫度被濕式蝕刻。此濕式蝕刻製程快速地蝕刻沿著(100)晶體面(Si(100))而對準之該基板的該等部份並在沿著(111)晶體面(Si(111))而對準之該基板的該等部份慢下來。此蝕刻製程在當遇到Si(111)之該等部份時停止，其導致V形的溝槽(〝B型溝槽〞)。如圖3B所示，V形溝槽304的底部部份具有在基板301中被蝕刻的V槽308。V槽308包含沿著(111)晶面而對準的臂305與306。臂305在角度307遇到臂306。在一實施例中，已知Si(111)面的幾何結構，V槽的深度311大約為該溝槽 之最初寬度的7/10。在一實施例中，溝槽的最初寬度係為在溝槽側牆塊之間的距離309。在一實施例中，距離309係在從大約50nm至大約1μm的大概範圍中。在一實施例中，深度311係在從大約35nm至大約700nm的大概範圍中。在一實施例中，使用氣體SF6、XeF2、BCl3、Cl2或其任何組合的乾式蝕刻被使用來蝕刻矽基板301的該等部份以形成V槽。在一項實施例中，V槽係藉由使用在電子裝置製造之所屬技術領域中具有通常知識者所已知之濕式蝕刻、乾式蝕刻、或濕式蝕刻與乾式蝕刻技術兩者來蝕刻基板301的該等部份而形成。
圖3C係為與圖3B類似的圖320，其係為在根據一項實施例之一成核層被沈積在該V形溝槽內之該基板的該等部份上之後。如圖3C所示，成核層331被選擇性地沈積在基板301的V槽內至一預定厚度。在一實施例中，沈積在臂305與306上之成核層331的厚度足以實質填滿V槽，以提供實質平坦的生長峰336，以確保三族氮化物材料層沿著一垂直軸生長在具有適當極性與定向(例如，就沿著c-晶軸(0001)的GaN層)的成核層上。假如沈積在V槽上之成核層的生長鋒並非平坦，那麼生長在V槽之兩臂305與306上方之三族氮化物材料層的部份可彼此碰撞，並且產生新的缺陷於一合併邊界區域，像堆積缺陷、立方相、或其它的瑕疵，如相關於圖3F進一步的詳細說明。
在一實施例中，沈積在基板301之V槽上之成核層331的厚度係為距離309的至少一半。在一實施例中，成 核層的厚度至少25nm。
在一實施例中，成核層331被沈積至與V槽之深度311對應的厚度。在一實施例中，沈積到V槽內之成核層的厚度範圍從大約25nm至大約700nm。
在一實施例中，由於在三族氮化物材料與Si(111)之間較低的晶格不匹配(例如，在GaN與Si(111)之間的晶格不匹配大約17%，然而在GaN與Si(100)之間的晶格不匹配大約41%)以及Si(111)的六角晶格平面，在Si(111)上之三族氮化物的成核提供比在Si(100)上者大許多的結晶品質。在一實施例中，成核層331包含氮化鋁、多晶三族氮化物材料、非晶三族氮化物材料、或其任何組合。如圖3C所示，成核層沒有被沈積在該溝槽的側牆上。在一實施例中，成核層331係使用分子束磊晶(〝MBE〞)技術被選擇性地沈積在基板301的V槽內，如上文相關於圖2H的說明。
在一實施例中，溝槽側牆係為金屬塊的部份，而且該成核層係選擇性地沈積在矽基板的V槽上，而沒有覆蓋該溝槽的金屬側牆。在一實施例中，溝槽側牆塊係為絕緣塊(例如，氧化矽)，而且該成核層係選擇性地僅僅沈積在矽基板的V槽上，而沒有覆蓋該溝槽的絕緣側牆。在一實施例中，V形之B型溝槽的基板301係為Si(100)毯式晶圓。
在至少一些實施例中，成核層使用其中一種磊晶技術而被選擇性地沈積在矽基板的V槽上，例如CVD、 MBE、金屬有機化學氣相沈積(〝MOCVD〞)、原子層沈積(〝ALD〞)、濺射、或在電子裝置製造之所屬技術領域中具有通常知識者所已知的其他選擇性沈積技術，如上文相關於圖2H的說明。
圖3D係為與圖3C類似的圖330，其係為在根據一項實施例之三族氮化物材料層沈積在成核層上之後。如圖3D所示，三族氮化物材料層332包含沈積在溝槽內之V槽上的成核層331上的部份342、與343。如圖3C所示，在垂直方向344(例如，c-晶軸(0001))中，部份342、與343係自溝槽生長出。在一實施例中，三族氮化物材料層332的部份係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，GaN生長在成核層的頂部上。一旦三族氮化物材料層自V形溝槽生長出，三族氮化物材料層則藉由改變生長參數(例如，溫度、壓力、界面活性劑、或其任何組合)而被側向地過度生長，以形成聚合島，如以上相關於A型溝槽的說明。
在一實施例中，三族氮化物材料層332代表在本文中所說明的其中一種三族氮化物材料層。如圖3D所示，三族氮化物材料層332係側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島345、346、與347，如上文所說明。如圖3D所示，聚合的LEO島345包含與部份349相鄰的部份348。部份348從垂直部份342在側牆塊上側向地延伸，以與從垂直部份343在側牆塊上側向地延伸的部份349合併，如上文 所說明。
圖3E係為與圖3D類似的圖340，其係為在根據一項實施例之一裝置層沈積在該側向生長三族氮化物材料層上之後。如圖3E所示，覆蓋層334被沈積在側向生長的三族氮化物材料層332上。在一實施例中，覆蓋層334被沈積，以促進三族氮化物材料層332之二維電子氣體(〝2DEG〞)部份333的遷移率。在一實施例中，覆蓋層334代表上文所說明的其中一種覆蓋層。如圖3E所示，裝置層335被沈積在覆蓋層334上。在一實施例中，裝置層335代表上文所說明的其中一種裝置層。在一實施例中，裝置接點係形成在三族氮化物材料層332之LEO部份上方之裝置層335的部份之上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖3F係為與圖3B類似之圖的一部份，其係為在根據另一項實施例之一成核層沈積在該V形溝槽內之該基板的該等部份上之後。圖3F顯示當沈積在V槽上之成核層厚度沒有厚到足以提供一平坦生長峰時候的情形。如圖3F所示，成核層339被沈積在V槽的臂305與306上。成核層339具有並非平坦的生長峰337。在生長峰337上生長的三族氮化物材料層361包含部份362與363。如圖3F所示，部份362在實質垂直於臂305的方向364中生長，以及部份363在實質垂直於臂306的方向365中生長。就其本身而言，生長在鋒337上之三族氮化物材料層339的部份可彼此碰撞，並且產生新的缺陷於一合併邊界區域 3610，例如，堆積缺陷、立方相、或其它的瑕疵。在一實施例中，生長情況(例如，溫度、壓力、界面活性劑、或其任何組合)會被調整以維持該合併邊界區域3610盡可能地窄。
圖3G係為與圖3B類似的圖360，其係為在根據另一項實施例之一裝置層329沈積在基板之V槽上之成核層321上的側向生長三族氮化物材料層322上方之覆蓋層328上之後。如圖3G所示，三族氮化物材料層332包含沈積在溝槽內之V槽上的成核層321上的部份3220與3221。如圖3G所示，在垂直方向(例如，c-晶軸(0001))中，部份3220與3221係自V形溝槽生長出。在一實施例中，三族氮化物材料層322的部份3220與3221係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，三族氮化物材料層322係為GaN層。
在一實施例中，三族氮化物材料層322代表在本文中所說明之該等三族氮化物材料層的其中一種。如圖3G所示，三族氮化物材料層322係側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島326。如圖3G所示，聚合的LEO島326包含與LEO部份324相鄰的LEO部份323。部份323從垂直部份3220在側牆塊上側向地延伸，以與從垂直部份3221在側牆塊上側向延伸的部份324合併，如上文所說明。
如圖3G所示，覆蓋層327被沈積在側向生長的三族 氮化物材料層322上。在一實施例中，覆蓋層327被沈積，以促進三族氮化物材料層322之二維電子氣體(〝2DEG〞)部份328的遷移率。在一實施例中，覆蓋層327代表上文所說明的其中一種覆蓋層。如圖3G所示，裝置層329被沈積在覆蓋層327上。在一實施例中，裝置層329代表上文所說明的其中一種裝置層。在一實施例中，裝置接點係形成在三族氮化物材料層322之LEO部份上方的裝置層329之部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明的。
圖3G與圖3E不同的是，成核層321的沈積沒有選擇性。如圖3G所示，成核層321覆蓋V槽與溝槽側牆塊。在一實施例中，溝槽側牆塊係為絕緣塊(例如，矽氧化物)，且成核層321係沈積在該溝槽底部上之矽基板的V槽上以及該溝槽的絕緣側牆上。如圖3G所示，移位缺陷3222實質平行一垂直生長方向來擴散(例如，沿著(0001)晶軸)。三族氮化物材料層的側向合併部份，其相較於三族氮化物材料的垂直生長區域，具有實質減少的缺陷密度，如上文所說明。也在本實施例中，在V槽之底部之成核層321的厚度可被調整，以使得它呈現平坦的生長峰，以用於層322之生長。
圖4A係為根據一項實施例之電子裝置結構的側視圖400。如圖4A所示，譬如溝槽403與溝槽404的溝槽係形成在基板401上的溝槽層402中。如圖4A所示，溝槽403與404的各個具有一底部部份與相對側牆。各溝槽的 底部部份係為基板401的一部份，如上文所說明的。在一實施例中，在圖4A中所描述之電子裝置結構代表在圖2G中所描述的結構。
圖4B係為與圖4A類似的圖410，其係為在根據一項實施例之該等溝渠內之該基板的部份被蝕刻之後。如圖4B所示，溝槽404的底部部份包含形成在基板401中的梯形溝槽408(〝C型溝槽〞)。梯形溝槽包含臂405與406，以及底部407。臂405與406係為沿著(111)晶面而對準之基板401的蝕刻部份。底部407係為沿著(100)晶面而對準之基板401的蝕刻部份。在一實施例中，梯形溝槽的深度409係從大約30nm至大約2μm。在一實施例中，係為在溝槽側牆塊之間距離411之溝槽的最初寬度係從大約100nm至大約10μm。在一實施例中，使用溝槽側牆塊當作遮罩，在溝槽內之基板401的部份被蝕刻一預定時間，以形成梯形溝槽。
在一項實施例中，基板401的部份係使用例如以TMAH、KOH、NH4OH、或其任何組合為主的濕式蝕刻劑在室溫或在大於室溫的溫度被濕式蝕刻。該時間控制的濕式蝕刻製程蝕刻沿著(100)晶體面(Si(100))對準之該基板的部份以及沿著(111)面(Si(111))對準之該基板的部份。不像B型溝槽，該濕式蝕刻在遇到沿著(111)對準之該基板的部份之前被停止，以形成梯形溝槽(〝C型溝槽〞)。在一實施例中，C型溝槽係藉由使用Si鰭的TMAH與KOH濕式蝕刻溶液來濕式蝕刻一預定時間所產生，例如大約10s至 500s。假如濕式蝕刻被允許進行比該預定時間更長的時間，那麼濕式蝕刻可導致B型溝槽的形成。
在一實施例中，使用氣體SF6、XeF2、BCl3、Cl2、或其任何組合的乾式蝕刻被使用來蝕刻矽基板401的部份，以形成梯形溝槽。在一項實施例中，梯形溝槽係藉由使用在電子裝置製造之所屬技術領域中具有通常知識者所已知之濕式蝕刻、乾式蝕刻、或濕式蝕刻與乾式蝕刻技術兩者來蝕刻基板401的部份所形成。
圖4C係為與圖4B類似的圖，其係為在根據另一項實施例之一裝置層428沈積在基板之梯形溝槽上之成核層411上的側向生長三族氮化物材料層427上方的覆蓋層425上之後。如圖4C所示，成核層411覆蓋梯形溝槽403與404的臂405與406與底部407以及溝槽側牆塊。在一實施例中，溝槽側牆塊係為絕緣塊(例如，矽氧化物)，而且成核層411被沈積在該矽基板之梯形溝槽的臂與底部上以及在該溝槽的絕緣側牆上。
如圖4C所示，三族氮化物材料層427包含沈積在梯形溝槽內之成核層411上的部份421與422。如圖4C所示，在垂直方向(例如，c-晶軸(0001))中，部份421與422係自梯形溝槽生長出。在一實施例中，三族氮化物材料層427的部份421與422係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，三族氮化物材料層427代表在本文中所說明之該等三族氮化物材料層的其中一種。在一實施例中，三族氮化物材料層427 係為GaN層。
如圖4C所示，三族氮化物材料層427係側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島429。如圖4C所示，聚合的LEO島429包含與LEO部份424相鄰的LEO部份423。部份423從垂直部份421在側牆塊上側向地延伸，以與從垂直部份422在側牆塊上側向延伸的部份424合併，如上文所說明。
如圖4C所示，覆蓋層425被沈積在側向生長的三族氮化物材料層427上。在一實施例中，覆蓋層425被沈積，以促進三族氮化物材料層427之二維電子氣體(〝2DEG〞)部份426中的遷移率。在一實施例中，覆蓋層425代表上文所說明的其中一種覆蓋層。在一實施例中，裝置層428代表上文所說明的其中一種裝置層。在一實施例中，裝置接點係形成在三族氮化物材料層427之LEO部份上方的裝置層428之部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖4D係為與圖4B類似的圖，其係為在根據另一項實施例之一裝置層440沈積在基板之梯形溝槽上的成核層431上方之三族氮化物材料層438上方的覆蓋層433上之後。圖4D與圖4C不同的是，成核層431僅僅選擇性地沈積在梯形溝槽403與404的臂與底部上，而且沒有覆蓋溝槽側牆塊。在一實施例中，溝槽側牆塊係為絕緣塊(例如，如上文所說明)，而且成核層431被沈積在矽基板之 梯形溝槽的臂與底部上，而沒有覆蓋該溝槽的絕緣側牆。 在一實施例中，溝槽側牆塊係為金屬塊(例如，如上文所說明)，而且成核層431被沈積在該矽基板之梯形溝槽的臂與底部上，而沒有覆蓋該溝槽的金屬側牆。
如圖4D所示，三族氮化物材料層438包含沈積在梯形溝槽內之成核層431上的部份434與437。如圖4D所示，在垂直方向(例如，c-晶軸(0001))中，部份434與437係自梯形溝槽生長出。在一實施例中，三族氮化物材料層的部份係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，三族氮化物材料層438代表在本文中所說明的其中一種三族氮化物材料層。 在一實施例中，三族氮化物材料層438係為GaN層。
如圖4D所示，三族氮化物材料層438側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島439。如圖4D所示，聚合的LEO島439包含與LEO部份435相鄰的LEO部份436。部份436從垂直部份437在側牆塊上側向地延伸，以與從垂直部份434在側牆塊上側向延伸的部份435合併，如上文所說明。
如圖4D所示，覆蓋層433被沈積在三族氮化物材料層438上，以促進三族氮化物材料層438之二維電子氣體(〝2DEG〞)部份432的遷移率。在一實施例中，覆蓋層425代表上文所說明的其中一種覆蓋層。如圖4D所示，裝置層440被沈積在覆蓋層433上。在一實施例中，裝置 層440代表上文所說明的其中一種裝置層。在一實施例中，裝置接點被形成在三族氮化物材料層438之LEO部份上方的裝置層440之部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖5A係為根據一項實施例之電子裝置結構的側視圖500。如圖5A所示，譬如溝槽503與溝槽504的溝槽被形成在基板501上的溝槽層502中。如圖5A所示，溝槽503與504的各個具有一底部部份與相對側牆。各溝槽的底部部份係為基板501的一部份，如上文所說明。在一實施例中，在圖5A中所描述的電子裝置結構代表在圖2G中所描述的結構。
在一實施例中，一蝕刻溶液(例如，四甲基氫氧化銨(〝TMAH〞)、氫氧化鉀(〝KOH〞)、氨水(〝NH4OH〞))被使用來各向異性地蝕刻Si基板。在一實施例中，使用氣體SF6、XeF2、BCl3、Cl2或其任何組合的乾式蝕刻被使用來蝕刻矽基板。
圖5B係為與圖5A類似的圖510，其係為在根據一項實施例之該等溝渠內之該基板的該等部份被蝕刻之後。如圖5B所示，溝槽503的底部部份包含形成在基板501中的圓形溝槽508(〝D型溝槽〞)。如圖5B所示，圓形溝槽508具有實質為圓形形狀的頂部表面505，以使得晶格常數能夠沿著表面505單調地改變。因為在成核層與同質基板之間的晶格不匹配現在不固定，所以晶格常數的單調變化會提供一種好處，並且導致具有較低缺陷密度與較佳結 晶品質之成核層的生長。同樣地，最初生長在基板上以作為小島的成核層可導致具有不同定向的島，而且這些島可互動以藉由缺陷彎曲與終止來減少缺陷。在一實施例中，圓形溝槽的深度507係從大約30nm至大約250nm。在一實施例中，係為在溝槽側牆塊之間距離503之溝槽的最初寬度係從大約30nm至大約10μm。在一實施例中，使用溝槽側牆塊當作遮罩，在溝槽內之基板401的部份被乾式蝕刻一預定時間，以形成圓形溝槽。
在一實施例中，圓形溝槽藉由使用氣體SF6、XeF2、BCl3、Cl2、或其任何組合來各向異性乾式蝕刻基板501之部份而形成。在一實施例中，藉由B型溝槽在溫度大於800℃之氫氣中的高溫退火，圓形形狀溝槽係被形成在矽基板中，以造成矽的回流，並且在矽基板中形成圓頭溝槽。
在一項實施例中，圓形溝槽係藉由使用在電子裝置製造之所屬技術領域中具有通常知識者所已知之濕式蝕刻、乾式蝕刻、或濕式蝕刻與乾式蝕刻技術兩者來蝕刻基板501之部份而形成。
圖5C係為與圖5B類似的圖，其係為在根據另一項實施例之一裝置層529被沈積在該基板的圓形溝槽上之成核層511上的三族氮化物材料層527上方的覆蓋層525上之後。如圖5C所示，成核層511覆蓋圓形頂表面，譬如在溝槽503與504之底部上的表面505，以及溝槽側牆塊。在一實施例中，溝槽側牆塊係為絕緣塊(例如，矽氧 化物)，而且成核層511被沈積在該矽基板之溝槽的圓形底部表面上以及該溝槽的絕緣側牆上。
如圖5C所示，三族氮化物材料層527包含沈積在圓形溝槽內之成核層511上的部份521與522。如圖5C所示，在垂直方向(例如，c-晶軸(0001))中，部份521與522自圓形溝槽生長出。在一實施例中，三族氮化物材料層527的部份521與522係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，三族氮化物材料層527代表在本文中所說明之該等三族氮化物材料層的其中一種。在一實施例中，三族氮化物材料層527係為GaN層。
如圖5C所示，三族氮化物材料層527側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞)島，譬如聚合的LEO島528。如圖5C所示，聚合的LEO島528包含與LEO部份524相鄰的LEO部份523。部份523從垂直部份521在側牆塊上側向地延伸，以與從垂直部份522在側牆塊上側向延伸的部份524合併，如上文所說明。
如圖5C所示，覆蓋層525被沈積在側向生長的三族氮化物材料層527上。在一實施例中，覆蓋層525被沈積以促進三族氮化物材料層527之二維電子氣體(〝2DEG〞)部份526的遷移率。在一實施例中，覆蓋層525代表上文所說明的其中一種覆蓋層。在一實施例中，裝置層529代表上文所說明的其中一種裝置層。在一實施例中，裝置接 點係形成在三族氮化物材料層527之LEO部份上方之裝置層529部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖5D係為與圖5B類似的圖，其係為在根據另一項實施例之一裝置層539被沈積在該基板的圓形溝槽上之成核層531上的三族氮化物材料層532上方的覆蓋層537上之後。圖5D與圖5C不同的是，該成核層531被選擇性地僅僅沈積在溝槽的圓形表面上，而且沒有覆蓋溝槽側牆塊。在一實施例中，溝槽側牆塊係為絕緣塊(例如，如上文所說明)，而且成核層531被選擇性地沈積在該基板中之溝槽的圓形表面上而沒有覆蓋該溝槽的絕緣側牆。在一實施例中，溝槽側牆塊係為金屬塊(例如，如上文所說明)，而且成核層531被選擇性地沈積在該基板中之溝槽的圓形表面上而沒有覆蓋該溝槽的金屬側牆。
如圖5D所示，三族氮化物材料層532包含在圓形溝槽內沈積在成核層531上的部份533與536。如圖5D所示，在垂直方向(例如，c-晶軸(0001))中，部份533與536自圓形溝槽生長出。在一實施例中，三族氮化物材料層的部份係使用選擇性區域磊晶術而垂直地生長在成核層上，如上文所說明。在一實施例中，三族氮化物材料層532代表在本文中所說明之該等三族氮化物材料層的其中一種。在一實施例中，三族氮化物材料層532係為GaN層。
如圖5D所示，三族氮化物材料層532側向地生長超過溝槽側牆塊以形成聚合的側向磊晶過度生長(〝LEO〞) 島，譬如聚合的LEO島540。如圖5D所示，聚合的LEO島540包含與LEO部份534相鄰的LEO部份535。部份535從垂直部份536在側牆塊上側向地延伸，以與從垂直部份533在側牆塊上側向延伸的部份534合併，如上文所說明。
如圖5D所示，覆蓋層537被沈積在三族氮化物材料層532上，以促進三族氮化物材料層532之二維電子氣體(〝2DEG〞)部份538的遷移率。在一實施例中，覆蓋層537代表上文所說明的其中一種覆蓋層。如圖5D所示，裝置層539係沈積在覆蓋層537上。在一實施例中，裝置層539代表上文所說明的其中一種裝置層。在一實施例中，裝置接點被形成在三族氮化物材料層532之LEO部份上方之裝置層539的部份的上方，以形成一個或多個以三族氮化物材料為主的裝置，如上文所說明。
圖6A顯示根據一項實施例之A型溝槽的掃瞄電子顯微鏡(〝SEM〞)影像。如圖6A所示，STI層602被沈積在矽基板601上。譬如A型溝槽603的複數個A型溝槽被形成在STI層602中。如圖6A所示，A型溝槽603具有矩形。A型溝槽的底部部份係為矽基板。溝槽603的相對STI側牆實質垂直於底部部份，如本文中所說明。
圖6B顯示根據一項實施例之B型溝槽的SEM影像610。如圖6B所示，STI層612被沈積在矽基板611上。譬如B型溝槽613的複數個B型溝槽被形成在STI層612中。如圖6B所示，B型溝槽613具有V形底部部份，以 及相對STI側牆，如上文所說明。B型溝槽613的底部部份包含沿著(111)晶面而對準之基板611的部份614與615，其係相遇以形成V槽，如上文所說明。
圖6C顯示根據一項實施例之C型溝槽的SEM影像620。如圖6C所示，STI層622被沈積在矽基板621上。 C型溝槽623被形成在STI層622中。如圖6C所示，C型溝槽623具有梯形底部部份，以及相對STI側牆，如上文所說明。C型溝槽623的底部部份包含沿著(111)晶面而對準之基板621的部份624與625，以及沿著(100)晶面而對準之基板621的部份626，如上文所說明。
圖6D顯示根據一項實施例之D型溝槽的SEM影像630。如圖6D所示，STI層632被沈積在矽基板631上。 D型溝槽633被形成在STI層632中。如圖6D所示，D型溝槽633具有圓形底部部份，以及相對STI側牆，如上文所說明。D型溝槽633的底部部份包含圓形形狀的表面634，如上文所說明。
圖7顯示根據一項實施例之從A型溝槽生長之GaN層的截面穿透式電子顯微鏡(〝XTEM〞)影像700。如圖7所示，STI層702被沈積在矽(100)基板701上。複數個A型溝槽，譬如A型溝槽703，被形成在STI層702中。一非晶的AlN成核層709被沈積在溝槽的底部上以及溝槽側牆塊上，如上文所說明。GaN層704被垂直地生長在溝槽703內，如上文所說明。GaN層704的LEO部份705在側方向708延伸超過溝槽塊，以與在側方向711延伸之GaN 層704的部份707合併，以形成LEO島。GaN層704的部份705在側方向711延伸，以與另一LEO部份合併，如上文所說明地。
如圖7所示，雖然AlN層在STI上為非晶質，但是GaN層僅僅在Si上之AlN頂部上自溝槽生長出，並且隨後開始在706與707兩方向中側向地延伸。相較於該技術的本狀態，GaN層的LEO部份具有明顯較少數目的移位缺陷。在一實施例中，由於下層氧化物，被形成在GaN層之部分上之電晶體的體部漏電流會明顯減少。上文所說明的各種溝槽設計有利地提供使用當作電壓調節器之高性能GaN電晶體、PMIC與RF功率放大器之整合在Si(100)基板上以用於SoC應用，同時維持低缺陷密度與零表面龜裂。
圖8顯示根據一項實施例的計算裝置800。該計算裝置800內置有一板802。板802包括許多組件，包括但不限於處理器801以及至少一個通訊晶片804。處理器801被物理性與電性耦合到板802。在一些實施中，至少一個通訊晶片亦物理性與電性耦合到板802。在進一步的實施中，至少一個通訊晶片804為處理器801的一部份。
取決於它的應用，計算裝置800包括可或不可物理性與電性耦合到板802的其他組件。這些其他組件包括但不限於一記憶體(譬如揮發性記憶體808(例如，DRAM)、非揮發性記憶體810(例如，ROM)、快閃記憶體)、一圖形處理器812、一數位訊號處理器(沒顯示)、一密碼處理器(沒 顯示)、一晶片組806、一天線816、一顯示器(例如觸控式螢幕顯示器817)、一顯示控制器(例如，觸控螢幕控制器811)、一電池818、一聲頻編碼解碼器(沒顯示)、一視頻編碼解碼器(沒顯示)、一放大器(例如，功率放大器809)、一全球定位系統(GPS)裝置813、一羅盤814、一加速計(沒顯示)、一迴轉儀(沒顯示)、一揚聲器815、一照相機803、以及一大量儲存裝置(譬如硬碟驅動器、光碟(CD)、數位影音光碟(DVD)等等)(沒顯示)。
一通訊晶片，例如通訊晶片804，其致使用於傳送資料往返計算裝置800的無線通訊。〝無線〞用詞與它的衍生詞可被使用來說明電路、裝置、系統、方法、技術、通訊通道等等，其係可經由使用調變電磁輻射經過非固體的媒介而來通訊資料。該用詞不意味著該等相關裝置沒有包含任何導線，雖然在一些實施例中它們可能沒有。通訊晶片804可實施許多無線標準或協定的任一者，包括但不限於無線保真(Wi-Fi)(IEEE 802.11家族)、全球互通微波接取(WiMAX)(IEEE 802.16家族)、電機電子工程師學會(IEEE)802.20、長期演進技術(LTE)、資料優化演進(Ev-DO)、高速封包存取之演進(HSPA+)、高速下行封包存取之演進(HSDPA+)、高速上行封包存取之演進(HSUPA+)、增強型GSM數據傳輸(EDGE)、全球行動通訊系統(GSM)、通用封包無線服務(GPRS)、分碼多重進接(CDMA)、分時多重進接(TDMA)、歐洲數位無線通信(DECT)、藍牙、其衍生物、以及被指定為3G、4G、5G、 與超過的任何其他無線協定。計算裝置800包括複數個通訊晶片。例如，通訊晶片804致力於較短範圍的無線通訊，譬如Wi-Fi與藍牙，而且通訊晶片836致力於較長範圍的無線通訊，譬如全球定位系統(GPS)、增強型GSM數據傳輸(EDGE)、通用封包無線服務(GPRS)、分碼多重進接(CDMA)、全球互通微波接取(WiMAX)、長期演進技術(LTE)、資料優化演進(Ev-DO)以及其他等等。
在至少一些實施例中，計算裝置800的處理器801包括一積體電路晶粒，其具有三族氮化物裝置與Si CMOS裝置共同整合在矽晶圓上，如本文中所說明。該處理器的積體電路晶粒包括一個或多個裝置，譬如電晶體、RF功率放大器、電容器、金屬互連、或與Si CMOS裝置共同整合的其他三族氮化物裝置，如本文中所說明。用詞〝處理器〞意指處理來自暫存器及/或記憶體之電子資料以將那電子資料轉換成可被儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置的任何部份。根據在本文中所說明的該等實施例，通訊晶片805亦包括一積體電路晶粒，其具有三族氮化物裝置與Si CMOS裝置共同整合在一矽晶圓上。
在進一步實施中，根據在本文中所說明的實施例，置於計算裝置800內的另一組件可包含一積體電路晶粒，其具有三族氮化物裝置與Si CMOS裝置共同整合在一矽晶圓上。
根據一項實施，該通訊晶片的積體電路晶粒包括一個 或多個裝置，譬如電晶體與金屬互連件，如本文中所說明的。在各種實施中，該計算裝置800係為一膝上型電腦、輕省筆電、筆記型電腦、超極緻筆電、智慧型手機、輸入板、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃瞄器、監測器、機上盒、娛樂控制單元、數位照相機、攜帶型音樂播放器、或數位視頻記錄器。在進一步實施中，計算裝置800係為處理資料的任何其他電子裝置。
以下實例關於進一步實施例：一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層被側向生長超過該溝槽。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，以及沈積一裝置層於該側向生長的三族氮化物材料層上。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，其中該三族氮化物材料層包含氮化鎵，以及該基板包含 矽。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，其中該溝槽具有一絕緣側牆。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，其中該溝槽具有一金屬側牆。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，其中該成核層包含氮化鋁、一多晶三族氮化物材料、一非晶三族氮化物材料、或其任何組合。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，其中形成該溝槽包含沈積一絕緣層於該基板上；圖案化該絕緣層；蝕刻該圖案化絕緣層以暴露該基板的一第二部份；沈積一溝槽層在該基板的該第二部份上；以及移除該 絕緣層。
一種製造一電子裝置的方法，其包含形成包含一基板之一第一部份的一溝槽、沈積一成核層於該溝槽內之該基板的該第一部份上、沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向生長超過該溝槽，以及蝕刻該基板的該第一部份以形成V形溝槽、梯形溝槽、或圓形溝槽的至少其中一個。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，以及側向地生長該三族氮化物材料層超過該溝槽。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，以及側向地生長該三族氮化物材料層超過該溝槽，其中側向地生長超過該等溝槽之三族氮化物材料層的部份會合併以形成一島。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，側向地生長該三族氮化物材料層超過該等溝槽，以及沈積一裝置層於該側向生長的三族氮化物材料層上。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，以及側向地生長該 三族氮化物材料層超過該等溝槽，其中形成該複數個溝槽包含沈積一絕緣層於該基板上；圖案化該絕緣層；蝕刻該圖案化絕緣層；沈積一溝槽層在該圖案化絕緣層上；以及移除該絕緣層。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，側向地生長該三族氮化物材料層超過該溝槽，以及蝕刻在該等溝槽內之該基板的部份，以形成V形溝槽、梯形溝槽、或圓形溝槽的至少其中一個。
一種製造一電子裝置的方法，其包含形成複數個溝槽於一基板上，沈積一成核層於該等溝槽內的該基板上，沈積一三族氮化物材料層於該成核層上，以及側向地生長該三族氮化物材料層超過該等溝槽，其中該基板包含Si(100)基板。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，以及一裝置層在該側向延伸的三族氮化物材料層上。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該三族氮化物材料層包含GaN，以及該基板包含矽(100)基板。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該溝槽具有一絕緣側牆。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該溝槽具有一金屬側牆。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該成核層包含氮化鋁、一多晶三族氮化物材料、一非晶三族氮化物材料、或其任何組合。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該溝槽係為矩形溝槽、V形溝槽、梯形溝槽、或圓形溝槽的至少其中一個。
一種電子裝置，其包含複數個溝槽在一基板上、一成 核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中側向地生長超過該等溝槽之該三族氮化物材料層的部份會合併成一島。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該成核層的厚度係從10奈米至700奈米。
一種電子裝置，其包含複數個溝槽在一基板上、一成核層在該等溝槽內的該基板上、以及一三族氮化物材料層在該成核層上，其中該三族氮化物材料層側向地延伸超過該等溝槽，其中該等溝槽的寬度係從50奈米至1微米。
在前述的說明書中，方法與設備已經參考其具體例示性實施例來說明。顯然可在不背離在以下申請專利範圍所陳述之實施例的更廣精神與範圍之下，對那產生各種變更。於是，該說明書與圖式可被視為呈例示性意義而非限制性意義。
100‧‧‧電子裝置結構
101‧‧‧基板
102‧‧‧矽互補金屬氧化物半導體電路部份
103‧‧‧以三族氮化物材料為主的裝置部份
104‧‧‧三族氮化物材料島
105‧‧‧溝槽層
108‧‧‧溝槽
109‧‧‧溝槽

Claims (24)

  1. 一種製造一電子裝置的方法，其包含：形成一溝槽，其包含一基板的一第一部份；沈積一成核層在該溝槽內之該基板的該第一部份上；以及沈積一三族氮化物材料層於該成核層上，其中該三族氮化物材料層係側向地生長超過該溝槽。
  2. 如申請專利範圍第1項之方法，進一步包含：沈積一裝置層於該側向生長的三族氮化物材料層上。
  3. 如申請專利範圍第1項之方法，其中該三族氮化物材料層包含氮化鎵，以及該基板包含矽。
  4. 如申請專利範圍第1項之方法，其中該溝槽具有一絕緣側牆。
  5. 如申請專利範圍第1項之方法，其中該溝槽具有一金屬側牆。
  6. 如申請專利範圍第1項之方法，其中該成核層包含氮化鋁、一多晶三族氮化物材料、一非晶三族氮化物材料、或其任何組合。
  7. 如申請專利範圍第1項之方法，其中形成該溝槽包含：沈積一絕緣層於該基板上；將該絕緣層圖案化；蝕刻該圖案化絕緣層，以暴露該基板的一第二部份；沈積一溝槽層於該基板的該第二部份上；以及移除該 絕緣層。
  8. 如申請專利範圍第1項之方法，進一步包含：蝕刻該基板的該第一部份，以形成一V形溝槽、一梯型溝槽、或一圓形溝槽的至少其中一個。
  9. 一種製造一電子裝置的方法，其包含：形成複數個溝槽於一基板上；沈積一成核層於該等溝槽內的該基板上；沈積一三族氮化物材料層於該成核層上；以及側向生長該三族氮化物材料層超過該等溝槽。
  10. 如申請專利範圍第9項之方法，其中側向生長超過該等溝槽之部份的該三族氮化物材料層會被合併以形成一島。
  11. 如申請專利範圍第9項之方法，進一步包含：沈積一裝置層於該側向生長的三族氮化物材料層上。
  12. 如申請專利範圍第9項之方法，其中形成該複數個溝槽包含：沈積一絕緣層於該基板上；將該絕緣層圖案化；蝕刻該圖案化絕緣層；沈積一溝槽層於該圖案化的絕緣層上；以及移除該絕緣層。
  13. 如申請專利範圍第9項之方法，進一步包含：蝕刻在該等溝槽內之部份的該基板，以形成一V形溝槽、一梯型溝槽、或一圓形溝槽的至少其中一個。
  14. 如申請專利範圍第9項之方法，其中該基板包含一矽(100)基板。
  15. 一種電子裝置，其包含：複數個溝槽於一基板上；一成核層於該等溝槽內的該基板上；以及一三族氮化物材料層於該成核層上，其中該三族氮化物材料層側向延伸超過該溝槽。
  16. 如申請專利範圍第15項之電子裝置，進一步包含：一裝置層在該側向延伸的三族氮化物材料層上。
  17. 如申請專利範圍第15項之電子裝置，其中該三族氮化物材料層包含氮化鎵，以及該基板包含一矽(100)基板。
  18. 如申請專利範圍第15項之電子裝置，其中該溝槽具有一絕緣側牆。
  19. 如申請專利範圍第15項之電子裝置，其中該溝槽具有一金屬側牆。
  20. 如申請專利範圍第15項之電子裝置，其中該成核層包含氮化鋁、一多晶三族氮化物材料、一非晶三族氮化物材料、或其任何組合。
  21. 如申請專利範圍第15項之電子裝置，其中該溝槽係為一矩形溝槽、一V形溝槽、一梯型溝槽、或一圓形溝槽的至少其中一個。
  22. 如申請專利範圍第15項之電子裝置，其中側向生 長超過該等溝槽之部份的該三族氮化物材料層會被合併成一島。
  23. 如申請專利範圍第15項之電子裝置，其中該成核層的厚度係從10奈米至700奈米。
  24. 如申請專利範圍第15項之電子裝置，其中該溝槽的寬度係從50奈米至1微米。
TW103143329A 2014-01-23 2014-12-11 在矽溝槽中的三族氮化物裝置 TWI539521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/162,717 US9640422B2 (en) 2014-01-23 2014-01-23 III-N devices in Si trenches

Publications (2)

Publication Number Publication Date
TW201535516A true TW201535516A (zh) 2015-09-16
TWI539521B TWI539521B (zh) 2016-06-21

Family

ID=53545451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143329A TWI539521B (zh) 2014-01-23 2014-12-11 在矽溝槽中的三族氮化物裝置

Country Status (7)

Country Link
US (2) US9640422B2 (zh)
EP (1) EP3097583A4 (zh)
KR (1) KR20160111364A (zh)
CN (1) CN105874587B (zh)
MY (1) MY186812A (zh)
TW (1) TWI539521B (zh)
WO (1) WO2015112277A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650867B (zh) * 2016-12-28 2019-02-11 財團法人工業技術研究院 半導體結構及其製造方法
TWI667693B (zh) * 2017-03-29 2019-08-01 美商雷森公司 具有連續降低的晶體錯位密度區之ｉｉｉ族氮化物結構
US10943836B2 (en) 2016-04-01 2021-03-09 Intel Corporation Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
TWI749010B (zh) * 2016-06-30 2021-12-11 美商英特爾公司 氮化鎵及自對齊薄體第iv族電晶體之共整合技術

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3019188B1 (fr) * 2014-03-27 2017-11-24 Commissariat Energie Atomique Procede de croissance d'un element allonge a partir d'un germe forme dans un creux d'une couche ou d'un plot de nucleation
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US9601583B2 (en) 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US9310285B1 (en) * 2014-09-30 2016-04-12 International Business Machines Corporation Method and integrated device for analyzing liquid flow and liquid-solid interface interaction
US9508743B2 (en) * 2014-10-28 2016-11-29 Globalfoundries Inc. Dual three-dimensional and RF semiconductor devices using local SOI
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US9379184B1 (en) * 2015-02-18 2016-06-28 International Business Machines Corporation Secure chip with physically unclonable function
US10211327B2 (en) 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
CN107667424B (zh) * 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
US9916985B2 (en) 2015-10-14 2018-03-13 International Business Machines Corporation Indium phosphide smoothing and chemical mechanical planarization processes
US9646841B1 (en) 2015-10-14 2017-05-09 International Business Machines Corporation Group III arsenide material smoothing and chemical mechanical planarization processes
US9646842B1 (en) 2015-10-14 2017-05-09 International Business Machines Corporation Germanium smoothing and chemical mechanical planarization processes
WO2017111791A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Methods for obtaining ultra low defect density gan using cross point trench design
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US9899564B2 (en) * 2016-03-23 2018-02-20 Panasonic Intellectual Property Management Co., Ltd. Group III nitride semiconductor and method for producing same
US11450527B2 (en) * 2016-07-02 2022-09-20 Intel Corporation Engineering tensile strain buffer in art for high quality Ge channel
US10056453B2 (en) 2016-07-22 2018-08-21 Globalfoundries Inc. Semiconductor wafers with reduced bow and warpage
WO2018095020A1 (en) * 2016-11-28 2018-05-31 The Hong Kong University Of Science And Technology Methods for growing iii-v compound semiconductors from diamond-shaped trenches on silicon and associated devices
US11287563B2 (en) * 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
US10290768B2 (en) 2017-09-14 2019-05-14 Globalfoundries Inc. Nanowire formation methods
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11508812B2 (en) * 2017-09-29 2022-11-22 Intel Corporation Multi-step lateral epitaxial overgrowth for low defect density III-N films
CN109830480B (zh) * 2017-11-23 2022-02-18 联华电子股份有限公司 动态随机存取存储器
US10818778B2 (en) 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
CN108257853B (zh) * 2018-01-17 2021-01-26 马鞍山杰生半导体有限公司 具有氮化铝膜的紫外led的外延结构及其生长方法
CN109155315B (zh) * 2018-05-16 2020-03-03 长江存储科技有限责任公司 用于解决不同图案密度区域处的外延生长负载效应的方法
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
FR3102005B1 (fr) * 2019-10-15 2022-04-22 Commissariat Energie Atomique Procédé d’hétéro-intégration d’un matériau semi-conducteur d’intérêt sur un substrat de silicium
TWI715311B (zh) * 2019-11-26 2021-01-01 國立交通大學 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法
CN110828459B (zh) * 2019-12-18 2022-12-06 电子科技大学 一种新型dram集成电路的结构
CN113823565A (zh) * 2020-06-18 2021-12-21 新时代电力系统有限公司 基于超结的垂直型氮化镓jfet和mosfet功率器件的方法和系统
EP3940763A1 (en) 2020-07-14 2022-01-19 IMEC vzw Method of manufacturing a semiconductor structure
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
JP4807081B2 (ja) 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US7435639B2 (en) 2006-05-31 2008-10-14 Freescale Semiconductor, Inc. Dual surface SOI by lateral epitaxial overgrowth
US8803189B2 (en) 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
US8629038B2 (en) * 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
CN103243389B (zh) * 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943836B2 (en) 2016-04-01 2021-03-09 Intel Corporation Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
TWI725126B (zh) * 2016-04-01 2021-04-21 美商英特爾股份有限公司 在矽（１１１）上與矽ｐｍｏｓ共整合之氮化鎵ｎｍｏｓ
TWI749010B (zh) * 2016-06-30 2021-12-11 美商英特爾公司 氮化鎵及自對齊薄體第iv族電晶體之共整合技術
TWI650867B (zh) * 2016-12-28 2019-02-11 財團法人工業技術研究院 半導體結構及其製造方法
TWI667693B (zh) * 2017-03-29 2019-08-01 美商雷森公司 具有連續降低的晶體錯位密度區之ｉｉｉ族氮化物結構
US10622447B2 (en) 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions

Also Published As

Publication number Publication date
EP3097583A4 (en) 2017-08-23
WO2015112277A1 (en) 2015-07-30
TWI539521B (zh) 2016-06-21
EP3097583A1 (en) 2016-11-30
US20170207307A1 (en) 2017-07-20
CN105874587A (zh) 2016-08-17
MY186812A (en) 2021-08-23
US20150206796A1 (en) 2015-07-23
US10096682B2 (en) 2018-10-09
CN105874587B (zh) 2020-01-21
US9640422B2 (en) 2017-05-02
KR20160111364A (ko) 2016-09-26

Similar Documents

Publication Publication Date Title
TWI539521B (zh) 在矽溝槽中的三族氮化物裝置
US10475888B2 (en) Integration of III-V devices on Si wafers
CN107275331B (zh) 沟槽限定的外延生长器件层
WO2021175222A1 (zh) 一种半导体器件、制造方法及其应用
CN105745759B (zh) 非同质半导体衬底上的宽带隙晶体管及其制造方法
US10651288B2 (en) Pseudomorphic InGaAs on GaAs for gate-all-around transistors
US10580895B2 (en) Wide band gap transistors on non-native semiconductor substrates
TWI713124B (zh) 有側向磊晶過生長的垂直iii-n電晶體
US20200119087A1 (en) Techniques for monolithic co-integration of polycrystalline thin-film bulk acoustic resonator devices and monocrystalline iii-n semiconductor transistor devices
TWI582912B (zh) 半導體結構以及形成半導體結構之方法
TW201810612A (zh) 氮化鎵及自對齊薄體第iv族電晶體之共整合技術