TW201428728A - 具共用控制端之驅動模組 - Google Patents

Abstract

本發明為一種具共用控制端之驅動模組，其包含複數輸出單元、一正向輸入單元與一反向輸入單元，該些輸出單元一併耦接至一控制端，以讓該些輸出單元共用該控制端。當正向輸入單元對控制端充電時，該些輸出單元依據控制端之充電而依序輸出正向掃描訊號，當反向輸入單元對控制端充電時，該些輸出單元依據控制端之充電而依序輸出反向掃描訊號。如此本發明藉由共用之控制端控制複數輸出單元用於輸出正向掃描訊號或反向掃描訊號，因而節省驅動模組所使用之電路面積。

Description

具共用控制端之驅動模組

    本發明係有關於一種驅動電路，特別是指一種具共用控制端之驅動模組。

    隨著現今科技蓬勃發展，資訊商品種類推陳出新，滿足了大眾不同的需求。由於液晶顯示裝置（Liquid Crystal Display，LCD）具有輕薄短小、低輻射劑量與低耗電量等優點，而傳統顯示裝置具有體積大、高耗電量與高輻射劑量，因此，現今市面上的顯示裝置漸漸將由液晶顯示裝置取代傳統顯示裝置，也因此液晶顯示裝置成為目前顯示裝置市場的主流。無論哪一類型液晶顯示裝置皆是需要設置驅動電路，用以驅動液晶面板，而在薄膜電晶體(Thin-Film Transistor，TFT)面板上，雙向掃描驅動電路用以控制畫素結構之TFT是否接收來自資料驅動電路所提供之資料訊號，藉此以讓畫素結構之畫素電極具對應資料訊號之電壓，因而構成共同電極與畫素電極之間形成電場，以驅動位於共同電極與畫素電極之間的液晶轉動，同時藉由電場的強度變化而調整液晶的轉動角度，由於雙向掃描驅動電路為輸出掃描訊號至TFT之閘極，用以驅動薄膜電晶體，因此雙向掃描驅動電路亦可稱為閘極驅動電路。

    一般傳統薄膜電晶體液晶顯示器(TFT-LCD)面板是由一片薄膜電晶體(TFT)面板玻璃，與另一片彩色濾光片(Color Filter)玻璃貼合而成，二層玻璃中間再灌入液晶分子。而為了減少元件數目並降低製造成本，近年來逐漸發展成將驅動電路結構直接製作於顯示面板上，例如採用將閘極驅動電路(gate driver)整合於液晶面板(gate on array,GOA)之技術，也就是將雙向掃描驅動電路整合於液晶面板上，其為新型的量產技術，是在TFT面板的玻璃完成薄膜電晶體陣列(Array)製程後，再接著進行彩色濾光片的製程，且可提昇面板的畫素開口率並可有效提昇面板的亮度。

    如此，雙向掃描驅動電路在要求反應迅速且輕薄化設計的液晶面板需求下，又支援雙向掃描，需減低電路元件之間的相互影響，並需減低訊號之間的干擾，因此雙向掃描驅動電路既需簡化雙向掃描之控制電路布局。此外，隨著液晶顯示裝置之尺寸為了因應市場需求，而日漸增加，設置於液晶顯示裝置之驅動電路所占用之電路面積亦須依據液晶顯示裝置之尺寸而增加，因而導致驅動電路影響到液晶顯示裝置之電性，並且影響到液晶顯示裝置之邊框大小。

    有鑑於此，本發明提出一種具共用控制端之驅動模組，其共用控制端而合併輸出單元，以減少驅動電路之使用面積，又可應用於GOA技術而讓驅動電路設置於薄型面板，又可支援雙向掃描。

    本發明之一目的，在於提供一種具共用控制端之驅動模組，其縮減驅動電路之使用面積。

    本發明之一目的，在於提供一種具共用控制端之驅動模組，其提供雙向掃描之掃描訊號。

    本發明之一目的，在於提供一種具共用控制端之驅動模組，其提供複數時脈訊號至驅動電路而減少電晶體之操作時間，以降低功率消耗。

    本發明係提供一種具共用控制端之驅動模組，其接收複數時脈訊號並接收一第一輸入電壓與一第二輸入電壓，驅動模組產生複數掃描訊號並依序輸出至一顯示面板，驅動模組包含複數輸出單元、一正向輸入單元與一反向輸入單元，其中該些輸出單元一併耦接至一控制端，正向輸入單元與反向輸入單元經控制端耦接該些輸出單元。正向輸入單元接收第一輸入電壓與n-1級以上的任一該些驅動模組之一前正向掃描訊號，正向輸入單元依據第一輸入電壓與前正向掃描訊號對控制端充放電；反向輸入單元接收第二輸入電壓與n+1級以上的任一該些驅動模組之一後反向掃描訊號，反向輸入單元依據第二輸入電壓與後反向掃描訊號對控制端充放電。該些輸出單元接收該些時脈訊號，以在正向輸入單元對該輸出單元充電時，依序產生複數正向掃描訊號並依序輸出，並在反向輸入單元對控制端充電時，依序產生複數反向掃描訊號並依序輸出。

    茲為使　貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

10．．．顯示裝置

20．．．雙向掃描驅動電路

22．．．驅動模組

22a．．．第1驅動模組

22b．．．第2驅動模組

22c．．．第3驅動模組

22x．．．第198驅動模組

22y．．．第199驅動模組

22z．．．第200驅動模組

221．．．正向輸入單元

222．．．反向輸入單元

223．．．輸出單元

223a．．．第一輸出單元

223b．．．第二輸出單元

223c．．．第三輸出單元

223d．．．第四輸出單元

224．．．雜訊消除單元

225．．．電晶體

226．．．電晶體

230．．．輸出電容

230a．．．第一輸出電容

230b．．．第二輸出電容

230c．．．第三輸出電容

230d．．．第四輸出電容

231．．．控制電容

30．．．資料驅動電路

40．．．顯示面板

402．．．畫素結構

50．．．驅動電路

52．．．第n-1驅動模組

54．．．第n驅動模組

56．．．第n+1驅動模組

An．．．控制端

CLK1．．．第一時脈訊號

CLK2．．．第二時脈訊號

CLK3．．．第三時脈訊號

CLK4．．．第四時脈訊號

OUT_1(n)．．．第一輸出端

OUT_2(n)．．．第二輸出端

OUT_3(n)．．．第三輸出端

OUT_4(n)．．．第四輸出端

OUT_3(n_1)．．．前輸出端

OUT_2(n+1)．．．後輸出端

O₁(n-1)．．．第一輸出訊號

O₂(n-1)．．．第二輸出訊號

O₃(n-1)．．．第三輸出訊號

O₄(n-1)．．．第四輸出訊號

O₁(n)．．．第一輸出訊號

O₂(n)．．．第二輸出訊號

O₃(n)．．．第三輸出訊號

O₄(n)．．．第四輸出訊號

O₁(n+1)．．．第一輸出訊號

O₂(n+1)．．．第二輸出訊號

O₃(n+1)．．．第三輸出訊號

O₄(n+1)．．．第四輸出訊號

Vdd_f．．．第一輸入電壓

Vdd_r．．．第二輸入電壓

Vss．．．參考電位

第一A圖為本發明之一實施例之顯示裝置的方塊圖；
第一B圖為本發明之一實施例之驅動模組的方塊圖；
第二A圖為本發明之一實施例之驅動訊號於正向掃描的波形圖；
第二B圖為本發明之一實施例之驅動訊號於反向掃描的波形圖；以及
第三圖為本發明之一實施例之雙向掃瞄驅動電路的方塊圖。

    請參閱第一A圖，其為本發明之一實施例之顯示裝置的方塊圖。如圖所示，顯示裝置10包含一雙向掃描驅動電路20、一資料驅動電路30與一顯示面板40，雙向掃描驅動電路20包含複數驅動模組22，本實施例之驅動模組22係以一第1驅動模組22a、一第2驅動模組22b、一第三驅動模組22c以及依序列至一第198驅動模組22x、一第199驅動模組22y與一第200驅動模組22z，本實施例之顯示裝置10係以800條掃描線作為舉例，並以每一驅動模組22分別輸出4個掃描訊號作為舉例，因此驅動模組22個數為200個。顯示面板40包含複數畫素結構402。

    顯示面板40上設有複數掃描線GL與複數資料線DL，雙向掃描驅動電路20之該些驅動模組22係分別經4條掃描線GL耦接至部分該些畫素結構402，但本發明不限於此，驅動模組22更可依據使用需求而增加掃描線GL之連接數量，且本發明每一驅動模組22最少可耦接三條掃描線GL。資料驅動電路30經該些資料線DL耦接至該些畫素結構402。顯示裝置10藉由該些驅動模組22依序輸出複數掃描訊號至所連接之該些畫素結構402，以驅動該些畫素結構402接收資料驅動電路30所輸出之資料訊號。本發明之顯示裝置10係支援雙向掃描，亦即雙向掃描驅動電路20輸出掃描訊號之順序可依正向掃描方向而讓該些驅動模組22由上往下依序輸出掃描訊號，例如以依序從第1驅動模組22a產生掃描訊號至第200驅動模組22z產生掃描訊號，亦可依反向掃描方向而讓該些驅動模組22由下往上依序輸出掃描訊號，例如以依序從第200驅動模組22z產生掃描訊號至第1驅動模組22a產生掃描訊號。

    請一併參閱第一B圖，其為本發明之一實施例之驅動模組的方塊圖。如圖所示，本發明之驅動模組22為應用於一驅動電路，例如:雙向掃描驅動電路，驅動模組22係包含一正向輸入單元221、一反向輸入單元222與複數輸出單元223，本實施例係以四個輸出單元223為例，也就是一第一輸出單元223a、一第二輸出單元223b、一第三輸出單元223c與一第四輸出單元223d。此外，驅動模組22更包含一雜訊消除單元224與複數輸出電容230，其中，本實施例係以四個輸出電容230為例，也就是一第一輸出電容230a、一第二輸出電容230b、一第三輸出電容230c與一第四輸出電容230d，且雜訊消除單元224包含一第一電晶體225、一第二電晶體226與一控制電容231。

    該控制端An耦接至第一輸出單元223a之一第一端、第二輸出單元223b之一第一端、第三輸出單元223c之一第一端與第四輸出單元223d之第一端，正向輸入單元221之一第一端耦接至n-1級以上的任一驅動模組之一前輸出端OUT_3(n-1)，例如:如第一A圖所示，第200驅動模組22z之正向輸入單元耦接至第199驅動模組22y之第三輸出端。正向輸入單元221之一第二端接收第一輸入電壓Vdd_f，而反向輸入單元222之一第一端耦接至n+1級以上的任一驅動模組之一後輸出端OUT_2(n+1)，例如:如第一A圖所示，第1驅動模組22a之反向輸入單元耦接至第2驅動模組22b之第二輸出端。

    反向輸入單元222之一第二端接收該第二輸入電壓Vdd_r，且正向輸入單元221之第三端與反向輸入單元222之第三端分別耦接一控制端An。第一輸出單元223a之一第二端接收一第一時脈訊號CLK1，第一輸出單元223a之一第三端耦接至一第一輸出端OUT_1(n)，第二輸出單元223b之一第二端接收一第二時脈訊號CLK2，第二輸出單元223b之一第三端耦接至一第二輸出端OUT_2(n)，第三輸出單元223c之一第二端接收一第三時脈訊號CLK3，第三輸出單元223c之一第三端耦接至一第三輸出端OUT_3(n)，第四輸出單元223d之一第二端接收一第四時脈訊號CLK4，第四輸出單元223d之一第三端耦接至一第四輸出端OUT_4(n)。

    第一輸出電容230a耦接於控制端An與第一輸出端OUT_1(n)之間，也就是第一輸出電容230a之一第一端耦接控制端An，第一輸出電容230a之一第二端耦接第一輸出端OUT_1(n)，第二輸出電容230b耦接於控制端An與第二輸出端OUT_2(n)之間，也就是第二輸出電容230b之一第一端耦接控制端An，第二輸出電容230b之一第二端耦接第二輸出端OUT_2(n)，第三輸出電容230c耦接於控制端An與第三輸出端OUT_3(n)之間，也就是第三輸出電容230c之一第一端耦接控制端An，第三輸出電容230c之一第二端耦接第三輸出端OUT_3(n)，第四輸出電容230d耦接於控制端An與第四輸出端OUT_4(n)之間，也就是第四輸出電容230d之一第一端耦接控制端An，第四輸出電容230d之一第二端耦接第四輸出端OUT_4(n)。

    雜訊消除單元224係耦接於控制端An，因此雜訊消除單元224耦接該正向輸入單元221、該反向輸入單元222與該輸出單元223，且雜訊消除單元224亦接收第一時脈訊號CLK1，其中，控制電容231接收第一時脈訊號CLK1並耦接第一電晶體225與第二電晶體226，第一電晶體225與第二電晶體226分別耦接至控制端An以及耦接參考電位Vss，其中第一電晶體225之一第一端耦接控制端An，第一電晶體225之一第二端耦接控制電容231，第一電晶體225之一第三端耦接至參考電位Vss，第二電晶體226之一第一端耦接於控制電容231與第一電晶體225之第二端之間，第二電晶體226之一第二端耦接控制端An，第二電晶體226之一第三端耦接參考電位Vss。

    正向輸入單元221經前輸出端OUT_3(n-1)接收一前正向掃描訊號，以依據第一輸入電壓Vdd_f與前正向掃描訊號而對控制端An充放電，且正向輸入單元221在依據第一輸入電壓Vdd_f與前正向掃描訊號而對該控制端An充電時，該些輸出單元223a、223b、223c與223d即分別依據所接收之第一時脈訊號CLK1、第二時脈訊號CLK2、第三時脈訊號CLK3與第四時脈訊號CLK4而依序產生複數正向掃描訊號至該些輸出端OUT_1(n)、OUT_2(n)、OUT_3(n)與OUT_4(n)；當該正向輸入單元221對該控制端An充電以讓該些輸出單元223輸出該正向掃描訊號時，該反向輸入單元222於該些輸出單元223a、223b、223c與223d產生該些正向掃描訊號一段時間後對該控制端An放電，特別是，該反向輸入單元222於該些輸出單元223a、223b、223c與223d產生該些正向掃描訊號後經一個時脈週期時間(clock cycle time)對該控制端An進行放電，因而讓控制端An之電位下拉，例如:如第二A圖所示，該些輸出單元223a、223b、223c與223d於T2至T5時脈週期時間依序產生正向掃描訊號，並於T7時脈週期時間放電。如此用以運作驅動電路之正向掃描模式，例如:如第一A圖所示，自第1驅動模組22a至第200驅動模組22z依序產生複數掃描訊號至該些掃描線GL，以正向掃描該些畫素結構402。

    反向輸入單元222依據第二輸入電壓Vdd_r與後反向掃描訊號對控制端An充放電，其中反向輸入單元222依據第二輸入電壓Vdd_r與後反向掃描訊號對控制端An充電，而該些輸出單元223a、223b、223c與223d產生複數反向掃描訊號至該些輸出端OUT_1(n)、OUT_2(n)、OUT_3(n)與OUT_4(n)；當該反向輸入單元222對該控制端An充電以讓該些輸出單元223a、223b、223c與223d輸出該些反向掃描訊號時，該正向輸入單元221於該些輸出單元223a、223b、223c與223d產生該反向掃描訊號一段時間後對該些輸出單元223a、223b、223c與223d之該控制端An放電，特別是，該正向輸入單元221於該些輸出單元223a、223b、223c與223d產生該些反向掃描訊號後經一個時脈週期時間對控制端An放電，例如:如第二B圖所示，該些輸出單元223d、223c、223b與223a於T2至T5時脈週期時間依序產生反向掃描訊號，並於T7時脈週期時間放電。如此用以運作驅動電路之反向掃描模式，例如:如第一A圖所示，自第200驅動模組22z至第1驅動模組22a依序產生複數掃描訊號至該些掃描線GL，以反向掃描該些畫素結構402。

    此外，復參閱第一B圖，雜訊消除單元224濾除控制端An之雜訊，其中，控制電容231依據該第一時脈訊號CLK1產生一控制準位Bn，第一電晶體225依據控制端An之電位而濾除控制準位Bn是否下拉至參考電位Vss，進而控制第二電晶體226濾除控制端An之雜訊。

    請一併參閱第一B圖、第二A圖與第二B圖，其為本發明之一實施例之驅動訊號於正向掃描與反向掃描的波形圖。如第二A圖所示，其為一驅動電路操作於正向掃描模式下所呈現之波形圖。驅動模組22於正向掃描模式下時，正向輸入單元221為用以對控制端An充電，而反向輸入單元222於正向掃描模式下，卻是在該些輸出單元223a、223b、223c與223d產生正向掃描訊號後經一個時脈週期時間，以對控制端An進行放電，因此第一輸入電壓Vdd_f為高準位(Vdd)，而第二輸入電壓Vdd_r為低準位，本實施例是將第二輸入電壓Vdd_r下拉至參考電位Vss。

    復一併參閱第一B圖與第二A圖，當執行T1時脈週期時間時，正向輸入單元221依據前輸出端OUT_3(n-1)之第四掃描訊號而導通，以對控制端An充電，同時該些輸出端OUT_1(n)、OUT_2(n)、OUT_3(n)與OUT_4(n)為低電位，當執行T2時脈週期時間時，控制端An為浮接點(floating point)，因此控制端An不再受到正向輸入單元221之充電，同時基於控制端An之高電位而驅使輸出單元223接收第一時脈訊號CLK1並將第一時脈訊號CLK1之電壓傳送至第一輸出端OUT_1(n)，並透過第一輸出電容230a抬升控制端An之電位，而讓第一輸出單元223a對第一輸出端OUT_1(n)快速充電，當執行T3時脈週期時間時，控制端An為浮接點，基於控制端An之高電位而驅使第二輸出單元223b接收第二時脈訊號CLK2並將第二時脈訊號CLK2之電壓傳送至第二輸出端OUT_2(n)，並透過第二輸出電容230b抬升控制端An之電位，而讓第二輸出單元223b對第二輸出端OUT_2(n)快速充電，此外，第一輸出端OUT_1(n)之電位經第一輸出端OUT_1(n)放電至低電位，也就是Vss電位。

    當執行T4時脈週期時間時，控制端An為浮接點，基於控制端An之高電位而驅使第三輸出單元223c接收第三時脈訊號CLK3並將第三時脈訊號CLK3之電壓傳送至第三輸出端OUT_3(n)，並透過第三輸出電容230c抬升控制端An之電位，而讓第三輸出單元223c對第三輸出端OUT_3(n)快速充電，此外，第二輸出端OUT_2(n)之電位經第二輸出端OUT_2(n)放電至低電位；當執行T5時脈週期時間時，控制端An為浮接點，基於控制端An之高電位而驅使第四輸出單元223d接收第四時脈訊號CLK4並將第三時脈訊號CLK4之電壓傳送至第四輸出端OUT_4(n)，並透過第四輸出電容230d抬升控制端An之電位，而讓第四輸出單元223d對第四輸出端OUT_4(n)快速充電，此外，第三輸出端OUT_3(n)之電位經第三輸出端OUT_3(n)放電至低電位，當執行T6時脈週期時間時，控制端An為浮接點，第四輸出端OUT_4經放電至低電位，當執行T7時脈週期時間時，控制端An經反向輸入單元222放電至低電位，之後執行至T8時脈週期時間時，控制端An會基於輸出單元223之寄生電容而產生雜訊，但同時雜訊消除單元22a之第二電晶體226導通，而將控制端An穩定於低電位，而消除寄生電容之雜訊。

    請一併參閱第一B圖與第二B圖，其中第二B圖為該驅動電路操作於反向掃描模式下所呈現之波形圖。由於第二B圖為第二A圖之相反情況，所以變成反向輸入單元222對控制端An充電，而正向輸入單元221是在該些輸出單元223a、223b、223c、223d產生該些反向掃描訊號後經一個時脈週期時間(clock cycle time)，以對該輸出單元223之該控制端An進行放電，因此第二輸入電壓Vdd_r為高準位(Vdd)，而第一輸入電壓Vdd_f為低準位，本實施例是將第一輸入電壓Vdd_f下拉至參考電位Vss。復參閱第二B圖，驅動模組22於T1至T7時脈週期時間改以反向輸入單元222對控制端An充電，而由正向輸入單元221對控制端An放電，其餘操作方式同於第二A圖之實施例所述。

    由以上所述可知，本發明之驅動模組22藉由正向輸入單元221與反向輸入單元222分別對控制端An充電，以驅動該些輸出單元223a、223b、223c與223d提供不同掃描模式之掃描訊號，且本發明之驅動模組22在任一掃描模式僅需正向輸入單元221與反向輸入單元222輪替對控制端An充放電，因而簡化電路。再者，由於雜訊消除單元224為透過控制電容231接收時脈訊號CLK1，因而避免時脈訊號之電壓、電流直接流通至參考電位Vss，以減低非必要之直流消耗。又，由於驅動模組為依據至少三個以上時脈訊號進行運作，所以避免輸出單元223與第一雜訊消除單元224依據時脈訊號持續導通/截止，因而避免輸出單元223與第一雜訊消除單元224於非運作期間產生非必要功率消耗。

    請參閱第三圖，其為本發明之一實施例之雙向掃瞄驅動電路的方塊圖。如圖所示，本發明之驅動電路50係包含複數驅動模組，本實施例係以一第n-1驅動模組52、一第n驅動模組54與一第n+1驅動模組56作為舉例，第n-1驅動模組52、第n驅動模組54與第n+1驅動模組56之詳細電路係同於前一實施例所述之驅動模組22。由於第n-1驅動模組52於本實施例為起始之驅動模組，而未有第n-2驅動模組可供第n-1驅動模組52電性連接，因此第n-1驅動模組52接收一輸入訊號IN1，第n-1驅動模組52至第n+1驅動模組56即如同第一A圖與第一B圖之第1驅動模組22a至第3驅動模組22c之運作方式，第n-1驅動模組52至第n+1驅動模組56分別接收第一時脈訊號CLK1至第四時脈訊號CLK4，且第n-1驅動模組52、第n驅動模組54與第n+1驅動模組56皆為耦接至第一輸入電壓Vdd_f與第二輸入電壓Vdd_r，並皆耦接至參考電位Vss，其中參考電位Vss相當於掃描電路之低電位，例如:1V電位。其中，第n-1驅動模組52所輸出之第一輸出訊號O₁(n-1)至第四輸出訊號O₄(n-1)、第n驅動模組54所輸出之第一輸出訊號O₁(n)至第四輸出訊號O₄(n)，以及第n+1驅動模組56所輸出之第一輸出訊號O₁(n+1)至第四輸出訊號O₄(n+1)，即為畫素結構402之掃描訊號。

    當開始順向掃描時，第n-1驅動模組52係依序輸出第一輸出訊號O₁(n-1)至第四輸出訊號O₄(n-1)至畫素結構402，也就是第n-1驅動模組52將其第一掃描訊號至第四掃描訊號輸出至畫素結構402，同時，第n-1驅動模組52將第三輸出訊號O₃(n-1)傳送至第n驅動模組54，也就是第n-1驅動模組52將其第三掃描訊號輸出至第n驅動模組54，第n驅動模組54亦依序輸出第一輸出訊號O₁(n)至第四輸出訊號O₄(n)至畫素結構402，也就是第n驅動模組54將其第一掃描訊號至第四掃描訊號輸出至畫素結構402，且第n驅動模組54亦同時將第三輸出訊號O₃(n)傳送至第n+1驅動模組56，也就是第n驅動模組54將其第三掃描訊號輸出至第n+1驅動模組56，第n+1驅動模組56於接收到第三輸出訊號O₃(n)時，即輸出第一輸出訊號O₁(n+1)至第四輸出訊號O₄(n+1)至畫素結構402，也就是第n+1驅動模組56將其第一掃描訊號至第四掃描訊號輸出至畫素結構402，同時，第n+1驅動模組56將第三輸出訊號O₃(n+1)傳送至下一級驅動模組，亦即將第三輸出訊號O₃(n+1)傳送至第n+2驅動模組(圖未示)，也就是第n+1驅動模組56將其第三掃描訊號輸出至第n+2驅動模組。

    此外，本實施例係以三個驅動模組作為舉例，但本發明不限於此，本實施例更可設置超過三個驅動模組用於提供掃描訊號，用以正向掃描或反向掃描。由上述實施例可知，本發明藉由輸出單元共用控制端，而讓每一驅動模組皆可輸出複數掃描訊號，如此即可縮減驅動模組之使用面積。綜上所述，本發明為一種具共用控制端之驅動模組，其藉由正向輸入單元與反向輸入單元分別於正向掃描模式與反向掃描模式中對控制端充放電，以在正向輸入單元對控制端充電時，驅使複數輸出單元依序產生複數正向掃描訊號，並在反向輸入單元對控制端充電時，驅使該些輸出單元依序產生複數反向掃描訊號，因而支援雙向掃描。再者，本發明藉由複數輸出單元共用控制端，而簡化控制端的充放電機制與驅動模組之電路布局。

    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

22．．．驅動模組

221．．．正向輸入單元

222．．．反向輸入單元

223．．．輸出單元

223a．．．第一輸出單元

223b．．．第二輸出單元

223c．．．第三輸出單元

223d．．．第四輸出單元

224．．．雜訊消除單元

225．．．第一電晶體

226．．．第二電晶體

230．．．輸出電容

230a．．．第一輸出電容

230b．．．第二輸出電容

230c．．．第三輸出電容

230d．．．第四輸出電容

231．．．控制電容

Claims (8)

1. 一種具共用控制端之驅動模組，其分別依序產生複數掃描訊號並依序輸出至一顯示面板，該驅動模組接收複數時脈訊號並分別接收一第一輸入電壓與一第二輸入電壓，該驅動模組包含：
   複數輸出單元，其一併耦接一控制端，並接收該些時脈訊號；
   一正向輸入單元，其耦接該控制端，並接收該第一輸入電壓與任一n-1級以上驅動模組之輸出單元的一前正向掃描訊號，該正輸入單元依據該第一輸入電壓與該前正向掃描訊號對該控制端充放電；以及
   一反向輸入單元，其耦接該控制端，並接收該第二輸入電壓與任一n+1級以上驅動模組之輸出單元的一後反向掃描訊號，該反輸入單元依據該第二輸入電壓與該後反向掃描訊號對該控制端充放電；
   其中，該正輸入單元依據該第一輸入電壓與該前正向掃描訊號對該控制端充電，而分別依據該些時脈訊號與該控制端產生複數正向掃描訊號並依序順向輸出，該反輸入單元依據該第二輸入電壓與該後反向掃描訊號對該控制端充電，而分別依據該些時脈訊號與該控制端產生複數反向掃描訊號並依序反向輸出。
2. 如申請專利範圍第1項所述之驅動模組，更包含:
   一雜訊清除單元，其耦接該正輸入單元、該反輸入單元與該輸出單元，並接收該第一時脈訊號，該無雜訊單元濾除該輸出單元之該控制端之雜訊。
3. 如申請專利範圍第2項所述之驅動模組，其中該雜訊清除單元包含:
   一控制電容，其一第一端接收該第一時脈訊號，該控制電容依據該第一時脈訊號產生一控制準位；
   一第一電晶體，其一第一端耦接該控制電容之一第二端，該第一電晶體之一第二端耦接該正輸入單元、該反輸入單元與該控制端；以及
   一第二電晶體，其一第一端耦接該正輸入單元、該反輸入單元與該控制端，該第二電晶體之一第二端耦接該第一電晶體之該第一端與該控制電容之該第二端，該第一電晶體之一第三端與該第二電晶體之一第三端耦接至一參考準位。
4. 如申請專利範圍第1項所述之驅動模組，其中該些時脈訊號包含該第一時脈訊號、一第二時脈訊號、一第三時脈訊號與一第四時脈訊號，該第一時脈訊號、該第二時脈訊號、該第三時脈訊號與該第四時脈訊號依序且循環輸出至該驅動模組。
5. 如申請專利範圍第1項所述之驅動模組，更包含:
   複數輸出電容，其第一端分別耦接該控制端，該些輸出電容之第二端分別耦接該些輸出單元之第三端。
6. 如申請專利範圍第1項所述之驅動模組，其中當該正輸入單元依據該第一輸入電壓與該前正向掃描訊號對該控制端充電時，該反輸入單元於該些輸出單元產生該些正向掃描訊號之其中一者後對該控制端放電。
7. 如申請專利範圍第1項所述之驅動模組，其中當該反輸入單元依據該第二輸入電壓與該後反向掃描訊號對該輸出單元充電時，該正輸入單元於該輸出單元產生該些反向掃描訊號其中一者後對該控制端放電。
8. 如申請專利範圍第1項所述之驅動模組，其中該些輸出單元為複數電晶體，該些電晶體之第一端耦接該控制端，該些電晶體之第二端接收該些時脈訊號，該些電晶體之第三端輸出該些掃描訊號。