JP2007148086A - 平面表示装置 - Google Patents

平面表示装置 Download PDF

Info

Publication number
JP2007148086A
JP2007148086A JP2005343643A JP2005343643A JP2007148086A JP 2007148086 A JP2007148086 A JP 2007148086A JP 2005343643 A JP2005343643 A JP 2005343643A JP 2005343643 A JP2005343643 A JP 2005343643A JP 2007148086 A JP2007148086 A JP 2007148086A
Authority
JP
Japan
Prior art keywords
signal
display
scanning
display area
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005343643A
Other languages
English (en)
Inventor
Masaki Miyatake
正樹 宮武
Kenji Harada
賢治 原田
Takanori Tsunashima
貴徳 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005343643A priority Critical patent/JP2007148086A/ja
Publication of JP2007148086A publication Critical patent/JP2007148086A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示画面のサイド領域に単色表示を行い、その他の領域に画像表示を行う部分画面表示を行う場合、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる平面表示装置を提供する。
【解決手段】平面表示装置1において、第1表示領域2b及び第2表示領域2cに互いに交差させて設けられた複数の走査線Gn及び複数の信号線Smと、第1表示領域2bの複数の信号線Smを複数の信号線群に分割し、第2表示領域2cの複数の信号線Smを1つの信号線群とする回路であって、全画面表示を行う場合、第1表示領域2b及び第2表示領域2cの複数の信号線Smを順次走査し、複数の信号線に画像信号を出力し、部分画面表示を行う場合、第1表示領域2bの複数の信号線群を同時に走査し、さらに第2表示領域2cの信号線群を走査し、複数の信号線Smに画像信号を出力する信号線駆動回路4とを備える。
【選択図】図1

Description

本発明は、画像を表示する平面表示装置に関する。
平面表示装置としては、液晶を用いる液晶表示装置が様々な分野で使用されている。この液晶表示装置は、薄型で軽量及び低消費電力であるため、携帯情報端末、コンピュータ及びテレビ等に用いられている。
アスペクト比が16:9であるワイド型の表示画面を有し、その表示画面にアスペクト比が4:3である画像(例えば、映像)を表示することができる液晶表示装置や、アスペクト比が4:3である表示画面を有し、その表示画面にアスペクト比が16:9である画像を表示することができる液晶表示装置等が提案されている(例えば、特許文献1参照)。
特開2005−25076号公報
しかしながら、アスペクト比が16:9であるワイド型の表示画面を有する液晶表示装置において、アスペクト比が4:3である画像を表示する場合には、表示画面の表示領域を100%使用しようとすると、画像信号(例えば、映像信号)のブランク期間内で、表示画面の両側に黒表示(黒書き込み)を行うサイドブラック表示を行う必要があるため、クロック周波数を高速化する必要が生じてしまう。このため、表示画面の中央に位置する画像表示用のセンター領域と、表示画面の両側に位置するサイドブラック表示用のサイド領域とでは、それぞれのクロック周波数が異なってしまうという問題が発生する。
また、クロック周波数を1水平走査期間内で変化させるための手段は、例えば、平面表示装置が備えるコントローラに専用の回路を設けたりする必要があるため、平面表示装置のコストアップにつながってしまう。さらに、サイド領域のクロック周波数の高速化により、黒表示(単色表示)の書き込み時間が不足し、サイド領域の黒が浮いてしまうという問題も生じる。
本発明は、上記に鑑みてなされたものであり、その目的は、表示画面のサイド領域に単色表示を行い、その他の領域に画像表示を行う部分画面表示を行う場合、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる平面表示装置を提供することである。
本発明の実施の形態に係る特徴は、平面表示装置において、第1表示領域及び第2表示領域に互いに交差させて設けられた複数の走査線及び複数の信号線と、複数の走査線及び複数の信号線に交差点毎にそれぞれ接続されて設けられた画素部と、複数の走査線に1水平走査期間毎に走査信号を出力する走査線駆動回路と、第1表示領域の複数の信号線を複数の信号線群に分割し、第2表示領域の複数の信号線を1つの信号線群とする回路であって、第1表示領域及び第2表示領域の全領域に画像表示を行う全画面表示を行う場合、第1表示領域及び第2表示領域の複数の信号線を走査信号に同期させて順次走査し、複数の信号線に画像信号を出力し、第1表示領域に単色表示を行い第2表示領域に画像表示を行う部分画面表示を行う場合、第1表示領域の複数の信号線群を走査信号に同期させて同時に走査し、第2表示領域の信号線群を走査信号に同期させて走査し、複数の信号線に画像信号を出力する信号線駆動回路とを備えることである。
本発明の実施の形態に係る特徴では、部分画面表示を行う場合、第1表示領域の複数の信号線群を同時に走査することによって、第1表示領域に対する単色表示が信号線群毎に同時に行われ、画像信号のブランク期間内にそれぞれの単色表示が完了することから、クロック周波数を高速化する必要がなく、さらに単色表示の書き込み時間が不足することもなくなり、加えて画像表示の書き込み時間を十分に確保することが可能になるので、高画質な画像表示が行われる。
本発明によれば、表示画面のサイド領域に単色表示を行い、その他の領域に画像表示を行う部分画面表示を行う場合、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる平面表示装置を提供することができる。
本発明を実施するための最良の一形態について図面を参照して説明する。本発明の実施の形態に係る平面表示装置は、例えばアクティブマトリックス型の液晶表示装置である。
図1に示すように、本実施の形態に係る平面表示装置1は、表示領域2aに互いに交差させて設けられた複数本の走査線G1、G2〜Gn(総称してGnとする)及び複数本の信号線S1、S2〜Sm(総称してSmとする)を有する表示部2、各走査線Gnを駆動する走査線駆動回路3、各信号線Smを駆動する信号線駆動回路4、及びその走査線駆動回路3と信号線駆動回路4とに制御信号を供給する外部駆動回路5等を備えている。
ここで、表示領域2aは、第1表示領域としてのサイド領域2bと、第2表示領域としてのセンター領域2cとにより構成されている。サイド領域2bは、表示領域2aの両側に位置する帯状の領域であり、センター領域2cは表示領域2aの中央に位置する帯状の領域である。
表示部2は、各走査線Gn及び各信号線Smの交差点毎にそれぞれ設けられた複数の画素部21を備えている。この画素部21は、走査線Gn及び信号線Smの交差点に設けられたスイッチ素子21a、及びそのスイッチ素子21aに接続された画素容量21bから構成されている。スイッチ素子21aとしては、例えばポリシリコン型の薄膜トランジスタを用いる。この薄膜トランジスタのゲートは走査線Gnに接続され、そのソースは信号線Smに接続され、そのドレインは画素容量21bに接続されている。画素容量21bとしては、例えば液晶材料により構成された液晶容量を用いる。
走査線駆動回路3は、外部駆動回路5から供給された制御信号に応じて、各走査線Gnに対し1水平走査期間毎に走査信号を順次出力して各走査線Gnをそれぞれ駆動する。ここで、走査信号はスイッチ素子21aを駆動(オン)する走査電圧をスイッチ素子21aに与える信号である。
信号線駆動回路4は、外部駆動回路5から供給された制御信号に応じて、各信号線Smに対し走査信号に同期させて画像信号、例えば映像信号をそれぞれ出力して各信号線Smをそれぞれ駆動する。ここで、画像信号は表示データに基づいて画素容量21bに信号電圧を与える信号である。
外部駆動回路5は、走査線駆動回路3及び信号線駆動回路4を駆動制御するための各種の制御信号を走査線駆動回路3及び信号線駆動回路4にそれぞれ入力する。制御信号としては、スタート信号STV、クロック信号CKV、イネーブル信号ENA、スタート信号STH、クロック信号CKH、上下反転制御信号CSH及びサイドブラック制御信号SB等がある。なお、スタート信号STV、クロック信号CKV及びイネーブル信号ENAが走査線駆動回路3に入力され、スタート信号STH、クロック信号CKH、上下反転制御信号CSH及びサイドブラック制御信号SBが信号線駆動回路4に入力される。
ここで、外部駆動回路5は、サイド領域2b及びセンター領域2cの全領域に画像表示(例えばフルカラー表示)を行う全画面表示としてワイド表示(16:9表示)を行う場合、サイドブラック制御信号SBをロウレベルとし、表示モードをワイド表示モードに設定する。また、外部駆動回路5は、サイド領域2bに黒表示を行いセンター領域2cに画像表示(例えばフルカラー表示)を行う部分画面表示としてサイドブラック表示(4:3表示)を行う場合、サイドブラック制御信号SBをハイレベルとし、表示モードをサイドブラック表示モードに設定する。さらに、外部駆動回路5は、走査方向を順方向とする場合(順方向スキャン)、上下反転制御信号CSHをハイレベルとし、走査方向を順方向に設定し、走査方向を逆方向とする場合(逆方向スキャン)、上下反転制御信号CSHをロウレベルとし、走査方向を逆方向に設定する。
図2ないし図5に示すように、信号線駆動回路4は、各信号線Smをそれぞれ走査する複数の走査部SC1〜SC7、サイドブラック制御信号SBに基づいて3つのサイドブラック制御信号SB1、SB2、SB3を生成する生成回路41、及びそれらのサイドブラック制御信号SB1、SB2、SB3と上下反転制御信号CSHとに基づいて各走査部SC1〜SC7の接続を切り替える切替回路42等を備えている。
各走査部SC1〜SC3、SC5〜SC7は、サイド領域2bに位置する複数の信号線Smを複数の信号線群、例えば6つの信号線群に分割する回路である。また、走査部SC4は、センター領域2cに位置する複数の信号線Smを1つの信号線群とする回路である。これらの走査部SC1〜SC7は、サイド領域2bの複数の信号線群及びセンター領域2cの信号線群にそれぞれ対応させて設けられており、それぞれ対応する信号線群の各信号線Smを順次走査する。
生成回路41は、サイドブラック制御信号SBから3つのサイドブラック制御信号SB1、SB2、SB3を生成し、それらのサイドブラック制御信号SB1、SB2、SB3をワイド表示及びサイドブラック表示に応じて切替回路42に切替制御信号として出力する。
切替回路42は、上下反転制御信号CSHにより制御されるスイッチSW1及びスイッチSW8と、サイドブラック制御信号SB1により制御されるスイッチSW2、スイッチSW3、スイッチSW6及びスイッチSW7と、サイドブラック制御信号SB2により制御されるスイッチSW5と、サイドブラック制御信号SB3により制御されるスイッチSW4とにより構成されている。各スイッチSW1〜SW8には、スタート信号STHが入力されるスタート信号供給線ST1が接続されている。
スタート信号供給線ST1と走査部SC1とはスイッチSW1を介して接続されており、走査部SC1と走査部SC2とはスイッチSW2を介して接続されており、走査部SC2と走査部SC3とはスイッチSW3を介して接続されており、走査部SC3と走査部SC4とはスイッチSW4を介して接続されている。また、走査部SC4と走査部SC5とはスイッチSW5を介して接続されており、走査部SC5と走査部SC6とはスイッチSW6を介して接続されており、走査部SC6と走査部SC7とはスイッチSW7を介して接続されており、走査部SC7とスタート信号供給線ST1とはスイッチSW8を介して接続されている。
ここで、生成回路41の構成について詳しく説明する。
図6に示すように、生成回路41は、ワイド表示モード(16:9)/順方向スキャン(CSH=H)及び逆方向スキャン(CSH=L)である場合、SB1=SB2=SB3=L(ロウレベル)となり、サイドブラック表示モード(4:9)/順方向スキャン(CSH=H)である場合、SB1=SB2=H(ハイレベル)及びSB3=L(ロウレベル)となり、サイドブラック表示モード(4:3)/逆方向スキャン(CSH=L)である場合、SB1=SB3=H(ハイレベル)及びSB2=L(ロウレベル)となる3つのサイドブラック制御信号SB1、SB2、SB3を生成するように構成されている。これにより、走査方向によらずサイドブラック表示を行うことが可能になる。
図7に示すように、この生成回路41は、バッファ41a、複数のNOT回路41b及び2つのNAND回路41cにより構成されている。バッファ41aには、サイドブラック制御信号SBが入力される。このバッファ41aの出力が4つのNOT回路41bを介してサイドブラック制御信号SB1となる。NAND回路41cには、サイドブラック制御信号SB1と上下反転制御信号CSHとが入力される。このNAND回路41cの出力が3つのNOT回路41bを介してサイドブラック制御信号SB2となる。また、他方のNAND回路41cには、サイドブラック制御信号SB1が入力され、さらに上下反転制御信号CSHがNOT回路41bを介して入力される。このNAND回路41cの出力が3つのNOT回路41bを介してサイドブラック制御信号SB3となる。
順方向スキャンのワイド表示モードでは、サイドブラック制御信号SBがロウレベル(L)であり、上下反転制御信号CSHがハイレベル(H)であるため、サイドブラック制御信号SB1、サイドブラック制御信号SB2及びサイドブラック制御信号SB3は全てロウレベル(L)となる。また、逆方向スキャンのワイド表示モードでは、サイドブラック制御信号SBがロウレベル(L)であり、上下反転制御信号CSHがロウレベル(L)であるため、サイドブラック制御信号SB1、サイドブラック制御信号SB2及びサイドブラック制御信号SB3は全てロウレベル(L)となる。
順方向スキャンのサイドブラック表示モードでは、サイドブラック制御信号SBがハイレベル(H)であり、上下反転制御信号CSHがハイレベル(H)であるため、サイドブラック制御信号SB1及びサイドブラック制御信号SB2はハイレベル(H)になり、サイドブラック制御信号SB3はロウレベル(L)となる。また、逆方向スキャンのサイドブラック表示モードでは、サイドブラック制御信号SBがハイレベル(H)であり、上下反転制御信号CSHがロウレベル(L)であるため、サイドブラック制御信号SB1及びサイドブラック制御信号SB3はハイレベル(H)になり、サイドブラック制御信号SB2はロウレベル(L)となる。
これらのサイドブラック制御信号SB1、SB2、SB3が切替回路42に切替制御信号として入力される。切替回路42は、入力されたサイドブラック制御信号SB1、SB2、SB3に応じて各スイッチSW2〜SW7を切り替え、上下反転制御信号CSHに応じて各スイッチSW1、SW8を切り替える。
次いで、走査部SC1〜SC7の構成について詳しく説明する。
図8ないし図11に示すように、各走査部SC1〜SC3は、複数のシフトレジスタSR1〜SR17及び複数の出力段OUT1〜OUT16によりそれぞれ構成されている。また、走査部SC4は、複数のシフトレジスタSR18〜SR172及び複数の出力段OUT17〜OUT171により構成されている。さらに、各走査部SC5〜SC7は、複数のシフトレジスタSR173〜SR188及び複数の出力段OUT172〜OUT187によりそれぞれ構成されている。各走査部SC1〜SC7は、例えば半クロック型のシフトレジスタ回路である。
各シフトレジスタSR1〜SR188では、スタート信号STHが入力されるシフトレジスタから順番に、シフトレジスタ奇数段は、クロック信号CKHがハイレベルでアクティブとなるHアクティブであり、シフトレジスタ偶数段は、クロック信号CKHがロウレベルでアクティブとなるLアクティブである。
このようなシフトレジスタSR1〜SR188のクロック信号CKHに対する論理関係を順方向スキャン及び逆方向スキャンのどちらでも維持するため、図8ないし図11に示すように、スタート信号供給線ST1と各シフトレジスタSR1、SR6、SR12、SR17、SR173、SR178、SR184、SR188との間には、ダミーシフトレジスタD1〜D17がそれぞれ設けられている。すなわち、ダミーシフトレジスタD1〜D17は、シフトレジスタ奇数段とシフトレジスタ偶数段とが、それぞれ入力される入力信号に対するクロック信号CKHの位相が反転となる関係にあるように設けられている。
図8及び図9に示すように、シフトレジスタSR1の入力には、1段のダミーシフトレジスタD1が接続されており、シフトレジスタSR188の入力には、2段のダミーシフトレジスタD2、D3が接続されている。なお、図8に示すように、順方向スキャンのワイド表示モードでは、スタート信号STHがダミーシフトレジスタD1に入力される。また、図9に示すように、逆方向スキャンのワイド表示モードでは、スタート信号STHがダミーシフトレジスタD3に入力される。
図10及び図11に示すように、シフトレジスタSR6、SR12、SR178、SR184の入力には、2段のダミーシフトレジスタD1〜D11がそれぞれ接続されている。また、図10に示すように、シフトレジスタSR173の入力には、3段のダミーシフトレジスタD12〜D14が接続されている。さらに、図11に示すように、シフトレジスタSR17の入力には、3段のダミーシフトレジスタD15〜D17が接続されている。なお、各ダミーシフトレジスタD2、D5、D7、D9、D11、D14、D17は、各出力段OUT187、OUT5、OUT11、OUT172、OUT177、OUT183、OUT16にそれぞれ接続されている。
図10に示すように、順方向スキャンのサイドブラック表示モードでは、スタート信号STHが各ダミーシフトレジスタD1、D4、D6、D8、D10、D12にそれぞれ入力される。また、図11に示すように、逆方向スキャンのサイドブラック表示モードでは、スタート信号STHが各ダミーシフトレジスタD3、D4、D6、D8、D10、D15にそれぞれ入力される。
次に、このような構成の平面表示装置1の各表示モードでの表示動作について説明する。特に、切替回路42の各スイッチSW1〜SW8による切替動作及び走査部SC1〜SC7による走査動作について説明する。
<順方向スキャンのワイド表示モード>
外部駆動回路5は、サイドブラック制御信号SBをロウレベル(L)とし、上下反転制御信号CSHをハイレベル(H)とし、表示モードを順方向スキャンのワイド表示モードに設定する。これに応じて、生成回路41は、サイドブラック制御信号SB1、サイドブラック制御信号SB2及びサイドブラック制御信号SB3を全てロウレベル(L)にする(図6参照)。
これにより、切替回路41は、図2に示すように、スイッチSW1によりスタート信号供給線ST1と走査部SC1とを接続し、スイッチSW8によりスタート信号供給線ST1と走査部SC7とを切り離す。また、切替回路41は、スイッチSW2により走査部SC1と走査部SC2とを接続し、スイッチSW3により走査部SC2と走査部SC3とを接続し、スイッチSW4により走査部SC3と走査部SC4とを接続し、スイッチSW5により走査部SC4と走査部SC5とを接続し、スイッチSW6により走査部SC5と走査部SC6とを接続し、スイッチSW7により走査部SC6と走査部SC7とを接続する。
このような状態で、スタート信号STHが走査部SC1に入力されると、走査部SC1〜SC7はその並び順(SC1→SC2→SC3→SC4→SC5→SC6→SC7という順)で順次駆動する(順方向スキャン:図2中の左から右へ)。すなわち、走査部SC1は対応する各信号線Smを順次走査し、続いて、走査部SC2も対応する各信号線Smを順次走査し、同じように走査部C3〜走査部SC7も対応する各信号線Smを順次走査する。この走査に応じて、映像信号が表示領域2aの各画素部21に書き込まれ、表示領域2a、すなわちサイド領域2b及びセンター領域2cの全領域に映像(画像)が表示される。
<逆方向スキャンのワイド表示モード>
外部駆動回路5は、サイドブラック制御信号SBをロウレベル(L)とし、上下反転制御信号CSHをロウレベル(L)とし、表示モードを逆方向スキャンのワイド表示モードに設定する。これに応じて、生成回路41は、サイドブラック制御信号SB1、サイドブラック制御信号SB2及びサイドブラック制御信号SB3を全てロウレベル(L)にする(図6参照)。
これにより、切替回路41は、図3に示すように、スイッチSW1によりスタート信号供給線ST1と走査部SC1とを切り離し、スイッチSW8によりスタート信号供給線ST1と走査部SC7とを接続する。また、切替回路41は、スイッチSW2により走査部SC1と走査部SC2とを接続し、スイッチSW3により走査部SC2と走査部SC3とを接続し、スイッチSW4により走査部SC3と走査部SC4とを接続し、スイッチSW5により走査部SC4と走査部SC5とを接続し、スイッチSW6により走査部SC5と走査部SC6とを接続し、スイッチSW7により走査部SC6と走査部SC7とを接続する。
このような状態で、スタート信号STHが走査部SC7に入力されると、走査部SC7〜SC1はその並び順(SC7→SC6→SC5→SC4→SC3→SC2→SC1という順)で順次駆動する(逆方向スキャン:図3中の右から左へ)。すなわち、走査部SC7は対応する各信号線Smを順次走査し、続いて、走査部SC6も対応する各信号線Smを順次走査し、同じように走査部SC5〜走査部SC1も対応する各信号線Smを順次走査する。この走査に応じて、映像信号が表示領域2aの各画素部21に書き込まれ、表示領域2a、すなわちサイド領域2b及びセンター領域2cの全領域に映像(画像)が表示される。
<順方向スキャンのサイドブラック表示モード>
外部駆動回路5は、サイドブラック制御信号SBをハイレベル(H)とし、上下反転制御信号CSHをハイレベル(H)とし、表示モードを順方向スキャンのサイドブラック表示モードに設定する。これに応じて、生成回路41は、サイドブラック制御信号SB1及びサイドブラック制御信号SB2をハイレベル(H)とし、サイドブラック制御信号SB3をロウレベル(L)とする(図6参照)。
これにより、切替回路41は、図4に示すように、スイッチSW1によりスタート信号供給線ST1と走査部SC1とを接続し、スイッチSW8によりスタート信号供給線ST1と走査部SC7とを切り離す。また、切替回路41は、スイッチSW2によりスタート信号供給線ST1と走査部SC2とを接続し、スイッチSW3によりスタート信号供給線ST1と走査部SC3とを接続し、スイッチSW4により走査部SC3と走査部SC4とを接続し、スイッチSW5によりスタート信号供給線ST1と走査部SC5とを接続し、スイッチSW6によりスタート信号供給線ST1と走査部SC6とを接続し、スイッチSW7によりスタート信号供給線ST1と走査部SC7とを接続する。
このような状態で、スタート信号STHが走査部SC1〜SC3及び走査部SC5〜SC7に入力されると、走査部SC1〜SC3及び走査部SC5〜SC7は同時に駆動する。すなわち、走査部SC1は対応する各信号線Smを順次走査し(順方向スキャン:図4中の左から右へ)、同時に、走査部SC2、走査部SC3及び走査部SC5〜SC7も対応する各信号線Smを順次走査する。この走査に応じて、黒がサイド領域2bの各画素部21に書き込まれ、サイド領域2bに黒ベタが表示される。また、走査部SC3の出力が走査部SC4に入力されるので、走査部SC3の走査後、すなわち黒書き込み後、走査部SC4も対応する各信号線Smを順次走査する。この走査に応じて、映像信号がセンター領域2cの各画素部21に書き込まれ、センター領域2cに映像(画像)が表示される。
<逆方向スキャンのサイドブラック表示モード>
外部駆動回路5は、サイドブラック制御信号SBをハイレベル(H)とし、上下反転制御信号CSHをロウレベル(L)とし、表示モードを逆方向スキャンのサイドブラック表示モードに設定する。これに応じて、生成回路41は、サイドブラック制御信号SB1及びサイドブラック制御信号SB3をハイレベル(H)とし、サイドブラック制御信号SB2をロウレベル(L)とする(図6参照)。
これにより、切替回路41は、図5に示すように、スイッチSW1によりスタート信号供給線ST1と走査部SC1とを切り離し、スイッチSW8によりスタート信号供給線ST1と走査部SC7とを接続する。また、切替回路41は、スイッチSW2によりスタート信号供給線ST1と走査部SC1とを接続し、スイッチSW3によりスタート信号供給線ST1と走査部SC2とを接続し、スイッチSW4によりスタート信号供給線ST1と走査部SC3とを接続し、スイッチSW5により走査部SC4と走査部SC5とを接続し、スイッチSW6によりスタート信号供給線ST1と走査部SC5とを接続し、スイッチSW7によりスタート信号供給線ST1と走査部SC6とを接続する。
このような状態で、スタート信号STHが走査部SC7〜SC5及び走査部SC3〜SC1に入力されると、走査部SC7〜SC5及び走査部SC3〜SC1は同時に駆動する。すなわち、走査部SC7は対応する各信号線Smを順次走査し(逆方向スキャン:図5中の右から左へ)、同時に、走査部SC6、走査部SC5及び走査部SC3〜SC1も対応する各信号線Smを順次走査する。この走査に応じて、黒がサイド領域2bの各画素部21に書き込まれ、サイド領域2bに黒ベタが表示される。また、走査部SC5の出力が走査部SC4に入力されるので、走査部SC5の走査後、すなわち黒書き込み後、走査部SC4も対応する各信号線Smを順次走査する。この走査に応じて、映像信号がセンター領域2cの各画素部21に書き込まれ、センター領域2cに映像(画像)が表示される。
ここで、図12に示すように、順方向スキャン及び逆方向スキャンのワイド表示モードでは、アスペクト比が16:9である表示画面の表示領域2aの全領域、例えば、560dot×220lineの全領域に映像を表示する。このワイド表示モードでは、ビデオ映像範囲A1の53.3μsのうちの48.48μsが映像表示領域A2として表示領域2aに表示される。
また、図13に示すように、順方向スキャン及び逆方向スキャンのサイドブラック表示モードでは、例えば、458dot×220lineのセンター領域2cに映像を表示し、その領域の両側に位置するそれぞれ51dot×220lineの2つのサイド領域2bに黒表示を行うサイドブラック表示を行う。このサイドブラック表示モードでは、ビデオ映像範囲A1の53.3μsの100%が映像表示領域A3としてセンター領域2cに表示され、さらに、サイド領域2bに黒書き込みが行われる。
このような場合、図14に示すように、順方向スキャン及び逆方向スキャンのワイド表示モード(16:9)では、外部から送られ映像期間が53.33μsである映像信号(Video)に対して、走査部SC1〜SC7を用いて48.48μsの期間が表示領域2aに表示される。スタート信号STHが入力されてから半クロック毎に1画素ずつ書き込まれ、映像信号の書き込みが行われる。ここで、走査部SC1〜SC7の動作用のクロック信号CKHの周波数は1.93MHzであり、必要とするパネル水平ブランキング期間は15.08μsである。
また、図14に示すように、順方向スキャン及び逆方向スキャンのサイドブラック表示モード(4:3)では、外部から送られ映像期間が53.33μsである映像信号(Video)に対して、走査部SC4を用いて53.33μsの期間がフルでセンター領域2cに表示される。さらに、各走査部SR1〜SR3、SR5〜SR7を同時に走査することにより、サイド領域2bに黒書き込みが各走査部SR1〜SR3、SR5〜SR7毎に行われる。スタート信号STHが入力されてから半クロック毎に1画素ずつ書き込まれる。黒書き込みは、各走査部SR1〜SR3、SR5〜SR7により同時に行われ、走査部SR3による黒書き込み後、映像信号の書き込みが走査部SR4により行われる。このとき、黒書き込みは、映像信号のブランク期間内に完了する。ここで、走査部SC1〜SC7の動作用のクロック信号CKHの周波数は約1.43MHzであり、必要とするパネル水平ブランキング期間は7.26μsである。
以上説明したように、本実施の形態によれば、部分画面表示としてサイドブラック表示を行う場合、サイド領域2bに対応する各走査部SC1〜SC3、SC5〜SC7を同時に走査することによって、サイド領域2bに対する黒表示が各走査部SC1〜SC3、SC5〜SC7毎に同時に行われ、映像信号のブランク期間内にそれぞれの黒表示(黒書き込み)が完了する。これにより、クロック信号CKHのクロック周波数を高速化する必要がなくなり、さらに黒表示の書き込み時間も不足することがなくなり、加えて画像表示の書き込み時間を十分に確保することが可能になるので、サイドブラック表示を行う場合、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる。また、クロック周波数を高速化する必要がなくなることから、クロック周波数を変化させる専用回路等を設ける必要がなくなるので、平面表示装置1のコストアップを抑えることができる。
さらに、信号線駆動回路4は、サイド領域2bの複数の信号線群及びセンター領域2cの信号線群にそれぞれ対応させて設けられ、それぞれ対応する信号線群の各信号線Smを順次走査する複数の走査部SC1〜SC7と、ワイド表示を行う場合、サイド領域2bの複数の走査部SC1〜SC3、SC5〜SC7及びセンター領域2cの走査部SC4をそれぞれ接続し、サイドブラック表示を行う場合、サイド領域2bの複数の走査部SC1〜SC3、SC5〜SC7をそれぞれ切り離す切替回路42とを具備していることから、専用回路等を必要とせず、簡単な構成により、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる。
また、複数の走査部SC1〜SC7の接続を切り替える複数の切替制御信号、例えばサイドブラック制御信号SB1〜SB3を生成し、ワイド表示及びサイドブラック表示に応じてそれらのサイドブラック制御信号SB1〜SB3を切替回路42に出力する生成回路41を備えることから、専用回路等を必要とせず、簡単な構成により、クロック周波数の高速化を行わず、高画質な画像表示を行うことができる。
さらに、複数の走査部SC1〜SC7は、動作用のクロック信号CKHに同期して動作する複数のシフトレジスタSR1〜SR188を有する半クロックシフト型のシフトレジスタ回路であり、シフトレジスタ奇数段とシフトレジスタ偶数段とが、それぞれ入力される入力信号に対するクロック信号CKHの位相が反転となる関係にあるように各シフトレジスタSR1、SR6、SR12、SR17、SR173、SR178、SR184、SR188に接続されたダミーシフトレジスタD1〜D17を具備していることから、走査方向が変化する場合でも、複数の走査部SC1〜SC7は正確に動作することができる。
(他の実施の形態)
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、前述の実施の形態においては、画素容量21として液晶容量を用いているが、これに限るものではなく、例えば発光体により形成された発光層を有する発光容量を用いて、平面表示装置1を有機ELディスプレイとして形成するようにしてもよい。
また、前述の実施の形態においては、第1表示領域として表示領域2aの両側にサイド領域2bを設けているが、これに限るものではなく、例えば表示領域2aの片側だけにサイド領域2bを設けるようにしてもよい。
また、前述の実施の形態においては、サイドブラック表示としてサイド領域2bに黒表示を行っているが、これに限るものではなく、例えばサイド領域2bに他の色の単色表示を行うようにしてもよい。
また、前述の実施の形態においては、順方向スキャンのサイドブラック表示を行う場合、走査部SC3と走査部SC4とを接続し、また、逆方向スキャンのサイドブラック表示を行う場合、走査部SC5と走査部SC4とを接続しているが、これに限るものではなく、例えば、どちらの場合でも、スタート信号供給線ST1と走査部SC4とを接続するようにしてもよい。この場合には、黒以外の単色表示用の映像信号と画像表示用の映像信号とを独立させて供給する必要がある。
本発明の実施の一形態に係る平面表示装置の概略構成を示す模式図である。 図1に示す平面表示装置が備える信号線駆動回路の概略構成を示し、信号線駆動回路が備える切替回路の順方向スキャンのワイド表示モードの切替状態を示す回路図である。 図2に示す信号線駆動回路が備える切替回路の逆方向スキャンのワイド表示モードの切替状態を示す回路図である。 図2に示す信号線駆動回路が備える切替回路の順方向スキャンのサイドブラック表示モードの切替状態を示す回路図である。 図2に示す信号線駆動回路が備える切替回路の逆方向スキャンのサイドブラック表示モードの切替状態を示す回路図である。 図2に示す信号線駆動回路が備える生成回路の真理値を示す説明図である。 図2に示す信号線駆動回路が備える生成回路の概略構成を示す回路図である。 図2に示す信号線駆動回路が備える走査部の概略構成を示す回路図である。 図2に示す信号線駆動回路が備える走査部の概略構成を示す回路図である。 図2に示す信号線駆動回路が備える走査部の概略構成を示す回路図である。 図2に示す信号線駆動回路が備える走査部の概略構成を示す回路図である。 ワイド表示モードにおける映像表示領域とビデオ映像範囲との関係を説明するための説明図である。 サイドブラック表示モードにおける映像表示領域とビデオ映像範囲との関係を説明するための説明図である。 ワイド表示モード及びサイドブラック表示モードにおけるタイミングチャートを示す模式図である。
符号の説明
1 平面表示装置
2b 第1表示領域
2c 第2表示領域
3 走査線駆動回路
4 信号線駆動回路
21 画素部
41 生成回路
42 切替回路
Gn 走査線
Sm 信号線
SC1〜SC7 走査部
SR1〜SR188 シフトレジスタ
D1〜D17 ダミーシフトレジスタ


Claims (4)

  1. 第1表示領域及び第2表示領域に互いに交差させて設けられた複数の走査線及び複数の信号線と、
    前記複数の走査線及び前記複数の信号線に交差点毎にそれぞれ接続されて設けられた画素部と、
    前記複数の走査線に1水平走査期間毎に走査信号を出力する走査線駆動回路と、
    前記第1表示領域の前記複数の信号線を複数の信号線群に分割し、前記第2表示領域の前記複数の信号線を1つの信号線群とする回路であって、前記第1表示領域及び前記第2表示領域の全領域に画像表示を行う全画面表示を行う場合、前記第1表示領域及び前記第2表示領域の前記複数の信号線を前記走査信号に同期させて順次走査し、前記複数の信号線に画像信号を出力し、前記第1表示領域に単色表示を行い前記第2表示領域に画像表示を行う部分画面表示を行う場合、前記第1表示領域の前記複数の信号線群を前記走査信号に同期させて同時に走査し、前記第2表示領域の前記信号線群を前記走査信号に同期させて走査し、前記複数の信号線に画像信号を出力する信号線駆動回路と、
    を備えることを特徴とする平面表示装置。
  2. 前記信号線駆動回路は、
    前記第1表示領域の前記複数の信号線群及び前記第2表示領域の前記信号線群にそれぞれ対応させて設けられ、それぞれ対応する前記信号線群の各信号線を順次走査する複数の走査部と、
    前記全画面表示を行う場合、前記第1表示領域の前記複数の走査部及び前記第2表示領域の前記走査部をそれぞれ接続し、前記部分画面表示を行う場合、前記第1表示領域の前記複数の走査部をそれぞれ切り離す切替回路と、
    を具備していることを特徴とする請求項1に記載の平面表示装置。
  3. 前記複数の走査部の接続を切り替える複数の切替制御信号を生成し、前記全画面表示及び前記部分画面表示に応じて前記切替制御信号を前記切替回路に出力する生成回路を備えることを特徴とする請求項2に記載の平面表示装置。
  4. 前記複数の走査部は、クロック信号に同期して動作する複数のシフトレジスタを有する半クロックシフト型のシフトレジスタ回路であり、前記シフトレジスタの奇数段と前記シフトレジスタの偶数段とが、それぞれ入力される入力信号に対するクロック信号の位相が反転となる関係にあるように前記シフトレジスタに接続されたダミーシフトレジスタを具備していることを特徴とする請求項2に記載の平面表示装置。


JP2005343643A 2005-11-29 2005-11-29 平面表示装置 Pending JP2007148086A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343643A JP2007148086A (ja) 2005-11-29 2005-11-29 平面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343643A JP2007148086A (ja) 2005-11-29 2005-11-29 平面表示装置

Publications (1)

Publication Number Publication Date
JP2007148086A true JP2007148086A (ja) 2007-06-14

Family

ID=38209548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343643A Pending JP2007148086A (ja) 2005-11-29 2005-11-29 平面表示装置

Country Status (1)

Country Link
JP (1) JP2007148086A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137591A (ja) * 2013-01-15 2014-07-28 Giantplus Technology Co Ltd コモンコントロールノードを具えた駆動モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137591A (ja) * 2013-01-15 2014-07-28 Giantplus Technology Co Ltd コモンコントロールノードを具えた駆動モジュール

Similar Documents

Publication Publication Date Title
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
EP2315197B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal display panel
JP4501525B2 (ja) 表示装置及びその駆動制御方法
US20060193002A1 (en) Drive circuit chip and display device
US7079106B2 (en) Signal output device and display device
JP2005018066A (ja) 液晶表示装置及びその駆動方法
JP2001281628A (ja) 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
JP2004252092A (ja) 表示装置およびその駆動方法
JP2011039205A (ja) タイミングコントローラ、画像表示装置及びリセット信号出力方法
WO2019007085A1 (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
JP2006154088A (ja) アクティブマトリクス型液晶表示装置
JP2008298913A (ja) 表示装置の駆動装置および駆動方法
JP2010019914A (ja) 表示装置及び表示駆動方法
US6633284B1 (en) Flat display device
JP2003345314A (ja) フィールドシーケンシャル液晶表示装置の駆動方法
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2006337710A (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2008107378A (ja) 電気光学装置、電気光学装置の駆動方法、及び電気機器
JP2007148086A (ja) 平面表示装置
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP2003044013A (ja) 駆動回路、電極基板及び液晶表示装置
JP2005257929A (ja) アクティブマトリクス型表示装置
JP2005055616A (ja) 表示装置及びその駆動制御方法
US7193603B2 (en) Display device having an improved video signal drive circuit