TW201415533A - 顯示裝置和其製造方法 - Google Patents

顯示裝置和其製造方法 Download PDF

Info

Publication number
TW201415533A
TW201415533A TW102144806A TW102144806A TW201415533A TW 201415533 A TW201415533 A TW 201415533A TW 102144806 A TW102144806 A TW 102144806A TW 102144806 A TW102144806 A TW 102144806A TW 201415533 A TW201415533 A TW 201415533A
Authority
TW
Taiwan
Prior art keywords
conductive film
film
wiring
gate
conductive
Prior art date
Application number
TW102144806A
Other languages
English (en)
Other versions
TWI525656B (zh
Inventor
Saishi Fujikawa
Kunio Hosoya
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201415533A publication Critical patent/TW201415533A/zh
Application granted granted Critical
Publication of TWI525656B publication Critical patent/TWI525656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

多個佈線和電極藉由以下處理形成：形成第一導電膜；在第一導電膜上選擇性地形成抗蝕劑；在第一導電膜及抗蝕劑上形成第二導電膜；藉由去除抗蝕劑以去除形成在抗蝕劑上的第二導電膜；形成第三導電膜，使其覆蓋形成在第一導電膜上的第二導電膜；選擇性地蝕刻第一導電膜及第三導電膜。由此，由於可以在大型面板中形成使用低電阻材料的佈線，因此可以解決訊號延遲等問題。

Description

顯示裝置和其製造方法
本發明係關於顯示裝置和其製造方法，特別係關於顯示裝置的佈線技術。
近年來，以液晶顯示裝置(LCD)和電致發光(EL)顯示裝置為代表的平板顯示器(FPD)作為代替現有的CRT(陰極射線管)的顯示裝置引人注目。特別是，對於安裝有主動矩陣驅動的大型液晶面板的大螢幕液晶電視機的開發，是液晶面板製造者要致力的重要課題。此外，對於大螢幕的EL電視機的開發也積極地展開了。
在習知的液晶顯示裝置和電致發光顯示裝置中，主要使用鋁(Al)作為佈線材料。隨著最近的顯示面板的大型化，起因於閘極佈線或源極佈線(分別也稱作閘極配線或源極配線)的佈線(也稱作配線)長度變長而產生訊號延遲的問題。
為了解決該問題，使用電阻率比現在用作佈線的鋁低的材料、例如銅(Cu)是有效的。但是，由於銅是具有遷 移率的元素，所以在用作佈線材料的情況下，就產生半導體元件的退化的問題。在積體電路中，例如藉由使用如專利文獻1所示的所謂的‘金屬鑲嵌’方法，解決該問題。
〔專利文獻1〕日本特開平11-45883號公報
當使用‘金屬鑲嵌’方法製造面板時，研磨處理(平坦化處理)的存在是一個問題。在使用Si片的積體電路中，片尺寸大約為300mmΦ左右，與此相比，玻璃基板超過1m平方，因此不容易使基板研磨為均勻。由這種原因，使用‘金屬鑲嵌’方法製造面板是不實用的，而為了將銅佈線用於面板，需要代替‘金屬鑲嵌’方法的佈線形成方法。
此外，面板越大，來自面板外部的訊號在輸入到像素區域之間經過的引導佈線的長度的問題越明顯。例如，在各個閘極佈線中，起因於引導佈線(也稱作引導配線)的長度相當不同而產生訊號延遲和波形畸變等的問題。例如，在採用如圖13A所示的結構的情況下，由於佈線1301和佈線1302的佈線長度相當不同，所以每一條佈線的電阻值相當不同，而導致產生嚴重的訊號延遲。
在習知技術中，為了解決該問題，藉由故意地形成冗長的佈線來使佈線長度為相同，以抑制延遲的影響。例如，如圖13B所示，在佈線1304設置冗長部分1303，以便減少分別相當於在圖13A中的佈線1301和佈線1302的佈線1304和佈線1305之間的長度區別，以抑制延遲的影響。但是，在該方法中，為引導佈線而需要大面積，並且 不能使佈線電阻為完全均勻。
鑒於上述問題，本發明的目的在於提供一種減少佈線電阻的顯示裝置，並且提供一種抑制訊號延遲和波形畸變等的顯示裝置。
以下說明本發明的結構。本發明的結構之一包括以下處理：形成第一導電膜；在該第一導電膜上選擇性地形成抗蝕劑；在該第一導電膜及該抗蝕劑上形成第二導電膜；藉由去除該抗蝕劑的以去除形成在該抗蝕劑上的該第二導電膜；形成第三導電膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；以及選擇性地蝕刻該第一導電膜及該第三導電膜以形成多個佈線及電極。
本發明的另一個結構包括以下處理：形成第一導電膜；在該第一導電膜上選擇性地形成抗蝕劑；在該第一導電膜及該抗蝕劑上形成第二導電膜；藉由去除該抗蝕劑以去除形成在該抗蝕劑上的該第二導電膜；形成第三導電膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；選擇性地蝕刻該第一導電膜及該第三導電膜以形成多個佈線及電極；形成閘極絕緣膜，使其覆蓋該多個佈線及電極；在該閘極絕緣膜上形成半導體膜；在該半導體膜上選擇性地形成通道保護膜；在該通道保護膜及該半導體膜上形成摻雜的半導體膜；形成第四導電膜，使其覆蓋該摻雜的半導體膜；選擇性地蝕刻該半導體膜、該摻雜的半導體膜、 該第四導電膜；覆蓋該第四導電膜地形成保護膜；選擇性地蝕刻該保護膜；以及形成像素電極，使其與該第四導電膜電連接。
此外，本發明的另一個結構包括以下處理：形成第一導電膜；在該第一導電膜上選擇性地形成抗蝕劑；在該第一導電膜及該抗蝕劑上形成第二導電膜；藉由去除該抗蝕劑以去除形成在該抗蝕劑上的該第二導電膜；形成第三導電膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；選擇性地蝕刻該第一導電膜及該第三導電膜以形成多個佈線及電極；形成閘極絕緣膜，使其覆蓋該多個佈線及電極；在該閘極絕緣膜上形成半導體膜；在該半導體膜上形成摻雜的半導體膜；選擇性地蝕刻該半導體膜和該摻雜的半導體膜；形成第四導電膜，使其覆蓋該摻雜的半導體膜及該半導體膜；選擇性地蝕刻該摻雜的半導體膜和該第四導電膜；覆蓋該第四導電膜地形成保護膜；選擇性地蝕刻該保護膜；以及形成像素電極，使其與該第四導電膜電連接。
此外，本發明的另一個結構包括以下處理：形成絕緣膜；在該絕緣膜上形成半導體膜；選擇性地蝕刻該半導體膜；形成閘極絕緣膜，使其覆蓋被選擇性地蝕刻了的該半導體膜；在該閘極絕緣膜上形成第一導電膜；在該第一導電膜上選擇性地形成第一抗蝕劑；在該第一導電膜及該第一抗蝕劑上形成第二導電膜；藉由去除該第一抗蝕劑以去除形成在該第一抗蝕劑上的該第二導電膜；形成第三導電 膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；選擇性地蝕刻該第一導電膜及該第三導電膜，以形成多個佈線及電極。
此外，本發明的另一個結構包括以下處理：形成第一導電膜；在該第一導電膜上選擇性地形成第一抗蝕劑；在該第一導電膜及該第一抗蝕劑上形成第二導電膜；藉由去除該第一抗蝕劑，去除形成在該第一抗蝕劑上的該第二導電膜；形成第三導電膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；選擇性地蝕刻該第一導電膜及該第三導電膜來形成多個第一佈線及第一電極；形成閘極絕緣膜，使其覆蓋該多個第一佈線及第一電極；在該閘極絕緣膜上形成半導體膜；在該半導體膜上形成摻雜的半導體膜；形成第四導電膜，使其與該摻雜的半導體膜電連接；在該第四導電膜上選擇性地形成第二抗蝕劑；在該第四導電膜及該第二抗蝕劑上形成第五導電膜；藉由去除該第二抗蝕劑，去除形成在該第二抗蝕劑上的該第五導電膜；形成第六導電膜，使其覆蓋形成在該第四導電膜上的該第五導電膜；以及選擇性地蝕刻該第四導電膜及該第六導電膜，來形成多個第二佈線及第二電極。
此外，本發明的另一個結構包括以下處理：形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；選擇性地蝕刻該半導體膜；形成閘極絕緣膜，使其覆蓋被選擇性地蝕刻了的該半導體膜；在該閘極絕緣膜上形成第一導電膜；在該第一導電膜上選擇性地形成第一抗蝕劑；在該第一導電 膜及該第一抗蝕劑上形成第二導電膜；藉由去除該第一抗蝕劑，去除形成在該第一抗蝕劑上的該第二導電膜；形成第三導電膜，使其覆蓋形成在該第一導電膜上的該第二導電膜；選擇性地蝕刻該第一導電膜及該第三導電膜，以形成多個第一佈線及第一電極；覆蓋該多個第一佈線及第一電極地形成第二絕緣膜；選擇性地蝕刻該閘極絕緣膜及該第二絕緣膜；形成第四導電膜，使其與該半導體膜電連接；在該第四導電膜上選擇性地形成第二抗蝕劑；在該第四導電膜及該第二抗蝕劑上形成第五導電膜；藉由去除該第二抗蝕劑，去除形成在該第二抗蝕劑上的第五導電膜；形成第六導電膜，使其覆蓋形成在該第四導電膜上的該第五導電膜；選擇性地蝕刻該第四導電膜及該第六導電膜來形成多個第二佈線及第二電極。
此外，在上述結構中，在該第二導電膜上或該第五導電膜上形成保護導電膜。
此外，在上述結構中，形成該抗蝕劑，使得其端部為倒錐形。
此外，在上述結構中，形成該抗蝕劑，使得其端部為實質上垂直或具有75°或更大且小於90°的錐角的錐形。
此外，在上述結構中，使用液滴噴射法形成該抗蝕劑。
此外，在上述結構中，該第二導電膜或該第五導電膜形成為使該多個佈線的電阻值幾乎互相相同，和多個電極的電阻值幾乎互相相同。
此外，本發明的結構包括：半導體膜、閘極絕緣膜、閘極及閘極佈線、源極及源極佈線或汲極及汲極佈線(也稱作源極或汲極配線、以及源極或汲極)，其中該閘極及閘極佈線包括：第一導電膜；選擇性地形成在該第一導電膜上的第二導電膜；以及覆蓋該第二導電膜地形成的第三導電膜。
此外，本發明的結構包括：閘極及閘極佈線；覆蓋該閘極及閘極佈線地形成的閘極絕緣膜；形成在該閘極絕緣膜上的半導體膜；形成在該半導體膜上的摻雜元素的半導體膜；以及與該摻雜元素的半導體膜電連接的源極及源極佈線或汲極及汲極佈線，其中該汲極及汲極佈線包括：第一導電膜；在該第一導電膜上選擇性地形成的第二導電膜；以及覆蓋該第二導電膜地形成的第三導電膜。
此外，本發明的結構包括：第一絕緣膜；形成在該第一絕緣膜上的半導體膜；形成在該半導體膜上的閘極絕緣膜；形成在該閘極絕緣膜上的閘極及閘極佈線；覆蓋該閘極及閘極佈線地形成的第二絕緣膜；以及與該半導體膜電連接的源極及源極佈線或汲極及汲極佈線，其中該閘極及閘極佈線包括：第一導電膜；選擇性地形成在該第一導電膜上的第二導電膜；以及覆蓋該第二導電膜地形成的第三導電膜。
此外，在上述結構中，該源極及源極佈線或汲極及汲極佈線包括：第四導電膜；選擇性地形成在該第四導電膜上的第五導電膜；以及第六導電膜，使其形成為覆蓋該第 五導電膜。
此外，在上述結構中，該第二導電膜或該第五導電膜含有銅。
此外，在上述結構中，該第一導電膜、該第三導電膜、該第四導電膜或該第六導電膜含有鎢、鉬、鉻、鈦中至少之一。
此外，在上述結構中，該第一導電膜及該第三導電膜、或該第四導電膜及該第六導電膜分別由相同的材料形成。
此外，在上述結構中，具有在與該閘極及閘極佈線相同處理中形成的電容佈線。
此外，在上述結構中，具有在與該源極及源極佈線或汲極及汲極佈線相同處理中形成的電源線。
此外，在上述結構中，該第二導電膜選擇性地形成在該閘極及閘極佈線的一部分。
藉由使用本發明，可以將低電阻材料用於佈線，以解決在大型面板中的訊號延遲的問題。
此外，藉由根據佈線長度而不形成引導佈線中的低電阻材料部分的一部分，可以解決因佈線長度而導致的訊號延遲的問題。
此外，由於將低電阻材料用於佈線，可以製造能夠以低耗電量且高速地動作的顯示裝置。
1301‧‧‧佈線
1302、1304、1305‧‧‧佈線
1303‧‧‧冗餘部份
101‧‧‧第一導電膜
102‧‧‧抗蝕刻掩模
103‧‧‧第二導電膜
104‧‧‧第二導電膜
105‧‧‧第三導電膜
110‧‧‧保護導電膜
111‧‧‧保護導電膜
200‧‧‧基板
201‧‧‧佈線
201a‧‧‧第一導電膜
201b‧‧‧第二導電膜
201c‧‧‧第三導電膜
213‧‧‧區域
202‧‧‧閘極絕緣膜
203‧‧‧半導體膜
204‧‧‧通道保護膜
205‧‧‧抗蝕劑
206‧‧‧通道保護膜
207‧‧‧半導體膜
208‧‧‧第四導電膜
209‧‧‧掩模
210‧‧‧掩模
211‧‧‧保護膜
212‧‧‧電極
300‧‧‧基板
301‧‧‧佈線
301a‧‧‧第一導電膜
301b‧‧‧第二導電膜
301c‧‧‧第三導電膜
302‧‧‧閘極絕緣膜
303‧‧‧閘極絕緣膜
304‧‧‧半導體膜
305‧‧‧通道保護膜
306‧‧‧抗蝕劑
307‧‧‧通道保護膜
308‧‧‧半導體膜
309‧‧‧掩模
310‧‧‧半導體膜
311‧‧‧半導體膜
312a‧‧‧第四導電膜
312b‧‧‧第五導電膜
312c‧‧‧第六導電膜
313‧‧‧掩模
314‧‧‧第一導電層
315‧‧‧第二導電層
316‧‧‧源區或汲區
317‧‧‧源區或汲區
321‧‧‧佈線
322‧‧‧閘極絕緣膜
323‧‧‧源/汲極層
324‧‧‧半導體膜
325‧‧‧半導體膜
320‧‧‧基板
400‧‧‧基板
401‧‧‧底膜
402‧‧‧半導體膜
403‧‧‧半導體層
404‧‧‧閘極絕緣膜
405‧‧‧閘極絕緣膜
406‧‧‧佈線
406a‧‧‧第一導電膜
406b‧‧‧第二導電膜
406c‧‧‧第三導電膜
412‧‧‧LDD區
407‧‧‧絕緣膜
408a‧‧‧第四導電膜
408b‧‧‧第五導電膜
408c‧‧‧第六導電膜
409‧‧‧掩模
410‧‧‧第一導電層
411‧‧‧第二導電層
421‧‧‧源/汲極層
422‧‧‧半導體膜
423‧‧‧閘極絕緣膜
424‧‧‧佈線
420‧‧‧底膜
250‧‧‧基板
251‧‧‧底部閘極型TFT
252‧‧‧源/汲極
253‧‧‧像素電極
254‧‧‧絕緣膜
260‧‧‧相對基板
261‧‧‧濾色器
262‧‧‧遮光膜
263‧‧‧共同電極
264‧‧‧取向膜
265‧‧‧液晶
270‧‧‧閘極佈線
271‧‧‧半導體層
272‧‧‧源極佈線
273‧‧‧像素電極
274‧‧‧電容佈線
270a‧‧‧導電膜
270b‧‧‧導電膜
270c‧‧‧導電膜
500‧‧‧基板
501‧‧‧底部閘極型TFT
502‧‧‧源/汲極
503‧‧‧像素電極
504‧‧‧絕緣膜
510‧‧‧相對基板
511‧‧‧濾色器
512‧‧‧遮光膜
513‧‧‧共同電極
514‧‧‧取向膜
515‧‧‧液晶
520‧‧‧閘極佈線
521‧‧‧半導體層
522‧‧‧源極佈線
523‧‧‧像素電極
524‧‧‧電容佈線
520a‧‧‧導電膜
520b‧‧‧導電膜
520c‧‧‧導電膜
600‧‧‧基板
601‧‧‧頂部閘極型TFT
602‧‧‧頂部閘極型TFT
603‧‧‧中間層絕緣膜
604‧‧‧源/汲極
605‧‧‧像素電極
606‧‧‧絕緣膜
608‧‧‧共同電極
607‧‧‧場致發光層
620‧‧‧閘極佈線
621‧‧‧半導體膜
622‧‧‧源極佈線
623‧‧‧連接佈線
624‧‧‧佈線
625‧‧‧半導體層
626‧‧‧電源線
627‧‧‧像素電極
620a‧‧‧導電膜
620b‧‧‧導電膜
620c‧‧‧導電膜
700‧‧‧基板
701‧‧‧FPC
702‧‧‧引導佈線
703‧‧‧引導佈線
704‧‧‧區
705‧‧‧導電膜
706‧‧‧導電膜
707‧‧‧FPC
708‧‧‧佈線
709‧‧‧連接部份
800‧‧‧框體
801‧‧‧顯示部份
802‧‧‧揚聲器
803‧‧‧操作開關
2001‧‧‧框體
2002‧‧‧支撐體
2003‧‧‧顯示部份
2101‧‧‧主體
2102‧‧‧框體
2103‧‧‧顯示部份
2104‧‧‧音頻輸入部份
2105‧‧‧音頻輸出部份
2106‧‧‧操作鍵
2108‧‧‧天線
2201‧‧‧主體
2202‧‧‧框體
2203‧‧‧顯示部份
2204‧‧‧鍵盤
2205‧‧‧外部連接埠
2206‧‧‧指向滑鼠
2301‧‧‧主體
2302‧‧‧顯示部份
2303‧‧‧開關
2304‧‧‧操作鍵
2305‧‧‧紅外線埠
2401‧‧‧框體
2402‧‧‧顯示部份
2403‧‧‧揚聲器部份
2404‧‧‧操作鍵
2405‧‧‧記錄媒體插入部份
圖1A至1F是表示用於本發明的顯示裝置中的佈線的製造處理圖；圖2A至2E是表示用於本發明的顯示裝置中的佈線的製造處理圖；圖3A至3F是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖4A至4E是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖5A至5F是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖6A至6E是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖7A至7E是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖8A至8D是表示用於本發明的顯示裝置中的半導體裝置的製造處理圖；圖9A和9B是表示本發明的液晶顯示裝置的圖；圖10A和10B是表示本發明的液晶顯示裝置的圖；圖11A和11B是表示本發明的EL顯示裝置的圖；圖12A至12C是表示用於本發明的顯示裝置中的引導佈線圖；圖13A和13B是表示用於現有的顯示裝置中的引導佈線圖；圖14是表示使用本發明的大型顯示裝置的圖； 圖15A至15E是表示使用本發明的顯示裝置的電子設備的圖；和圖16A和16B是表示用於本發明的顯示裝置中的另一個結構的半導體裝置的圖。
下面，參照附圖對於本發明的實施方式進行說明。然而，本發明可以藉由多種不同的方式來實施，所屬領域的普通人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下將說明的實施方式所記載的內容中。此外，在以下將說明的本發明的結構中，表示相同構件的參考數字在不同的附圖中共同使用。
實施例模式1
在本實施例模式中，以下將參照圖1A至1F說明使用低電阻材料的佈線的製造方法。
首先，在佈線的被形成表面100(以下稱為形成表面)上形成用作阻擋膜的第一導電膜101(參照圖1A)。作為第一導電膜101的材料，可以使用高熔點材料即鎢(W)、鉬(Mo)、鉻(Cr)、鈦(Ti)、鉭(Ta)中的任何一個；這些材料的合金(例如W-Mo、Mo-Cr、Ta-Mo)；或這些材料的氮化物(例如氮化鎢(WNx)、氮化 鈦(TiNx)、氮化鉭(TaNx)、TiSiNx)等。作為形成方法，可以使用濺射法、CVD法等。
接下來，在第一導電膜101上選擇性地形成抗蝕劑掩模102(參照圖1B)。此時，選擇性地形成抗蝕劑掩模102，使得在之後的處理中將形成第二導電膜103的區域露出。抗蝕劑掩模102雖然較佳的形成為如圖1B所示的倒錐形，但是，只要為將被形成的第二導電膜根據抗蝕劑掩模的形狀分離並形成在第一導電膜101上及抗蝕劑掩模102上的結構，就沒有特別的限制，而抗蝕劑掩模102的端部對於被形成面既可為實質上垂直，又可為峻急(錐形)。在這種情況下，較佳的形成膜厚度厚的抗蝕劑掩模，以便提高縱橫比(aspect ratio)。具體而言，抗蝕劑掩模的膜厚度較佳為2μm或更厚，更佳為3μm或更厚。此外，在抗蝕劑掩模102的端部具有錐形的情況下，端部的錐形角沒有特別的限制，而例如為75°或更大且小於90°，較佳為80°或更大且小於90°，更佳為85°或更大且小於90°。在此，錐形角是指抗蝕劑對基板的角度。此外，倒錐形是指錐形角大於90°的形狀，而實質上垂直是指90°(±1°)。此外，藉由使用曝光的吸收率高的負型抗蝕劑可以形成具有倒錐形的抗蝕劑掩模。
此外，作為形成抗蝕劑掩模的方法，可以使用用光掩模的光微影法、以及液滴噴射法形成。在使用液滴噴射法的情況下，可以直接形成抗蝕劑掩模而不設置光掩模，從而可以減少處理數量。此外，此時，也可以形成親液性及 憎液性的區域。當形成親液性及憎液性的區域，並且將抗蝕劑材料滴下到親液性的區域時，容易控制抗蝕劑掩模的形狀，即容易形成具有所希望的形狀的抗蝕劑掩模。此外，液滴噴射法是指如下方法：噴射(噴出)包含流動體的構成物形成材料的組成物作為液滴，來形成所希望的圖案形狀。將包含構成物形成材料的液滴噴射到構成物的被形成區域，藉由進行焙燒、乾燥等來使此固化，而形成具有所希望的圖案的構成物。
接下來，在第一導電膜101及抗蝕劑掩模102上形成第二導電膜103、104(參照圖1C)。作為第二導電膜103、104的材料較佳使用銅(Cu)，但是只要是低電阻材料就沒有特別的限制。例如，可以使用銀(Ag)、鋁(Al)、金(Au)、以及其合金等。作為形成第二導電膜103、104的方法較佳使用濺射法，但是藉由選擇不會給予抗蝕劑掩模102損傷的條件，可以使用CVD法。根據該處理，第二導電膜103及104分別分離的形成在第一導電膜101上及抗蝕劑掩模102上。
接下來，使用抗蝕劑剝離液去除抗蝕劑掩模102(參照圖1D)。此時，形成在抗蝕劑掩模102上的第二導電膜104也同時被去除。
接下來，覆蓋第二導電膜103地形成用作阻擋膜的第三導電膜105(參照圖1E)。作為第三導電膜105的材料，可以使用與第一導電膜101同樣的材料。此外，作為其形成方法，也可以使用與第一導電膜101同樣的方法。
接下來，沿著第二導電膜103的形狀且不使第二導電膜103露出地選擇性地蝕刻第一導電膜101及第三導電膜105(參照圖1F)。
根據上述處理，可以形成由低電阻材料構成的第二導電膜103被用作阻擋膜的第一導電膜101、以及第三導電膜105覆蓋的結構的佈線。藉由採用這種結構，即使在將具有遷移率的元素(例如銅(Cu))用於第二導電膜的情況下，也可以防止半導體膜起因於具有遷移率的元素侵入到半導體膜而退化。
如本實施例模式所示，在本發明中，由於與抗蝕劑掩模一起去除形成在抗蝕劑掩模上的第二導電膜，以可以只在所希望的區域中形成第二導電膜，所以不需要為了去除第二導電膜的研磨處理(平坦化處理)。因此，可以實現用於面板基板的佈線的低電阻化，這是在所謂的‘金屬鑲嵌’方法中不簡單的，從而可以解決訊號延遲的問題。此外，根據本發明，在大型面板中，也可以形成由低電阻材料構成的佈線，因此，可以解決因引導佈線而導致的訊號延遲。
實施例模式2
在本實施例模式中，以下將參照圖2A至2E說明使用低電阻材料的線的製造方法的另一個方式。
與實施例模式1同樣，在第一導電膜101及抗蝕劑掩模102上形成第二導電膜103、104(參照圖2A)。作為 第一導電膜101的材料，可以使用高熔點材料即鎢(W)、鉬(Mo)、鉻(Cr)、鈦(Ti)、鉭(Ta)中的任何一個；這些材料的合金(例如，W-Mo、Mo-Cr、Ta-Mo)；或這些材料的氮化物(例如，氮化鎢(WNx)、氮化鈦(TiNx)、氮化鉭(TaNx)、TiSiNx)等。作為形成方法，可以使用濺射法、CVD法等。
作為第二導電膜103、104的材料較佳的使用銅(Cu)，但是只要是低電阻材料就沒有特別的限制。例如，可以使用銀(Ag)、鋁(Al)、金(Au)、以及其合金等。作為形成第二導電膜103、104的方法較佳的使用濺射法，但是藉由選擇不會給予抗蝕劑掩模102損傷的條件，可以使用CVD法。根據該處理，第二導電膜103及104分別分離的形成在第一導電膜101上及抗蝕劑掩模102上。
接下來，在第二導電膜103、104上分別形成保護導電膜110、111(參照圖2B)。作為保護導電膜110、111的材料，與第一導電膜同樣，可以使用高熔點材料即鎢(W)、鉬(Mo)、鉻(Cr)、鈦(Ti)、鉭(Ta)中的任何一個；這些材料的合金(例如，W-Mo、Mo-Cr、Ta-Mo)；或這些材料的氮化物(例如，氮化鎢(WNx)、氮化鈦(TiNx)、氮化鉭(TaNx)、TiSiNx)等。作為其形成方法，同樣可以使用濺射法、CVD法等。
藉由形成保護導電膜110，當使用抗蝕劑剝離液去除抗蝕劑掩模102時，可以防止與剝離液接觸而導致第二導 電膜103退化。此外，在形成第二導電膜103之後，藉由在真空狀態下連續地形成保護導電膜110，可以防止第二導電膜103因氧化等化學反應而退化。因此，較佳的使用多室結構的裝置來形成膜。
此外，雖然保護導電膜110以非常薄的膜厚度形成在第二導電膜103側面，但是與不形成保護導電膜110的情況相比，可以大幅度地抑制第二導電膜103因剝離液而退化。再者，在抗蝕劑的端部形成為實質上垂直或峻急的錐形而不為倒錐形的情況下，有可能在第二導電膜103中除了上面以外的部分不被保護導電膜110覆蓋。然而，由於上面的面積比側面的面積充分大，所以即使除了上面以外的部分不被保護導電膜110覆蓋也可以有效地防止第二導電膜103的退化。
接下來，使用抗蝕劑剝離液去除抗蝕劑掩模102(參照圖2C)。此時，形成在抗蝕劑掩模102上的第二導電膜104及保護導電膜111也同時被去除。
接下來，覆蓋第二導電膜103及保護導電膜110地形成用作阻擋膜的第三導電膜105(參照圖2D)。作為第三導電膜105的材料，可以使用與第一導電膜101同樣的材料。此外，作為其形成方法，也可以使用與第一導電膜101同樣的方法。
接下來，沿著第二導電膜103及保護導電膜110的形狀且不使第二導電膜103露出地選擇性地蝕刻第一導電膜101及第三導電膜105(參照圖2E)。
藉由使用本實施例模式，可以形成由低電阻材料構成的第二導電膜103被保護導電膜110、用作阻擋膜的第一導電膜101、以及第三導電膜105覆蓋的佈線。藉由採用這種結構，即使在將具有遷移率的元素(例如銅(Cu))用於第二導電膜的情況下，也可以防止具有遷移率的元素侵入到半導體膜而導致半導體膜退化。此外，藉由形成保護導電膜，可以抑制第二導電膜因抗蝕劑剝離液而退化。
實施例模式3
在本實施例模式中，以下將參照圖3A至3F、圖4A至4E說明使用低電阻材料作為佈線的底部閘極型薄膜電晶體(以下稱作TFT)的製造方法。
首先，使用實施例模式1所示的方法，在基板200上形成用作閘極的佈線201(參照圖3A)。佈線201的厚度較佳的為10至200nm。雖然佈線201由第一導電膜201a、第二導電膜201b、第三導電膜201c的疊層形成，但是在本實施例模式中，在之後成為閘極的區域中不形成由低電阻材料構成的第二導電膜201b。也就是說，對應於圖1F中的第二導電膜103的第二導電膜201b未圖示在表示薄膜電晶體的截面的圖3A至3F及圖4A至4E。另一方面，如俯視圖的圖4E所示，在除了用作閘極的區域213以外的部分形成有第二導電膜201b。像這樣，藉由採用在半導體膜的直接下方不形成第二導電膜201b的結構，可以進一步抑制半導體膜因具有遷移率的元素而退 化。此外，在本實施例模式中，作為形成佈線201的方法使用實施例模式1所示的方法，但是也可以使用實施例模式2所示的方法。此外，在本實施例模式中表示單閘結構的TFT的製造方法，但是也可以採用設置兩個或更多閘極而成的多閘結構。藉由採用多閘結構，可以形成較少關斷漏電流的TFT。
作為基板200，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃基板、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸、聚醯亞胺等。
此外，也可以在基板200上形成底膜，然後形成佈線201。藉由CVD法、電漿CVD法、濺射法、旋塗法等方法，使用包含矽的氧化物材料、氮化物材料，以單層或疊層形成底膜。底膜有遮斷來自基板200的污染物質等的效果，但是沒有形成也可以。
接下來，在用作閘極的佈線201上形成閘極絕緣膜202(參照圖3B)。在本實施例模式中將閘極絕緣膜為單層結構，但是也可以為兩層或更多層的疊層結構。
作為閘極絕緣膜202的材料，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。此外，為了防止雜質等從基板一側擴散，較佳的使用氮化矽(SiNx：x>0)、氮氧化矽(SiNxOy：x>y>0)等形成閘極 絕緣膜202。此外，為了以形成膜的溫度低的狀態形成閘極漏電流少的細緻絕緣膜，較佳的使氬等稀有氣體元素包含到反應氣體中，並且將此混合到被形成的絕緣膜中。在本實施例模式中，以SiH4及NH3為反應氣體，將氮化矽膜形成為膜厚度10至100nm(較佳為20至80nm)，例如50nm作為閘極絕緣膜202。此外，閘極絕緣膜202的膜厚度不局限於該範圍中。
接下來，在閘極絕緣膜202上形成半導體膜203(參照圖3C)。藉由濺射法、LPCVD法、或電漿CVD法等以25至200nm的膜厚度形成半導體膜203，即可。雖然在本實施例模式中使用非晶半導體膜，但是不局限於此，也可以使用結晶半導體膜。
接下來，在半導體膜203上形成通道保護膜204，接著藉由光微影處理在通道保護膜204上形成抗蝕劑205(參照圖3D)。以抗蝕劑205為掩模將通道保護膜204處理為所希望的形狀，來形成通道保護層206(參照圖3E)。此外，圖3E顯示去除抗蝕劑205的狀態。作為通道保護膜204，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。雖然並不一定需要形成通道保護層206，但是藉由形成通道保護層206，當形成源極層、汲極層時，可以防止通道部分的半導體膜被蝕刻。在本實施例模式中，形成氮化矽作為通道保護膜204，來形成通道保護層206。
在去除抗蝕劑205之後，在半導體膜203及通道保護層206上形成摻雜的半導體膜207。在此，例如以5×1019至5×1020/cm3左右的濃度添加磷(P)作為雜質元素，來可以形成表示n型的半導體膜。此外，也可以添加表示p型的雜質元素來形成表示p型的半導體膜。作為表示n型的雜質元素，可以使用磷(P)或砷(As)等。作為表示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。然後，在摻雜的半導體膜207上形成第四導電膜208(參照圖3F)。
接下來，使用光微影處理形成由抗蝕劑構成的掩模209、210，將半導體膜203、摻雜的半導體膜207、第四導電膜208蝕刻為所希望的形狀(參照圖4A)。
接下來，去除掩模209、210，接著形成保護膜211(參照圖4B)。然後，在保護膜211中形成接觸孔，接著電連接到第四導電膜208地形成所希望的電極212(參照圖4C)。
作為電極212的材料，根據電極212的用途可以適當地使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化錫(SnO2)、鋁(Al)等的金屬等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。
在本實施例模式中，蝕刻處理可以使用電漿蝕刻(乾蝕刻)和濕式蝕刻中的任一種蝕刻，但是電漿蝕刻適合於處理大面積基板。作為蝕刻氣體，可以使用氟氣體如CF4、NF3、SF6、CHF3等、以Cl2、BCl3、SiCl4或CCl4等為代表的氯氣體或O2氣體，也可以適當地加上惰性氣體如He、Ar等。
此外，作為掩模，可以使用包含感光劑的市場上銷售的抗蝕劑材料，例如可以使用正型抗蝕劑或負型抗蝕劑。在使用任何材料的情況下，藉由調整溶劑的濃度、或加上表面活性劑等，也可以適當地調整其表面張力和粘度。
根據以上處理，可以製造通道部分的半導體膜不被蝕刻的底部閘極型TFT。根據本實施例模式，在使用本發明的佈線形成TFT的情況下，由於例如可以將銅(Cu)等低電阻材料用於佈線，所以可以獲得很大的效果如訊號延遲的解決、動作的高速化、耗電量的減少等。雖然掩模的使用數量比不使用本發明的佈線的情況多一層，但是由於本發明的效果很大，所以對於製造顯示裝置很有效。
圖4D顯示當不形成通道保護膜且形成底部閘極型TFT時的剖視圖。在圖4D所示的底部閘極型TFT中，在蝕刻半導體膜203及摻雜的半導體膜207之後，形成第四導電膜208。由於在此情況下也可以將低電阻材料用於佈線，所以可以獲得很大的效果如訊號延遲的解決、動作的高速化、耗電量的減少等。
此外，本實施例模式可以與實施例模式1、實施例模 式2適當地組合。
實施例模式4
在本實施例模式中，以下將參照圖5A至5F、圖6A至6E說明使用低電阻材料作為佈線或電極的底部閘極型薄膜電晶體(以下稱作TFT)的另一個製造方法。
首先，使用實施例模式1所示的方法，在基板300上形成用作閘極的佈線301(參照圖5A)。佈線301由第一導電膜301a、第二導電膜301b、第三導電膜301c的疊層形成。佈線301的厚度較佳為10至200nm。此外，在本實施例模式中採用在之後成為閘極的區域形成由低電阻材料構成的第二導電膜301b的結構，但是不局限於此。此外，在本實施例模式中，作為形成佈線301的方法使用實施例模式1所示的方法，但是也可以使用實施例模式2所示的方法。在本實施例模式中表示單閘結構的TFT的製造方法，但是也可以採用設置兩個或更多閘極而成的多閘結構。藉由採用多閘結構，可以製造減少關斷漏電流的TFT。
作為基板300，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃基板、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸、聚醯亞胺等。
此外，也可以在基板300上形成底膜，然後形成佈線 301。藉由CVD法、電漿CVD法、濺射法、旋塗法等方法，使用包含矽的氧化物材料、氮化物材料，以單層或疊層形成底膜。底膜有遮斷來自基板300的污染物質等的效果，但是沒有形成也可以。
接下來，在用作閘極的佈線301上形成閘極絕緣膜302及閘極絕緣膜303，以形成兩層的疊層結構(參照圖5B)。藉由CVD法、電漿CVD法、濺射法、旋塗法等，使用含有矽的氧化物材料、氮化物材料來形成閘極絕緣膜。較佳的在同一多室內的真空下，以同一溫度而切換反應氣體的同時連續地形成被層疊的絕緣膜。當在真空下連續地形成時，可以防止互相層疊的膜的介面被污染。此外，在本實施例模式中，閘極絕緣膜為兩層的疊層結構，也可以為單層結構、或三層或更多層的疊層結構。
作為閘極絕緣膜302、閘極絕緣膜303的材料，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。此外，為了防止雜質等從基板一側擴散，較佳的使用氮化矽(SiNx：x>0)、氮氧化矽(SiNxOy：x>y>0)等形成閘極絕緣膜302。此外，較佳使用氧化矽(SiOx：x>0)、氧氮化矽(SiOxNy：x>y>0)形成閘極絕緣膜303。此外，為了使用CVD法以形成膜的溫度低的狀態形成閘極漏電流少的細緻絕緣膜，較佳使氬等稀有氣體元素包含到反應氣體中，並且將此混合到被形成的絕緣膜中。在本實施例模式中，使用CVD法以 SiH4及NH3為反應氣體，將氮化矽膜形成為膜厚度10至100nm(較佳為20至80nm)，例如50nm作為閘極絕緣膜302，然後使用CVD法以SiH4及N2O為反應氣體，將氧化矽膜形成為膜厚度10至100nm(較佳為20至80nm)，例如60nm作為閘極絕緣膜303。此外，閘極絕緣膜302、閘極絕緣膜303的膜厚度都較佳為10至100nm，但不局限於該範圍中。
接下來，在閘極絕緣膜303上形成半導體膜304(參照圖5C)。藉由濺射法、LPCVD法、或電漿CVD法等以25至200nm(較佳為50至150nm)的膜厚度形成半導體膜304，即可。雖然在本實施例模式中使用非晶半導體膜，但是不局限於此，也可以使用結晶半導體膜。
接下來，在半導體膜304上形成通道保護膜305，接著藉由光微影法在通道保護膜305上形成抗蝕劑306(參照圖5D)。以抗蝕劑306為掩模將通道保護膜305處理為所希望的形狀，來形成通道保護層307(參照圖5E)。此外，圖5E顯示去除抗蝕劑306的狀態。作為通道保護膜305，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。雖然並不一定需要形成通道保護層307，但是藉由形成通道保護層307，當形成源極層、汲極層時，可以防止通道部分的半導體膜被蝕刻。在本實施例模式中，形成氮化矽作為通道保護膜305並處理，來形成通道保護層307。
在去除抗蝕劑306之後，在半導體膜304上形成摻雜的半導體膜308。在此，例如以5×1019至5×1020/cm3左右的濃度添加磷(P)作為雜質元素，來可以形成表示n型的半導體膜。此外，也可以添加表示p型的雜質元素來形成表示p型的半導體膜。作為表示n型的雜質元素，可以使用磷(P)或砷(As)等。作為表示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。
然後，使用光微影處理形成由抗蝕劑構成的掩模309(參照圖5F)，使用該掩模309蝕刻來形成半導體膜310、311(參照圖6A)。此外，圖6A顯示去除掩模309的狀態。然後，電連接到半導體膜311地形成用作阻擋膜的第四導電膜312a(參照圖6B)。
接下來，在第四導電膜312a且之後成為佈線的區域上形成由低電阻材料構成的第五導電膜312b，接著覆蓋第五導電膜312b地形成用作阻擋膜的第六導電膜312c(參照圖6C)。此時，使用本發明的實施例模式1所示的方法可以形成第五導電膜312b。此外，第五導電膜312b相當於實施例模式1中的第二導電膜103。在本實施例模式中使用實施例模式1所示的方法，也可以使用實施例模式2所示的方法。
接下來，使用光微影處理形成由抗蝕劑構成的掩模313(參照圖6D)。藉由掩模313將第四導電膜312a、第六導電膜312c、以及半導體層311處理為所希望的形狀，來形成用作源極層或汲極層(及其佈線)的第一導電 層314、第二導電層315、以及源區或汲區316、317(參照圖6E)。
此外，作為掩模，可以使用包含感光劑的市場上銷售的抗蝕劑材料，例如可以使用正型抗蝕劑或負型抗蝕劑。在使用任何材料的情況下，藉由調整溶劑的濃度或加上表面活性劑等也可以適當地調整其表面張力和粘度。
此外，在本實施例模式中，作為蝕刻處理可以使用電漿蝕刻(乾蝕刻)和濕式蝕刻中的任一種蝕刻，然而電漿蝕刻適合於處理大面積基板。作為蝕刻氣體，可以使用氟氣體如CF4、NF3、SF6、CHF3等、以Cl2、BCl3、SiCl4或CCl4等為代表的氯氣體或O2氣體，也可以適當地加上惰性氣體如He、Ar等。
此外，在本實施例模式的光微影處理中，在塗敷抗蝕劑之前，也可以在半導體膜表面上形成幾nm左右的膜厚度的絕緣膜。根據該處理，可以避免半導體膜和抗蝕劑直接接觸，以可以防止雜質侵入到半導體膜中。
藉由以上處理，可以製造通道部分的半導體膜不被蝕刻的底部閘極型TFT。在本實施例模式中，由於源極層或汲極層(及其佈線)也使用由低電阻材料構成的佈線而形成，所以可以降低這些佈線(電極)的電阻。此外，在此採用了在半導體層310的上部不形成源極層或汲極層(及其佈線)的導電膜312b的結構，然而不局限於此，也可以採用在半導體層310的上部形成的結構。此外，在用作閘極的佈線301中，也可以採用在半導體層310的下部不 形成第二導電膜301b的結構。
此外，也可以製造與圖5A至5F、圖6A至6E所示的底部閘極型TFT不同的結構的底部閘極型TFT。圖16A顯示其一個示例。在基板320上順序層疊用作閘極的佈線321、閘極絕緣膜322、源極層或汲極層(及其佈線)323、摻雜元素的半導體膜324、半導體膜325來形成圖16A所示的底部閘極型TFT。在圖16A所示的底部閘極型TFT中，藉由根據實施例模式1或實施例模式2等形成導電膜，可以製造將低電阻材料用於佈線的底部閘極型TFT。
藉由使用本實施例模式，可以形成使用由低電阻材料構成的佈線的底部閘極型TFT，可以解決訊號延遲的問題。此外，本實施例模式可以與實施例模式1、實施例模式2適當地組合。
實施例模式5
在本實施例模式中，以下將參照圖7A至7E和圖8A至8D說明使用低電阻材料作為佈線或電極的頂部閘極型TFT的製造方法。
首先，在基板400上形成底膜401。作為基板400，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃襯底、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸 (PES)、丙烯酸、聚醯亞胺等。藉由CVD法、電漿CVD法、濺射法、旋塗法等方法，使用包含矽的氧化物材料、氮化物材料，以單層或疊層形成底膜401。藉由形成底膜401，可以防止因來自基板400的污染物質而導致的半導體膜的退化。
接下來，在底膜401上形成半導體膜402(參照圖7A)。藉由濺射法、LPCVD法、或電漿CVD法等以25至200nm(較佳為50至150nm)的膜厚度形成半導體膜402，即可。雖然在本實施例模式中使用非晶半導體膜，但是不局限於此，也可以使用結晶半導體膜。
接下來，使用光微影處理在半導體膜402上製造由抗蝕劑構成的掩模，使用該掩模蝕刻，以形成半導體層403。此外，作為掩模，可以使用包含感光劑的市場上銷售的抗蝕劑材料，例如可以使用正型抗蝕劑或負型抗蝕劑。在使用任何材料的情況下，藉由調整溶劑的濃度或加上表面活性劑等也可以適當地調整其表面張力和粘度。
此外，在本實施例模式的光微影處理中，在塗敷抗蝕劑之前，也可以在半導體膜表面上形成幾nm左右的膜厚度的絕緣膜。根據該處理，可以避免半導體膜和抗蝕劑直接接觸，可以防止雜質侵入到半導體膜中。
接下來，在半導體層403上形成閘極絕緣膜404及閘極絕緣膜405，以形成兩層的疊層結構(參照圖7B)。較佳的在同一多室內的真空下，以同一溫度而切換反應氣體的同時連續地形成被層疊的絕緣膜。當在真空下連續地形 成時，可以防止互相層疊的膜的介面被污染。此外，在本實施例模式中，閘極絕緣膜為兩層的疊層結構，也可以為單層結構、或三層或更多層的疊層結構。
作為閘極絕緣膜404、閘極絕緣膜405的材料，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。此外，為了以形成膜的溫度低的狀態形成閘極漏電流少的細緻絕緣膜，較佳的使氬等稀有氣體元素包含到反應氣體中，並且將此混合到被形成的絕緣膜中。在本實施例模式中，以SiH4及N2O為反應氣體，將氧化矽膜形成為膜厚度10至100nm(較佳為20至80nm)，例如60nm作為閘極絕緣膜404，然後以SiH4及NH3為反應氣體，將氮化矽膜形成為膜厚度10至100nm(較佳為20至80nm)，例如50nm作為閘極絕緣膜405。此外，閘極絕緣膜404、閘極絕緣膜405的膜厚度都較佳為10至100nm，但不局限於該範圍中。
接下來，使用實施例模式1所示的方法，在閘極絕緣膜405上形成用作閘極的佈線406(參照圖7C)。佈線406由第一導電膜406a、第二導電膜406b、第三導電膜406c的疊層形成。佈線406的厚度較佳為10至200nm。此外，在本實施例模式中，作為形成佈線406的方法使用實施例模式1所示的方法，但是也可以使用實施例模式2所示的方法。此外，在本實施例模式中表示單閘結構的TFT的製造方法，但是也可以採用設置兩個或更多閘極而 成的多閘結構。藉由採用多閘結構，可以製造減少關斷漏電流的TFT。
接下來，以用作閘極的佈線406為掩模，將雜質元素添加到半導體層403(參照圖7D)。在此，例如以5×1019至5×1020/cm3左右的濃度添加磷(P)作為雜質元素，來可以形成表示n型的半導體膜。此外，也可以添加表示p型的雜質元素來形成表示p型的半導體膜。作為表示n型的雜質元素，可以使用磷(P)或砷(As)等。作為表示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。此外，也可以形成以低濃度添加雜質元素而成的LDD(輕摻雜汲極)區域。藉由形成LDD區域，可以防止因熱載子而導致TFT退化。本發明的佈線具有疊層結構，佈線的厚度根據有沒有佈線中的第二導電膜不同。藉由利用該結構，可以自對準地形成LDD區域412(參照圖7E)。此外，有時稱如圖7E所示的結構，LDD區域和閘極重疊的結構為GOLD(閘極重疊LDD)結構。
接下來，覆蓋閘極絕緣膜405及用作閘極的佈線406地形成絕緣膜407(參照圖8A)。作為絕緣膜407的材料，可以適當地使用氧化矽(SiOx：x>0)、氮化矽(SiNx：x>0)、氧氮化矽(SiOxNy：x>y>0)、氮氧化矽(SiNxOy：x>y>0)等。此外，在本實施例模式中，閘極絕緣膜為兩層的疊層結構，既可為單層結構，又可為三層或更多層的疊層結構。此外，也可以為在絕緣膜407上設置一層或兩層或更多層中間層絕緣膜的結構。
接下來，使用光微影處理製造由抗蝕劑構成的掩模，然後蝕刻閘極絕緣膜404、閘極絕緣膜405及絕緣膜407，來形成接觸孔並使半導體層403的摻雜元素的區域露出。然後，電連接到半導體層403地形成用作阻擋膜的第四導電膜408a(參照圖8B)。
接下來，在第四導電膜408a且之後成為佈線的區域上形成由低電阻材料構成的第五導電膜408b，接著覆蓋第五導電膜408b地形成用作阻擋膜的第六導電膜408c。此時，使用本發明的實施例模式1所示的方法可以形成第五導電膜408b。此外，在本實施例模式中使用實施例模式1所示的方法，也可以使用實施例模式2所示的方法。
接下來，使用光微影處理形成由抗蝕劑構成的掩模409(參照圖8C)。藉由掩模409將第四導電膜408a、第六導電膜408c處理為所希望的形狀，來形成用作源極層或汲極層(及其佈線)的第一導電層410、第二導電層411(參照圖8D)。
此外，在本實施例模式中，作為蝕刻處理可以使用電漿蝕刻(乾蝕刻)和濕式蝕刻中的任一種蝕刻，然而電漿蝕刻適合於處理大面積基板。作為蝕刻氣體，可以使用氟氣體如CF4、NF3、SF6、CHF3等、以Cl2、BCl3、SiCl4或CCl4等為代表的氯氣體或O2氣體，也可以適當地加上惰性氣體如He、Ar等。
根據以上處理，可以製造頂部閘極型TFT。
此外，也可以製造與圖7A至7E、圖8A至8D所示 的頂部閘極型TFT不同的結構的頂部閘極型TFT。圖16B顯示其一個示例。在底膜420上順序層疊源極層或汲極層(及其佈線)421、半導體膜422、閘極絕緣膜423、用作閘極的佈線424來形成圖16B所示的頂部閘極型TFT。在圖16B所示的頂部閘極型TFT中，藉由根據實施例模式1或實施例模式2等形成導電膜，可以製造將低電阻材料用於佈線的頂部閘極型TFT。
藉由使用本實施例模式，可以形成使用由低電阻材料構成的佈線的頂部閘極型TFT，以可以解決訊號延遲的問題。此外，在本實施例模式中，源極層或汲極層(及其佈線)也使用由低電阻材料構成的佈線而形成，但是可以用作閘極的佈線僅僅是由低電阻材料構成的佈線。此外，在此採用在半導體層403的上部不形成源極層或汲極層(及其佈線)的導電膜408b的結構，然而不局限於此，也可以採用在半導體層403的上部形成的結構。此外，在用作閘極的佈線406中，也可以採用在半導體層403的上部不形成第二導電膜406b的結構。本實施例模式可以與實施例模式1、實施例模式2適當地組合。
實施例模式6
在本實施例模式中，以下將參照圖9A和9B說明使用低電阻材料作為佈線的液晶面板的製造方法。
使用實施例模式3所示的方法在基板250上形成底部閘極型TFT251。在本實施例模式中，使用實施例模式3 所示的方法形成底部閘極型TFT251，然而不局限於此。關於導電型也沒有特別的限制，也可以形成n通道型和p通道型的任何一種。此外，作為半導體膜，既可使用非晶半導體，也可使用結晶半導體。作為基板250，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃基板、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸、聚醯亞胺等。
雖然本實施例模式中未示出，但也可以採用多閘結構作為減少關斷漏電流的結構。
此外，雖然可以使用頂部閘極型TFT而代替底部閘極型TFT，但是如果使用底部閘極型TFT，由於藉由比頂部閘極型少的處理數量可以製造使用低電阻材料的TFT，所以可以製造又廉價又高性能的液晶面板。作為頂部閘極型TFT的製造方法，可以使用實施例模式5，然而只要使用具有低電阻材料被阻擋膜覆蓋的結構的佈線，則可以使用任何結構的TFT而沒有特別的限制。
接下來，形成與源極或汲極252電連接的像素電極253。此外，在本實施例模式中的像素電極253與實施例模式3的圖4C中的電極212對應。作為像素電極的材料，可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅 (IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。當製造反射型液晶面板時，可以將金屬材料如鋁(Al)等用於像素電極。
接下來，覆蓋包括TFT251及像素電極253的基板250的整個表面地形成用作取向膜的絕緣膜254。作為用作取向膜的絕緣膜材料，例如可以使用如下材料：將聚醯胺酸溶解於混合有N-甲基-2-吡咯烷酮等和醋酸溶纖劑(cellosolve acetate)的溶劑而成的聚醯亞胺樹脂；或使聚醯胺酸亞胺化並將此溶於溶劑而成的聚醯亞胺樹脂等。作為形成方法，可以使用絲網印刷法、膠版印刷法、旋塗法、液滴噴射法等。膜厚度例如形成為20nm至70nm(包括20nm和70nm)，較佳為30至60nm(包括30nm和60nm)，即可。藉由使用毛氈或棉花等的摩擦墊擦的摩擦法，對於這樣形成的絕緣膜254的表面向預定的方向進行取向處理。
接下來，在相對基板260上層疊濾色器261、遮光膜262、共同電極263、以及取向膜264。在採用全彩色顯示的情況下，使用呈現紅色(R)、綠色(G)、藍色(B)的材料形成濾色器261，而在採用單色顯示的情況下，使用呈現至少一個顏色的材料形成濾色器261，即可。此外，濾色器261也可以為層疊顏色轉換層的結構。遮光膜262一般由金屬膜或含有黑色顏料的有機膜構成。作為共 同電極263的材料，與像素電極的材料同樣，例如可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。此外，與像素電極同樣，可以使用金屬材料如鋁(Al)等。
接下來，使用密封劑(未圖示)貼合層疊有濾色器261等的相對基板260和形成有TFT251等的基板250。遮光膜262配置為與TFT重疊，而濾色器261配置為與像素電極253重疊。然後，注入液晶265而完成液晶面板(參照圖9A)。雖然未圖示，偏振片貼在圖9A中的基板250的下部及相對基板260的上部。藉由以上處理程序，可完成液晶面板。
接下來，將參照圖9B說明本實施例模式的液晶面板的像素部分的結構。圖9B是液晶面板的俯視圖的一個示例，而沿圖9B中A-A’的剖視圖對應於圖9A的A-A’。
半導體層271重疊在閘極佈線270上，該重疊部分成為閘極。就是說，參考數字270既是閘極佈線又是閘極。此外，源極佈線(或汲極佈線)272及像素電極273電連接到半導體層271，這是來自源極佈線(或汲極佈線) 272的訊號經由半導體層271輸入到像素電極273的結構。此外，與閘極佈線和閘極的關係同樣，源極佈線(或汲極線)272和半導體層271重疊的部分成為源極(或汲極)。就是說，參考數字272既是源極佈線(或汲極佈線)又是源極(或汲極)。電容佈線274在重疊於像素電極273的部分形成電容器。電容佈線274既可用與閘極佈線270相同的層形成，又可用其他層形成。在用與閘極佈線270相同的層形成的情況下，藉由如閘極佈線那樣使用低電阻材料，可以形成電阻被減少的電容佈線。此時，適當地使用實施例模式1、實施例模式2等而形成，即可。
閘極佈線270形成為由低電阻材料構成的導電膜270b被用作阻擋膜的導電膜270a及270c覆蓋。藉由具有這樣的結構，可以防止因具有遷移率的元素而導致的半導體層271的污染。此外，在本實施例模式中，採用在半導體層271的下部不形成閘極佈線270中的導電膜270b的結構，然而不局限於此，也可以採用在半導體層271的下部形成的結構。
藉由使用本實施例模式，由於可以使用低電阻材料作為佈線，因此可以製造訊號延遲被抑制的液晶面板。此外，藉由降低佈線電阻，可以製造耗電量低且可高速動作的液晶面板。此外，如本實施例模式所示，藉由採用將低電阻材料用於閘極佈線(及電容佈線)而不用於源極佈線和其他佈線的結構，可以獲得如上所述的很大的效果而處理數量最低限地增加。本實施例模式可以與實施例模式1 至實施例模式5適當地組合。
實施例模式7
在本實施例模式中，以下將參照圖10A和10B說明使用低電阻材料作為佈線或電極的液晶面板的製造方法。
使用實施例模式4所示的方法在基板500上形成底部閘極型TFT501。在本實施例模式中，使用實施例模式4所示的方法形成底部閘極型TFT501，然而不局限於此。關於導電型也沒有特別的限制，也可以形成n通道型和p通道型的任何一種。此外，作為半導體膜，既可使用非晶半導體，又可使用結晶半導體。作為基板500，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃基板、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸、聚醯亞胺等。此外，也可以採用如下結構：在形成TFT之後，形成中間層絕緣膜作為平坦化膜，在中間層絕緣膜的上部形成與源極或汲極電連接的佈線。
雖然本實施例模式中未示，但也可以採用多閘結構作為減少關斷漏電流的結構。
此外，雖然可以使用頂部閘極型TFT而代替底部閘極型TFT，但是如果使用底部閘極型TFT，由於藉由比頂部閘極型少的處理數量可以製造使用低電阻材料的TFT，所以可以製造又廉價又高性能的液晶面板。作為頂部閘極 型TFT的製造方法，可以使用實施例模式4，然而只要使用具有低電阻材料被阻擋膜覆蓋的結構的佈線，則可以使用任何結構的TFT而沒有特別的限制。
接下來，形成與源極或汲極502電連接的像素電極503。作為像素電極的材料，可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。
作為除了上述以外的電極材料，也可以使用摻雜有雜質元素的非晶矽或結晶矽(包括多晶矽)。藉由在形成TFT的源區或汲區的同時，形成使用非晶矽或結晶矽(包括多晶矽)的電極，可以減少處理數量。當製造反射型液晶面板時，也可以將金屬材料如鋁(Al)等用於像素電極。
接下來，覆蓋包括TFT501及像素電極503的基板500的整個表面地形成用作取向膜的絕緣膜504。作為用作取向膜的絕緣膜材料，例如可以使用如下材料：將聚醯胺酸溶解於混合有N-甲基-2-吡咯烷酮等和醋酸溶纖劑的溶劑而成的聚醯亞胺樹脂；或使聚醯胺酸亞胺化並將此溶於溶劑而成的聚醯亞胺樹脂等。作為形成方法，可以使用絲網印刷法、膠版印刷法、旋塗法、液滴噴射法等。膜厚 度例如形成為20nm至70nm(包括20nm和70nm)，較佳為30至60nm(包括30nm和60nm)，即可。藉由使用毛氈或棉花等的摩擦墊擦的摩擦法，對於這樣形成的絕緣膜504的表面向預定的方向進行取向處理。
接下來，在相對基板510上層疊濾色器511、遮光膜512、共同電極513及取向膜514。在採用全彩色顯示的情況下，使用呈現紅色(R)、綠色(G)、藍色(B)的材料形成濾色器511，而在採用單色顯示的情況下，使用呈現至少一個顏色的材料形成濾色器511，即可。此外，濾色器511也可以為層疊顏色轉換層的結構。遮光膜512一般由金屬膜或含有黑色顏料的有機膜構成。作為共同電極513的材料，與像素電極的材料同樣，例如可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。此外，與像素電極同樣，可以使用摻雜有雜質元素的非晶矽或結晶矽、金屬材料如鋁(Al)等。
接下來，使用密封劑(未圖示)貼合層疊有濾色器511等的相對基板510和形成有TFT501等的基板500。遮光膜512配置為與TFT重疊，而濾色器511配置為與像素電極503重疊。然後，注入液晶515而完成液晶面板 (參照圖10A)。雖然未圖示，偏振片貼在圖10A中的基板500的下部及相對基板510的上部。藉由以上處理，可完成液晶面板。
接下來，將參照圖10B說明本實施例模式的液晶面板的像素部分的結構。圖10B是液晶面板的俯視圖的一個示例，而沿圖10B中A-A’的剖視圖對應於圖10A的A-A’。
半導體層521重疊在閘極佈線520上，該重疊部分成為閘極。就是說，參考數字520既是閘極佈線又是閘極。此外，源極佈線(或汲極佈線)522及像素電極523電連接到半導體層521，這是來自源極佈線(或汲極佈線)522的訊號經由半導體層521輸入到像素電極523的結構。此外，與閘極佈線和閘極的關係同樣，源極佈線(或汲極佈線)522和半導體層521重疊的部分成為源極(或汲極)。就是說，參考數字522既是源極佈線(或汲極佈線)又是源極(或汲極)。電容佈線524在重疊於像素電極523的部分形成電容器。電容佈線524既可用與閘極佈線520相同的層形成，又可用其他層形成。在用與閘極佈線520相同的層形成的情況下，藉由如閘極佈線那樣使用低電阻材料，可以形成電阻被減少的電容佈線。此時，適當地使用實施例模式1、實施例模式2等而形成，也可。
閘極佈線520形成為由低電阻材料構成的導電膜520b被用作阻擋膜的導電膜520a及520c覆蓋，而源極佈線(或汲極佈線)522形成為由低電阻材料構成的導電膜 522b被用作阻擋膜的導電膜522a及522c覆蓋。藉由具有這樣的結構，可以防止因具有遷移率的元素而導致的半導體層521的污染。此外，在本實施例模式中，採用在半導體層521的上部不形成源極佈線(或汲極佈線)522中的導電膜522b的結構，然而不局限於此，也可以採用在半導體層521的上部形成的結構。此外，也可以採用在半導體層521的下部不形成閘極佈線520中的導電膜520b的結構。
藉由使用本實施例模式，由於可以使用低電阻材料作為佈線，因此可以製造訊號延遲被抑制的液晶面板。此外，藉由降低佈線電阻，可以製造耗電量低且可高速動作的液晶面板。此外，如本實施例模式所示，藉由採用將低電阻材料除了閘極佈線(及電容佈線)以外還用於源極佈線的結構，可以減少源極佈線的電阻，因此可以使上述效果進一步大。本實施例模式可以與實施例模式1至實施例模式5適當地組合。
實施例模式8
在本實施例模式中，以下將參照圖11A和11B說明使用低電阻材料作為佈線或電極的電致發光面板(以下稱作EL面板)的製造方法。
使用實施例模式5所示的方法在基板600上形成頂部閘極型TFT601及602。在此，頂部閘極型TFT601用作開關TFT，而頂部閘極型TFT602用作驅動TFT。在本實施 例模式中，使用實施例模式5所示的方法形成頂部閘極型TFT，然而不局限於此。關於導電型也沒有特別的限制，也可以形成n通道型和p通道型的任何一種。此外，作為半導體膜，既可使用非晶半導體，又可使用結晶半導體。此外，在本實施例模式中，源極(源極佈線)或汲極(汲極佈線)是在形成中間層絕緣膜603之後形成的(參照圖11A)。
作為基板600，可以使用由硼矽酸鋇玻璃、硼矽酸鋁玻璃等構成的玻璃基板、矽基板、具有耐熱性的塑膠基板或樹脂基板等。作為塑膠基板或樹脂基板，可以使用聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯酸、聚醯亞胺等。
中間層絕緣膜603可以使用如下膜形成：有機樹脂膜；無機絕緣膜；或以矽氧烷材料為啟始材料地形成的包含Si-O-Si鍵的絕緣膜(以下稱作矽氧烷絕緣膜)。此外，矽氧烷的骨架結構由矽(Si)和氧(O)的鍵構成。作為取代基，使用至少包含氫的有機基(例如烷基、芳烴)。作為取代基，也可以使用氟基。此外，作為取代基，也可以使用至少包含氫的有機基和氟基。也可以使用稱為低介電常數材料(low-k材料)的材料形成中間層絕緣膜603。此外，圖8A的A-A’及B-B’相當於圖8B的A-A’及B-B’的截面。
也可以採用具有多個LDD區域的TFT作為減少關斷漏電流的結構。此外，也可以採用使用多閘結構的結構。
此外，可以使用底部閘極型TFT而代替頂部閘極型TFT。如果使用底部閘極型TFT，由於藉由比頂部閘極型少的處理數量可以製造使用低電阻材料的TFT，所以可以製造又廉價又高性能的EL面板。作為底部閘極型TFT的製造方法，可以使用實施例模式3，然而只要使用具有低電阻材料被阻擋膜覆蓋的結構的佈線，則可以使用任何結構的TFT而沒有特別的限制。另外，既可採用形成多個中間層絕緣膜的結構，又可採用不形成中間層絕緣膜的結構。
接下來，形成與源極或汲極604電連接的像素電極605。作為像素電極的材料，在製造底部發射型或雙面發射型的EL面板的情況下，可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。此外，氧化銦鋅(IZO)是如下形成的透明導電材料，即，使用將2至20wt%的氧化鋅(ZnO)混合到氧化銦而成的靶，藉由濺射法來形成。
此外，作為製造頂部發射型的EL面板的情況的像素電極材料，可以使用鋁、鎂和銀的合金(Mg-Ag)等。
然後，在TFT上形成將成為隔壁的絕緣膜606。絕緣膜606形成為像素電極605的一部分露出。絕緣膜606形成為覆蓋源極或汲極604與像素電極605連接的部分。這是因為如果源極或汲極604與像素電極605連接的部分不 被絕緣膜606覆蓋而露出，像素電極605和之後要形成的共同電極608的短路問題的原因。另一方面，絕緣膜606形成為在使像素電極605露出的附近膜厚度連續地減少而具有曲面。這是為了防止形成在像素電極605及絕緣膜606的上部的場致發光層因絕緣膜606的步階而破裂。此外，作為絕緣膜606，可以使用有機樹脂、無機絕緣材料、或矽氧烷絕緣材料而形成。作為有機樹脂，可以使用丙烯酸、聚醯亞胺、聚醯胺等，作為無機絕緣材料可以使用氧化矽、氮氧化矽等。此外，作為製造方法，可以使用旋塗法、塗敷法等。
接下來，與露出於絕緣膜606的像素電極605接觸地形成場致發光層607，接著形成共同電極608。作為場致發光層607的結構，既可為發光層的單層結構，又可為設置電洞注入層、電洞傳輸層、電子傳輸層、電子注入層等的結構。此外，場致發光層607的結構不局限於具有電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等的區別明確的疊層結構的結構。也就是說，也可以為具有構成電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等的材料中彼此相鄰的材料混合的層的結構。
此外，較佳的使用產生從單態激發態遷移到基態時的發光(熒光)、或從三重態激發態遷移到基態時的發光(磷光)的材料，作為場致發光層607。此外，既可使用由無機物構成的層形成，也可使用混合有無機物的層形成。
作為共同電極的材料，在製造底部發射型的EL面板的情況下，可以使用鋁、鎂和銀的合金(Mg-Ag)等。另一方面，在製造頂部發射型或雙面發射型的EL面板的情況下，作為共同電極608的材料，可以使用將氧化錫混合到氧化銦而成的氧化銦錫(ITO)、將氧化矽混合到氧化銦錫(ITO)而成的氧化銦錫矽(ITSO)、將氧化鋅混合到氧化銦而成的氧化銦鋅(IZO)、氧化鋅(ZnO)、或氧化錫(SnO2)等。
接下來，參照圖11B說明本實施例模式的EL面板的像素部分的結構。圖11B是EL面板的俯視圖的一個示例，而沿圖11B中A-A’及B-B’的剖視圖對應於圖11A。
閘極佈線620重疊在半導體層621上，該重疊部分成為頂部閘極型TFT601的閘極。就是說，參考數字620既是閘極佈線又是閘極。此外，源極佈線(或汲極佈線)622電連接到半導體層621的源極和汲極中的一個，而用作TFT602的閘極的佈線624藉由用於連接的佈線623電連接到源極和汲極中的另一個。此外，用作閘極的佈線624配置為與半導體層625重疊。再者，電源線626電連接到半導體層625的源極和汲極中的一個，而像素電極627電連接到源極和汲極中的另一個。此外，與閘極佈線和閘極的關係同樣，源極佈線(或汲極佈線)622和半導體層621重疊的部分成為源極(或汲極)。就是說，參考數字622既是源極佈線(或汲極佈線)又是源極(或汲 極)。
閘極佈線620形成為由低電阻材料構成的導電膜620b被用作阻擋膜的導電膜620a及620c覆蓋，而源極佈線(或汲極佈線)622形成為由低電阻材料構成的導電膜622b被用作阻擋膜的導電膜622a及622c覆蓋。此外，用於連接的佈線623、用作閘極的佈線624、以及電源線626也具有由低電阻材料構成的導電膜被用作阻擋膜的導電膜覆蓋的結構。藉由具有這樣的結構，可以防止因具有遷移率的元素而導致的半導體層621及625的污染。此外，在本實施例模式中，閘極佈線620、源極佈線(或汲極佈線)622、用於連接的佈線623、用作閘極的佈線624、以及電源線626為使用低電阻材料的結構，但是不局限於此，也可以使閘極佈線620僅僅為使用低電阻材料的結構。再者，在本實施例模式中採用在半導體層621的上部不形成源極佈線(或汲極佈線)622中的導電膜622b的結構，然而也可以採用在半導體層621的上部形成的結構。此外，也可以採用在半導體層621的上部不形成閘極佈線620中的導電膜620b的結構。
藉由使用本實施例模式，可以製造使用低電阻材料作為佈線的EL面板。藉由使用本實施例模式，由於可以使用低電阻材料作為佈線，因此可以製造訊號延遲被抑制的EL面板。此外，藉由降低佈線電阻，可以製造耗電量低且可高速動作的EL面板。此外，在EL面板中，由於在像素發光的期間中電流一直繼續流過，因此使用低電阻材 料作為電源線非常有利於減少耗電量。本實施例模式可以與實施例模式1至實施例模式5適當地組合。
實施例模式9
在本實施例模式中，以下將參照圖12A至12C說明使用實施例模式1及2所示的低電阻佈線抑制訊號延遲的顯示裝置的結構。
圖12A顯示用低電阻材料的引導佈線(引導配線)形成在實施例模式6至實施方式8中所製造的面板的基板700上的狀態。引導佈線藉由FPC(撓性印刷電路板)701與驅動電路連接。此外，在附圖中的虛線以下的部分是像素區域。
使用實施例模式1及實施例模式2等形成用低電阻材料的引導佈線。此時，無關於引導佈線的長度地，形成為每一條引導佈線的電阻值實質上相同。例如，由於當比較引導佈線702和引導佈線703時，引導佈線702的佈線長度更長，所以藉由當形成引導佈線703時，形成為佈線703的一部分具有不使用低電阻材料的區域704的結構，可以使每一條佈線的電阻值為相同。關於不使用低電阻材料的區域的長度，根據引導佈線的材質、引導佈線的截面面積、各個引導佈線的長度的區別等適當地調整，即可。此外，電阻值實質上相同是指比較構件的一個電阻值為另一個電阻值的80%或更高且120%或更低，較佳的為90%或更高且110%或更低。
此外，在面板的製造處理中，在形成閘極佈線和源極佈線(或汲極佈線)等佈線的同時形成引導佈線。此外，本實施例模式中所使用的面板不局限於液晶面板和EL面板。面板的製造方法也不局限於實施例模式6至實施例模式8，而可以使用其他方法。此外，在FPC和基板上的佈線連接的部分中，在佈線中既可形成低電阻材料又可不形成。圖12C顯示在將低電阻材料不形成在連接部分的情況下，FPC707和基板上的佈線708藉由連接部分709電連接的狀態。佈線由用作阻擋膜的導電膜708a、708c、以及由低電阻材料構成的導電膜708b形成。
此外，在本實施例模式中顯示使用FPC將驅動電路連接到基板上的情況，然而不局限於本實施例模式，既可使用COG(玻璃上晶片)或印刷基板將驅動電路連接到基板上，也可在基板上形成驅動電路本身為一體。在這種情況下，藉由使用本發明可以製造抑制訊號延遲的顯示裝置。
圖12B是放大圖12A中由圓虛線圍繞的區域而示出的。參考數字705表示由低電阻材料構成的導電膜，參考數字706表示用作阻擋膜的導電膜。藉由使用本發明，可以形成一部分不使用低電阻材料而形成的引導佈線，以可以抑制訊號延遲。
此外，引導佈線的結構不局限於本實施例模式。在以消除因引導佈線而導致的訊號延遲僅僅為目的的情況下，例如，可以採用如下結構：使用用作阻擋膜的導電膜形成 引導佈線的大多部分，使用低電阻材料僅僅形成一部分而降低該一部分的電阻值，以調整佈線的電阻值。
藉由採用如上所述的結構，可以製造佈線電阻被降低且能夠高速動作的顯示裝置。此外，同時可以消除因引導佈線而導致的訊號延遲。另外，還可以縮小引導佈線佔有的面積，因此可以製造有效地使用基板面積的顯示裝置。
本實施例模式可以與實施例模式1至實施例模式8適當地組合。
實施例模式10
在本實施例模式中，將參照圖14說明使用本發明的大型顯示裝置。
圖14是具有例如30英寸或更大且小於100英寸的大螢幕的大型顯示裝置，包括框體800、顯示部分801、揚聲器802、操作開關803等。此外，大型顯示裝置包括所有的用於顯示資訊如用於電腦、用於接收TV廣播、用於雙方向TV等的顯示裝置。根據本發明，可以製造減少因引導佈線而導致的訊號延遲的顯示裝置。此外，藉由將低電阻材料用於佈線，可以製造以高速、低耗電量動作的大型顯示裝置。此外，本發明還有效於縮小引導佈線佔有的面積並有效地使用基板面積。
本實施例模式可以與實施例模式1至實施例模式9適當地組合而使用。本發明不局限於30英寸或更大且小於100英寸的大螢幕的大型顯示裝置。在具有100英寸或更 大螢幕的大型顯示裝置中，也可以非常有效地使用本發明。
實施例模式11
將參照圖15A至15E說明使用本發明的顯示裝置的電子設備。本發明雖然在大型顯示裝置中發揮特別大的效果，但是例如在中型、小型顯示裝置(例如小於30英寸)中發揮很大的效果，例如因佈線電阻減少的低耗電量化、顯示裝置的高速動作、由引導佈線需要的面積縮小而可有效地使用基板面積。因此，本發明可以不局限於用於大型顯示裝置。作為本發明的電子設備，例如可以舉出影像拍攝裝置如數位相機和數位視頻相機等、護目鏡式顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音頻裝置、MP3再生裝置)、電腦、遊戲機、攜帶型資訊終端(移動式電腦、行動電話、攜帶型遊戲機、電子詞典、電子書等)、具備記錄媒體的影像再生裝置(具體來說，可以再生諸如數位通用光碟(DVD)之類的記錄媒體並包括能夠顯示影像的顯示器的裝置)等。
圖15A是顯示裝置，即是個人電腦的監視器和電視接收機等，並且包括框體2001、支撐體2002、顯示部分2003等。藉由使用本發明，可以製造訊號延遲的影響被減少的顯示裝置。此外，可以製造一種顯示裝置，其中可以縮小引導佈線佔有的面積，有效地使用基板面積，可以以低耗電量且高速動作。
圖15B是也可以看電視的行動電話，包括主體2101、框體2102、顯示部分2103、音頻輸入部分2104、音頻輸出部分2105、操作鍵2106、天線2108等。藉由使用本發明，可以製造具有訊號延遲的影響被減少的顯示部分的移動電話。此外，可以製造一種行動電話，其中可以縮小引導佈線佔有的面積，有效地使用基板面積，可以以低耗電量且高速動作。
圖15C是電腦，包括主體2201、框體2202、顯示部分2203、鍵盤2204、外部連接埠2205、指向滑鼠2206等。藉由使用本發明，可以製造具有訊號延遲的影響被減少的顯示部分的電腦。此外，可以製造一種電腦，其中具有可以縮小引導佈線佔有的面積且有效地使用基板面積的顯示部分，可以以低耗電量且高速動作。雖然在圖15C中顯示筆記本電腦，但是本發明亦可以適用結合顯示器的膝上型電腦等。
圖15D是移動電腦，包括主體2301、顯示部分2302、開關3203、操作鍵2304、紅外線埠2305等。藉由使用本發明，可以製造具有訊號延遲的影響被減少的顯示部分的移動電腦。此外，可以製造一種移動電腦，其中具有可以縮小引導佈線佔有的面積且有效地使用基板面積的顯示部分，可以以低耗電量且高速動作。
圖15E是攜帶型遊戲機，包括框體2401、顯示部分2402、揚聲器2403、操作鍵2404、記錄媒體插入部分2405等。藉由使用本發明，可以製造具有訊號延遲的影 響被減少的顯示部分的遊戲機。此外，可以製造一種遊戲機，其中具有可以引導佈線佔有的面積且有效地使用基板面積的顯示部分，可以以低耗電量且高速動作。
如上述那樣，本發明的適用範圍極為寬廣，可以適用於各種領域的電子設備。
本實施例模式可以與實施例模式1至實施例模式9適當地組合而使用。

Claims (15)

  1. 一種顯示裝置，包含：第一半導體膜；閘極佈線；在該第一半導體膜和該閘極佈線之間的閘極絕緣膜；以及與該第一半導體膜電連接的源極線或汲極線，其中該閘極佈線的第一部分包含：第一導電膜和形成在該第一導電膜之上的第二導電膜，其中該第一導電膜的整個上表面與該第二導電膜接觸，和其中該閘極佈線的第二部分包含：該第一導電膜；選擇性地設置在該第一導電膜上的第三導電膜；以及覆蓋該第三導電膜的該第二導電膜。
  2. 如申請專利範圍第1項的顯示裝置，更包含：在該第一半導體膜上的第二半導體膜，該第二半導體膜摻雜雜質元素；其中該閘極絕緣膜設置在該閘極佈線之上；其中該第一半導體膜設置在該閘極絕緣膜之上；其中該源極線或該汲極線透過該第二半導體膜電連接該第一半導體膜。
  3. 如申請專利範圍第1項的顯示裝置，更包含： 第一絕緣膜；以及在該閘極佈線之上的第二絕緣膜，其中該第一半導體膜設置在該第一絕緣膜之上；其中該閘極絕緣膜設置在該第一半導體膜之上；以及其中該閘極佈線設置在該閘極絕緣膜之上。
  4. 如申請專利範圍第1至3項中任一項的顯示裝置，其中該第一半導體膜重疊該閘極佈線的第一部分。
  5. 如申請專利範圍第1至3項中任一項的顯示裝置，其中該源極線或該汲極線更包含：第四導電膜；選擇性地設置在該第四導電膜之上的第五導電膜；以及覆蓋該第五導電膜的第六導電膜。
  6. 如申請專利範圍第5項的顯示裝置，其中該第五導電膜包括銅。
  7. 如申請專利範圍第5項的顯示裝置，其中該第四導電膜或該第六導電膜包括鎢、鉬、鉻、鈦中的至少一者。
  8. 如申請專利範圍第5項的顯示裝置，其中該第四導電膜和該第六導電膜形成自相同的材料。
  9. 一種顯示裝置，包含：半導體膜；閘極佈線；在該半導體膜和該閘極佈線之間的閘極絕緣膜；以及 與該半導體膜電連接的源極線或汲極線，其中該源極線或該汲極線包含：第一導電膜；在該第一導電膜之上的第二導電膜，使得該第二導電膜的寬度小於該第一導電膜的寬度；以及在該第一導電膜之上的第三導電膜，以覆蓋該第二導電膜的頂面和側面。
  10. 如申請專利範圍第1至3和9項中任一項的顯示裝置，其中該第二導電膜包括銅。
  11. 如申請專利範圍第1至3和9項中任一項的顯示裝置，其中該第一導電膜或該第三導電膜包括鎢、鉬、鉻、鈦中的至少一者。
  12. 如申請專利範圍第1至3和9項中任一項的顯示裝置，其中該第一導電膜和該第三導電膜形成自相同的材料。
  13. 如申請專利範圍第1至3和9項中任一項的顯示裝置，更包含設置在與該閘極佈線相同的層中之電容佈線。
  14. 如申請專利範圍第1至3和9項中任一項的顯示裝置，更包含設置在與該源極線或該汲極線相同的層中之電源線。
  15. 如申請專利範圍第9項的顯示裝置，其中該閘極佈線包含：第四導電層；以及 在該第四導電層之上包含銅的第五導電層。
TW102144806A 2005-11-17 2006-11-13 顯示裝置和其製造方法 TWI525656B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333207 2005-11-17

Publications (2)

Publication Number Publication Date
TW201415533A true TW201415533A (zh) 2014-04-16
TWI525656B TWI525656B (zh) 2016-03-11

Family

ID=37835257

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102144806A TWI525656B (zh) 2005-11-17 2006-11-13 顯示裝置和其製造方法
TW095141921A TWI434322B (zh) 2005-11-17 2006-11-13 顯示裝置和其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095141921A TWI434322B (zh) 2005-11-17 2006-11-13 顯示裝置和其製造方法

Country Status (5)

Country Link
US (2) US7615495B2 (zh)
EP (1) EP1788633B1 (zh)
KR (2) KR101369281B1 (zh)
CN (2) CN1967803B (zh)
TW (2) TWI525656B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
EP2086033A1 (en) * 2008-01-31 2009-08-05 Applied Materials, Inc. Method of coating a substrate and coating installation
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101995981B (zh) * 2009-08-11 2013-02-13 北京京东方光电科技有限公司 传感基板及其制造方法
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101940962B1 (ko) 2009-10-09 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102614462B1 (ko) 2009-11-27 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102081107B1 (ko) * 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102211967B1 (ko) * 2013-10-28 2021-02-05 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
KR102155370B1 (ko) * 2013-12-02 2020-09-22 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
JP2016095991A (ja) * 2014-11-13 2016-05-26 パイオニア株式会社 発光装置
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN105679744A (zh) * 2016-03-29 2016-06-15 京东方科技集团股份有限公司 扇出线结构、显示面板及其制造方法
CN106681071A (zh) * 2016-12-29 2017-05-17 惠科股份有限公司 液晶显示面板及其制备方法
US11024344B2 (en) * 2018-10-09 2021-06-01 International Business Machines Corporation Landing pad in interconnect and memory stacks: structure and formation of the same
CN112992668B (zh) * 2021-04-26 2021-08-06 度亘激光技术（苏州）有限公司 半导体结构的加工方法及半导体结构
CN113539114B (zh) * 2021-07-30 2023-04-21 惠科股份有限公司 覆晶薄膜和显示装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388351A (en) * 1979-08-20 1983-06-14 Western Electric Company, Inc. Methods of forming a patterned metal film on a support
SU1046803A1 (ru) * 1982-02-18 1983-10-07 Предприятие П/Я А-1067 Способ формировани пленки фоторезиста
JPS6373645A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
DE3784605T2 (de) 1986-09-17 1993-06-17 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
JPH0427125A (ja) 1990-05-22 1992-01-30 Hitachi Ltd 配線部材の製造方法
JPH0566421A (ja) * 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH05211239A (ja) * 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
US5266516A (en) * 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
JPH0682820A (ja) 1992-09-01 1994-03-25 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JPH08146463A (ja) 1994-11-25 1996-06-07 Sharp Corp スイッチング素子アレイおよびそれを用いた表示装置
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JP3406417B2 (ja) 1995-04-25 2003-05-12 株式会社日立製作所 フリップチップ方式の液晶表示素子及び液晶表示モジュール
JP2716957B2 (ja) * 1995-10-16 1998-02-18 株式会社東芝 導電性微細パターンの形成方法
JPH1020331A (ja) * 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
JPH10242417A (ja) * 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3070532B2 (ja) * 1997-07-04 2000-07-31 日本電気株式会社 半導体装置の製造方法
JP3019812B2 (ja) 1997-07-28 2000-03-13 日本電気株式会社 半導体集積回路の配線の製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11345498A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp Ｍｇｍテストにおける良品コード書込方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP3913689B2 (ja) * 1998-11-25 2007-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4641582B2 (ja) 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3856304B2 (ja) 2002-03-25 2006-12-13 株式会社リコー Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR100493382B1 (ko) * 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP2004103605A (ja) 2002-09-04 2004-04-02 Murata Mfg Co Ltd 微細配線形成方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
TWI277815B (en) * 2004-01-16 2007-04-01 Hannstar Display Corp Liquid crystal display and manufacturing method of liquid crystal display including substrate
JP5082186B2 (ja) * 2004-03-29 2012-11-28 住友電気工業株式会社 炭素系材料突起の形成方法及び炭素系材料突起
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
EP1788633B1 (en) 2016-12-21
CN1967803B (zh) 2011-08-10
US20100032708A1 (en) 2010-02-11
TW200727331A (en) 2007-07-16
CN102290432A (zh) 2011-12-21
KR20070052658A (ko) 2007-05-22
CN102290432B (zh) 2014-04-16
TWI525656B (zh) 2016-03-11
CN1967803A (zh) 2007-05-23
TWI434322B (zh) 2014-04-11
KR101425379B1 (ko) 2014-08-01
KR101369281B1 (ko) 2014-03-04
EP1788633A2 (en) 2007-05-23
US8344379B2 (en) 2013-01-01
US20070111144A1 (en) 2007-05-17
US7615495B2 (en) 2009-11-10
EP1788633A3 (en) 2013-08-21
KR20130102028A (ko) 2013-09-16

Similar Documents

Publication Publication Date Title
TWI525656B (zh) 顯示裝置和其製造方法
US9419066B2 (en) Light-emitting device and method of manufacturing the same
KR100576641B1 (ko) 발광 장치
US8669663B2 (en) Wiring over substrate, semiconductor device, and methods for manufacturing thereof
US7800113B2 (en) Method for manufacturing display device
JP2007165860A (ja) 表示装置及びその作製方法
TWI610450B (zh) 半導體裝置和其製造方法
US20070205718A1 (en) Light Emitting Device and Method for Fabricating Light Emitting Device
JP2003288986A (ja) 発光装置及び電子機器
JP4325595B2 (ja) 発光装置及び電子機器
JP4610173B2 (ja) 薄膜トランジスタの作製方法
JP4657173B2 (ja) 薄膜トランジスタ
JP2003288987A (ja) 発光装置及び電子機器
JP2006032735A (ja) 半導体装置の作製方法