JP5082186B2 - 炭素系材料突起の形成方法及び炭素系材料突起 - Google Patents

炭素系材料突起の形成方法及び炭素系材料突起 Download PDF

Info

Publication number
JP5082186B2
JP5082186B2 JP2004253159A JP2004253159A JP5082186B2 JP 5082186 B2 JP5082186 B2 JP 5082186B2 JP 2004253159 A JP2004253159 A JP 2004253159A JP 2004253159 A JP2004253159 A JP 2004253159A JP 5082186 B2 JP5082186 B2 JP 5082186B2
Authority
JP
Japan
Prior art keywords
carbon
based material
mask
protrusion
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004253159A
Other languages
English (en)
Other versions
JP2005317893A (ja
Inventor
良樹 西林
富仁 宮崎
哲也 服部
貴浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004253159A priority Critical patent/JP5082186B2/ja
Priority to KR1020067020025A priority patent/KR101118847B1/ko
Priority to PCT/JP2005/005408 priority patent/WO2005093775A1/ja
Priority to CN2005800091071A priority patent/CN1934671B/zh
Priority to US10/594,718 priority patent/US20080044647A1/en
Priority to EP05727126A priority patent/EP1746622B1/en
Publication of JP2005317893A publication Critical patent/JP2005317893A/ja
Application granted granted Critical
Publication of JP5082186B2 publication Critical patent/JP5082186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111Tips, pillars, i.e. raised structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes
    • H01J2329/041Field emission cathodes characterised by the emitter shape
    • H01J2329/0413Microengineered point emitters
    • H01J2329/0415Microengineered point emitters conical shaped, e.g. Spindt type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes
    • H01J2329/0439Field emission cathodes characterised by the emitter material
    • H01J2329/0444Carbon types
    • H01J2329/0447Diamond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭素系材料突起の形成方法及び炭素系材料突起に関する。
これまで、ダイヤモンドの突起構造を形成する場合、Siの異方性エッチングの窪んだ型にダイヤモンドを形成して、Siを除去し、多結晶ダイヤモンドのピラミッドを形成する方法があった(例えば、下記非特許文献1参照)。しかし、この方法を電子放出素子に利用する場合、先端粒径を小さくする必要から突起は多結晶となり、突起内部に粒界が存在するために、電子の輸送がスムースでなく、NEA表面から効率よく電子の放出ができない問題点があった。また、近接場光プローブに利用する場合にも、多結晶であれば粒界や個々の結晶のひずみによる光の散乱で、光の伝播がスムースでないという問題もあった。また、突起の角度があまり鋭くない(70度程度)という欠点もあった。
そこで、単結晶を用いたピラミッドを形成する方法や種々の形状の突起を形成する方法が開発された(例えば、下記非特許文献2参照)。その方法はダイヤモンドの表面に微小な円柱を形成し、その円柱上に成長パラメーターを制御しながら、ダイヤモンドをエピタキシャル成長して、先端が尖ったピラミッド状の突起を作るというものである。また、その微小円柱突起をさらにエッチングして、尖鋭化する方法も報告されている。さらに、Alマスクを使って2段階のローソク型の突起を形成する方法も報告されている(例えば、下記非特許文献3、非特許文献4参照)。
また、ダイヤモンドを加工して突起を形成する先行文献(非特許文献5)もある。この中で、ローソク型の突起はアスペクト比が高く、しかも非常に高密度で、先端も非常に鋭角に尖った突起を形成するのに有力な形状である。しかしながら、これらの突起一つはせいぜい1μm角のものであり、同じ方法で、それ以上に小さいものを形成することは困難で、実際に形成しても精度よく同じものは形成できなかった。すなわち、一つの突起は単結晶で、突起が整列しており、突起が10%以内で非常に均一で、先端が鋭角(45度以下)で、アスペクト比が高く、突起以外の基板面は平坦で、1μm角に4個以上の突起を形成することなどを満たすことには全く適用できなかった。
K.Okano, K.Hoshina, S.Koizumi and K.Nishimura, "Diamond and Related Materials 5" (1996) 19−24 Y. Nishibayashi, H. Saito, T. Imai and N. Fujimori, "Diamond and Related Materials 9" (2000) 290−294 西林良樹、安藤豊、古田寛、小橋宏司、目黒貴一、今井貴浩、平尾孝、尾浦憲治郎、「SEIテクニカルレビュー(2002年8月号)」 Yoshiki. Nishibayashi, Yutaka Ando, Hiroshi Furuta, Natsuo Tatsumi, Akihiko Namba and T. Imai、 "Sumitomo Electric Industries Technical Review, No. 57" (2004) 33−36 E.S.Baik, Y.J.Baik and D.Jeon、 "Thin Solid Films 377−378" (2000) 299−302
ローソク型突起を形成するためにAlを用いることはすでに開示されているが、以上の課題を達成するための精度はまったく良くはなかった。他の材料をマスクに用いると、非特許文献5に示すように鋭角な先端を形成することも困難となる。微小な先端径の精度を上げるために精度の良い微小なマスクを必要とするが、300nm以下の径の配列したマスクについてはこれまで前例がなく、50nm以下の配列したマスクについては全く未知であった。さらに、突起が10%以内で均一で、1μm角に4個以上の突起を形成することを満たす方法についても不明であった。
そこで本発明では、ダイヤモンド基板上に形成された突起先端は微小で、突起先端が鋭角となり、アスペクト比が高く、突起以外の基板面は平坦となるための微小な精度良い微細マスクを形成できる、炭素系材料突起の形成方法及び炭素系材料突起を提供することを目的とする。
前述の課題に鑑み本発明者らは、非常に微細な鋭角な突起を得るためのダイヤモンド用のマスクとして円錐状微細マスクを用いることを見出した。本発明はこの知見に基づいてなされたものである。
本発明の第1の炭素系材料突起の形成方法は、(1)炭素系材料基板上にレジストを塗布する工程と、(2)当該塗布したレジストに所定の配置規則に従って穴を開け、その穴の壁は開口部から奥側に向かって逆テーパーになるように加工する工程と、(3)開口部側からマスク材料を蒸着し、穴の内部にマスク蒸着物を形成する工程と、(4)レジスト上に蒸着されたマスク材料をレジストと共にリフトオフする工程と、(5)マスク蒸着物をマスクとして炭素系材料基板をエッチングし、炭素系材料突起を形成する工程と、を含む。
本発明の第1の炭素系材料突起の形成方法によれば、開口部から奥側に向かって逆テーパーになるように形成されている穴の開口部側からマスク材料を蒸着するので、突起先端が鋭角でアスペクト比が高いマスク蒸着物を規則正しく形成できる。
また本発明の第1の炭素系材料突起の形成方法では、炭素系材料突起が、所定の配置規則に従って複数個形成されており、その個々の投影径は300nm以下であり、その存在する密度は4個/μm以上であることも好ましい。
また本発明の第1の炭素系材料突起の形成方法では、炭素系材料突起は円錐状であることも好ましい。
また、本発明の第2の炭素系材料突起の形成方法は、(1)炭素系材料基板上に、シリコン系窒化膜(SiN:0<x<1.33)又はシリコン系窒化酸化膜(SiO:0<x<2、0<y<1.3)を形成する工程と、(2)前記炭素系材料基板上に形成された前記シリコン系窒化膜又は前記シリコン系窒化酸化膜の上にレジストを塗布し、フォトリソグラフィー又は電子線露光によって前記レジストをドット状に成形し、前記レジストをマスクとして前記シリコン系窒化膜又は前記シリコン系窒化酸化膜を加工する工程と、(3)前記シリコン系窒化膜又は前記シリコン系窒化酸化膜をマスクとして前記炭素系材料基板をエッチングし、炭素系材料突起を形成する工程と、を含む。
本発明の第2の炭素系材料突起の形成方法によれば、炭素系材料突起をエッチングするためのマスクとしてシリコン系窒化膜又はシリコン系窒化酸化膜を用いるので、微小で且つ位置寸法精度の高いマスクを規則正しく形成できる。
本発明の第1の炭素系材料突起は、先端径が100nm以下であり、突起密度が4個/μm以上であり、所定の配置規則に従って並んでいる炭素系材料突起であって、該突起先端は突起根元に比べて細くなっている。
また、本発明の第2の炭素系材料突起は、略円錐状に形成され、所定の配置規則に従って複数形成され、頂角が39度以下である。
また、本発明の第2の炭素系材料突起では、先端径が50nm以下であり、突起高さの均一性が±5%以内であることも好ましい。なお、ここでいう突起高さの均一性とは、複数の突起の平均高さ(または、突起高さの設計値)を基準としたときの、突起高さの分布範囲(誤差範囲)を意味する。
また、本発明の第2の炭素系材料突起では、突起密度が4個/μm以上であることも好ましい。
本発明の炭素系材料突起は若干の先端径を犠牲にすれば、非常に高さ均一性が良いことが作製原理上から理解できる。また、尖る中心は突起の中心軸からぶれていないので、デバイスを作製する場合も再現性がよい。さらに微小サイズであるので、高密度にエミッタを並べることができ、電流密度をこれまで以上に大きくできる。突起のアスペクト比を大きくすることと高密度にすることが同時にできる。先端の中心軸の精度、高さバラツキが極めて小さいなどの特徴があり、電子放出特性に大きく効果を発揮する。このような均一な突起は電子放出素子、原子プローブ、近接場光プローブにおいて特に重要な部品となり得る。このような電子放出素子は、電子銃、電子管、真空管、フィールド・エミッション・ディスプレイ(FED)などに応用可能である。また、このような原子プローブや近接場光プローブは、STM、AFM、SNOM等やこれらの原理を用いた電子機器に応用可能である。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
本実施形態の炭素系材料突起の形成方法について説明する。まず、図1(a)に示すように、ダイヤモンド基板10上にレジスト11(フォトレジストあるいは電子線用レジスト)を塗布し、側壁12bが開口部12a側からみて若干逆テーパー型になるようにレジストに微細な穴12を開けた。電子線用レジストの場合、ポジ型のレジストで逆テーパーの側壁は実現しやすいので、より有効である。
その後、図1(b)に示すように、蒸着により金属13(マスク材料)をレジスト膜厚よりも少なめに形成する。この場合、穴12が埋まるまで蒸着すると穴12の内部にできた蒸着物14(マスク蒸着物)はほぼ円錐状の突起となる(図1(b)の下段参照)。穴12が埋まるまでに蒸着をやめてもよく、その場合は蒸着物14は円錐台となる(図1(b)の上段参照)。その後、レジスト剥離液などで、レジスト11を剥離、除去して、規則正しく配列した突起のマスクとなる。マスク材料は剥離液などでエッチングされない材質が好ましい。
その後、円錐あるいは円錐台の蒸着物をマスクとして(図2(a)参照)、ダイヤモンドをエッチングする。その結果、ダイヤモンドの円錐の微小な突起(炭素系材料突起)を形成できる(図2(b)参照)。マスクの形状が円錐あるいは円錐台であることが重要であり、その形状に転写して、ダイヤモンドの円錐突起などが形成される。また、マスク材料とダイヤモンドのエッチング選択比が大きいことが好ましい。それは突起の背が高くなり、鋭角な突起を形成することができるからである。
例えば、マスク材料としてAu、Mo、Wなどが利用できる。ただし、ダイヤモンドのエッチングは酸素を含むガスである必要がある。ArやNを多く含むガス(10%以上)はあまり好ましくない。それはマスク材料が早く小さくなり、選択比が大きくならず、突起の角度も45度以下の小さい値が得られないからである。
また、リフトオフを行うレジストはダイヤモンドの上に直接形成することもできるが、その間に下敷きのための金属などを形成しておいてもよい。それはダイヤモンドの導電性が低くて、チャージアップの恐れがある場合に、利用すると効果がある。微細加工精度向上にはチャージアップしないことは重要である。また、マスクとなる突起材料とダイヤモンドの密着性を向上する場合も効果がある。しかしながら、突起を形成後、下敷きのための金属を除去することが必要である。
従って、マスク材料が除去されず、下敷き材料が除去される条件があることが必要となってくる。マスク材料がAuで下敷き材料がTiやMoという選択などはこの条件を満たす。マスク材料はAuやPtのように薬品耐久性のある材料は有効である。マスク材料はリフトオフで形成されるので、基本的にどのような材料でも作製できる。
マスク材料としては、シリコン系酸化物(例えばSiOやSiO)、シリコン窒化酸化物(例えばSiO)、或いはシリコン窒化物(例えばSiN)なども利用できる。これらのマスク材料の形成方法はEB蒸着法などが有効である。ここで、SiOのxは0<x<2であり、SiOのxとyはx=z×x1、y=(1−z)×y1、0<x1<2、0<y1<1.33、0<z<1であり、SiNのxは0<x<1.33を満たす数値であることが好ましい。
ここで、具体的にマスク材料を例示しながら、本突起マスクの形成方法を説明する。図1(a)に示しているように、まず、ダイヤモンド基板10上にレジスト11を塗布し、電子線露光によってテーパー付き穴12を開ける。そこに、AuあるいはMoを金属13蒸着し、次第に先端が細くなる形状を形成する(図1(b)参照)。この突起を形成する方法については基本的には既に周知の技術であるが、非常に微細に(300nm以下に)形成することはこれまでになされていなかった。
それをダイヤモンドなどのエッチングのマスクとすることも検討された例はなかった。非常に尖った突起状のマスクはその下部にできる突起状のダイヤモンドを形成するよいマスクとなる。しかも、突起角度が低い場合でも、選択比の調節によってダイヤモンドの突起の角度を制御できることは重要である。
微細に加工された突起をマスクとしてダイヤモンドをCFを微量に添加した酸素ガス中でエッチングして、マスクサイズで先端がマスクサイズよりも微小なサイズの突起を形成した(図2(b)参照)。できたダイヤモンドの突起は先端が細くなったアスペクト比の2以上の背の高い突起である。突起先端中央の中心部分の精度は非常によく高さの精度もよいダイヤモンド突起が形成できる。
本ダイヤモンド突起はマスクのサイズに依存するので、μmサイズのものも作製可能である。しかしながら、300nm以下のサイズの突起を形成することできることが重要である。それは以下の理由による。
1μmサイズの大きさのマスクを削って、先端が100nm以下のものを形成することを考えると、マスクが削られる際に徐々に精度が落ちてくる。エッチング精度を10%以上の精度でも先端径と同じ程度の誤差を生じてしまう。5%以上の誤差精度にするためには、0.5%以上のエッチング精度が必要である。これは現実的には困難である。
一方、マスクサイズが300nm以下のサイズであれば、エッチング誤差が10%でも100nmの先端を形成するのに30%の誤差ですみ、エッチング誤差を1%にすれば、3%の誤差を実現する。これなら実現可能である。従って、本エミッタはマスクの効果は300nm以下のものとなる。
このような突起型マスクを使って、ダイヤモンドをエッチングすると、非常に細い先端のとがった突起が形成でき、しかも、全体の幅のサイズが300nmよりも小さいにもかかわらず、非常に位置精度もよく形成できることがわかった。
突起マスクのアスペクト比(高さ/直径)はエッチング選択比と関係しているので、低くとも利用できる。できたダイヤモンドの突起がアスペクト比が2以上であることが好ましい。
実際に微小なサイズの突起を形成すると、マスクの直径を150nmにし、ダイヤモンドの突起を形成すると、太さ150nmの先端径10nm以下の突起を形成することができた。このような微小突起は1μm角に4個の突起を形成することができた。
本方法ではダイヤモンドと突起材料の選択比が大きく取れるので、非常にアスペクト比の高い突起を形成することができた。先端にマスクが残るようにエッチングをやめても、マスクサイズ自体が100nm以下と非常に小さいものを形成できる技術であるので、先端はおのずとマスクサイズ以下となり、非常に小さい先端を形成でき、高さバラツキも基板の表面粗さ程度に小さくすることができる。
次に、エミッタ密度に関して高密度化が重要である理由について以下に述べる。1μm径の突起を形成したとき、エミッタ高さは少なくとも2μm以上となり、エミッタ密度は突起間隔も勘案して、せいぜい250,000個/mmである。これは1本から安定して出せる電流を0.1μAとして、25mA/mmとなる。熱陰極材料を含む従来材料での放出電流密度は100mA/mm程度であったことを考えると少し足りないものである。
しかし、300nm径以下の突起を形成すると、突起間隔は500nmとでき、エミッタ密度は1,000,000個/mm以上まであげられる。そうすると、電流密度は100mA/mm以上にもなり、従来材料以上のものを形成することができるようになる。従って、1μm角内に4本以上のエミッタを形成することはこれを境に有意義なデバイスを形成できることになる。これまでは、そのような密度のエミッタを形成する方法は提案されていなかった。さらに、200nm径以下であるなら、1μm角内に6.25本以上となり、明らかに有効である。
ここで、ダイヤエミッタはアスペクト比の高い突起で、規則性をもって配列しているものをさしている。なぜなら、アスペクト比1以下の低いものはゲート電極を有する構造とした場合と基板と間で大きな容量を発生し、高周波動作の妨げとなる。また、セルフアラインでゲートを作製する場合も、背が低いとエミッタ周辺に穴を開けることが困難となるからである。また、ランダムな物も好ましくない。なぜならランダムなものは電流値の局部集中が防げず(電流に均一分散が設計できない)、大電流を出そうとする場合には、あまり意味を成さないからである。
以上のような、エミッタを形成するためには本発明のマスクを用いてダイヤモンドを酸素を含むドライエッチングで加工することによって得ることができる。
微細突起を実現するためには基板の平坦性は非常に良好なものである必要がある。成長したままの多結晶ダイヤモンドでは到底所望のものは得ることができない。100nmより小さい平坦性が必要であることは形成しようとする突起のサイズ1μmから容易に類推でき、200nmサイズの突起も形成可能であるので、好ましくは20nmより小さい平坦性が必要である。数nmの基板平坦度を実現することは可能であるので、この基板を使うことは有益である。このような平坦性を有する基板は単結晶である方が形成しやすいが、多結晶であってもかまわない。
さらに、突起自体はキャリアが消滅せずに先端まで到達する必要があることから、単独の単結晶であることが好ましい。これまでのサイズの突起では多結晶よりも、単結晶の方が好ましいのは突起中に粒界が含まれるためであるが、本発明の突起は非常に小さいものであるために、多結晶であってもかまわない。ただし、突起のサイズよりも大きな粒径の多結晶であることが好ましいのは前記の理由による。同じ理由で単結晶以外にも高配向の多結晶ダイヤモンドはランダムな配向の多結晶より好ましいし、ヘテロエピタキシャル基板はさらにより好ましい。
以上の説明はダイヤモンド基板でなくとも、非常に高い平坦性(100nm以上、好ましくは20nm以上の平坦性)を有する炭素系材料、例えば、DLC、a−CN膜、a−C膜、CNT/SiC、グラファイト/SiCに適用できる。
以上、リフトオフを用いた形成方法について説明しながら、300nmサイズの微細突起が1μm角に4個以上の高密度に形成することの有効性を述べた。次に、リフトオフを用いずに、エッチング加工を用いてマスクを形成する炭素系材料突起の形成方法について述べる。
まず、図3(a)(平面図)及び図3(b)(断面図)に示すように、ダイヤモンド基板10上にシリコン系窒化膜(又はシリコン系窒化酸化膜)15を成膜する。ここで、膜15に用いられるシリコン系窒化物SiNのxは0<x<1.33であり、シリコン系窒化酸化物SiOのxとyはx=z×x1、y=(1−z)×y1、0<x1<2、0<y1<1.33、0<z<1を満たす数値である。zは0.3以上が特に好ましい。また、膜15はEB蒸着などのPVD(物理蒸着法、スパッタリング法)によって成膜されても良いが、均一性や制御性、形成速度の点で、CVD(化学蒸着法)のほうがより好ましい。
その後、図3(c)(平面図)及び図3(d)(断面図)に示すように、膜15上にレジスト(フォトレジストあるいは電子線用レジスト)を塗布し、フォトリソグラフィー又は電子線露光によってドット状(略円形が好ましいが、他の形状でもよい)のレジストパターン16を形成する。このとき、ドット状のレジストパターン16を所定の配置規則に従って複数形成する。その後、図3(e)に示すように、ドット状のレジストパターン16をマスクとして、膜15をドライエッチングにより加工する。エッチングガスとしては、CF、CHF、C、SFガスなどを用いるとよい。なお、ドット状パターンにエッチング加工された膜15の立体形状は、本実施形態では円柱状となっているが、円錐状や円錐台状でもよい。
その後、ドット状パターンにエッチング加工された膜15をマスクとして、ダイヤモンド基板10をエッチングする。その結果、ダイヤモンドの円錐の微小な突起(炭素系材料突起)を形成できる(図3(f)及び図3(g)参照)。このとき、図3(f)に示すように、膜15が残った状態でエッチングを終了してもよい。この場合、円錐台状の炭素系材料突起が形成される。また、図3(g)に示すように、膜15が完全に除去されるまでエッチングを行っても良い。この場合、先端の尖った円錐状の炭素系材料突起が形成される。
本発明者らは、非常に微細なマスクを精度よく形成することができるという条件と、炭素系材料(本実施形態ではダイヤモンド)をエッチングする際にマスク材料の縦方向と横方向のエッチングを制御できるという条件との両方が整えば、微細な鋭い尖鋭突起を形成できることを更に見出した。そして、ダイヤモンドに対してその両方の条件を満たすマスク材料として、シリコン系窒化膜(SiN膜)或いはシリコン系窒化酸化膜(SiO膜)が好適であることを見出した。なお、シリコン酸化膜(SiO膜)では両方の条件を満たすことができなかった。
シリコン系窒化膜及びシリコン系窒化酸化膜が両方の条件を満たすことができる要因として、紫外光の透過率が低いことや非晶質であることが有利に作用していると思われる。すなわち、フォトリソグラフィー技術では紫外感光性を利用して微細なパターニングを行うが、マスク材料に紫外光透過性があると紫外光が隣のパターンにもれるため、パターニングの精度が落ちる。これに対して、シリコン系窒化膜及びシリコン系窒化酸化膜は紫外光の透過率が低いため、高い精度でパターニングを行うことができる。なお、シリコン系酸化膜では、紫外光透過性によって微細パターニングが困難となる。
また、マスク材料の条件としては、上記の他にも、ダイヤモンドとのエッチング選択比が取れる(すなわち、マスク材料のエッチング速度がダイヤモンドのエッチング速度よりも小さい)とともに、レジストとのエッチング選択比が大きく取れる(すなわち、マスク材料のエッチング速度がレジストのエッチング速度よりも充分に大きい)ことも重要な条件である。SiOはダイヤモンドのマスク材料としては前者の条件を満たすことはできたが、後者の条件を満たすことが困難であった。一方、上記組成のシリコン系窒化膜及びシリコン系窒化酸化膜はこれらの条件を充分満たし、非常に良好なマスクとしての役割を果たすことを見出した。
また、更なる条件として、マスク材料の膜質が非晶質であることが挙げられる。マスク材料が結晶質である場合、マスクに対するエッチング速度に異方性が生じ、マスクの寸法や形状を均一に形成することが困難となる。結晶質であると粒界が存在することもその要因である。非晶質であれば、粒界もなく均一な寸法及び形状でマスクを形成できる。上記組成のシリコン系窒化膜及びシリコン系窒化酸化膜はこの条件を満たしている。
また、前述したように、上記組成のシリコン系窒化膜及びシリコン系窒化酸化膜は、レジストをマスクとしてドライエッチングできることが一つの大きな特徴である。上記組成のシリコン系窒化膜及びシリコン系窒化酸化膜はCFを含む酸素ガス中でエッチング条件を見出すことができ、レジストをマスクとしてエッチング加工できるという条件を満たしている。レジストのパターニングにはフォトリソグラフィー技術を用いてもよく、電子線リソグラフィー技術を用いてもよい。いずれにしても、レジストマスクのサイズを揃えることができ、任意に配列させることができるので、有効である。一方、SiO膜はドライエッチングであってもレジストとの選択比が大きく取れない(すなわち、SiO膜のエッチング速度がレジストのエッチング速度よりも充分に大きくない)。従って、非常に薄い膜しかパターニングできない。或いは、円柱形状のパターニングができない。そのようなマスクでは、尖鋭な炭素系材料突起が形成できないことがわかった。
なお、金属は、レジストをマスクとしてエッチング加工できる材料が多いので、上記した条件(レジストとの選択比が大きく取れる)は満たしているが、以下に説明する条件を満たせない。
上記組成のシリコン系窒化膜及びシリコン系窒化酸化膜からなるマスクは、ダイヤモンドなどの炭素系材料をエッチングする際に横方向のエッチングが進み、マスク自体が円錐状又は円錐台状となるので、ダイヤモンドの突起を円錐状又は円錐台状に加工することができる。また、マスクに対するエッチング速度はダイヤモンドに対するエッチング速度と比べて大きくはないので、ダイヤモンド突起を鋭角な頂点を持つ円錐形状に加工することができる。なお、この頂点の角度や突起の高さは、エッチング条件を調整することによって制御できる。このように、シリコン系窒化膜又はシリコン系窒化酸化膜を用いると、当初のマスクが円柱形状であっても、ダイヤモンドをエッチングする際にマスク自体の横方向のエッチングが進み、円錐形状のダイヤモンド突起が形成されることが見出された。これに対して、金属材料を用いたマスクではダイヤモンドのエッチングの際に横方向のエッチングがされないものが多く、図3に示した製法ではダイヤモンド突起が円柱状となってしまう。ただし、図1に示したようにリフトオフで円錐型の金属マスクを作ると、炭素系材料(ダイヤモンド基板10)に対する横方向のエッチングが見かけ上進むこととなり、円錐形状または円錐台状のダイヤモンド突起を形成することができる。
実際に微小なサイズのダイヤモンド突起を形成すると、マスクとしてSiNを用いた場合には、後の実施例に示すように、先端径が40nm以下、頂角が32°以下、突起高さの均一性が±3%以下のダイヤモンド突起を形成することができた。そして、このような微小突起を1μm角に4つ形成することができた。また、マスクとしてSiONを用いた場合には、後の実施例に示すように、先端径が50nm以下、頂角が39°以下、突起高さの均一性が±5%以下のダイヤモンド突起を形成することができた。そして、このような微小突起を1μm角に4つ形成することができた。
以上に説明したように、シリコン系窒化膜又はシリコン系窒化酸化膜をマスクとして用いる炭素系材料突起の製造方法によれば、円柱形状のマスクであっても、位置寸法精度に優れ、且つ先端が非常に鋭い微細なダイヤモンド突起を形成することができる。また、ダイヤモンドをエッチングする際のエッチング条件を調整することにより、マスクとダイヤモンドとの間のエッチング速度比を制御できるので、マスク側面の傾斜角を任意に設定でき、ダイヤモンド突起の円錐の頂角を制御できる。なお、SiOではレジストをマスクとしてエッチングされにくいことから、強いてエッチングするとマスク側面の傾斜が大きくなり過ぎることがわかった。その場合、ダイヤモンドに対する横方向のエッチング速度が早過ぎて、高く且つ径が小さいダイヤモンド突起は形成されず、形成されたダイヤモンド突起の頂角が非常に大きくなり(例えば44度以上)、エミッタとして利用し難いものとなる。このようなことからも、頂角が小さいダイヤモンド突起を形成できるシリコン系窒化膜及びシリコン系窒化酸化膜はマスク材料として好適であることが見出された。
研磨によって数nm以下に平坦化した高圧合成単結晶ダイヤモンド基板(100)およびCVD多結晶ダイヤモンドウェハー基板を用意し、電子線リソ用レジスト塗布を行い、電子線露光を行い、逆テーパー型の穴を形成した(図1(a)参照)。その上にAu、Mo、PtおよびAlを蒸着し、その後レジストを除去し、金属をリフトオフした(図1(c)参照)。これをマスクとして、ダイヤモンドをエッチングすると、図4(a)、図4(b)に示すような非常に鋭角なダイヤモンドができた。図4(a)の突起は円錐台マスクによって形成されたもの。あるいは円錐マスクによって形成し、マスク材料がなくならないうちにストップした形状である。図4(b)の突起は円錐マスクの最後までエッチングし、尖らせた形状である。非常に微細な尖鋭突起を形成できた。材料の違いによって、突起の角度が異なるが、ほぼ同様な形状が形成できた。メタルとできた形状については図5にまとめた。
マスクの突起は同じような形状のものができたので、ダイヤモンド突起も精度のバラツキが少ないものができた。マスクが残っているまま途中でエッチングを止めると、先端径は大きいが、高さバラツキの非常に少ない(基板のラフネスに対応する程度の)突起を形成することができた。
単結晶基板、多結晶ウェハー基板での突起の違いはなかった。エッチングされた表面が単結晶基板の方が平坦であったぐらいである。
研磨によって数nm以下に平坦化した高圧合成単結晶ダイヤモンド基板(100)、CVD多結晶ダイヤモンドウェハー基板およびSiC基板を用意し、それらの基板に不活性ガス、窒素をイオン注入を行ったもの、その試料を真空中で高温アニール(1500℃、1800℃)で処理したもの、イオン注入を行わない試料を高温中で処理したものを用意した。これらの表面にはグラファイトと思われる導電性の黒い層が形成できた。それらの試料上に実施例1と同じ方法で突起形状マスクを形成した。これをマスクとして、炭素系材料をエッチングすると、図4(a)、図4(b)に示すような非常に鋭角な炭素系材料の突起ができた。エッチングによって表面の炭素系材料が除去されたので、再度同じ方法で、導電性の炭素系材料を形成した。一部にはメタル(Al)を被覆して形成した。得られた試料と電子放出特性について図6にまとめた。図6にあるように測定結果より導電性の炭素系材料の突起があるものとないもので、明らかに電子放出特性に効果が現れ、突起の形成が重要であることがわかった。尚、図6においては、(A)〜(G)が、導電性炭素系材料形成、突起形成、導電性炭素系材料形成としたもの、(H)が、導電性炭素系材料形成、突起形成、Al被覆(先端露出)としたものを示している。また、電極間隔は100μmである。
研磨によって数nm以下に平坦化した高圧合成単結晶ダイヤモンド基板(100)およびCVD多結晶ダイヤモンドウェハー基板を用意し、電子線リソ用レジスト塗布を行い、電子線露光を行い、逆テーパー型の穴を形成した(図1(a)参照)。その上にSiOを原料としてEB蒸着法でSiO膜を蒸着し、その後レジストを除去し、SiO膜をリフトオフした(図1(c)参照)。SiO膜は酸素ガスを微量導入した場合は、SiO膜に近いものが得られたが、不活性ガス中、あるいは高真空中では酸素の少ない膜となった。組成は図7の通りである。これをマスクとして、ダイヤモンドをエッチングすると、非常に鋭角なダイヤモンドができた。実施例1のように金属マスクでなくても、ダイヤモンド突起のできることが確認できた。xの組成によって突起のアスペクト比や角度を制御することがわかった。この結果を図7にまとめた。やはりこのマスクも単結晶基板、多結晶ウェハー基板での突起の違いはなかった。
研磨によって数nm以下に平坦化した高圧合成単結晶ダイヤモンド基板(100)およびCVD多結晶ダイヤモンドウェハー基板を複数用意し、各基板上に、CVD又はスパッタリングにて、シリコン系窒化酸化膜(SiON膜)又はシリコン系窒化膜(SiN膜)を成膜(膜厚は0.2〜1.0μm)し、その上にフォトリソグラフィーまたは電子線露光にてレジストパターンを形成した。なお、比較のため、シリコン酸化膜(SiO膜)も別の基板上に形成し、その上にレジストパターンを形成した。また、他の炭素系材料基板としてカーボンナノチューブ(CNT)/SiC基板を用意し、この基板上にもSiON膜を形成し、その上にレジストパターンを形成した。次に、レジストパターンをマスクとして、CF、CHF、C、SFガスなどを用いてSiON膜、SiN膜、及びSiO膜をそれぞれエッチングし、基板をエッチングするためのマスクを形成した。いずれのガスを用いた場合でも、SiON膜及びSiN膜を円柱ドット状のマスクに精度よく加工することができた。しかし、SiO膜を円柱ドット状に精度良く加工することは困難であった。
そして、円柱ドット状のマスクを介してダイヤモンドウェハー基板及びCNT/SiC基板をエッチングした。このとき、O及びCFガス(CF/O=1%)を用いたRIE(電力密度0.04〜0.05W/mm、圧力:1〜5Pa)によって基板をエッチングすると、マスクとしてSiN膜又はSiON膜を用いた場合には、図8(a)〜図8(c)及び図9に示すような非常に微細で尖鋭な(先端径≦50nm)円錐状の炭素系材料突起を形成できた。なお、図8(a)は、マスクとしてSiN1.3を用いて形成された、所定の配置規則に従って並んだ複数の炭素系材料突起を示すSEM写真である。図8(b)は、図8(a)の複数の炭素系材料突起のうちの一つを拡大したSEM写真である。図8(c)は、図8(b)の炭素系材料突起の先端部分を更に拡大したSEM写真である。図9は、マスクとしてSiO0.20.6を用いて形成された炭素系材料突起を示すSEM写真である。非常に微細な尖鋭突起を形成できた。また、同一基板上の個々の突起は同じ形状となり、また、突起高さの均一性が±5%以内となり、高さバラツキが少ない高精度の炭素系材料突起を形成できた。なお、基板をエッチングする前にレジストを除去した場合と除去しない場合とで同様の形状のダイヤモンド突起を形成できた。
他方、マスクとしてSiOを用いた場合には、図10に示すような鋭くないダイヤモンド突起しか形成できなかった。なお、図10は、マスクとしてSiOを用いて形成されたダイヤモンド突起を示すSEM写真である。
図11は、本実施例におけるマスクの材料組成(J)〜(U)と、マスクの材料組成(J)〜(U)に応じて形成された炭素系材料突起の最大径(突起サイズ)、先端径、頂角(頂点角度)、突起高さの均一性、エミッタの電流密度、及び突起密度(エミッタ密度)を示した図表である。図11から、マスク材料のSiが微量でも窒化されることによって、頂角が39°以下の尖鋭な炭素系材料突起が形成されやすくなることがわかった。また、尖鋭な炭素系材料突起は先端径が50nm以下と小さく、電流密度も大きくなることがわかった。尖鋭な炭素系材料突起の形成は高密度(4個/μm以上)のエミッタの形成に繋がり、高密度のエミッタは高電流密度を得やすいことがわかった。また、突起高さの均一性(それぞれの突起の高さの誤差範囲)が±5%以下と小さくなることがわかった。
実施例4と同様な方法で、ダイヤモンド基板にダイヤモンド突起を形成した。その際、ダイヤモンドをエッチングするエッチング条件を図12の条件(1)〜(4)のように変化させ、SiN膜及びSiON膜のそれぞれを用いてダイヤモンド突起を形成した。なお、図12において、例えば条件(1)では、エッチングガスに占めるOガス割合を98%とし、CFガス割合を2%とし、Arガス割合を0%とし、印加電力を200Wとし、圧力を2Paとしている。図12に示すように、O及びCFガス(CF/O=1〜10%)を用いたRIE(電力密度0.04〜0.05W/mm、圧力:1〜20Pa)によってダイヤモンド基板をエッチングすると、非常に鋭角な円錐状のダイヤモンドの突起を形成できた。また、実施例4と同様に、突起高さのバラツキが少ない高精度のダイヤモンド突起を形成できた。
図13は、マスク材料(SiN1.3又はSiO0.50.6)と、エッチング条件(1)〜(4)との組み合わせに応じて形成されたダイヤモンド突起の先端径、頂角(頂点角度)、突起高さの均一性、及びエミッタの電流密度を示した図表である。図13から、マスク材料とエッチング条件との組み合わせを選択するによって、ダイヤモンド突起の頂角が制御でき、エミッタの電子放出特性(電流密度)を望ましい特性にできることがわかった。また、頂角が小さいほどエミッタ電流密度も大きくなる傾向が明らかとなった。なお、本実施例におけるエミッタ密度は、図13に示したマスク材料及びエッチング条件の組み合わせのそれぞれにおいて同じ4個/μmとなった。
本実施形態の微小突起マスクの形成方法を説明する図である。 本実施形態の微小突起マスクの形成方法を説明する図である。 本実施形態の微小突起マスクの別の形成方法を説明する図である。 本実施形態の微小突起マスクにより形成した突起を説明する図である。 形成された突起を説明する図である。 形成された突起と特性を説明する図である。 形成された突起を説明する図である。 形成された突起を説明する図である。 形成された突起を説明する図である。 形成された突起を説明する図である。 形成された突起と特性を説明する図である。 突起を形成する条件を説明する図である。 形成された突起と特性を説明する図である。
符号の説明
10…ダイヤモンド基板、11,16…レジスト、12…穴、13…金属、14…蒸着物、15…シリコン系窒化膜又はシリコン系窒化酸化膜。

Claims (8)

  1. 炭素系材料基板上にレジストを塗布する工程と、
    当該塗布したレジストに所定の配置規則に従って穴を開け、その穴の壁は開口部から奥側に向かって逆テーパーになるように加工する工程と、
    前記開口部側からマスク材料を蒸着し、前記穴の内部にマスク蒸着物を形成する工程と、
    前記レジスト上に蒸着されたマスク材料を前記レジストと共にリフトオフする工程と、
    前記マスク蒸着物をマスクとして前記炭素系材料基板をエッチングし、頂角が39度以下である炭素系材料突起を形成する工程と、
    を含む炭素系材料突起の形成方法。
  2. 前記炭素系材料突起は、所定の配置規則に従って複数個形成されており、その個々の投影径は300nm以下であり、その存在する密度は4個/μm以上であることを特徴とする請求項1に記載の炭素系材料突起の形成方法。
  3. 前記炭素系材料突起は円錐状であることを特徴とする請求項1又は2に記載の炭素系材料突起の形成方法。
  4. 炭素系材料基板上に、シリコン系窒化膜(SiN:0<x<1.33)又はシリコン系窒化酸化膜(SiO:0<x<2、0<y<1.3)を形成する工程と、
    前記炭素系材料基板上に形成された前記シリコン系窒化膜又は前記シリコン系窒化酸化膜の上にレジストを塗布し、フォトリソグラフィー又は電子線露光によってドット状のレジストパターンを形成し、前記レジストパターンをマスクとして前記シリコン系窒化膜又は前記シリコン系窒化酸化膜を加工する工程と、
    前記シリコン系窒化膜又は前記シリコン系窒化酸化膜をマスクとして前記炭素系材料基板をドライエッチングし、頂角が39度以下である炭素系材料突起を形成する工程と、
    を含むことを特徴とする炭素系材料突起の形成方法。
  5. 先端径が100nm以下であり、突起密度が4個/μm以上であり、所定の配置規則に従って並んでいる炭素系材料突起であって、該突起先端は突起根元に比べて細くなっており、頂角が39度以下であることを特徴とする炭素系材料突起。
  6. 請求項1又は4に記載の炭素系材料突起の形成方法によって形成された炭素系材料突起であって、
    略円錐状に形成され、所定の配置規則に従って複数形成され、頂角が39度以下であることを特徴とする炭素系材料突起。
  7. 先端径が50nm以下であり、突起高さの均一性が±5%以内であることを特徴とする請求項6記載の炭素系材料突起。
  8. 突起密度が4個/μm以上であることを特徴とする請求項6又は7に記載の炭素系材料突起。
JP2004253159A 2004-03-29 2004-08-31 炭素系材料突起の形成方法及び炭素系材料突起 Expired - Fee Related JP5082186B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004253159A JP5082186B2 (ja) 2004-03-29 2004-08-31 炭素系材料突起の形成方法及び炭素系材料突起
KR1020067020025A KR101118847B1 (ko) 2004-03-29 2005-03-24 탄소계 재료 돌기의 형성 방법 및 탄소계 재료 돌기
PCT/JP2005/005408 WO2005093775A1 (ja) 2004-03-29 2005-03-24 炭素系材料突起の形成方法及び炭素系材料突起
CN2005800091071A CN1934671B (zh) 2004-03-29 2005-03-24 碳系材料突起的形成方法及碳系材料突起
US10/594,718 US20080044647A1 (en) 2004-03-29 2005-03-24 Method for Forming Carbonaceous Material Protrusion and Carbonaceous Material Protrusion
EP05727126A EP1746622B1 (en) 2004-03-29 2005-03-24 Method for forming carbonaceous material protrusion and carbonaceous material protrusion

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004096008 2004-03-29
JP2004096008 2004-03-29
JP2004253159A JP5082186B2 (ja) 2004-03-29 2004-08-31 炭素系材料突起の形成方法及び炭素系材料突起

Publications (2)

Publication Number Publication Date
JP2005317893A JP2005317893A (ja) 2005-11-10
JP5082186B2 true JP5082186B2 (ja) 2012-11-28

Family

ID=35056448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253159A Expired - Fee Related JP5082186B2 (ja) 2004-03-29 2004-08-31 炭素系材料突起の形成方法及び炭素系材料突起

Country Status (6)

Country Link
US (1) US20080044647A1 (ja)
EP (1) EP1746622B1 (ja)
JP (1) JP5082186B2 (ja)
KR (1) KR101118847B1 (ja)
CN (1) CN1934671B (ja)
WO (1) WO2005093775A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596451B2 (ja) * 2004-04-19 2010-12-08 住友電気工業株式会社 突起構造の形成方法、突起構造、および電子放出素子
WO2007040283A1 (ja) 2005-10-06 2007-04-12 Namiki Seimitsu Houseki Kabushiki Kaisha 探針及びカンチレバー
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
CN101375363B (zh) * 2006-06-28 2010-09-22 住友电气工业株式会社 金刚石电子发射阴极、电子源、电子显微镜及电子束曝光机
JP2008026281A (ja) * 2006-07-25 2008-02-07 Sumitomo Electric Ind Ltd マイクロプローブ
US8158011B2 (en) * 2008-10-14 2012-04-17 City University Of Hong Kong Method of fabrication of cubic boron nitride conical microstructures
CA2792756A1 (en) * 2010-03-31 2011-10-06 Kaneka Corporation Structure, chip for localized surface plasmon resonance sensor, localized surface plasmon resonance sensor, and fabricating methods therefor
CN102354659B (zh) * 2011-11-02 2016-05-11 上海华虹宏力半导体制造有限公司 掩膜成核消除方法以及选择性外延生长方法
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN107170657A (zh) * 2017-05-15 2017-09-15 中国电子科技集团公司第十二研究所 一种无集成栅极尖锥阵列场发射阴极的制备方法
US10943760B2 (en) * 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033179B2 (ja) * 1990-10-30 2000-04-17 ソニー株式会社 電界放出型エミッタ及びその製造方法
US5391259A (en) * 1992-05-15 1995-02-21 Micron Technology, Inc. Method for forming a substantially uniform array of sharp tips
US5302238A (en) * 1992-05-15 1994-04-12 Micron Technology, Inc. Plasma dry etch to produce atomically sharp asperities useful as cold cathodes
US5753130A (en) * 1992-05-15 1998-05-19 Micron Technology, Inc. Method for forming a substantially uniform array of sharp tips
US5449435A (en) * 1992-11-02 1995-09-12 Motorola, Inc. Field emission device and method of making the same
JPH0729483A (ja) * 1993-07-16 1995-01-31 Kobe Steel Ltd 電子エミッタ素子
JP3269065B2 (ja) * 1993-09-24 2002-03-25 住友電気工業株式会社 電子デバイス
JPH08195165A (ja) * 1995-01-17 1996-07-30 Oki Electric Ind Co Ltd 真空電界放出エミッターの作製方法
JP3745844B2 (ja) * 1996-10-14 2006-02-15 浜松ホトニクス株式会社 電子管
US6184611B1 (en) * 1997-03-10 2001-02-06 Sumitomo Electric Industries, Ltd. Electron-emitting element
JP3903577B2 (ja) * 1997-03-10 2007-04-11 住友電気工業株式会社 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
JP3624283B2 (ja) * 1998-10-16 2005-03-02 株式会社豊田中央研究所 半導体装置の製造方法及び微小突起の製造方法
US6936484B2 (en) * 1998-10-16 2005-08-30 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing semiconductor device and semiconductor device
JP3436219B2 (ja) * 1998-11-19 2003-08-11 日本電気株式会社 カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極
US6163216A (en) * 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
JP2001015012A (ja) * 1999-06-30 2001-01-19 Nec Corp 電界放出型冷陰極の製造方法
JP2002150922A (ja) * 2000-08-31 2002-05-24 Sony Corp 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
US6649431B2 (en) * 2001-02-27 2003-11-18 Ut. Battelle, Llc Carbon tips with expanded bases grown with simultaneous application of carbon source and etchant gases

Also Published As

Publication number Publication date
KR101118847B1 (ko) 2012-06-05
EP1746622A1 (en) 2007-01-24
EP1746622B1 (en) 2011-07-20
US20080044647A1 (en) 2008-02-21
KR20070010016A (ko) 2007-01-19
EP1746622A4 (en) 2010-01-06
JP2005317893A (ja) 2005-11-10
CN1934671A (zh) 2007-03-21
WO2005093775A1 (ja) 2005-10-06
CN1934671B (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
KR101118847B1 (ko) 탄소계 재료 돌기의 형성 방법 및 탄소계 재료 돌기
US20210293999A1 (en) Inverted nanocone structure for optical device and method of producing the same
US6597090B1 (en) Method for manufacturing carbon nanotubes as functional elements of MEMS devices
US5302239A (en) Method of making atomically sharp tips useful in scanning probe microscopes
KR100307310B1 (ko) 다이아몬드 나노 휘스커 제조방법
JP3436219B2 (ja) カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極
JP3903577B2 (ja) 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
KR100388433B1 (ko) 금속 나노선의 제조방법
CN101497991B (zh) 一种氮化铝锥尖及栅极结构的制作方法
WO2008035662A1 (en) Diamond electron source and method for manufacturing the same
JP5334085B2 (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
US20040125733A1 (en) Data storage device utilizing carbon nanotubes and method for operating
JP4466019B2 (ja) ダイヤモンド素子及びダイヤモンド素子製造方法
US20140130215A1 (en) Indented Mold Structures For Diamond Deposited Probes
JP4315247B2 (ja) 炭素を含む材料から成る突起を形成する方法、炭素を含む材料から成る突起を有する基板生産物、および電子放出素子
JP4414728B2 (ja) カーボン加工体及びその製造方法並びに電子放出素子
KR100933560B1 (ko) 패턴화된 실리콘 나노팁 제작방법
JP4596451B2 (ja) 突起構造の形成方法、突起構造、および電子放出素子
US11955368B2 (en) Wafer configured to recondition a support surface of a wafer holding stage
KR101024594B1 (ko) 나노 핀 어레이의 제조방법 및 나노 핀 어레이를 이용한 전자방출소자
KR100290136B1 (ko) 전계방출소자제조방법
JPH09134664A (ja) 電界放射型電子源及びその製造方法
KR100313780B1 (ko) 냉전자 전계방출용 다이아몬드 팁 및 그 제조방법
JP2005347078A (ja) 構造体の微細加工方法及び同用マスキング方法
Jang et al. P‐47: Fabrication and Characterization of Gated FEAs Using Carbon Nanotubes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees