JPH08195165A - 真空電界放出エミッターの作製方法 - Google Patents
真空電界放出エミッターの作製方法Info
- Publication number
- JPH08195165A JPH08195165A JP526995A JP526995A JPH08195165A JP H08195165 A JPH08195165 A JP H08195165A JP 526995 A JP526995 A JP 526995A JP 526995 A JP526995 A JP 526995A JP H08195165 A JPH08195165 A JP H08195165A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- vacuum
- field emission
- group
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30457—Diamond
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【目的】 Ｏ2 やＨ2 Ｏ分子のエミッターへの吸着を低
減する。 【構成】 エミッター形成予定領域上に円のＳｉＮｘ１
１を形成して、コーン状の高さ約１μｍのエミッター１
２を形成する。その後、絶縁膜１３及びゲート電極１４
を形成する。次に、膜厚１０〜１００ｎｍのダイヤモン
ド薄膜１５を成膜する。真空チャンバー内にＣＦ4 ／Ｏ
2 、ＮＦ3 、Ｆ2 又はＳＦ6 等、通常のシリコンのエッ
チングに用いられるＦを含むガスを気圧が０．１〜１Ｔ
ｏｒｒとなるように導入して、高周波（１３．５６ＭＨ
ｚ）又はマイクロ波（２．４５ＧＨｚ）の放電によりプ
ラズマ化して、Ｆラジカルを発生させる。このＦラジカ
ルは、ダイヤモンド表面のＣと結合して＝Ｃ−Ｆ基を作
り、エミッター１２の表面を＝Ｃ−Ｆ基の膜１５ａで被
膜する。その後、シリコン基板１１に対向にしてアノー
ド１５等を配設する。
減する。 【構成】 エミッター形成予定領域上に円のＳｉＮｘ１
１を形成して、コーン状の高さ約１μｍのエミッター１
２を形成する。その後、絶縁膜１３及びゲート電極１４
を形成する。次に、膜厚１０〜１００ｎｍのダイヤモン
ド薄膜１５を成膜する。真空チャンバー内にＣＦ4 ／Ｏ
2 、ＮＦ3 、Ｆ2 又はＳＦ6 等、通常のシリコンのエッ
チングに用いられるＦを含むガスを気圧が０．１〜１Ｔ
ｏｒｒとなるように導入して、高周波（１３．５６ＭＨ
ｚ）又はマイクロ波（２．４５ＧＨｚ）の放電によりプ
ラズマ化して、Ｆラジカルを発生させる。このＦラジカ
ルは、ダイヤモンド表面のＣと結合して＝Ｃ−Ｆ基を作
り、エミッター１２の表面を＝Ｃ−Ｆ基の膜１５ａで被
膜する。その後、シリコン基板１１に対向にしてアノー
ド１５等を配設する。
Description
【０００１】
【産業上の利用分野】本発明は、真空中でゲート電極に
より電界をかけてエミッターより電子を放出する真空電
界放出エミッターの作製方法に関するものである。
より電界をかけてエミッターより電子を放出する真空電
界放出エミッターの作製方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のよう文献に記載されるものがあった。 文献：Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ １２
(２)、Ｍａｒ／Ａｐｒ、１９９４、American Vacuum So
ciety 、(米)、V.V.Zhirnov 他著、「Chemical Vapor d
eposition and plasma-enhanced chemical vaporde pos
ition carbonization of silicon microtips 」 シリコンの微細加工技術いわゆるマイクロマシニングを
用いて微小なエミッターとゲート電極、及びアノードを
作製して、真空中でエミッターとゲート電極との間に電
界を掛けることによりエミッターから電子を放出させる
電界放出素子の研究が盛んに行われている。このエミッ
ターとゲート電極を複数個並べたアレイ（以下、ＦＥＡ
（Field Emittor Aray) と呼ぶ）は、ディスプレイや磁
気センサ等への応用が期待されている。図２は、ＦＥＡ
の構造を示す図である。図２に示すように、このＦＥＡ
では、図示しないシリコン基板上にコーン型のエミッタ
ー１に近接して配置されたゲート電極２により電界をか
けてエミッター１より電子を放出させる。そして、エミ
ッター１に対向して配置された図示しないアノードに印
加された正の電圧によってエミッター１より放出された
電子が捕らえられる。ディスプレイなどではアノード表
面に塗布された蛍光体に電子が衝突して発光する。
例えば次のよう文献に記載されるものがあった。 文献：Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ １２
(２)、Ｍａｒ／Ａｐｒ、１９９４、American Vacuum So
ciety 、(米)、V.V.Zhirnov 他著、「Chemical Vapor d
eposition and plasma-enhanced chemical vaporde pos
ition carbonization of silicon microtips 」 シリコンの微細加工技術いわゆるマイクロマシニングを
用いて微小なエミッターとゲート電極、及びアノードを
作製して、真空中でエミッターとゲート電極との間に電
界を掛けることによりエミッターから電子を放出させる
電界放出素子の研究が盛んに行われている。このエミッ
ターとゲート電極を複数個並べたアレイ（以下、ＦＥＡ
（Field Emittor Aray) と呼ぶ）は、ディスプレイや磁
気センサ等への応用が期待されている。図２は、ＦＥＡ
の構造を示す図である。図２に示すように、このＦＥＡ
では、図示しないシリコン基板上にコーン型のエミッタ
ー１に近接して配置されたゲート電極２により電界をか
けてエミッター１より電子を放出させる。そして、エミ
ッター１に対向して配置された図示しないアノードに印
加された正の電圧によってエミッター１より放出された
電子が捕らえられる。ディスプレイなどではアノード表
面に塗布された蛍光体に電子が衝突して発光する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
真空電界放出エミッターの作製方法においては、次のよ
うな課題があった。微細加工が容易な点、周辺回路を集
積化しやすい点からシリコン基板を用いる場合が多い
が、その場合エミッターの材料もシリコンで作製する。
エミッターからの電子の放出は真空中で動作させるとは
いえ、真空排気の際に残留したＯ2 やＨ2 Ｏにより徐々
にエミッターが酸化していくのは避けられない。しか
し、酸化することによりエミッターより電子の放出が妨
げられて、放出電流の経時変化の原因となることが実験
的に知られている。これを防ぐために、エミッターの表
面をアモルファスカーボン（ａ−Ｃ：Ｈ）、アモルファ
スシリコンカーバイト（ａ−ＳｉＣ）やダイアモンド薄
膜でコーティグする方法が、前記文献により提案されて
いる。しかし、この方法であってもＯ2 やＨ2 Ｏが表面
に吸着することによる変化は避け難がかった。
真空電界放出エミッターの作製方法においては、次のよ
うな課題があった。微細加工が容易な点、周辺回路を集
積化しやすい点からシリコン基板を用いる場合が多い
が、その場合エミッターの材料もシリコンで作製する。
エミッターからの電子の放出は真空中で動作させるとは
いえ、真空排気の際に残留したＯ2 やＨ2 Ｏにより徐々
にエミッターが酸化していくのは避けられない。しか
し、酸化することによりエミッターより電子の放出が妨
げられて、放出電流の経時変化の原因となることが実験
的に知られている。これを防ぐために、エミッターの表
面をアモルファスカーボン（ａ−Ｃ：Ｈ）、アモルファ
スシリコンカーバイト（ａ−ＳｉＣ）やダイアモンド薄
膜でコーティグする方法が、前記文献により提案されて
いる。しかし、この方法であってもＯ2 やＨ2 Ｏが表面
に吸着することによる変化は避け難がかった。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、真空中で近接して配置されるゲート
電極によりかけられる電界により電子を放出する真空放
電エミッターの作製方法において、以下の工程を順に施
す。すなわち、表面が炭素を主な素材で覆われ、突出し
た形状を有するエミッターを形成する工程と、前記エミ
ッターの表面の炭素とフッ素を反応させて、表面にＣ−
Ｆ基を生成する工程とを順に施す。
を解決するために、真空中で近接して配置されるゲート
電極によりかけられる電界により電子を放出する真空放
電エミッターの作製方法において、以下の工程を順に施
す。すなわち、表面が炭素を主な素材で覆われ、突出し
た形状を有するエミッターを形成する工程と、前記エミ
ッターの表面の炭素とフッ素を反応させて、表面にＣ−
Ｆ基を生成する工程とを順に施す。
【０００５】
【作用】第１の発明によれば、以上のように真空放電エ
ミッターの作製方法を構成したので、エミッターの表面
の炭素とフッ素とを反応させてＣ−Ｆ基を生成する。こ
のＣ−Ｆ基は、エネルギーが小さくて安定であるため
に、Ｏ2 やＨ2 Ｏがエミッターの表面に吸着することを
抑制する働きがある。従って、前記課題を解決できるの
である。
ミッターの作製方法を構成したので、エミッターの表面
の炭素とフッ素とを反応させてＣ−Ｆ基を生成する。こ
のＣ−Ｆ基は、エネルギーが小さくて安定であるため
に、Ｏ2 やＨ2 Ｏがエミッターの表面に吸着することを
抑制する働きがある。従って、前記課題を解決できるの
である。
【０００６】
【実施例】図１（ａ）〜（ｆ）は、本発明の実施例の真
空電界放出エミッターの作製方法を示す作製工程図であ
る。以下、本発明の実施例の真空電界放出エミッターの
作製方法（ａ）〜（ｆ）に説明する。 （ａ） マスク層パターニング工程 反応性スパッタ法により、＜１００＞のｐ型シリコン基
板１０上に厚さ１μｍ程度のマスク層としてのＳｉＮｘ
を成膜する。その後、フォトリソグラフィーを用いて、
エミッター形成予定領域に直径約１μｍの円のレジスト
パターンを形成する。そして、このレジストパターンを
エッチングマスクとして、ＳｉＮｘをエッチングして、
エミッター形成予定領域上に円のＳｉＮｘ１１を形成す
る。その後、レジストパターンを除去する。 （ｂ） Ｓｉ異方性エッチング工程 ＳｉＮｘ１１をエッチングマスクとして、水酸化カリウ
ム（ＫＯＨ）の熱水溶液に浸して、シリコンを約１μｍ
程度異方性エッチング（＜１００＞のｐ型シリコン基板
１０を使用しているためにウェットエッチングでも異方
性エッチングが可能である）して、コーン状の高さ約１
μｍのエミッター１２を形成する。その後、ＳｉＮｘ１
１を除去する。
空電界放出エミッターの作製方法を示す作製工程図であ
る。以下、本発明の実施例の真空電界放出エミッターの
作製方法（ａ）〜（ｆ）に説明する。 （ａ） マスク層パターニング工程 反応性スパッタ法により、＜１００＞のｐ型シリコン基
板１０上に厚さ１μｍ程度のマスク層としてのＳｉＮｘ
を成膜する。その後、フォトリソグラフィーを用いて、
エミッター形成予定領域に直径約１μｍの円のレジスト
パターンを形成する。そして、このレジストパターンを
エッチングマスクとして、ＳｉＮｘをエッチングして、
エミッター形成予定領域上に円のＳｉＮｘ１１を形成す
る。その後、レジストパターンを除去する。 （ｂ） Ｓｉ異方性エッチング工程 ＳｉＮｘ１１をエッチングマスクとして、水酸化カリウ
ム（ＫＯＨ）の熱水溶液に浸して、シリコンを約１μｍ
程度異方性エッチング（＜１００＞のｐ型シリコン基板
１０を使用しているためにウェットエッチングでも異方
性エッチングが可能である）して、コーン状の高さ約１
μｍのエミッター１２を形成する。その後、ＳｉＮｘ１
１を除去する。
【０００７】（ｃ） 絶縁膜／金属膜の形成工程 反応性スパッタ法により、膜厚のＳｉＯ2 等の絶縁膜１
３を成膜して、さらに蒸着法により、膜厚１００ｎｍの
程度のゲート電極形成用の金属膜（例えば、Ｃｒ）１４
を成膜する。次に、フォトリソグラフィーを用いて、エ
ミッター１２を取り囲むようにレジストパターンを形成
する。そして、反応性イオン性エッチングにより、レジ
ストパターンをマスクとして、Ｃｒ１４及びＳｉＯ2 １
３をエッチングした後、レジストパターンを除去する。
すると、エミッター１２に近接して、ゲート電極１４が
形成される。 （ｄ） ダイヤモンド膜形成工程 ＣＨ4 又はＣＯ、及びＨ2 を用いたプラズマＣＶＤ法、
あるいは熱フィラメント法により、膜厚１０〜１００ｎ
ｍのダイヤモンド薄膜１５を成膜する。このダイヤモン
ド薄膜１５の炭素によって、エミッター１２から電子が
放出され易くなる。
３を成膜して、さらに蒸着法により、膜厚１００ｎｍの
程度のゲート電極形成用の金属膜（例えば、Ｃｒ）１４
を成膜する。次に、フォトリソグラフィーを用いて、エ
ミッター１２を取り囲むようにレジストパターンを形成
する。そして、反応性イオン性エッチングにより、レジ
ストパターンをマスクとして、Ｃｒ１４及びＳｉＯ2 １
３をエッチングした後、レジストパターンを除去する。
すると、エミッター１２に近接して、ゲート電極１４が
形成される。 （ｄ） ダイヤモンド膜形成工程 ＣＨ4 又はＣＯ、及びＨ2 を用いたプラズマＣＶＤ法、
あるいは熱フィラメント法により、膜厚１０〜１００ｎ
ｍのダイヤモンド薄膜１５を成膜する。このダイヤモン
ド薄膜１５の炭素によって、エミッター１２から電子が
放出され易くなる。
【０００８】（ｅ） フッソ素系プラズマ処理工程 プラズマＣＶＤ法、又はエッチャー装置を用いてプラズ
マ処理を行う。これを行うには、真空チャンバー内にＣ
Ｆ4 ／Ｏ2 、ＮＦ3 、Ｆ2 又はＳＦ6 等、通常のシリコ
ンのエッチングに用いられるＦを含むガスを気圧が０．
１〜１Ｔｏｒｒとなるように導入して、高周波（１３．
５６ＭＨｚ）又はマイクロ波（２．４５ＧＨｚ）の放電
によりプラズマ化して、Ｆラジカルを発生させる。この
Ｆラジカルは、ダイヤモンド表面のＣと結合して＝Ｃ−
Ｆ基を作り、エミッター１２の表面を＝Ｃ−Ｆ基の膜１
５ａで被膜する。この＝Ｃ−Ｆ基は、エネルギーが小さ
く安定しており、その結果、エミッター１２の表面エネ
ルギーが小さくなり、Ｈ2 ＯやＯ2 等の分子が吸着する
割合が減少して、エミッター１２の表面が酸化されにく
くなる。 （ｆ） アノード作成工程 スパタッタ法、フォトリソグラフィ、及び反応性イオン
エッチングにより金属のパッドを形成する。その後、シ
リコン基板１１に対向にしてアノード１５を配設する。
マ処理を行う。これを行うには、真空チャンバー内にＣ
Ｆ4 ／Ｏ2 、ＮＦ3 、Ｆ2 又はＳＦ6 等、通常のシリコ
ンのエッチングに用いられるＦを含むガスを気圧が０．
１〜１Ｔｏｒｒとなるように導入して、高周波（１３．
５６ＭＨｚ）又はマイクロ波（２．４５ＧＨｚ）の放電
によりプラズマ化して、Ｆラジカルを発生させる。この
Ｆラジカルは、ダイヤモンド表面のＣと結合して＝Ｃ−
Ｆ基を作り、エミッター１２の表面を＝Ｃ−Ｆ基の膜１
５ａで被膜する。この＝Ｃ−Ｆ基は、エネルギーが小さ
く安定しており、その結果、エミッター１２の表面エネ
ルギーが小さくなり、Ｈ2 ＯやＯ2 等の分子が吸着する
割合が減少して、エミッター１２の表面が酸化されにく
くなる。 （ｆ） アノード作成工程 スパタッタ法、フォトリソグラフィ、及び反応性イオン
エッチングにより金属のパッドを形成する。その後、シ
リコン基板１１に対向にしてアノード１５を配設する。
【０００９】以下、図１（ｆ）の動作の説明をする。エ
ミッター１２の電位よりも高い電位をゲート電極１４に
印加すると、エミッター１２とゲート電極１４間に電界
が発生する。その電界によりエミッター１２から電子が
放出されて、その電子が正の電位のアノード１６に捕ら
えられる。ディスプレイなどでは、電子の衝突によりア
ノード１６に塗布した蛍光体が発光する。以上のよう
に、本実施例では、エミッター１２の表面をＣ−Ｆ基で
被膜したので、エミッターの表面のエネルギーが小さく
なり、Ｈ2 ＯやＯ2 等の分子が吸着する割合が減少す
る。そのために、エミッターの表面が酸化されに難くな
り、エミッター放出電流の経時変化が小さくなる。な
お、本発明は、上記実施例に限定されず種々の変形が可
能である。その変形例としては、例えば次のようなもの
がある。 （１） 本実施例では、フッ素を用いたが窒素を用い
て、＝Ｃ−Ｎ基でエミッター表面を覆ってもよい。 （２） 本実施例では、シリコン基板を用いたが石英な
どを用いてもよい。この場合には、段差のある石英の下
段の表面上にゲート電極、上段の表面にエミッターを配
置する横型の構造にしてもよい。 （３） 本実施例では、ダイヤモンド薄膜を形成した
が、アモルファスカーボン、アモルファスシリコンカー
バイトなどの薄膜でもよい。
ミッター１２の電位よりも高い電位をゲート電極１４に
印加すると、エミッター１２とゲート電極１４間に電界
が発生する。その電界によりエミッター１２から電子が
放出されて、その電子が正の電位のアノード１６に捕ら
えられる。ディスプレイなどでは、電子の衝突によりア
ノード１６に塗布した蛍光体が発光する。以上のよう
に、本実施例では、エミッター１２の表面をＣ−Ｆ基で
被膜したので、エミッターの表面のエネルギーが小さく
なり、Ｈ2 ＯやＯ2 等の分子が吸着する割合が減少す
る。そのために、エミッターの表面が酸化されに難くな
り、エミッター放出電流の経時変化が小さくなる。な
お、本発明は、上記実施例に限定されず種々の変形が可
能である。その変形例としては、例えば次のようなもの
がある。 （１） 本実施例では、フッ素を用いたが窒素を用い
て、＝Ｃ−Ｎ基でエミッター表面を覆ってもよい。 （２） 本実施例では、シリコン基板を用いたが石英な
どを用いてもよい。この場合には、段差のある石英の下
段の表面上にゲート電極、上段の表面にエミッターを配
置する横型の構造にしてもよい。 （３） 本実施例では、ダイヤモンド薄膜を形成した
が、アモルファスカーボン、アモルファスシリコンカー
バイトなどの薄膜でもよい。
【００１０】
【発明の効果】以上詳細に説明したように、第１〜２の
発明によれば、エミッターの表面の炭素とフッ素を反応
させて、表面にＣ−Ｆ基を生成するので、エミッターの
表面にＨ2 ＯやＯ2 等の分子が吸着する割合が減少し
て、エミッター１２の表面が酸化されにくくなる。した
がって、真空放電エミッターの電子の放電電流に経時変
化を抑制することができる。
発明によれば、エミッターの表面の炭素とフッ素を反応
させて、表面にＣ−Ｆ基を生成するので、エミッターの
表面にＨ2 ＯやＯ2 等の分子が吸着する割合が減少し
て、エミッター１２の表面が酸化されにくくなる。した
がって、真空放電エミッターの電子の放電電流に経時変
化を抑制することができる。
【図１】本発明の実施例の真空電界放出エミッターの作
製方法を示す作製工程図である。
製方法を示す作製工程図である。
【図２】ＦＥＡの構造を示す図である。
１０ シリコン基板 １１ ＳｉＮｘ １２ エミッター １３ 絶縁膜 １４ ゲート電極 １５ ダイヤモンド膜 １６ アノード
Claims (2)
- 【請求項１】 真空中で近接して配置されるゲート電極
によりかけられる電界により電子を放出する真空電界放
出エミッターの作製方法において、 表面が炭素を主な素材で覆われ、突出した形状を有する
エミッターを形成する工程と、 前記エミッターの表面の炭素とフッ素を反応させて、表
面にＣ−Ｆ基を生成する工程とを、 順に施すことを特徴とする真空電界放出エミッターの作
製方法。 - 【請求項２】 前記炭素とフッ素の反応は、フッ素ガス
を用いたプラズマ処理によって行うことを特徴とする請
求項１記載の真空電界放出エミッターの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP526995A JPH08195165A (ja) | 1995-01-17 | 1995-01-17 | 真空電界放出エミッターの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP526995A JPH08195165A (ja) | 1995-01-17 | 1995-01-17 | 真空電界放出エミッターの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195165A true JPH08195165A (ja) | 1996-07-30 |
Family
ID=11606520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP526995A Withdrawn JPH08195165A (ja) | 1995-01-17 | 1995-01-17 | 真空電界放出エミッターの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296710B1 (ko) * | 1997-09-18 | 2001-08-07 | 오길록 | 다이아몬드진공소자의제조방법 |
| WO2002091417A1 (en) * | 2001-04-25 | 2002-11-14 | Sony Corporation | Electron emitter and its production method, cold-cathode field electron emitter and its production method, and cold-cathode filed electron emission display and its production method |
| WO2005093775A1 (ja) * | 2004-03-29 | 2005-10-06 | Sumitomo Electric Industries, Ltd. | 炭素系材料突起の形成方法及び炭素系材料突起 |
-
1995
- 1995-01-17 JP JP526995A patent/JPH08195165A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296710B1 (ko) * | 1997-09-18 | 2001-08-07 | 오길록 | 다이아몬드진공소자의제조방법 |
| WO2002091417A1 (en) * | 2001-04-25 | 2002-11-14 | Sony Corporation | Electron emitter and its production method, cold-cathode field electron emitter and its production method, and cold-cathode filed electron emission display and its production method |
| US6991949B2 (en) | 2001-04-25 | 2006-01-31 | Sony Corporation | Manufacturing method of an electron emitting apparatus |
| WO2005093775A1 (ja) * | 2004-03-29 | 2005-10-06 | Sumitomo Electric Industries, Ltd. | 炭素系材料突起の形成方法及び炭素系材料突起 |
| JP2005317893A (ja) * | 2004-03-29 | 2005-11-10 | Sumitomo Electric Ind Ltd | 炭素系材料突起の形成方法及び炭素系材料突起 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6062931A (en) | Carbon nanotube emitter with triode structure | |
| US20060043872A1 (en) | Electron emission device and fabricating method thereof | |
| EP1021818B1 (en) | Cleaning of electron-emissive elements | |
| US5290610A (en) | Forming a diamond material layer on an electron emitter using hydrocarbon reactant gases ionized by emitted electrons | |
| US6909087B2 (en) | Method of processing a surface of a workpiece | |
| US20030059968A1 (en) | Method of producing field emission display | |
| JP2001155623A (ja) | 突起状エミッタ及び電子放出素子の製造方法 | |
| JPH08195165A (ja) | 真空電界放出エミッターの作製方法 | |
| Huq et al. | Sub10nm silicon field emitters produced by electron beam lithography and isotropic plasma etching | |
| KR100372335B1 (ko) | 촉매금속 미세 패턴들을 이용하여 탄소나노튜브의 직경을조절하는 합성법 | |
| JP4336680B2 (ja) | 反応性イオンエッチング装置 | |
| JP3940467B2 (ja) | 反応性イオンエッチング装置及び方法 | |
| JP2002015659A (ja) | 電子放出装置 | |
| Huq et al. | Fabrication of sub‐10 nm silicon tips: A new approach | |
| US6426233B1 (en) | Uniform emitter array for display devices, etch mask for the same, and methods for making the same | |
| US6379568B1 (en) | Diamond field emitter and fabrication method thereof | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| JP2000173444A (ja) | 電界放出型冷陰極及びその製造方法 | |
| Nakamoto et al. | 33.1: Invited Paper: Extremely Uniform and Highly Efficient Plasma‐Discharge Sources by using Transfer Mold Micro‐Projection Cathode Arrays for Large area and Flat‐Type Ultra‐Violet Lighting Applications | |
| KR100205056B1 (ko) | 화산형 금속 에프이에이 제조방법 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| KR100372168B1 (ko) | 삼극형 탄소나노튜브의 전계 방출 표시소자의 제조방법 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| KR100287116B1 (ko) | 저전압 구동이 가능한 전계방출 표시장치 및 이의 제조방법 | |
| KR20010054431A (ko) | 전계방출소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |