JP4596451B2 - 突起構造の形成方法、突起構造、および電子放出素子 - Google Patents

突起構造の形成方法、突起構造、および電子放出素子 Download PDF

Info

Publication number
JP4596451B2
JP4596451B2 JP2004123379A JP2004123379A JP4596451B2 JP 4596451 B2 JP4596451 B2 JP 4596451B2 JP 2004123379 A JP2004123379 A JP 2004123379A JP 2004123379 A JP2004123379 A JP 2004123379A JP 4596451 B2 JP4596451 B2 JP 4596451B2
Authority
JP
Japan
Prior art keywords
protrusion
mask
substrate
less
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004123379A
Other languages
English (en)
Other versions
JP2005310448A (ja
Inventor
良樹 西林
富仁 宮崎
貴浩 今井
哲夫 田部井
新 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Sumitomo Electric Industries Ltd
Original Assignee
Hiroshima University NUC
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC, Sumitomo Electric Industries Ltd filed Critical Hiroshima University NUC
Priority to JP2004123379A priority Critical patent/JP4596451B2/ja
Publication of JP2005310448A publication Critical patent/JP2005310448A/ja
Application granted granted Critical
Publication of JP4596451B2 publication Critical patent/JP4596451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、突起構造の形成方法、突起構造、および電子放出素子に関する。
電子銃等の電子放出素子では、ダイヤモンド等の炭素を含む基板上に突起を形成した突起構造が用いられる。このような突起構造の形成は、非特許文献1に記載されているように、まずダイヤモンド基板上にAl膜を形成する。次に、フォトリソ技術でAl膜にドット状のパターンを形成する。さらに形成したパターンをマスクとして、ダイヤモンド基板をエッチングし、基板上に突起構造を形成する。
西林良樹、安藤豊、古田寛、小橋宏司、目黒貴一、今井貴浩、平尾孝、尾浦憲治郎;SEIテクニカルレビュー、2002年9月号
しかし、Alは微細加工がしにくい材料であるため、微細なサイズでパターンを加工することができなかった。そのため、上記手法で形成された突起の一つ一つは、その幅が300nm角以上のものであり、幅300nm以下の突起が規則的に整列配置された突起構造を形成することは不可能であった。
本発明は、斯かる実情に鑑み、細い突起が配列された突起構造を形成することができる突起構造の形成方法、および細い突起が配列された突起構造、並びに細い突起が配列された電子放出素子を提供しようとするものである。
本発明は、(a)炭素を含む材料からなる基板上にSi膜を形成する第1工程と、(b)Si膜をエッチングして、基板上に配列された複数のパターンを有するSiマスクを形成する第2工程と、(c)Siマスクを用いて基板をエッチングして、基板に複数の突起を形成する第3工程と、を備え、前記Si膜は非晶質Si膜であることを特徴とする。
上記の構成によれば、微細加工しやすいSi膜からマスクを形成して、突起を形成することができる。
本発明では、Si膜は、非晶質Si膜であることが好ましい。
上記の構成によれば、微細加工での均一性が非常に良い非晶質Si膜(a−Si膜)より、Siマスクを形成することができる。
本発明では、各パターンは、各々の最大幅が300nm以下であることが好ましい。
上記の構成によれば、幅が300nm以下のSiマスクを用いて、根元の直径が300nm以下の突起を形成することができる。
本発明では、各パターンの各々の高さHと最大幅Wとの比(H/W)は、0.5以上であることが好ましい。
上記の構成によれば、高さのバラツキが小さい突起を形成することができる。また、先端径が細い突起を形成することができる。
本発明では、基板のTTV(Total Thickness variation)が50nm以下であることが好ましい。
上記の構成によれば、TTVが50nm以下の平坦な基板上に突起を形成することにより、高さのバラツキが小さい突起を形成することができる。
本発明では、基板はダイヤモンドからなることが好ましい。
上記の構成によれば、ダイヤモンドの突起構造を形成することができる。
本発明は、(a)炭素を含む材料からなる基板と、(b)基板上に形成された複数の突起と、を備えた突起構造であって、複数の突起は、基板上に配列されており、各突起の先端は、前記突起の根元より細くなっており、各突起の先端の幅が100nm以下であり、各突起の根元の幅が300nm以下であることを特徴とする。
上記の構成によれば、突起が基板上に規則的に整列配置されているため、電流が均一に分散し、大電流を出すことができる。また、突起が先細りした形状であり、先端の直径が100nm以下であり、根元の直径が300nm以下と細いため、放出電流密度を大きくできる。
本発明では、突起は、4個/μm以上の密度で基板上に設けられていることが好ましい。
上記の構成によれば、放出電流密度を、例えば100mA/mm以上とすることができる。
本発明では、突起構造はダイヤモンドから成るものとすることができる。
上記の構成によれば、ダイヤモンドのもつ負性電子親和力等の特性を活かすことができる。
本発明は、(a)炭素を含む材料からなる基板と、(b)基板上に形成された複数の突起と、を備えた電子放出素子であって、複数の突起は、基板上に配列されており、各突起の先端は、前記突起の根元より細くなっており、各突起の先端の幅が100nm以下であり、各突起の根元の幅が300nm以下であることを特徴とする。
上記の構成によれば、従来の電子放出素子に比べて、微細な突起が形成された電子放出素子とできる。
本発明の突起構造の形成方法によれば、微細加工しやすいSi膜からマスクを形成して、突起を形成することができる。また、本発明の突起構造によれば、従来の突起構造に比べて突起が基板上に規則的に整列配置されているため、電流が均一に分散し、大電流を出すことができる。また、突起が先細りした形状であり、先端の直径が100nm以下であり、根元の直径が300nm以下と細いため、放出電流密度を大きくできる。さらに、本発明の電子放出素子によれば、従来の電子放出素子に比べて、微細な突起が形成された電子放出素子とできる。
以下、本発明の実施の形態について添付図面を参照して説明する。
図1は、本実施形態に係る突起構造の一部を示す図である。図1に示すように本実施形態に係る突起構造10は、ダイヤモンドからなる基板1と、基板1上に形成された複数の突起2を備えている。図1の例では、基板1はダイヤモンドからなるが、ダイヤモンドライクカーボン(DLC)膜、アモルファスカーボンナイトライド(a−CN)、アモルファスカーボン(a−C)膜、カーボンナノチューブ(CNT)/SiC膜、グラファイト/SiC膜等の炭素を含む材料からなるものでも良い。突起2は、基板1上に配列されている。突起2は、突起2の先端が突起2の根元より細くなっている。突起2の先端の幅Wは100nm以下である。突起2の根元の幅Wは300nm以下であり、より好ましくは200nm以下である。そして、突起2の先端の幅Wは、根元の幅の1/2以下である。また、各々の突起2の根元の中心と、先端の中心は、各々の幅の1割以下の精度で配列している。また、突起のアスペクト比(突起の高さ/幅)は、1以上とされている。突起2は、4個/μm以上の密度で基板1上に設けられている。
このように、微細な突起が高密度で設けられているため、本実施形態の突起構造の放出電流密度は高いものとなる。また、先鋭突起が正確に中心にある突起となる。各々の突起の配列は従来のものに比べて精度が良い。そして、各々の微小な突起の高さは、従来に比べて均一なものとなる。
図2(a)〜(g)は、本実施形態に係る突起構造の形成工程を示す図である。まず、図2(a)に示すように、ダイヤモンドからなる基板1を用意し、基板1にRCA洗浄を施す。
次に、図2(b)に示すように、基板1に、530℃程度(600℃以下)の基板温度でSiHなどの原料をプラズマを用いて分解し、非晶質シリコン(a−Si)膜3を堆積する。
次に、図2(c)に示すように、a−Si膜3上に、レジストを塗布し、電子線露光あるいはフォトリソグラフィーでレジストを微細に加工して、レジストパターン4を形成する。
次に、図2(d)に示すように、レジストパターン4をアッシングによりサイズを制御する。もとのレジストサイズから50%以上の縮小でなければ、それほどのバラツキにはならない。
そして、図2(e)に示すように、レジストパターン4をマスクとしてCFガスを用いたドライエッチングでa−Si膜をエッチングしてSiマスク5を形成する。
次に、図2(f)に示すように、レジストパターン4を、硫酸系の溶液で除去する。なお、レジストは必ずしも除去しなくてもよい。それは次のダイヤモンドをエッチングするプロセスはカーボン材料を除去するプロセスなので、短時間にレジストが除去されるからである。
最後に、図2(g)に示すように、微細に加工されたSiマスク5を用いて、CFを微量に添加した酸素ガス中でダイヤモンドからなる基板1をエッチングして、先端がマスクサイズよりも微小なサイズの突起2を形成する。形成されたダイヤモンドの突起は、例えば、先端が細くなったアスペクト比が2以上の背の高い突起である。
本発明者は、前述の課題に鑑み、非常に微細な突起を得るためのダイヤモンド用のマスクとしてSiを用いることを見出した。SiはAlなどと比べても、微細加工しやすい材料である。Alは50nmより小さいサイズではパターニング加工し難い。これは、Alがレジストの現像液に対する耐性が低いことと関係している。一方、Siは、レジストの現像液に対する耐性が高い。そのため、Alより微細なパターニング加工が可能となる。従って、Siの利点は、マスクのサイズが50nm以下で、より顕著になる。
また本発明者は、Siは酸素を主として用いるダイヤモンドのエッチングに対して、耐久性があり、十分マスクと成り得ることを見出した。また、Si材料は導電性を持たすことができる。微細加工に電子線描画を利用する場合は、絶縁性であるよりも導電性であった方がチャージアップの影響など受けにくくなり都合が良い。描画サイズが小さくなる場合にもその精度がよくなる。さらに、SiはCF系ガスでドライエッチングが可能である。これはダイヤモンドをエッチングするガスと組成比を変えるだけでエッチングでき、有害である塩素系ガスを用いなければならないという場合に比べても実用的に有利である。
なお、マスクに用いるSi膜は、非晶質Si(a−Si)膜からなることが好ましい。これは、非晶質Siでは、粒界がないため、ダイヤモンド基板をエッチングする際の均一性に非常に優れるからである。また、非晶質シリコン材料は300℃程度の温度で形成が可能である。ダイヤモンドは600℃を越える温度で酸素が存在すると、表面に損傷を受けるが、300℃程度の低温であるならば合成チャンバー中の残留酸素は損傷を与えるほど影響はしない。
なお、Si膜はμmサイズのものも作製可能であるが、尖鋭突起を形成するためには、500nm以上の厚さのSi膜を形成しなければならない。すなわち、基板上に形成したいマスクのサイズによって、Si膜の膜厚がほぼ決まってくる。直径200nm以下のサイズのマスクを形成するときは、300nm以下の厚さのSi膜でよい。例えば、直径50nmのマスクでは75nmの厚さのSi膜を形成する。
80nmを下回る非常に小さいサイズのマスクにおいて本発明のSiマスクの効果が発揮される。すなわち、微細加工において80nmのレジストの加工しかできなかった場合においても、オーバーエッチングにおいて、50nm程度にまで縮小することができる。ここまでなら、従来のAl等のマスク材料全体について同様な手法が適用できるが、実際に80nmのAlマスクを20nmまでオーバーエッチングで縮小加工することは精度上困難となってくる。それはエッチングされるまでの時間が、通常のエッチング速度でも、非常に微細なサイズを加工する場合に短時間となるからである。また、秒単位(例えば5秒以内)の制御が困難であることに加えて、75%と80%といったレベルの制御をしなければならないということになるからである。これに対して、Si膜では低温酸化により、非常に薄い層を酸化することができ、マスクの表面およびサイドを酸化して、その酸化部分をウェットエッチングする手法が使える。すなわちサイズの縮小は酸化層厚で制御でき、秒単位の時間制御を要しない。BHFなどの液は酸化膜とSi膜とで非常に大きなエッチング速度差が得られるから、自動的に縮小が止まるからである。とくに、a−Siでは、粒界が酸化されて、不均一に縮小することもない。また、低温で形成されたa−Siには水素が含まれており、プラズマ中で酸化する等して、水素を引き抜くことで低温で酸化することにも対応できる。そのため、高温で酸素に弱いダイヤモンドと非常に相性がよいことがわかった。
図3(a)は本実施形態のSiマスクのパターンの配列を示す平面図であり、図3(b)はSiマスクの各々のパターンを示す図であり、図3(c)〜(f)は、Siマスクの他の態様を示す図である。図3(a)に示すように、本実施形態のSiマスク5は、基板1上に配列されている。図3(b)に示すように、Siマスク5の各々のパターンの最大幅Wは、300nm以下とされている。そして、Siマスク5の各々のパターンにおける高さHと最大幅Wとの比(H/W)は0.5以上である。
Siマスク5の各々のパターンは、図3(b)に示したものに限定されず、例えば図3(c)に示すような円筒形状や、図3(d)に示すような円筒形状の先端が丸まったものや、図3(e)に示すような水滴状のものや、図3(f)に示すようなH/Wが1以上のものを適用できる。
このようなSiマスクを使って、ダイヤモンドをエッチングすると、非常に細い先端のとがった突起が形成でき、しかも、全体の幅のサイズが300nmよりも小さいにもかかわらず、非常に位置精度もよく形成できることがわかった。Siマスクのパターンのアスペクト比(H/W)は0.5以上あれば好ましく、さらに好ましくは1以上である。
例えば、a−Siマスクのパターンの直径を45nmにし、ダイヤモンドの突起を形成すると、根元の直径が45nmで、先端の直径が10nm以下の突起を形成することができる。例えば、このような微小突起は、1μm角に11個ないし25個の突起を形成することができる。さらに本実施形態の方法においては、100個の突起を作ることも可能である。
本実施形態の方法ではダイヤモンドとSiの選択比が大きく取れるので、非常にアスペクト比の高い突起を形成することができる。突起の先端にマスクが残るようにエッチングをやめても、マスクサイズ自体が100nm以下と非常に小さいものを形成できるので、先端はおのずとマスクサイズ以下となり、非常に小さい先端を形成でき、高さバラツキも基板の表面粗さ程度に小さくすることができる。
次に、基板上の突起の密度に関して高密度化が重要である理由について以下に述べる。1μm径の突起を形成したとき、突起の高さは少なくとも2μm以上となり、突起の密度は突起間隔も勘案して、せいぜい250000個/mmである。これは1本から安定して出せる電流を0.1μAとして、25mA/mmとなる。熱陰極材料を含む従来材料での放出電流密度は100mA/mm程度であったことを考えると少し足りないものである。しかし、300nm径以下の突起を形成すると、突起間隔は500nmとでき、突起密度は1000000個/mm以上まであげられる。そうすると、電流密度は100mA/mm以上にもなり、従来材料以上のものを形成することができるようになる。従って、1μm角内に4本以上の突起を形成することは、これを境に有意義なデバイスを形成できることになる。これまでは、そのような密度の突起を形成する方法は提案されていなかった。さらに、200nm径以下であるなら、1μm角内に6.25本以上となり、明らかに有効である。
ここで、本実施形態の突起構造はアスペクト比の高い突起で、規則性をもって配列している。なぜなら、アスペクト比1以下の低いものはゲート電極を有する構造とした場合と基板と間で大きな容量を発生し、高周波動作の妨げとなる。また、セルフアラインでゲートを作製する場合も、背が低いとエミッタ周辺に穴を開けることが困難となるからである。また、突起の配置がランダムな物も好ましくない。なぜならランダムなものは電流値の局部集中が防げず(電流に均一分散が設計できない)、大電流を出そうとする場合には、あまり意味を成さないからである。
以上のような、突起構造を形成するためにはSiマスクを用いてダイヤモンドを酸素を含むドライエッチングで加工することによって得ることができる。
微細突起を実現するためには基板の平坦性は良好なものであることが好ましい。例えば、突起の高さは1μm以下のものを形成できるため、基板の平坦性(TTV)は100nm以下のものが好ましく、より好ましくは50nm以下のものが好ましく、さらに好ましくは20nm以下のものが好ましい。このような平坦性を有する基板は単結晶である方が形成しやすいが、多結晶であってもかまわない。
さらに、突起自体はキャリアが消滅せずに先端まで到達する必要があることから、単独の単結晶であることが好ましい。これまでのサイズの突起では多結晶よりも、単結晶の方が好ましいのは突起中に粒界が含まれるためであるが、本発明の突起は非常に小さいものであるために、多結晶であってもかまわない。ただし、突起のサイズよりも大きな粒径の多結晶であることが好ましいのは前記の理由による。同じ理由で単結晶以外にも高配向の多結晶ダイヤモンドはランダムな配向の多結晶より好ましいし、ヘテロエピタキシャル基板はさらにより好ましい。
なお、本実施形態における突起を形成する基板はダイヤモンド基板でなくとも、非常に高い平坦性(100nm以下、より好ましくは50nm以下、さらに好ましくは20nm以下の平坦性)を有する炭素系材料、例えば、ダイヤモンドライクカーボン(DLC)膜、アモルファスカーボンナイトライド(a−CN)、アモルファスカーボン(a−C)膜、カーボンナノチューブ(CNT)/SiC膜、グラファイト/SiC膜等に適用できる。
図4(a)〜(c)は、本実施形態の電子放出素子の構造を示す斜視図である。図4(a)に示した電子放出素子100は、基板1が導電性材料の場合を示す。また図4(b)に示した電子放出素子100は、基板1が絶縁性材料の場合を示す。この場合、カソード電極11が設けられる。さらに図4(c)に示した電子放出素子100は、ゲート電極12が設けられている。
研磨によって数nm以下に平坦化した高圧合成単結晶ダイヤモンド基板(100)およびCVD多結晶ダイヤモンドウエーハ基板を用意し、図2に示す工程の上から順番に示しているように、その上にプラズマCVD法でa−Si膜を形成した。成膜の条件は、LPCVDで、温度525℃、SiH(He希釈50%):200sccm、N:150sccm、圧力0.29Torr(38.7Pa)で行なった。
膜厚については図5に示すとおりである。その後、その上に電子線露光用のネガ型レジストを塗布し、電子線露光してドット状のパターニングを行った。ネガ型を用いた理由は、ドットパターンが面積的に他の部分より少ないために時間短縮となるように用いた。時間の問題がなければ、ポジ型を利用しても差し支えない。レジストパターン形成の条件は、電子ビーム露光装置を用い、加速電圧50kVで行なった。
できたレジストのドットはアッシングによって、サイズを若干制御した。アッシングの条件は、使用ガスO:50sccm、圧力0.6Torr(80.0Pa)、RFパワー140Wで行なった。所望のサイズのレジストが形成できた後に、CFガスで、マスクをパターニングした。エッチングの条件は、SiO用RIE、使用ガスCF4:20sccm、チャンバー圧力25mTorr(3.3Pa)で行なった。サイドエッチングの時間制御で直径の寸法も制御できる。
頃合いを見計らってエッチングをストップし、レジストを硫酸系の溶液であるSH(HSO:H=500:167)により、除去して完了する。なお、レジストは必ずしも除去しなくてもよい。それは次のダイヤモンドをエッチングするプロセスはカーボン材料を除去するプロセスなので、短時間にレジストが除去されるからである。
図6(a)〜(c)は本実施形態に係るa−Siマスクの電子顕微鏡写真である。形成したマスクは台形状(円錐台)のものであることをSEM(=scanning electron microscope,走査型電子顕微鏡)で図6に示すように確認した。図6は上面からの写真と側面からの写真を示す。45nmのサイズのマスクが形成できた。
それをマスクとしてダイヤモンドを加工した例を図7に示す。図7(a)〜(d)は、本実施形態に係る突起構造を示す電子顕微鏡写真である。非常にアスペクト比が4〜5と高い突起ができていることが確認できた。
さらに個々の突起はほとんど同じ高さである。概略の計測によると5%以下になる。さらに簡単に見積もると、先端用のマスクサイズ(下部層)が45nmであるので、50%まで目減りした状態でエッチングをストップすると、先端の径は20nmになり、先端の高さのバラツキは基板の平坦性に一致する。われわれは最大でも2nmの平坦性の基板を利用したので、突起高さはほぼ250nmと考えると、高さバラツキは2/250、0.8%程度である。
図5は実験の結果であるが、マスク直径に対して、先端径の縮小比率が少なく、先端直径を大きく保持したものは高さバラツキは小さくなり、マスク直径に対して、先端径の縮小率を大きくし、先端径を小さくしたものはうまく止められず、高さバラツキが若干高くなっている。マスクサイズは最終先端径に近いものを選択し、マスク厚を大きく(マスクのアスペクト比を大きく)した方が、高さバラツキを小さく先端径を小さくできて都合がよい。
なお、図5の最下段に、H/Wの小さな(1/3)マスクの例を示す。この場合、できた突起は先端径の大きなものとなる。さらに、エッチングすると先端は小さくなるが、突起のサイズも小さくなり、できた突起の形状の制御性もよくなかった。このようにH/Wが小さなマスクよりも、H/Wが0.5以上と大きいマスクが好ましい。
尚、本発明の突起構造の形成方法および突起構造並びに電子放出素子は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本実施形態に係る突起構造の一部を示す図である。 (a)〜(g)は、本実施形態に係る突起構造の形成工程を示す図である。 (a)は本実施形態のSiマスクのパターンの配列を示す平面図であり、(b)はSiマスクの各々のパターンを示す図であり、(c)〜(f)は、Siマスクの他の態様を示す図である。 (a)〜(c)は、本実施形態の電子放出素子の構造を示す斜視図である。 実験結果を示す図である。 (a)〜(c)は、本実施形態に係るa−Siマスクの電子顕微鏡写真である。 (a)〜(d)は、本実施形態に係る突起構造を示す電子顕微鏡写真である。
符号の説明
1…基板、2…突起、3…非晶質Si(a−Si)膜、4…レジストパターン、5…Siマスク、10…突起構造、11…カソード電極、12…ゲート電極、100…放電素子。

Claims (7)

  1. 炭素を含む材料からなる基板上にSi膜を形成する第1工程と、
    前記Si膜をエッチングして、基板上に配列された複数のパターンを有するSiマスクを形成する第2工程と、
    前記Siマスクを用いて前記基板をエッチングして、基板に複数の突起を形成する第3工程と、
    を備え、
    前記Si膜は、非晶質Si膜である、ことを特徴とする突起構造の形成方法。
  2. 前記各パターンは、各々の最大幅が300nm以下であることを特徴とする請求項1に記載の突起構造の形成方法。
  3. 前記各パターンの各々の高さHと最大幅Wとの比(H/W)は、0.5以上であることを特徴とする請求項1又は請求項2に記載の突起構造の形成方法。
  4. 前記基板のTTV(Total Thickness variation)が50nm以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の突起構造の形成方法。
  5. 前記基板はダイヤモンドからなることを特徴とする請求項1ないし請求項4のいずれか1項に記載の突起構造の形成方法。
  6. 各突起の先端は、前記突起の根元より細くなっており、
    各突起の先端の幅が100nm以下であり、
    各突起の根元の幅が300nm以下であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の突起構造の形成方法
  7. 前記突起の密度は、4個/μm以上であることを特徴とする請求項に記載の突起構造の形成方法
JP2004123379A 2004-04-19 2004-04-19 突起構造の形成方法、突起構造、および電子放出素子 Expired - Fee Related JP4596451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123379A JP4596451B2 (ja) 2004-04-19 2004-04-19 突起構造の形成方法、突起構造、および電子放出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123379A JP4596451B2 (ja) 2004-04-19 2004-04-19 突起構造の形成方法、突起構造、および電子放出素子

Publications (2)

Publication Number Publication Date
JP2005310448A JP2005310448A (ja) 2005-11-04
JP4596451B2 true JP4596451B2 (ja) 2010-12-08

Family

ID=35438990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123379A Expired - Fee Related JP4596451B2 (ja) 2004-04-19 2004-04-19 突起構造の形成方法、突起構造、および電子放出素子

Country Status (1)

Country Link
JP (1) JP4596451B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279023A (zh) * 2017-08-30 2020-06-12 洛桑联邦理工学院 单晶金刚石衍射光学元件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034804B2 (ja) * 2006-09-19 2012-09-26 住友電気工業株式会社 ダイヤモンド電子源及びその製造方法
JP5062748B2 (ja) * 2007-11-20 2012-10-31 独立行政法人産業技術総合研究所 表面微細構造製造方法およびダイヤモンドナノ電極製造方法とその電極体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794077A (ja) * 1993-09-24 1995-04-07 Sumitomo Electric Ind Ltd 電子デバイス
JPH10312735A (ja) * 1997-03-10 1998-11-24 Sumitomo Electric Ind Ltd 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
JP2000090812A (ja) * 1998-02-09 2000-03-31 Matsushita Electric Ind Co Ltd 電子放出素子及びその製造方法と駆動方法並びにその電子放出素子を用いた画像表示装置及びその製造方法
JP2001143608A (ja) * 1999-11-15 2001-05-25 Sony Corp 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法
JP2001256885A (ja) * 2000-03-14 2001-09-21 Akira Fujishima 電子放出素子及びその製造方法
JP2002075171A (ja) * 2000-08-31 2002-03-15 Japan Fine Ceramics Center 電子放出素子の製造方法及び電子デバイス
JP2003115258A (ja) * 2001-10-03 2003-04-18 Japan Science & Technology Corp ダイヤモンド様炭素電界放出電極を有する電界放出源の製造方法
JP2005317893A (ja) * 2004-03-29 2005-11-10 Sumitomo Electric Ind Ltd 炭素系材料突起の形成方法及び炭素系材料突起

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794077A (ja) * 1993-09-24 1995-04-07 Sumitomo Electric Ind Ltd 電子デバイス
JPH10312735A (ja) * 1997-03-10 1998-11-24 Sumitomo Electric Ind Ltd 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
JP2000090812A (ja) * 1998-02-09 2000-03-31 Matsushita Electric Ind Co Ltd 電子放出素子及びその製造方法と駆動方法並びにその電子放出素子を用いた画像表示装置及びその製造方法
JP2001143608A (ja) * 1999-11-15 2001-05-25 Sony Corp 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法
JP2001256885A (ja) * 2000-03-14 2001-09-21 Akira Fujishima 電子放出素子及びその製造方法
JP2002075171A (ja) * 2000-08-31 2002-03-15 Japan Fine Ceramics Center 電子放出素子の製造方法及び電子デバイス
JP2003115258A (ja) * 2001-10-03 2003-04-18 Japan Science & Technology Corp ダイヤモンド様炭素電界放出電極を有する電界放出源の製造方法
JP2005317893A (ja) * 2004-03-29 2005-11-10 Sumitomo Electric Ind Ltd 炭素系材料突起の形成方法及び炭素系材料突起

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279023A (zh) * 2017-08-30 2020-06-12 洛桑联邦理工学院 单晶金刚石衍射光学元件及其制造方法

Also Published As

Publication number Publication date
JP2005310448A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US5188977A (en) Method for manufacturing an electrically conductive tip composed of a doped semiconductor material
KR101118847B1 (ko) 탄소계 재료 돌기의 형성 방법 및 탄소계 재료 돌기
US7078249B2 (en) Process for forming sharp silicon structures
JP3436219B2 (ja) カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極
JP4790226B2 (ja) Iii族窒化物を有する装置及びiii族窒化物を有する装置の製造方法
US20050230750A1 (en) Cathode substrate and its manufacturing method
JP4596451B2 (ja) 突起構造の形成方法、突起構造、および電子放出素子
JP2006202942A (ja) ナノチューブ配線を備えた電子デバイス及びその製造方法
CN100405552C (zh) 电子束微细加工方法
KR101018448B1 (ko) 촉매 구조, 특히 전계 방출 평판 스크린용 촉매 구조
JP4414728B2 (ja) カーボン加工体及びその製造方法並びに電子放出素子
JP2003203556A (ja) 電界放出素子及びその製造方法
JPH09265892A (ja) 電子放出素子及びその製造方法
JP3624283B2 (ja) 半導体装置の製造方法及び微小突起の製造方法
JP4315247B2 (ja) 炭素を含む材料から成る突起を形成する方法、炭素を含む材料から成る突起を有する基板生産物、および電子放出素子
JP3460618B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005075681A (ja) ダイヤモンド素子及びダイヤモンド素子製造方法
JPH1040805A (ja) 冷陰極素子及びその製造方法
JP2009120929A (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
EP1003196A1 (en) Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode
JP3977142B2 (ja) 量子ドットの形成方法
JPH11211735A (ja) 走査型プローブ顕微鏡(spm)プローブの探針の製造方法
Kanechika et al. Study on a condition for forming the high density of silicon needles with high aspect ratio
JP2024042508A (ja) グラフェン薄膜製造方法及びグラフェン薄膜基板
JP2022063074A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees