TW201344691A - 非揮發性記憶體裝置之讀取電路 - Google Patents

非揮發性記憶體裝置之讀取電路 Download PDF

Info

Publication number
TW201344691A
TW201344691A TW101146208A TW101146208A TW201344691A TW 201344691 A TW201344691 A TW 201344691A TW 101146208 A TW101146208 A TW 101146208A TW 101146208 A TW101146208 A TW 101146208A TW 201344691 A TW201344691 A TW 201344691A
Authority
TW
Taiwan
Prior art keywords
gate
nmos transistor
memory device
circuit
transistor
Prior art date
Application number
TW101146208A
Other languages
English (en)
Other versions
TWI574267B (zh
Inventor
Yutaka Sato
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201344691A publication Critical patent/TW201344691A/zh
Application granted granted Critical
Publication of TWI574267B publication Critical patent/TWI574267B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Abstract

本發明係一種非揮發性記憶體裝置之讀取電路，其課題為提供為了判別資料0與1之讀取充裕度大，且電路面積小之非揮發性記憶體裝置之讀取電路。解決手段為由對於與流動於記憶體元件之電流做比較之基準電流源之NMOS電晶體之各閘極，施加從一個之偏壓電路所輸出之電壓，以同一電壓而控制者，在使用溫度範圍，使用電源電壓範圍內之特性不均變小，大大取得為了判別資料0與1之讀取充裕度，而電路構成則可簡素化。

Description

非揮發性記憶體裝置之讀取電路
本發明係有關電性改寫可能之非揮發性記憶體裝置之讀取電路。
於圖5顯示以往之FLOTOX型之非揮發性記憶體裝置。以往之FLOTOX型之非揮發性記憶體裝置係將從連接於由各NMOS電晶體54、55及64、65所構成之電流負荷電路的一個之記憶體元件51，和一個虛擬記憶體元件61產生的電流，各變換為電壓。由將其變換的電壓，以NMOS電晶體56、66、70，PMOS電晶體57、67所成之電壓比較電路進行比較者，判別資料的0與1。
記憶體元件51係取得抑制狀態與增強狀態之2值。經由此狀態之不同，電壓比較電路之記憶體元件側的輸入交點的電壓則產生變化。隨之，將此電壓，與電壓比較電路之虛擬記憶體元件61側之輸入交點的基準電壓做比較者，判別資料的0與1。
一般而言，在FLOTOX型之非揮發性記憶體裝置中，重疊資料的改寫時，穿隧氧化膜的膜質產生劣化，而抑制狀態與增強狀態之臨界值的差則變小。在要求在使用溫度 範圍，使用電源電壓範圍全部讀取資料情況的讀取電路中，如上述，當臨界值的差變小時，資料0與1的判別變為困難，而無法在使用溫度範圍，使用電源電壓範圍判別資料的0與1。即，為了判別資料0與1之讀取充裕度則變小。
為了解決上述課題，本發明之非揮發性記憶體裝置之讀取電路係作為如以下的構成。
一種非揮發性記憶體裝置之讀取電路，其中，具備：源極則連接於接地電壓，而閘極則連接於第一記憶體元件選擇開關的一端之記憶體元件，和源極則連接於記憶體元件之汲極，閘極則由選擇閘極選擇控制訊號加以控制之選擇閘極電晶體，和連接於選擇閘極電晶體與讀取電路之輸出端子之間的第二記憶體元件選擇開關，和與流動於記憶體元件之電流做比較之基準電流源的第一NMOS電晶體，和汲極則成為第一NMOS電晶體之汲極之所連接之電流鏡起源的第一PMOS電晶體，和成為第一PMOS電晶體之電流鏡末梢，汲極則連接於讀取電路之輸出端子的第二PMOS電晶體，和供給偏壓電壓於第一NMOS電晶體之閘極與記憶體元件之閘極的第一偏壓電路者。
如根據本發明之非揮發性記憶體裝置之讀取電路，以 由同一電壓控制記憶體元件，和與流動於記憶體元件之電流做比較之基準電流源的NMOS電晶體之各閘極者，或追加虛擬電晶體或虛擬開關者，在使用溫度範圍或使用電源電壓範圍內之特性不均則變小。即，有著可大大取得為了判別資料0與1之讀取充裕度之效果。
另外，由以往的電路構成而可實現經由電路元件數的減低之小面積化，而有成本降低之效果。
<第一實施形態>
圖1係顯示第一實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
第一實施形態之非揮發性記憶體裝置之讀取電路係具備：記憶體元件11，和選擇閘極電晶體12，和記憶體元件選擇開關14及15，和NMOS電晶體21，和PMOS電晶體13及23，和偏壓電路30。
記憶體元件11係源極則連接於接地電壓20，而閘極則連接於記憶體元件選擇開關15。選擇閘極電晶體12係源極則連接於記憶體元件11之汲極，對於閘極係輸入有選擇閘極選擇控制訊號17。記憶體元件選擇開關14係一端則連接於選擇閘極電晶體12之汲極，而另一端則連接於讀取電路之輸出端子SAOUT。NMOS電晶體21係源極則連接於接地電壓20，而汲極係連接於PMOS電晶體23之汲極。電流鏡所連接之PMOS電晶體13與PMOS電晶 體23係輸入則連接於NMOS電晶體21之汲極，輸出則連接於輸出端子SAOUT。偏壓電路30係其輸出端子則藉由NMOS電晶體21之閘極與記憶體元件選擇開關15而連接於記憶體元件11之閘極。
選擇閘極電晶體12係由選擇閘極選擇控制訊號17而控制ON/OFF。記憶體元件選擇開關14係由記憶體元件選擇控制訊號18而控制ON/OFF。記憶體元件選擇開關15係由記憶體元件選擇控制訊號19而控制ON/OFF。NMOS電晶體21係為了判別記憶體元件11之資料的基準電流源。偏壓電路30係對於NMOS電晶體21之閘極，和藉由記憶體元件選擇開關15，對於記憶體元件11之閘極，供給偏壓電壓VSACG。電流鏡所連接之PMOS電晶體13與PMOS電晶體23係將與在NMOS電晶體21產生之基準電流均等之電流，流動於輸出端子SAOUT。
接著，說明第一實施形態之讀取電路的動作。
選擇閘極電晶體12係由選擇閘極選擇控制訊號17而控制成ON。記憶體元件選擇開關14係由記憶體元件選擇控制訊號18而控制成ON。記憶體元件選擇開關15係由記憶體元件選擇控制訊號19而控制成ON。在此，記憶體元件11係當施加偏壓電壓VSACG於閘極時，流動電流I1於源極．汲極間。記憶體元件11係取得抑制狀態與增強狀態之2值。在抑制狀態中，電流11為大，而在增強狀態中，電流11為小。另一方面，在NMOS電晶體21產生之基準電流12係藉由電流鏡所連接之PMOS電晶體23與 PMOS電晶體13而流動於記憶體元件11。
並且，輸出端子SAOUT係經由電流I1與電流I2之大小關係而輸出特定的電壓。例如，記憶體元件11為抑制狀態時，成為電流I1>I2之關係。因為，輸出端子SAOUT電壓係因輸出接近於接地電壓20的電壓之故，記憶體元件11之資料係判定為0。另外，記憶體元件11為增強狀態時，成為電流I1<I2之關係。因為，輸出端子SAOUT電壓係因輸出接近於電源電壓10的電壓之故，記憶體元件11之資料係判定為1。由如此作為，記憶體元件11之資料係可判定0與1者。
另外，在關於讀取可否之重要的特性之設定值的決定中，如考慮以下所示之2個即可。
(1)抑制狀態之臨界值與增強狀態之臨界值的中間值之偏壓電壓的VSACG電壓之最佳設定
(2)呈具有資料0與1可充分比較之電流差之NMOS電晶體21尺寸之最佳設定
在以往之讀取電路中，由各個偏壓電壓CGBIAS與偏壓電壓FGBIAS而控制，但在本實施例中，由以同一電壓而控制者，在使用溫度範圍，使用電源電壓範圍內之特性不均則變小。也就是，可大大取得為了判別資料0與1之讀取充裕度。
另外，採取比較構成來自作為基準電流源之NMOS電晶體21的電流鏡電路的PMOS電晶體13之電流值I2與記憶體元件11之電流值I1的構成，未使用電壓比較電路 而電路元件數則減少。更且，因由1個偏壓電路加以構成之故，電路元件數則減少。由此，電路面積則變小，可降低成本。
更且，在關於讀取可否之重要的特性之設定值的決定中，僅考慮上述2個即可之故，而亦可縮短對於電路設計所耗費的時間。
<第二實施形態>
圖2係顯示第二實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
加上於第一實施形態之非揮發性記憶體裝置之讀取電路，而具備NMOS電晶體16，和NMOS電晶體26，和偏壓電路40。
NMOS電晶體16係源極則連接於記憶體元件選擇開關14之一端，而汲極則連接於讀取電路之輸出端子SAOUT。NMOS電晶體26係源極則連接於NMOS電晶體21之汲極，而汲極係連接於PMOS電晶體23之汲極。偏壓電路40係輸出端子則連接於NMOS電晶體16及26之閘極。
NMOS電晶體16係於讀取時，對於選擇閘極電晶體12之汲極的交點之位元線，加上必要以上高的電壓，儲存於記憶體元件11之電荷則呈未掉落地固定電壓。另外，制止經由電源電壓上升之記憶體元件11的汲極電壓上升，而制止經由電源電壓之電流變化量的不均。NMOS電 晶體26係與在NMOS電晶體16處理之構成同樣地，制止經由電源電壓上升之NMOS電晶體21的汲極電壓上升，而制止經由電源電壓之電流變化量的不均。偏壓電路40係輸出決定箝位電壓之偏壓電壓VCAS。將NMOS電晶體16及26之臨界值電壓作為VTN時，各源極電壓係固定為VCAS-VTN電壓，未較VCAS-VTN電壓上升。另外，NMOS電晶體16、26則為同一特性，同一電晶體尺寸者為佳。
第二實施形態之非揮發性記憶體裝置之讀取電路的動作係與第一實施形態之非揮發性記憶體裝置之讀取電路同樣。經由產生於記憶體元件11之電流I1與在NMOS電晶體21產生之基準電流I2之電流比較，判別記憶體元件11之資料的0與1。
第二實施形態之非揮發性記憶體裝置之讀取電路係與第一實施形態之非揮發性記憶體裝置之讀取電路做比較時，以NMOS電晶體16、26進行電壓固定之故，可制止經由電源電壓之電流變化量的不均。
另外，在關於讀取可否之重要的特性之設定值的決定中，加上於在第一實施形態之非揮發性記憶體裝置之讀取電路所示之設定方法，如對於儲存於記憶體元件11之電荷未掉落之電壓，設定VCAS-VTN電壓即可之故，可容易地進行設定。
如以上說明，在第二實施形態之非揮發性記憶體裝置之讀取電路中，可帶來儲存於記憶體元件11之電荷之掉 落防止，和經由電源電壓上升之記憶體元件11與NMOS電晶體21之汲極電壓上升的防止，和制止經由電源電壓之電流變化量的不均之效果。也就是，可更大取得為了判別記憶體元件11之資料的0與1之讀取充裕度。
<第三實施形態>
圖3係顯示第三實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
加上於第二實施形態之非揮發性記憶體裝置之讀取電路，而具備NMOS電晶體22。
NMOS電晶體22係源極則連接於NMOS電晶體21之汲極，而汲極係連接於NMOS電晶體26之源極。對於閘極係輸入有虛擬閘極控制訊號27。
NMOS電晶體22係由虛擬閘極控制訊號27而控制ON/OFF。
NMOS電晶體22係假想地設定為呈符合選擇閘極電晶體12之特性的電晶體尺寸與元件構造之電晶體。
電路動作係與第二實施形態之非揮發性記憶體裝置之讀取電路同樣，經由產生於記憶體元件11之電流I1與在NMOS電晶體21產生之基準電流I2之電流比較，判別記憶體元件11之資料的0與1。電源電壓變低時，選擇閘極電晶體12則不易ON，而由記憶體元件11之汲極電壓變低者，記憶體元件11之電流值則下降。但由作為假想選擇閘極電晶體而追加虛擬選擇閘極電晶體22者，NMOS 電晶體21之電流值亦降低有記憶體元件11之降低之電流值部分。因此，比較電流的不等號之方向係可維持。
另外，在關於讀取可否之重要的特性之設定值的決定中，加上於在第二實施形態之非揮發性記憶體裝置之讀取電路所示之設定方法，如假想地僅設定為呈符合選擇閘極電晶體12之特性的電晶體尺寸與元件構造即可之故，可容易地進行設定。
如此，在第三實施形態之非揮發性記憶體裝置之讀取電路中，經由上述理由而可更大取得為了判別以低電源電壓之資料的0與1之讀取充裕度。
<第四實施形態>
圖4係顯示第四實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
加上於第三實施形態之非揮發性記憶體裝置之讀取電路，而具備虛擬開關24、25。
虛擬開關24係一端則連接於NMOS電晶體26之源極，而另一端則連接於NMOS電晶體22之汲極。虛擬開關25係一端則連接於偏壓電路30之輸出VSACG，而另一端則連接於NMOS電晶體21之閘極。
虛擬開關24係由虛擬開關控制訊號28而控制ON/OFF。虛擬開關25係由虛擬開關控制訊號29而控制ON/OFF。
記憶體元件選擇開關14與虛擬開關24係由具有同一 特性的開關加以構成。記憶體元件選擇開關15與虛擬開關25係由具有同一特性的開關加以構成。
接著，對於第四實施形態之非揮發性記憶體裝置之讀取電路的動作加以說明。
虛擬開關24係由虛擬開關控制訊號28而控制成ON。虛擬開關25係由虛擬開關控制訊號29而控制成ON。以下的動作係與第三實施形態之非揮發性記憶體裝置之讀取電路同樣，經由產生於記憶體元件11之電流I1與在NMOS電晶體21產生之基準電流I2之電流比較，判別資料的0與1。
由追加虛擬開關24、25者，可取消經由在為了選擇記憶體元件之記憶體元件選擇開關14、15作為ON時產生之微小的ON阻抗值之電流I1與I2的特性。
另外，在關於讀取可否之重要的特性之設定值的決定中，加上於在實施例3所示之設定方法，各自如僅以同一開關設定記憶體元件選擇開關14與虛擬開關24，記憶體元件選擇開關15與虛擬開關25即可之故，可容易地進行設定。
如此，在第四實施形態之非揮發性記憶體裝置之讀取電路中，經由上述理由，特性不均更一層緩和，而可更大取得為了判別資料的0與1之讀取充裕度。
另外，NMOS電晶體22，虛擬開關24、25係讀取時經常為ON狀態之故，虛擬閘極控制訊號27，虛擬開關控制訊號28、29係在經常ON狀態加以閘極控制之構成亦 可。例如，呈直接連接NMOS電晶體22之閘極於電源電壓10地加以構成亦可。
另外，共有偏壓電路30與偏壓電路40，組合成供給具有同一特性之電壓於記憶體元件11與NMOS電晶體21與NMOS電晶體16與NMOS電晶體26之各閘極之構成亦可。讀取電路係因由1個偏壓電路加以構成之故，成為可電路面積之縮小與降低成本。
10‧‧‧電源電壓
20‧‧‧接地電壓
30、40‧‧‧偏壓電路
11、51‧‧‧記憶體元件
圖1係顯示第一實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
圖2係顯示第二實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
圖3係顯示第三實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
圖4係顯示第四實施形態之非揮發性記憶體裝置之讀取電路的電路圖。
圖5係顯示以往之非揮發性記憶體裝置之讀取電路的電路圖。
10‧‧‧電源電壓
11‧‧‧記憶體元件
12‧‧‧選擇閘極電晶體
13‧‧‧PMOS電晶體
14‧‧‧記憶體元件選擇開關
15‧‧‧記憶體元件選擇開關
17‧‧‧選擇閘極選擇控制訊號
18‧‧‧記憶體元件選擇控制訊號
19‧‧‧記憶體元件選擇控制訊號
20‧‧‧接地電壓
21‧‧‧NMOS電晶體
23‧‧‧PMOS電晶體
30‧‧‧偏壓電路

Claims (6)

  1. 一種非揮發性記憶體裝置之讀取電路，係電性改寫可能之非揮發性記憶體裝置之讀取電路，其特徵為具備：源極則連接於接地電壓，而閘極則連接於以記憶體元件選擇控制訊號所控制之第一記憶體元件選擇開關的一端之記憶體元件，和源極則連接於前述記憶體元件之汲極，閘極則由選擇閘極選擇控制訊號所控制之選擇閘極電晶體，和一端則連接於前述選擇閘極電晶體之汲極，另一端則由連接於前述讀取電路之輸出的記憶體元件選擇控制訊號所控制之第二記憶體元件選擇開關，和與流動於前述記憶體元件之電流做比較之基準電流源的第一NMOS電晶體，和具備閘極與汲極被前述第一NMOS電晶體之汲極之所連接的第一PMOS電晶體，與閘極則與前述第一PMOS電晶體之閘極加以連接，汲極則連接於前述讀取電路之輸出的第二PMOS電晶體之電流鏡電路，和輸出端子則連接於前述第一NMOS電晶體的閘極與前述第一記憶體元件選擇開關的另一端之第一偏壓電路者。
  2. 如申請專利範圍第1項記載之非揮發性記憶體裝置之讀取電路，其中，更具備：設置於前述第一NMOS電晶體與前述第一PMOS電晶體之間的第二NMOS電晶體， 和設置於前述第二記憶體元件選擇開關與前述讀取電路之輸出之間的第三NMOS電晶體，和供給偏壓電壓於前述第二及第三NMOS電晶體之閘極的第二偏壓電路者。
  3. 如申請專利範圍第2項記載之非揮發性記憶體裝置之讀取電路，其中，更具備：設置於前述第一NMOS電晶體與前述第二NMOS電晶體之間，閘極則由虛擬閘極控制訊號加以控制之第四NMOS電晶體者。
  4. 如申請專利範圍第3項記載之非揮發性記憶體裝置之讀取電路，其中，前述第四NMOS電晶體係與前述選擇閘極電晶體特性相同之電晶體。
  5. 如申請專利範圍第3項或第4項記載之非揮發性記憶體裝置之讀取電路，其中，具備：一端則連接於前述第一偏壓電路之輸出，另一端則連接於前述第一NMOS電晶體之閘極，以第一虛擬開關控制訊號加以控制之第一虛擬開關，和一端則連接於前述第二NMOS電晶體之源極，另一端則連接於前述第四NMOS電晶體之汲極，以第二虛擬開關控制訊號加以控制之第二虛擬開關者。
  6. 如申請專利範圍第5項記載之非揮發性記憶體裝置之讀取電路，其中，前述第一記憶體元件選擇開關與前述第一虛擬開關係由具有同一特性的開關加以構成，前述第二記憶體元件選擇開關與前述第二虛擬開關係由具有同一特性的開關加以構成者。
TW101146208A 2012-01-24 2012-12-07 Read circuit for nonvolatile memory devices TWI574267B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012012318A JP5922935B2 (ja) 2012-01-24 2012-01-24 不揮発性メモリ装置の読出し回路

Publications (2)

Publication Number Publication Date
TW201344691A true TW201344691A (zh) 2013-11-01
TWI574267B TWI574267B (zh) 2017-03-11

Family

ID=48797069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146208A TWI574267B (zh) 2012-01-24 2012-12-07 Read circuit for nonvolatile memory devices

Country Status (5)

Country Link
US (1) US8817544B2 (zh)
JP (1) JP5922935B2 (zh)
KR (1) KR101952968B1 (zh)
CN (1) CN103219044B (zh)
TW (1) TWI574267B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097914A (zh) * 2019-04-30 2019-08-06 上海华力微电子有限公司 电流比较读电路
JP2023003726A (ja) * 2021-06-24 2023-01-17 学校法人帝京大学 量子装置、量子ビット読み出し装置および電子回路
CN116488621B (zh) * 2023-02-27 2023-11-03 江苏帝奥微电子股份有限公司 一种适用于高压ldo的宽电压域电平比较电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359887A (ja) * 1989-07-27 1991-03-14 Nec Corp メモリーの読出回路
JPH0371495A (ja) * 1989-08-11 1991-03-27 Sony Corp 紫外線消去型不揮発性メモリ装置
EP0805454A1 (en) * 1996-04-30 1997-11-05 STMicroelectronics S.r.l. Sensing circuit for reading and verifying the content of a memory cell
JP3532725B2 (ja) * 1997-02-27 2004-05-31 株式会社東芝 半導体集積回路
JP3933817B2 (ja) * 1999-06-24 2007-06-20 富士通株式会社 不揮発性メモリ回路
KR100308195B1 (ko) * 1999-09-30 2001-11-02 윤종용 반도체 메모리 장치의 감지 증폭기 회로
IT1308856B1 (it) * 1999-10-29 2002-01-11 St Microelectronics Srl Circuito di lettura per una memoria non volatile.
JP3611497B2 (ja) * 2000-03-02 2005-01-19 松下電器産業株式会社 電流センスアンプ
JP3596808B2 (ja) * 2000-08-10 2004-12-02 沖電気工業株式会社 不揮発性半導体記憶装置
JP2002237191A (ja) * 2001-02-13 2002-08-23 Seiko Instruments Inc 相補型不揮発性記憶回路
JP2003085966A (ja) * 2001-09-07 2003-03-20 Canon Inc 磁気メモリ装置の読み出し回路
ITVA20040021A1 (it) * 2004-05-04 2004-08-04 St Microelectronics Srl Amplificatore di sensing per la lettura di una cella di memoria non volatile
US7061322B2 (en) * 2004-06-15 2006-06-13 Promos Technologies Inc. Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
GB2424773A (en) * 2005-03-31 2006-10-04 Seiko Epson Corp A sense amplifier with a common-gate input stage
US7369450B2 (en) * 2006-05-26 2008-05-06 Freescale Semiconductor, Inc. Nonvolatile memory having latching sense amplifier and method of operation
US7423476B2 (en) * 2006-09-25 2008-09-09 Micron Technology, Inc. Current mirror circuit having drain-source voltage clamp
US7522463B2 (en) * 2007-01-12 2009-04-21 Atmel Corporation Sense amplifier with stages to reduce capacitance mismatch in current mirror load
JP5166894B2 (ja) * 2008-01-30 2013-03-21 セイコーインスツル株式会社 半導体記憶装置
CN102013267B (zh) * 2009-09-07 2013-07-31 上海宏力半导体制造有限公司 存储器和灵敏放大器
JP5333302B2 (ja) * 2010-03-12 2013-11-06 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置及び電子機器

Also Published As

Publication number Publication date
US8817544B2 (en) 2014-08-26
CN103219044B (zh) 2017-03-01
CN103219044A (zh) 2013-07-24
JP2013152768A (ja) 2013-08-08
US20130188425A1 (en) 2013-07-25
TWI574267B (zh) 2017-03-11
JP5922935B2 (ja) 2016-05-24
KR101952968B1 (ko) 2019-02-27
KR20130086310A (ko) 2013-08-01

Similar Documents

Publication Publication Date Title
US8953384B2 (en) Sense amplifier for flash memory
US7369452B2 (en) Programmable cell
US9812197B2 (en) Clamp circuit
JP5850197B1 (ja) 電池保護集積回路及び回路特性設定方法
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
US9514788B1 (en) Differential amplifier circuit, voltage regulator, and semiconductor memory device including the same
KR102115639B1 (ko) 전원 스위치 회로
US8908458B2 (en) Sense amplifier circuit for nonvolatile memory
TWI574267B (zh) Read circuit for nonvolatile memory devices
JP4763689B2 (ja) 半導体装置及び基準電圧生成方法
KR100308195B1 (ko) 반도체 메모리 장치의 감지 증폭기 회로
TWI483254B (zh) Nonvolatile semiconductor memory device
US9704589B1 (en) Folding circuit and nonvolatile memory devices
WO2023190146A1 (ja) メモリ回路
KR102464441B1 (ko) 자기 터널 접합을 이용한 저전력 기반의 비휘발성 플립플롭
US10620656B2 (en) Operating voltage switching device with current mirror
KR100833416B1 (ko) 파워업 리셋 회로
US10381093B2 (en) Nonvolatile memory device for suppressing read disturbances
JP2017011982A (ja) 電池保護集積回路及び回路特性設定方法
TWI566247B (zh) 多次可程式記憶體架構以及互補金屬氧化物半導體多次可程式記憶體架構
JP4193816B2 (ja) 記憶装置
JP2005166099A (ja) 不揮発性メモリ及びそのデータ読出し方法
KR20070071584A (ko) 센스 증폭기
JPH03296997A (ja) 半導体集積回路