TW201322380A - 電路板及其製造方法及包含電路板之半導體封裝件 - Google Patents

電路板及其製造方法及包含電路板之半導體封裝件 Download PDF

Info

Publication number
TW201322380A
TW201322380A TW101138119A TW101138119A TW201322380A TW 201322380 A TW201322380 A TW 201322380A TW 101138119 A TW101138119 A TW 101138119A TW 101138119 A TW101138119 A TW 101138119A TW 201322380 A TW201322380 A TW 201322380A
Authority
TW
Taiwan
Prior art keywords
mounting region
insulating layer
electronic device
circuit board
component mounting
Prior art date
Application number
TW101138119A
Other languages
English (en)
Inventor
Byoung-Chan Kim
Seung-Lak Kim
Sang-Min Lee
Kyoung-Ro Yoon
Ki-Hee Cho
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201322380A publication Critical patent/TW201322380A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明揭露一種電路板，包括：一基板具有元件設置區設置有電子裝置、及光阻圖案覆蓋基板且曝露出元件設置區；其中基板包括絕緣層、形成在絕緣層上的電路圖案、凹陷部在絕緣層上且由在元件設置區中的電路圖案所曝露出。

Description

電路板及其製造方法及包含電路板之半導體封裝件
本發明是關於一種電路板及其製造方法，且特別是關於電路板、其製造方法、及包含電路板之半導體封裝件，有關一種在封裝電子裝置時，係可改善充填封裝層效率的電路板，以及其製造方法，及包含電路板之半導體封裝件。
在各種電路板之中，嵌入式印刷電路板(embedded printed circuit board)為一種具有電子裝置嵌入電路板內的結構，係為了增加半導體封裝件的整合度。如上所述的電路板製造流程，包括：提供電子裝置如主動元件及被動元件的流程，且將電子裝置設置在電路板的元件設置區中，以及封裝流程，係使用預定的封裝材料覆蓋元件設置區以及電子裝置。然而，在使用封裝材料充填元件設置區的過程中，發生封裝材料未能完全地充填於電路板與電子裝置間區域的現象。在這種情況下，孔洞(void)於是產生在電路板與電子裝置間，使得半導體封裝件的可靠度惡化。
先前技術參考文獻：韓國專利公開申請案(Korean Patent Laid-Open Publication)，申請號為10-2006-0070767。
本發明的目的係為提供一種電路板，在封裝電子裝置(electric device)時，改善形成封裝層(molding layer) 的效率，及包含電路板之半導體封裝件。
本發明的另一目的係為提供一種電路板的製造方法，為能夠在電路板上有效地形成封裝電子裝置的封裝層而無孔洞生成。
依據本發明的示範性實施例，提供一種電路板，包括：一基板，具有一元件設置區，一電子裝置設置於該元件設置區中；以及一光阻圖案(resist pattern)，係覆蓋該基板且曝露出該元件設置區；其中該基板包括：一絕緣層；複數個電路圖案，係形成在該絕緣層上；以及一凹陷部，提供在該元件設置區中的該些電路圖案所曝露出來的該絕緣層。
凹陷部可具有一溝槽結構(trench structure)，係從該絕緣層的一表面凹陷一預定的深度。
凹陷部係可用作一入口通道，封裝該電子裝置的一封裝材料係藉由該入口通道(entry path)進入該元件設置區。
依據本發明的另一示範性實施例，提供一種電路板的製造方法，該方法包括：提供一銅箔層板，該銅箔層板具有一絕緣層且複數個銅箔層覆蓋該絕緣層；提供一基板，係經由圖案化該些銅箔層，而在該絕緣層上形成複數個電路圖案；形成一光阻圖案在該基板上，使得該基板的一元件設置區曝露出來；以及形成一凹陷部在該元件設置區中曝露出的該絕緣層中。
形成凹陷部可包括使用雷射(laser)製程移除曝露在該元件設置區中預定的深度的該絕緣層。
凹陷部係可用作一入口通道，封裝該電子裝置的一封 裝材料係藉由該入口通道進入該元件設置區。
依據本發明的又一示範性實施例，提供一種半導體封裝件，包括：一基板，具有一元件設置區，一電子裝置係設置於該元件設置區中；一光阻圖案，係覆蓋該基板且曝露出該元件設置區；該電子裝置係設置在該元件設置區中；以及一封裝層，係覆蓋該基板且覆蓋該電子裝置與該元件設置區；其中該基板，包括：一絕緣層；複數個電路圖案，係形成在該絕緣層上；以及一凹陷部，係在該絕緣層上，且由在該元件設置區中的該些電路圖案所曝露出來。
凹陷部係可提供作為一封裝材料填入該元件設置區的一入口通道，並且該封裝層經由該凹陷部進入該元件設置區，從而填入該元件設置區內。
電子裝置可包括一多層陶瓷電容器(multi-layer ceramic capacitor；MLCC)。
藉由以下實施例說明並配合所附圖式，本發明所屬技術領域中具有通常知識者應可清楚明白本發明之各種優點與特徵。然而，本發明當可以各種不同之形式進行調整，而非僅限定於以下實施例所述。在此所提供之實施例係用以充分揭露本發明，並將使本發明所屬技術領域中具有通常知識者可完全了解本發明之範圍。在以下實施例說明與所附圖式中，相同元件係具有相同之元件符號。本發明中，各種術語係用以解釋實施例而非限定本發明，除非 已明確敘述相反之情況，任一以單一形態出現之用詞實質上係包含多種形態。
以下配合所附圖示，對於依據本發明的示範性實施例的電路板及其製造方法，及包括電路板之半導體封裝件進行詳細說明。
第1圖繪示依據本發明的示範性實施例的半導體封裝件的示意圖。請參閱第1圖，依據本發明的示範性實施例的半導體封裝件100可包括：電路板101，設置在電路板101上電子裝置130，及封裝電子裝置130的封裝層140。電路板101可具有基板110及光阻圖案120，光阻圖案120曝露出基板110的元件設置區111。
基板110可為安置在半導體封裝件100內層部分的核心層(core layer)。基板110可具有絕緣層112及形成在絕緣層112上的電路圖案114。絕緣層112可為樹脂基絕緣片(resin based insulating sheet)，而電路圖案114可為形成在絕緣片上的金屬圖案。
光阻圖案120可堆疊在基板110上，且選擇性地曝露出基板110的元件設置區111。元件設置區111可為在基板110上的電子裝置130設置的區域。
電子裝置130可為設置在元件設置區111的電子元件(electric component)。例如，電子裝置130可包括：被動元件(passive device)。在本例中，電子裝置130可包括：各種不同的被動元件，如多層陶瓷電容器(MLCC)、電導(conductor)、電感(inductor)、電阻(resistor)等。如另一例子，電子裝置130可包括：主動元件(active device)。在本例中，電子裝置130可包括：半導體集成電路晶片(semiconductor integrated circuit chip)
封裝層140可封閉電子裝置130，使得電子裝置130免受外部環境的影響。為此目的，封裝層140可完全地覆蓋在電路板101上的電子裝置130。環氧樹脂封裝化合物(EMC)可作為封裝層140。
同時，絕緣層112部分可提供凹陷部112a，而該絕緣層112被從在電路板101上的元件設置區111中的電路圖案114選擇性地曝露出來。更具體地，藉由移除在元件設置區111中，無電路圖案114形成的絕緣層112部分，可形成具有預定的深度的凹陷部112a。因此，凹陷部112a可具有溝槽結構，為從絕緣層112向下凹陷一預定的深度。在本例中，由於高度差發生在形成電路圖案114的區域，與非由凹陷部112a形成在電路圖案114的區域間，相對地增加的空間可產生在電子裝置130與無電路圖案114形成的絕緣層112部分間。當在設置電子裝置130於元件設置區111之後形成封裝層140，具有上述提及結構的凹陷部112a可提供當作一入口通道，允許封裝層140有效地進入介於電子裝置130與電路板101間的空間。
如上所述，依據本發明的示範性實施例描述的電路板101，以及包含電路板101的半導體封裝件100，電路板101與電子裝置130之間具有預定尺寸的間隙(gap)形成在電路板101的元件設置區111中，因此，使得能在形成封裝層140的同時，允許封裝材料有效地進入介於電子裝置130與電路板101間的空間。所以，依據本發明的示範 性實施例描述的電路板101，以及包含電路板101的半導體封裝件100，封裝材料為有效地填入電路板與電子裝置之間而無孔洞(void)生成，因此，使其能改善半導體封裝件的可靠度。
以下，依據本發明的示範性實施例，半導體封裝件的製造方法將被詳細的描述。於此，依據本發明上述的示範性實施例，與半導體封裝件100敘述重疊部分，將被省略或簡化。
第2圖繪示依據本發明的示範性實施例的半導體封裝件製造方法的流程圖；以及第3圖至第6圖描述依據本發明的示範性實施例的半導體封裝件製造方法的流程圖。
請參閱第2圖以及第3圖，可提供基板110(S110)。基板110的提供，可包括：提供銅箔層板(CCL)，且在該銅箔層板上進行黃光製程。銅箔層板可包括：絕緣層112，且銅箔層覆蓋絕緣層112的兩表面，而銅箔層可透過黃光製程圖案化，進而形成為銅圖案的電路圖案114。
請參閱第2圖及第4圖，可在基板110上形成曝露出元件設置區111的光阻圖案120(S120)。形成光阻圖案120可包括：在基板110上形成阻焊層(solder resist layer)，且圖案化阻焊層，以打開元件設置區111。元件設置區111可包括：一區域，其中設置有一部分的電路圖案114，其電性連接到基板110之電路圖案114中的電子裝置130(參閱第6圖)。因此，可曝露出在元件設置區111中的電路圖案114，且在無電路圖案114形成的元件設置區111中，絕緣層112的一部分可經由光阻圖案120選擇性地曝露出 來。
然後，凹陷部112a可形成在經由在元件設置區111中電路圖案114所曝露出的絕緣層112中(S130)。可使用雷射(laser)製程，移除曝露在元件設置區111中預定深度的絕緣層112以形成凹陷部112a。在此，在元件設置區111中曝露出的電路圖案114，可作為蝕刻阻擋層(etching stop layer)，當在進行雷射製程時，允許絕緣層112以外的區域不被蝕刻。
請參閱第2圖及第5圖，表面處理可執行在元件設置區111中所曝露出的電路圖案114上(S140)。表面處理的執行，可包括：在元件設置區111中所曝露出的電路圖案114上形成電鍍層114a。各種不同金屬層，如金層(Au)、鎳層(Ni)等等，可作為電鍍層114a。
然後，執行剝除製程(strip process)以製造電路板單元(unit circuit board)(S150)。可藉由使用預定刀片10切割在基板110上的剝除區域(strip region)及光阻圖案120的步驟進行。因此，可製造複數個電路板單元。
請參閱第2圖及第6圖，電子裝置130可設置在電路板101的元件設置區111中(S160)。例如，設置電子裝置130可包括：提供多層陶瓷電容器(MLCC)，及在電路板上的多層陶瓷電容器，使得多層陶瓷電容器的陰極與陽極分別地連接到基板110的電路圖案114不同的部分。如另一個例子，設置電子裝置130，可包括：主動元件，如半導體集成電路晶片。
然後，藉由使用凹陷部112a當作為入口通道，以使封 裝材料進入介於電路板101與電子裝置130間的空間，形成覆蓋電路板101與電子裝置130的封裝層140(S170)。形成封裝層140，可包括：在電路板上的環氧樹脂封裝化合物(EMC)。因此，封裝層140可進入，且填入在元件設置區111中的電路板101與電子裝置130之間。
此外，在形成封裝層140的過程中，元件設置區111處的凹陷部112a可允許，如環氧樹脂封裝化合物的封裝材料，容易地填入電子裝置130與電路板101之間。更具體地，凹陷部112a可允許確保在電子裝置130與電路板101間的預定的空間。在本例中，不同於無凹陷部112a存在的例子，間隙為相對地形成在電子裝置130與電路板101間。因此，在形成封裝層140的同時，入口通道可被確保，使得封裝材料能有效地進入介於電子裝置130與電路板101間的空間。所以，封裝材料可有效地進入與填入電子裝置130與電路板101間，且無孔洞生成。
如上所述，依據本發明的實施例中，電路板的製造方法，凹陷部112a可形成在元件設置區111所曝露出的絕緣層112中，從而提供間隙在電路板101與在電路板101的元件設置區111中的電子裝置130之間。在這種情況下，當藉由在電路板101上設置電子裝置130，以製造半導體封裝件110時，封裝電子裝置130的封裝層140，係可有效地填入在電子裝置130與電路板101間的區域。因此，依據本發明的示範性實施例電路板的製造方法，封裝材料為有效地填入電路板與電子裝置間，且無孔洞生成，因此使其能製造電路板，具有半導體封裝件的可靠度改善的結 構。
如上所述，依據本發明的示範性實施例，電路板及包括電路板之半導體封裝件，封裝材料有效地填入電路板與電子裝置之間而無孔洞生成，因此，使其能改善半導體封裝件的可靠度。
此外，依據本發明的示範性實施例，電路板的製造方法，封裝材料係有效地填入電路板與電子裝置之間而無孔洞生成，因此，使其能製造電路板，為具有半導體封裝件的可靠度改善的結構。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧預定刀片
100‧‧‧半導體封裝件
101‧‧‧電路板
110‧‧‧基板
111‧‧‧元件設置區
112‧‧‧絕緣層
112a‧‧‧凹陷部
114‧‧‧電路圖案
114a‧‧‧電鍍層
120‧‧‧光阻圖案
130‧‧‧電子裝置
140‧‧‧封裝層
第1圖繪示依據本發明的示範性實施例的半導體封裝件的示意圖。
第2圖繪示依據本發明的示範性實施例的半導體封裝件製造方法的流程圖。
第3圖至第6圖描述依據本發明的示範性實施例的半導體封裝件製造方法的流程圖。
100‧‧‧半導體封裝件
101‧‧‧電路板
110‧‧‧基板
111‧‧‧元件設置區
112‧‧‧絕緣層
112a‧‧‧凹陷部
114‧‧‧電路圖案
114a‧‧‧電鍍層
120‧‧‧光阻圖案
130‧‧‧電子裝置
140‧‧‧封裝層

Claims (9)

  1. 一種電路板，包括：一基板，具有一元件設置區，一電子裝置設置於該元件設置區中；以及一光阻圖案，係覆蓋該基板且曝露出該元件設置區；其中該基板包括：一絕緣層；複數個電路圖案，係形成在該絕緣層上；以及一凹陷部，提供在該元件設置區中的該些電路圖案所曝露出來的該絕緣層。
  2. 如申請專利範圍第1項所述之電路板，其中該凹陷部具有一溝槽結構，係從該絕緣層的一表面凹陷一預定的深度。
  3. 如申請專利範圍第1項所述之電路板，其中該凹陷部係用作一入口通道，封裝該電子裝置的一封裝材料係藉由該入口通道進入該元件設置區。
  4. 一種半導體封裝件，包括：一基板，具有一元件設置區，一電子裝置係設置於該元件設置區中；一光阻圖案，係覆蓋該基板且曝露出該元件設置區；該電子裝置係設置在該元件設置區中；以及一封裝層，係覆蓋該基板且覆蓋該電子裝置與該元件 設置區；其中該基板，包括：一絕緣層；複數個電路圖案，係形成在該絕緣層上；以及一凹陷部，係在該絕緣層上，且由在該元件設置區中的該些電路圖案所曝露出來。
  5. 如申請專利範圍第4項所述之半導體封裝件，其中該凹陷部係提供作為一封裝材料填入該元件設置區的一入口通道，並且該封裝層經由該凹陷部進入該元件設置區，從而填入該元件設置區內。
  6. 如申請專利範圍第4項所述之半導體封裝件，其中該電子裝置包括一多層陶瓷電容器(MLCC)。
  7. 一種電路板的製造方法，該方法包括：提供一銅箔層板，該銅箔層板具有一絕緣層且複數個銅箔層覆蓋該絕緣層；提供一基板，係經由圖案化該些銅箔層，而在該絕緣層上形成複數個電路圖案；形成一光阻圖案在該基板上，使得該基板的一元件設置區曝露出來；以及形成一凹陷部在該元件設置區中曝露出的該絕緣層中。
  8. 如申請專利範圍第7項所述之製造方法，其中該形成凹陷部包括使用雷射製程移除曝露在該元件設置區中預定的深度的該絕緣層。
  9. 如申請專利範圍第7項所述之製造方法，其中該凹陷部係用作一入口通道，封裝該電子裝置的一封裝材料係藉由該入口通道進入該元件設置區。
TW101138119A 2011-10-28 2012-10-16 電路板及其製造方法及包含電路板之半導體封裝件 TW201322380A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110111269A KR20130046726A (ko) 2011-10-28 2011-10-28 회로기판 및 그 제조 방법, 그리고 상기 회로기판을 구비하는 반도체 패키지

Publications (1)

Publication Number Publication Date
TW201322380A true TW201322380A (zh) 2013-06-01

Family

ID=48620134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138119A TW201322380A (zh) 2011-10-28 2012-10-16 電路板及其製造方法及包含電路板之半導體封裝件

Country Status (3)

Country Link
JP (1) JP2013098555A (zh)
KR (1) KR20130046726A (zh)
TW (1) TW201322380A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575619B (zh) * 2015-12-09 2017-03-21 南茂科技股份有限公司 半導體封裝結構及其製作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122827A (ja) * 1993-10-26 1995-05-12 Sony Corp 電子部品実装用基板
JP2006222126A (ja) * 2005-02-08 2006-08-24 Murata Mfg Co Ltd 回路基板
JP2011171426A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575619B (zh) * 2015-12-09 2017-03-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
CN106856176A (zh) * 2015-12-09 2017-06-16 南茂科技股份有限公司 半导体封装结构及其制作方法
CN106856176B (zh) * 2015-12-09 2019-03-05 南茂科技股份有限公司 半导体封装结构及其制作方法

Also Published As

Publication number Publication date
KR20130046726A (ko) 2013-05-08
JP2013098555A (ja) 2013-05-20

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
JP5572684B2 (ja) パッケージキャリア及びその製造方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JP2010287874A (ja) パッケージ基板の製造方法
TW201939620A (zh) 半導體封裝基板及其製造方法、半導體封裝及其製造方法
TWI487444B (zh) 承載基板及其製作方法
US20150171064A1 (en) Package assembly and method for manufacturing the same
US9750142B2 (en) Method for manufacturing an electronic package
KR20160032625A (ko) 인쇄회로기판 및 그 제조 방법
TW201913915A (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
TWI434638B (zh) 線路基板製程
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TWI624011B (zh) 封裝結構及其製法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
TW201322380A (zh) 電路板及其製造方法及包含電路板之半導體封裝件
TWI599283B (zh) 印刷電路板及其製作方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2018019077A (ja) プリント回路基板
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법