TW201310527A - 強介電體薄膜之製造方法 - Google Patents

強介電體薄膜之製造方法 Download PDF

Info

Publication number
TW201310527A
TW201310527A TW101117400A TW101117400A TW201310527A TW 201310527 A TW201310527 A TW 201310527A TW 101117400 A TW101117400 A TW 101117400A TW 101117400 A TW101117400 A TW 101117400A TW 201310527 A TW201310527 A TW 201310527A
Authority
TW
Taiwan
Prior art keywords
thin film
ferroelectric thin
layer
control layer
alignment
Prior art date
Application number
TW101117400A
Other languages
English (en)
Other versions
TWI549183B (zh
Inventor
Toshiaki Watanabe
Hideaki Sakurai
Nobuyuki Soyama
Toshihiro Doi
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of TW201310527A publication Critical patent/TW201310527A/zh
Application granted granted Critical
Publication of TWI549183B publication Critical patent/TWI549183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本發明提供一種可不設置種晶層或緩衝層，而可簡便地獲得於(100)面上優先控制結晶配向之強介電體薄膜之強介電體薄膜之製造方法。於具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上塗佈強介電體薄膜形成用組成物，藉由加熱使其結晶化，而於下部電極上製造強介電體薄膜之方法中，強介電體薄膜包含於(100)面上優先控制結晶配向之配向控制層，且配向控制層係以使其結晶化後之層厚於35nm~150nm之範圍內而形成。

Description

強介電體薄膜之製造方法
本發明係關於可簡便地製造於(100)面上優先控制結晶配向之強介電體薄膜之方法。
近年來，基於電子設備尺寸要求更縮小化，而積極開發使用強介電體薄膜作為電容器或壓電元件。
鋯酸鈦酸鉛(PZT)為具有鈣鈦礦(perovskite)構造，且顯示優異強介電特性之強介電體。為獲得以該PZT作為介電體薄膜材料之薄膜電容器，使用溶膠凝膠法之CSD(化學溶液沉積)法由於成膜製程便宜，可在基板面內獲得均一膜組成，故而受到矚目。
藉由使用溶膠凝膠液之CSD法使該強介電體薄膜成膜時，藉由在基板上形成結晶面係配向於(111)軸方向之鉑或銥作為下部電極，並於該下部電極上形成強介電體薄膜，因而依存於下部電極之(111)軸方向，有可能獲得在(111)面經優先結晶配向之強介電體薄膜。如此於(111)面經優先結晶配向之強介電體薄膜，由於保有高的絕緣耐壓與高的壽命信賴性，故適於IPD(整合被動裝置)或不揮發性記憶體等之用途。
且，為了於配向於(111)軸方向之下部電極上，於(100)面或(110)面優先結晶配向，已知有使用與強介電體薄膜不同之物質作為種晶層，或導入與強介電體薄膜不同 之物質作為難以受下部電極影響之緩衝層。於(100)面優先結晶配向之強介電體薄膜由於保有大的e31壓電常數，故適於驅動器(actuator)等之用途。再者，於(110)面優先結晶配向之強介電體薄膜由於保有大的介電率，故適於電容器等之用途。
作為導入緩衝層之技術，已揭示強介電體膜之製造方法(參照例如專利文獻1：日本特開2011-29399號公報，請求項7，段落[0003]、[0022]~[0026]、[0039]、圖1)。該強介電體薄膜之製造方法具備有於基板上形成於特定結晶面配向之基底膜之步驟；於基底膜上形成碳膜之步驟；於碳膜上形成含有強介電體材料之非晶型薄膜之步驟；藉由加熱非晶型薄膜而結晶化，藉此於基底膜上形成強介電體膜之步驟。由該方法製造之強介電體膜配向於與特定結晶面不同之結晶面，強介電體材料係由自鈣鈦礦及鉍層狀構造氧化物、超導氧化物、鎢青銅構造氧化物、CaO、BaO、PbO、ZnO、MgO、B2O3、Al2O3、Y2O3、La2O3、Cr2O3、Bi2O3、Ga2O3、ZrO2、TiO2、HfO2、NbO2、MoO3、WO3及V2O5所組成群組選出之至少一種材料、於上述至少一種材料中含SiO2之材料、及上述至少一種材料中含SiO2及GeO2之材料之至少一種所成。上述專利文獻1中係藉由調整作為緩衝層而形成之碳膜之膜厚，而控制該碳膜上形成之強介電體膜之結晶配向性。具體而言，係顯示碳膜DLC(類鑽石碳)膜之膜厚x為0nm<x<10nm時，PZT之配向性為(111)面+(001)面配向，DLC膜之膜厚x為 x=10nm時，PZT之配向性為(001)面配向，DLC膜之膜厚x為10nm<x<100nm時，PZT之配向性為(001)面+(110)面配向，DLC膜之膜厚x為x=100nm時，PZT之配向性為(110)面配向，及DLC膜之膜厚x為100nm<x時，PZT之配向性為弱的(110)面配向，而控制其結晶配向性。
且，上述專利文獻1中記載於經(111)配向之基底電極上，使用層合有於(001)方向強的自身配向之LaNiO3者作為緩衝層，藉此可於其上部獲得經(001)配向之PZT膜。
然而，上述專利文獻1中所示之方法中，導入種晶層或緩衝層等必須採用複雜步驟，且，因含有該種晶層或緩衝層，而有使強介電體薄膜之特性劣化，並產生污染等之虞。
又，作為控制強介電體薄膜之結晶配向性之方法，揭示有一種控制強介電體薄膜之結晶配向性之方法，其係於結晶面係於(111)軸方向配向之鉑基板上塗佈PZT或PLZT之前驅物溶液，經加熱形成強介電體薄膜之方法，其特徵為於基板上塗佈該前驅物溶液後，首先藉由在可達成所需結晶配向之150~550℃之溫度範圍進行熱處理，隨後在550~800℃燒成而結晶化，藉此隨著熱處理溫度使薄膜之結晶面優先配向於特定軸方向(參照例如專利文獻2：日本特開平6-116095號公報，請求項1~4，段落[0005]、[0006]，圖1)。該專利文獻2係藉由相當於預燒成之熱處理溫度範圍，控制強介電體薄膜之結晶配向性，而不導入種晶層或緩衝層，於下部電極上直接形成控制結晶配向性 之強介電體薄膜。具體而言，係顯示在150~250℃之熱處理下，於(111)面優先配向，在250~350℃之熱處理下，於(111)面與(100)優先配向，及在450~550℃之熱處理下，於(100)面及(200)面優先配向，而控制其結晶配向性。
然而，上述專利文獻2所示之方法中，由於所得之優先配向為(111)面及(100)面，或(100)面及(200)面，優先配向成為複數個配向面，故其用途受限，或者，即使用於特定用途中，仍無法充分發揮其性能。
又，含有Pb之鈣鈦礦型強介電體薄膜之膜厚較薄時，結晶核之發生密度變少，會有結晶異常粒成長之情況，控制結晶粒徑較為困難。該種異常粒成長會有使強介電體薄膜之絕緣特性差之情況，其品質會有問題。
本發明之目的係提供一種可不設置種晶層或緩衝層而可簡便地獲得於(100)面優先控制結晶配向之強介電體薄膜之強介點體薄膜之製造方法。
本發明之另一目的係提供一種可配合其用途而任意調整於(100)面優先控制結晶配向之強介電體薄膜之膜厚之強介電體薄膜之製造方法。
本發明之再一目的係提供一種可控制於(100)面優先控制結晶配向之強介電體薄膜之結晶粒徑之強介電體薄膜之製造方法。
本發明人等針對上述以往優先配向之強介電體薄膜積 極檢討，分別發現在使用溶膠凝膠法形成強介電體薄膜時，藉由使在具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上，塗佈強介電體薄膜形成用組成物，經乾燥．預燒成獲得之凝膠膜經正式燒成並結晶化之層厚在某特定範圍內，可不設置種晶層或緩衝層，且不依存於下部電極之(111)軸方向，即可簡便地獲得於(100)面優先控制結晶配向之強介電體薄膜，且，使用上述獲得之於(100)面優先控制結晶配向之強介電體薄膜作為底層，在該底層上進一步形成強介電體薄膜時，可無關膜厚地，獲得具有與底層之結晶配向相同之結晶配向之強介電體薄膜，進而，在形成於(100)面上優先控制結晶配向之強介電體薄膜之前，藉由導入結晶粒徑控制層作為提高核之發生密度之層，可抑制結晶之異常粒成長，可獲得微細之結晶組織且於(100)面優先控制結晶配向之強介電體薄膜，因而完成本發明。
本發明之第一樣態為一種強介電體薄膜之製造方法，其為在具有基板本體及結晶面於(111)軸方向配向之下部電極之基板的前述下部電極上，塗布強介電體薄膜形成用組成物，經預燒後，經燒成予以結晶化，而於前述下部電極上製造強介電體薄膜之方法，其特徵為於前述下部電極上塗佈前述強介電體薄膜形成用組成物、經預燒、燒成而形成配向控制層，且以使前述配向控制層之結晶化後之層厚成為35nm~150nm之範圍內之方式設定前述強介電體薄膜形成用組成物之塗佈量，使前述配向控制層之優先結晶 配向位於(100)面。
上述第一樣態中，亦可重複複數次強介電體薄膜形成用組成物之塗佈與預燒後，進行燒成，而形成配向控制層。
上述第一樣態中，前述基板本體亦可為矽基板或藍寶石基板。前述下部電極亦可為由Pt、Ir、Ru選出之至少一種之金屬所組成者。
本發明之第二樣態之強介電體薄膜之製造方法係前述第一樣態之強介電體薄膜之製造方法中，用以形成前述配向控制層之預燒溫度在150℃~200℃或285℃~315℃之範圍內。
本發明之第三樣態之強介電體薄膜之製造方法係前述第一樣態之強介電體薄膜之製造方法中，形成前述配向控制層之前，於前述下部電極上形成結晶粒徑控制層，且於前述結晶粒徑控制層上形成前述配向控制層。上述第三樣態中，前述結晶控制層亦可為由鈦酸鉛、鈦酸鋯酸鉛、鋯酸鉛所選出之至少一種化合物所組成者。
本發明之第四樣態之強介電體薄膜之製造方法係前述第一至第三樣態中任一樣態之強介電體薄膜之製造方法中，在形成前述配向控制層之後，進而具有於前述配向控制層上塗佈前述強介電體薄膜形成用組成物，經預燒、燒成，而形成具有與前述配向控制層之結晶配向相同之結晶配向之膜厚調整層之步驟。
上述第四樣態中之形成前述膜厚調整層之步驟中，亦可進行數次前述強介電體薄膜形成用組成物之塗佈、預燒 、燒成。例如，亦可在重複複數次之由組成物之塗佈與預燒所組成之步驟後，進行燒成。且，亦可在重複前述之塗佈與預燒後重複複數次之進行燒成之步驟。前述膜厚調整層之形成所用之組成物亦可為與前述配向控制層之形成所用之組成物相同者。或者，亦可使用經結晶化之成分之濃度與前述膜厚調整層之形成所用之組成物(第一組成物)不同之組成物(第二組成物)。
本發明之第五樣態之強介電體薄膜之製造方法係前述第四樣態之強介電體薄膜之製造方法中，形成前述膜厚調整層之步驟中，前述預燒溫度係在200℃~450℃之範圍內。
本發明之第六樣態之強介電體薄膜之製造方法係前述第一至第五樣態中任一樣態之強介電體薄膜之製造方法中，前述強介電體薄膜係由含有Pb之鈣鈦礦型氧化物所成，前述強介電體薄膜形成用組成物包含β-二酮類及多元醇類。
本發明之第七樣態之強介電體薄膜之製造方法係前述第六樣態之強介電體薄膜之製造方法中，前述β-二酮類為乙醯基丙酮，前述多元醇類為丙二醇。
本發明之第八樣態為一種強介電體薄膜，其係以前述第一至第七樣態中任一樣態之方法製造之於(100)面上優先結晶配向之強介電體薄膜。
本發明之第九樣態為一種複合電子零件，係具有前述第八樣態之強介電體薄膜之複合電子零件，且為薄膜電容、電容器、IPD、DRAM記憶體用之電容、層合電容、電 晶體之閘極絕緣體、不揮發性記憶體、焦電型紅外線檢測元件、壓電元件、電光學元件、驅動器、共振元件、超音波馬達、或LC雜訊濾波元件之任一種設備之複合電子零件。
本發明之第一樣態中，在具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上塗布強介電體薄膜形成用組成物，經加熱予以結晶化，而於下部電極上製造強介電體薄膜之方法中，強介電體薄膜包含於(100)面優先控制結晶配向之配向控制層，配向控制層之結晶化後之層厚成為35nm~150nm之範圍內。如此，可藉由使形成之配向控制層之結晶化後之層厚在上述範圍內，在不設置種晶層或緩衝層下簡便地獲得於(100)面優先控制結晶配向之強介電體薄膜。
本發明之第二樣態中，藉由使用以形成配性控制層之預燒溫度落在150℃~200℃或285℃~315℃之範圍內，而可藉由配向控制層，更安定地形成於(100)面優先控制結晶配向之強介電體之薄膜。
本發明之第三樣態中，在形成配向控制層之前，藉由於下部電極上形成結晶粒徑控制層，且於結晶粒徑控制層上形成配向控制層，而可抑制配向控制層之結晶異常粒成長，其結果，可獲得微細之結晶組織且於(100)面優先結晶配向之配向控制層。
本發明之第四樣態中，在形成配向控制層之後，於配向控制層上塗佈強介電體薄膜形成用組成物，經預燒、燒成而形成具有與配向控制層之結晶配向相同之結晶配向之膜厚調整層，可獲得與配向控制層之結晶配向性有依存之於(100)面優先控制結晶配向之膜厚調整層。據此，可配合強介電體薄膜之用途而任意調整於(100)面優先控制結晶配向之強介電體薄膜之膜厚。
本發明之第五樣態中，於形成膜厚調整層之步驟中，藉由使塗佈強介電體薄膜形成用組成物後之預燒溫度落在200℃~450℃之範圍內，可更安定地形成與膜厚調整層之結晶配向性有依存之於(100)面優先控制結晶配向之強介電體之薄膜。
以下依據圖式說明實施本發明之形態。
本發明為於具有結晶面於(111)軸方向配向之下部電極之基板的下部電極上塗佈強介電體薄膜形成用組成物，經加熱並結晶化，藉此於前述下部電極上製造強介電體薄膜之方法之改良。
本發明之強介電體薄膜包含配性控制層(第一強介電體層)。形成前述配向控制層之步驟包含於下部電極上直接或透過結晶粒徑控制層塗佈強介電體膜形成用組成物，並形成塗膜之步驟，預燒(乾燥及預燒成)前述塗膜而形成凝膠膜之步驟，及燒成(正式燒成)前述凝膠膜而結晶化之 步驟。前述強介電體薄膜形成用組成物之塗佈量係以使前述配向控制層之結晶化後之層厚落在35nm~150nm之範圍內之方式設定。藉此，可使作為多結晶膜而形成之前述配向控制層之優先結晶配向位於(100)面。例如，以X射線繞射測定前述配向控制層之結晶方位時，構成配向控制層之結晶的結晶面之繞射強度中，(100)面之繞射強度變得最大。強介電體薄膜亦可為由上述配向控制層所成者。或者，亦可進一步包含於上述配向控制層上形成之膜厚調整層。形成膜厚調整層之步驟包含於前述配向控制層上塗佈強介電體薄膜形成用組成物而形成塗膜之步驟，預燒前述塗膜而形成凝膠膜之步驟，及燒成前述凝膠膜並結晶化之步驟。由於形成配向控制層作為底層，故於配向控制層上形成之膜厚調整層(第二強介電體層)成為於(100)面優先控制結晶配向之多結晶膜。
形成結晶粒徑控制層時，在下部電極上形成厚度1~10nm左右之凝膠膜作為結晶粒徑控制層，於前述結晶粒徑控制層上形成配向控制層。形成結晶粒徑控制層之步驟包含塗佈結晶粒徑控制層用之組成物而形成塗膜之步驟，及預燒前述塗膜而形成凝膠膜之步驟。
由前述配向控制層或者由配向控制層及膜厚調整層所成之強介電體薄膜較好為由以PZT、PLZT、PMnZT、PNbZT作為供選擇之含Pb鈣鈦礦型氧化物所成者。結晶粒徑控制層可由以鈦酸鉛、鈦酸鋯酸鉛、鋯酸鉛等作為供選擇之化合物所形成。強介電體薄膜形成用組成物及結晶 粒徑控制層用組成物亦可為包含任何有機溶劑與溶解於前述有機溶劑中之有機金屬化合物者。
上述說明之形成配向控制層、膜厚調整層之各步驟中，預燒、燒成及形成結晶粒徑控制層之步驟中之預燒，可藉由在特定溫度、特定環境中熱處理形成塗膜後之基板而進行。
以下，針對本發明之實施形態，參照圖式加以說明。
圖1為顯示以本發明第一實施形態形成之構成之概略剖面圖。如圖1所示，第一實施形態中，在基板本體10上形成結晶面於(111)軸方向配向之下部電極11，在下部電極11上形成強介電體薄膜。
本發明中，強介電體薄膜包含於(100)面優先控制結晶配向之配向控制層13(第一強介電體層)，使前述配向控制層13之結晶化後之層厚在35nm~150nm之範圍內。如此，藉由使形成之配向控制層13之結晶化後之層厚落在35nm~150nm之範圍內，在不設置種晶層或緩衝層下，即可簡便地獲得(100)面優先控制結晶配向之強介電體薄膜。如此，藉由使結晶化後之層厚落在上述範圍內，可使所得配向控制層13於(100)面優先的結晶配向，推測係結晶以表面能量為最小之方式進行自我配向之故。配向控制層13之結晶化後之層厚為35nm~150nm。未達35nm時，由於成為(110)配向等之其他配向故不佳，超過150nm時由於同樣成為其他配向故不佳。更好為45nm~90nm。該較佳範圍之理由係因為未達45nm時，預燒條件之最適溫度寬 度較狹窄，難以安定地獲得(100)配向，超過90nm時，同樣地預燒最適溫度變狹窄之故。
製造強介電體薄膜用之基板本體10係使用矽基板或藍寶石基板等之耐熱性基板。於該基板本體10上形成結晶面於(111)軸方向配向之下部電極11。下部電極係由具有導電性且不與強介電體薄膜反應之材料所形成。例如，下部電極可由Pt、Ir、Ru所選出之至少一種金屬形成。又，所謂「結晶面於(111)軸方向配向」，換言之，意指構成下部電極之結晶之結晶面配向於以(111)軸作為法線之結晶面上。上述之下部電極可使用濺鍍法等之方法，於基板本體上形成。
所製造之強介電體薄膜較好為由含有Pb之鈣鈦礦型氧化物(具有鈣鈦礦構造之含Pb之氧化物)所成，列舉為PZT(鋯酸鈦酸鉛)或PLZT(摻雜鑭之鋯酸鈦酸鉛)、PMnZT(摻雜錳之鋯酸鈦酸鉛)、PNbZT(摻雜鈮之鋯酸鈦酸鉛)等。
強介電體薄膜形成用組成物係由以使用以構成複合金屬氧化物之原料可提供所需金屬原子比之比例之方式溶解於有機溶劑中之有機金屬化合物溶液所成。
複合金屬氧化物原料較好為於Pb、La、Zr及Ti之各金屬元素透過氧或氮原子而鍵結有機基之化合物。例示為例如由金屬烷氧化物、金屬二醇錯合物、金屬三元醇錯合物、金屬碳酸鹽、金屬β-二酮酸酯錯合物、金屬β-二酮酯錯合物、金屬β-亞胺基酮錯合物、及金屬胺基錯合物所組成群組選出之一種或兩種以上。最佳之化合物為金屬烷氧 化物、其部分水解物、有機酸鹽。其中，Pb化合物、La化合物列舉為乙酸鹽(乙酸鉛：Pb(OAc)2、乙酸鑭：La(OAc)3)、二異丙氧化鉛：Pb(OiPr)2、三異丙氧化鑭：La(OiPr)3等。Ti化合物列舉為四乙氧化鈦：Ti(OEt)4、四異丙氧化鈦：Ti(OiPr)4、四正丁氧化鈦：Ti(OnBu)4、四異丁氧化鈦：Ti(OiBu)4、四第三丁氧化鈦：Ti(OtBu)4、二甲氧基二異丙氧化鈦：Ti(OMe)2(OiPr)2等烷氧化物。至於Zr化合物較好為與上述Ti化合物同類之烷氧化物。例如可使用四乙氧化鋯：Zr(OEt)4、四異丙氧化鋯：Zr(OiPr)4、四正丁氧化鋯：Zr(OnBu)4、四異丁氧化鋯：Zr(OiBu)4、四第三丁氧化鋯：Zr(OtBu)4、二甲氧基二異丙氧化鋯：Zr(OMe)2(OiPr)2等烷氧化物作為鋯化合物。
金屬烷氧化物可直接使用，但為促進分解亦可使用其部分水解物。
調製強介電體薄膜形成用組成物時，係使該等原料以相當於所需強介電體薄膜組成之比率溶解於適當溶劑中，調製成適合塗佈之濃度。
該調製典型上藉由如下之液合成流程，可獲得成為前驅物溶液之強介電體薄膜形成用組成物。於反應容器加入Zr源(例如四正丁氧化Zr)、Ti源(例如異丙氧化Ti)、與安定化劑(例如乙醯基丙酮)，在氮氣環境中回流。接著於回流後之化合物中添加Pb源(例如乙酸鉛三水合物)，同時添加溶劑(例如丙二醇)，在氮氣環境中回流，經減壓蒸餾去除副產物後，再於該溶液中添加丙二醇調節濃度，接 著，於該溶液中添加正丁醇。結果，獲得該強介電體薄膜形成用組成物。
此處使用之強介電體薄膜形成用組成物之溶劑可依據使用之原料適當決定，但一般可使用羧酸、醇類(例如，多元醇之丙二醇)、酯類、酮類(例如，丙酮、甲基乙基酮)、醚類(例如，二甲醚、二乙醚)、環烷類(例如，環己烷)、環烷醇類(例如，環己醇)、芳香族系(例如，苯、甲苯、二甲苯)、以及四氫呋喃等、或該等之兩種以上之混合溶劑。
至於羧酸具體較好使用正丁酸、α-甲基丁酸、異戊酸、2-乙基丁酸、2,2-二甲基丁酸、3,3-二甲基丁酸、2,3-二甲基丁酸、3-甲基戊酸、4-甲基戊酸、2-乙基戊酸、3-乙基戊酸、2,2-二甲基戊酸、3,3-二甲基戊酸、2,3-二甲基戊酸、2-乙基己酸、3-乙基己酸。
又，酯類較好使用乙酸乙酯、乙酸丙酯、乙酸正丁酯、乙酸第二丁酯、乙酸第三丁酯、乙酸異丁酯、乙酸正戊酯、乙酸第二戊酯、乙酸第三戊酯、乙酸異戊酯，至於醇類較好使用1-丙醇、2-丙醇、1-丁醇、2-丁醇、異丁醇、1-戊醇、2-戊醇、2-甲基-2-戊醇、2-甲氧基乙醇。
又，強介電體薄膜形成用組成物之有機金屬化合物溶液中之有機金屬化合物之合計濃度，以金屬氧化物換算量，較好為1~20質量%左右。
該有機金屬化合物溶液中，亦可以(安定化劑分子數)/(金屬原子數)計為0.2~3左右，視需要添加作為安定化 劑之β-二酮類(例如，乙醯基丙酮、七氟丁醯基特戊醯基甲烷、二特戊醯基甲烷、三氟乙醯基丙酮、苯甲醯基丙酮等)、β-酮酸類(例如，乙醯基乙酸、丙醯基乙酸、苯甲醯基乙酸等)、β-酮酯類(例如，上述酮酸之甲基、丙基、丁基等之低級烷酯類)、含氧酸類(例如，乳酸、乙醇酸、α-氧基丁酸、水楊酸等)、上述含氧酸之低級烷酯類、含氧酮類(例如二乙醯基醇、3-羥基丁酮(acetoin)等)、二元醇、三元醇、高級羧酸、烷醇胺類(例如二乙醇胺、三乙醇胺、單乙醇胺)、多元胺等。
強介電體薄膜形成用組成物較好包含β-二酮類及多元醇類。其中，β-二酮類最好為乙醯基丙酮，多元醇類最好為丙二醇。
上述調製之有機金屬化合物溶液較好藉由過濾處理等，去除顆粒，使粒徑0.5μm以上(尤其0.3μm以上，最好為0.2μm以上)之顆粒個數成為每1mL溶液50個以下(50個/mL以下)。有機金屬化合物溶液中之粒徑0.5μm以上之顆粒個數超過50個/mL時，會成為長期儲存安定性差者。該有機金屬化合物溶液中之粒徑0.5μm以上之顆粒個數愈少愈好，最好為30個/mL以下。
以成為上述顆粒個數之方式，處理調製後之有機金屬化合物溶液之方法並無特別限制，列舉為例如以下方法。第一種方法係使用市售之0.2μm孔徑之薄膜過濾器，以注射器壓送之過濾法。第二種方法為組合市售之0.05μm孔徑之薄膜過濾器與加壓槽之加壓過濾法。第三種方法為組 合上述第二種方法中使用之過濾器與溶液循環槽之循環過濾法。
於任一種方法，過濾器之顆粒捕捉率均隨著溶液壓送壓力而不同。一般已知壓力愈低則捕捉率愈高，尤其，針對第一種方法、第二種方法，為了實現粒徑0.5μm以上之顆粒個數為50個以下之條件，較好在低壓下使溶液非常緩慢的通過過濾器。
使用強介電體薄膜形成用組成物形成構成強介電體薄膜之強介電體層，係藉由在於(111)軸方向配向之下部電極上，使用旋轉塗佈、浸漬塗佈、LSMCD(液體源霧化之化學沉積)法等塗佈法，塗佈上述組成物，使用加熱板等進行乾燥．預燒成，形成凝膠層，接著進行正式燒成使前述凝膠層結晶化而獲得。亦可重複數次上述自塗佈至乾燥．預燒成之前之凝膠層製作步驟，形成所需範圍內之層厚之凝膠膜後，一次進行正式燒成。藉此，可形成所需厚度之強介電體層。圖1所示之第一實施形態中，藉由上述方法，可在下部電極11表面上直接製膜配向控制層13(第一強介電體層)。
乾燥．預燒成係為了去除溶劑同時使有機金屬化合物熱分解或水解而轉化成複合氧化物所進行，故係在空氣中、氧化環境中、或含水蒸氣之環境中進行。即使在空氣中加熱，水解所需要之水分亦可由空氣中之濕氣而充分確保。該加熱亦可藉用以去除溶劑之低溫加熱及用以使有機金屬化合物分解之高溫加熱之二階段進行。
正式燒成為用以在結晶化溫度以上之溫度下燒成經乾燥．預燒成獲得之薄膜並結晶化之步驟，據此獲得強介電體薄膜。該結晶化步驟之燒成環境較好為O2、N2、Ar、N2O或H2等或該等之混合氣體等。
乾燥．預燒成係在150~550℃下進行1~10分鐘左右。
此處，關於上述溫度範圍，於未於強介電體薄膜中導入上述結晶粒徑控制層時，宜為150℃~200℃或285℃~315℃之範圍內。此係因為在250℃前後之溫度下膜的加熱溫度並不適當，不會在基板與膜之界面生成(100)配向的初期核之故。另一方面，如下述實施例2所示，於強介電體薄膜中導入結晶粒徑控制層時，宜成為175℃~315℃之範圍內。此係因為藉由導入結晶化溫度低之結晶粒徑控制層，可在175℃~315℃之間生成(100)配向之初期核之故。
正式燒成係在450~800℃下進行1~60分鐘左右。正式燒成亦可藉急速加熱處理(RTA處理)進行。以RTA處理進行正式燒成時，較好使其升溫速度成為10~100℃/秒。
圖2為顯示實施形態2之構成之概略剖面圖。如圖2所示，較好在形成配向控制層13之前，於基板10之下部電極11上形成結晶粒徑控制層12，且於該結晶粒徑控制層12上形成配向控制層13。藉由如此設置結晶粒徑控制層12，由於提高了核之產生密度，故可抑制配性控制層13之結晶之異常粒徑成長，結果，可獲得微細之結晶組織且於(100)面優先結晶配向之配向控制層13。
至於結晶粒徑控制層12之材料可列舉為鈦酸鉛、鈦酸鋯酸鉛、鋯酸鉛等。又，結晶粒徑控制層12之層厚較好為1nm~10nm。使結晶粒徑控制層12之層厚在上述範圍內之原因係超過10nm時，無法獲得核產生密度之提高效果，結果無法獲得微細之結晶組織。
結晶粒徑控制層12係與上述形成配向控制層13同樣，藉由在於(111)軸方向配向之下部電極上，使用旋轉塗佈、浸漬塗佈、LSMCD(液體源霧化之化學沉積)法等塗佈法，塗佈結晶粒徑控制層用組成物，使用加熱板等，在大氣環境中，150~550℃下進行乾燥．預燒成1~10分鐘，且重複進行一次或複數次之自塗佈至乾燥．預燒成之前之步驟，形成所需範圍內之層厚之凝膠膜(凝膠層)而獲得。設置該結晶粒徑控制層12時，配向控制層13係形成於結晶粒徑控制層12上。形成配向控制層13之正式燒成時，上述凝膠膜亦結晶化。又結晶粒徑控制層用組成物之調製可以與上述之強介電體薄膜形成用組成物之調製相同之方法進行，但依據目標之膜厚，而調整有機金屬氧化物對有機溶劑之濃度。例如，強介電體薄膜形成用組成物以金屬氧化物之量換算，具有5~12質量%之濃度時，結晶粒徑控制層用組成物以金屬氧化物之量換算，亦可成為1~2質量%之濃度。
實施形態1中、或實施形態2中，較好在形成配向控制層13後，以該配向控制層13作為底層，在底層上再形成具有與底層之結晶配向相同結晶配向之膜厚調整層14。 藉由於底層上形成膜厚調整層14，由於仿效配向控制層13之優先配向面，形成與配向控制層13相同傾向之結晶配向面，故藉由該膜厚調整層14，可藉由配向控制層，配合其用途任意調整於(100)面優先控制結晶配向之強介電體薄膜之膜厚。
膜厚調整層14為與配向控制層13同種之含Pb之鈣鈦礦型強介電體膜。膜厚調整層14之層厚較好未達5000nm。使膜厚調整層14之層厚成為上述範圍內之原因係，若在5000nm以上會使製程時間拉長，使仿效配向控制層13之優先配向面之傾向變小，結果，使(100)面之配向度變小。
膜厚調整層14係與形成上述配向控制層13同樣，於配向控制層13上，使用旋轉塗佈、浸漬塗佈、LSMCD(液體源霧化之化學沉積)法等塗佈法，塗佈膜厚調整層用組成物，且使用加熱板等，在大氣環境中，150~550℃進行乾燥．預燒成1~10分鐘，且重複自塗佈至乾燥．預燒成之前之步驟，形成所需範圍內之膜厚之凝膠膜厚，在氧環境中、450~800℃正式燒成1~60分鐘而獲得。至於膜厚調整層用組成物，可與配向控制層同樣，使用上述說明之強介電體薄膜形成用組成物。配向控制層13與膜厚調整層14亦可使用相同之強介電體薄膜形成用組成物形成。或者，亦可使用氧化物成分濃度不同之強介電體薄膜形成用組成物，作為配性控制層13形成中所用之組成物，及膜厚調整層14之形成中所用之組成物。
如此製造之本發明之強介電體薄膜成為於(100)面優先控制結晶配向者，且具有大的e31壓電常數。
例如，以上述方法製造之強介電體薄膜以X射線繞射測定時之強介電體結晶之(100)面繞射強度設為I100，(110)面繞射強度設為I110、(111)面之繞射強度設為I111時，以I100/(I100+I110+I111)表示之配向度，在強介電體薄膜係由配向性控制膜組成時，顯示高達0.86以上之值，於強介電體薄膜係由配向控制層與膜厚調整層組成時，顯示高達0.78以上(例如0.78~0.91)之值。
又，本發明之強介電體薄膜可使用作為薄膜電容、電容器、IPD、DRAM記憶體用之電容、層合電容、電晶體之閘極絕緣體、不揮發性記憶體、焦電型紅外線檢測元件、壓電元件、電光學元件、驅動器、共振元件、超音波馬達、或LC雜訊濾波元件之複合電子零件中之構成材料。
[實施例]
以下與比較例一起詳細說明本發明之實施例。
〈結晶粒徑控制層用組成物、配向控制層用組成物及膜厚調整層用組成物之調製〉
該等組成物之液合成流程典型上係依循以下製程。
首先，於反應容器中投入四正丁氧化鋯(Zr源)及/或四異丙氧化鈦(Ti源)，與乙醯基丙酮(安定化劑)，在氮氣環境中回流。接著於該化合物中添加乙酸鉛三水合物(Pb 源)，同時添加丙二醇(溶劑)，在氮環境中回流，經減壓蒸餾去除副產物後，於該溶液中再添加丙二醇而調節濃度，再於該溶液中添加正丁醇，獲得成為前驅溶液之上述組成物。
又，組成物之液合成流程具體而言係依循以下製程。
首先，於反應容器中投入異丙氧化鈦(Ti源)、乙醯基丙酮(安定化劑)，在氮氣環境中回流。接著於該化合物中添加乙酸鉛三水合物(Pb源)，同時添加丙二醇(溶劑)，在氮環境中回流，經減壓蒸餾去除副產物後，於該溶液中再添加丙二醇而調節濃度，進而添加稀釋醇調整成期望濃度，以氧化物換算各金屬比獲得含有Pb/Ti=125/100之金屬化合物之結晶粒徑控制層用組成物。如表1、2所示，利用上述之調製方法，準備金屬化合物之濃度以換算成鈦酸鉛(PT)成分量之濃度表示，分別成為1質量%、2質量%之結晶粒徑控制層用組成物。
首先，於反應容器中投入四正丁氧化Zr(Zr源)、異丙氧化Ti(Ti源)、及乙醯基丙酮(安定化劑)，在氮氣環境中回流。接著於該化合物中添加乙酸鉛三水合物(Pb源)，同時添加丙二醇(溶劑)，在氮環境中回流，經減壓蒸餾去除副產物後，於該溶液中再添加丙二醇調節濃度，進而添加稀醇調整成表1、表2所示之期望濃度，獲得含有以氧化物換算各金屬比為Pb/Zr/Ti=110/52/48之金屬化合物之強介電體薄膜形成用組成物。如表1、2所示，利用上述之調製方法，準備金屬化合物濃度以換算成PZT成分量之濃 度計，分別成為5質量%、10質量%、11質量%、12質量%之四種類之強介電體薄膜形成用組成物，作為配向控制層用組成物、膜厚調整層用組成物使用。
構成上述結晶粒徑控制層用組成物、配向控制層用組成物及膜厚調整層用組成物之各有機金屬化合物溶液為使用市售之0.2μm孔徑之薄膜過濾器，以注射器壓送而過濾之粒徑0.5μm以上之個數，每1mL之各溶液為1個、2個及1個。
〈強介電體薄膜之製膜〉
準備23片以濺鍍法於表面形成Pt下部電極膜之6英吋矽基板作為基板。使用如上述調製之組成物，以分別不同之製膜條件，將實施例1~20、比較例1~3之強介電體薄膜製膜於各基板之Pt下部電極上。表1、表2中顯示實施例1~實施例20、比較例1~比較例3中之強介電體薄膜之製膜條件。組成物之塗佈係使用旋轉塗佈法。表中，塗佈次數表示組成物之塗佈與預燒成之重複次數，旋轉速度與旋轉時間表示塗佈組成物時之旋轉塗佈器之旋轉速度與旋轉時間。又，不管任一塗佈條件，均最初在500rpm下旋轉3秒後，以表中所示之條件進行旋轉塗佈器之旋轉。預燒(乾燥及預燒成)均使用加熱板，且在大氣環境中進行。形成配向控制層、膜厚調整層之步驟中，正式燒成均藉由在氧之環境中，以升溫速度10℃/秒在氧環境中加熱至700℃，且在700℃加熱1分鐘之方法而進行，使預燒後 之膜結晶化。正式燒成次數表示組成物塗佈、乾燥．預燒成後，進行正式燒成之步驟之次數。配向控制層、膜厚調整層、結晶粒徑控制層之具體製膜製程之例分別記載於實施例1、4、12之說明中。
〈實施例1〉
準備以濺鍍法於表面形成Pt下部電極膜之6英吋矽基板作為基板。在該基板之Pt下部電極膜上，利用旋轉塗佈法，以在500rpm下3秒鐘，隨後在3500rpm下15秒之條件，塗佈上述調製之10質量%濃度之配向控制層用組成物。接著，使用加熱板，在大氣環境中，於300℃加熱5分鐘進行乾燥．預燒成。進行該配向控制層用組成物之塗佈、預燒成之步驟1次後，在氧環境中以升溫速度10℃/秒升溫至700℃，且在700℃加熱1分鐘進行正式燒成並結晶化，獲得層厚35nm之配向控制層。將此作為實施例1之強介電體薄膜。
〈實施例2、3、6、7〉
實施例2、3、6、7係以表1所示之製膜條件，於基板之Pt下部電極膜上形成表3所示層厚之配向控制層，作為強介電體膜。
〈實施例4、5、8、9、10、11〉
於實施例4，以表1所示之條件，於基板之Pt下部電極膜上形成層厚90nm之配向控制層後，利用旋轉塗佈法於配向控制層上，以在500rpm下3秒鐘，隨後在3000rpm下15秒之條件，塗佈上述調製之10質量%濃度之膜厚調整層用組成物。接著，使用加熱板，在大氣環境中，於175℃加熱5分鐘進行乾燥．預燒成。進行該膜厚調整層用組成物之塗佈、預燒成之步驟6次後，進行正式燒成並結晶化，獲得層厚270nm之膜厚調整層。將其作為實施例4之強介電體薄膜。
實施例5、8、9、10、11中，亦在基板之Pt下部電極上形成配向控制層後，於其配向控制層上形成膜厚調整層，獲得強介電體薄膜。製膜條件示於表1，配向控制層及膜厚調整層之厚度示於表3、4。
〈實施例12、19、20〉
於實施例12，於基板之Pt下部電極膜上利用旋轉塗佈法，以在500rpm下3秒鐘，隨後在2000rpm下20秒之條件，塗佈上述調製之1質量%濃度之結晶粒徑控制層用組成物。接著，使用加熱板，在大氣環境中，於175℃加熱5分鐘進行乾燥．預燒成，獲得層厚2mm之結晶粒徑控制層。接著，於結晶粒徑控制層上，以表2所示之條件形成層厚60nm之配向控制層，將此作為強介電體薄膜。
實施例19、20中，亦在基板之Pt下部電極上形成結晶粒徑控制層後，於其結晶粒徑控制層上形成配向調整層，獲得強介電體薄膜。製膜條件示於表2，結晶粒徑控制層及配向控制層厚度示於表4。
〈實施例13-18〉
實施例13-18中，在基板之Pt下部電極上形成結晶粒徑控制層，且在結晶粒徑控制層上形成配向控制層後，於配向控制層上形成膜厚調整層，獲得強介電體薄膜。實施例16中，以表2所示之條件，重複膜厚調整層用組成物之塗佈、預燒4次後，再進行一次正式燒成之步驟重複進行10次，獲得層厚3000nm之膜厚調整層。各層之製膜條件示於表2，層厚示於表4。
〈比較例1-3〉
比較例1係在表2所示之條件下，於基板之Pt下部電極膜上形成結晶粒徑控制層，於結晶粒徑控制層上形成配向控制層，且於配向控制層上形成膜厚調整層，獲得強介電體薄膜。比較例2、3係在Pt下部電極膜上形成配向控制層並作為強介電體薄膜。製膜條件示於表2，層厚示於表4。
〈比較試驗〉
針對實施例1~20及比較例1~3獲得之強介電體薄 膜，藉由以下方法，求得各層之層厚、優先配向面、配向度、平均粒徑。其結果分別示於表3、4。又，實施例1、2、5、6、9、11、12、13、15、16、19、20之XRD圖型示於圖3，比較例1~3之XRD圖型示於圖4，實施例5之表面SEM相片(倍率10000倍)示於圖5，實施例6之表面SEM相片(倍率50000倍)示於圖6。
(1)層厚(膜厚)測定：各層之層厚係利用分光橢圓分光儀(J.A.Woolan公司製造：M-2000)測定強介電體薄膜，分別求得「結晶粒徑控制層與配向控制層之合計層厚」、「配向控制層之層厚」及「膜厚調整層之層厚」。且，「結晶粒徑控制層之層厚」係由「結晶粒徑控制層與配向控制層之合計層厚」減去「配向控制層之層厚」而算出。
(2)優先配向面：介電體結晶之優先配向面係利用X射線繞射裝置(XRD：Bruker公司製造：MXP18HF)測定強介電體薄膜，所得繞射結果中，以強度最高之配向面作為優先配向面，
(3)配向度：介電體結晶之(100)面之配向度係由上述(2)獲得之繞射結果，藉由計算(100)面之強度/((100)面之強度+(110)面之強度+(111)面之強度)算出。
(4)平均粒徑：介電體結晶之平均粒徑係利用掃描型電子顯微鏡(SEM：HITACHI公司製造：S-900)攝影強介電體薄膜表面，且沖印成電子顯微鏡照片(表面像)，針對30個任意之結晶粒子，使用游標尺(Nonius)測定結晶粒子之粒徑(最長徑與最短徑)，由該等測定結果算出平均粒徑。
由表3、表4及圖3、圖4可了解，配向控制層之厚度落在30nm~150nm之範圍內之實施例1~20可獲得高達0.78~0.96之配向度且於(100)面優先控制結晶配向之強介電體薄膜。且，設置薄膜調整層之實施例4、5、8~ 11、13~18中，由於(100)面優先結晶配向，故膜厚調整層維持與配向控制層之優先配向面相同之結晶配向面，而確認利用該膜厚調整層可任意調整於(100)面優先控制結晶配向之強介電體薄膜之厚度。
另一方面，配向控制層之厚度為20nm之比較例1係(110)面優先配向，配向控制層之厚度為170nm之比較例2係(111)面優先配向，配向控制層厚度為270nm之比較例3係(111)面優先配向。
又如由圖5、圖6所了解，相較於實施例2~12之未設置結晶粒徑控制層形成之強介電體薄膜，實施例13~20之設置結晶粒控制層，於其上形成強介電體薄膜確認到最表層之平均粒徑成為極微細之結晶組織。
以本發明之製造方法，可不設置種晶層或緩衝層，而簡便地獲得於(100)面優先結晶配向之強介電體薄膜，且所得之(100)面優先配向之PZT膜等之含有Pb之鈣鈦礦型強介電體薄膜具有大的e31壓電常數，可使用作為驅動器、感應器、陀螺儀、噴墨頭、自動對焦等之MEMS應用。
10‧‧‧基板本體
11‧‧‧下部電極
12‧‧‧結晶粒徑控制層
13‧‧‧配向控制層
14‧‧‧膜厚調整層
圖1為說明本發明第一實施形態之製造方法之剖面圖。
圖2為說明本發明第二實施形態之製造方法之剖面圖。
圖3為顯示實施例1、2、5、6、9、11、12、13、15、16、19、20之XRD圖型之圖。
圖4為顯示比較例1、2、3之XRD圖型之圖。
圖5為實施例9之表面SEM相片(倍率10000倍)。
圖6為實施例13之表面SEM相片(倍率50000倍)。
10‧‧‧基板本體
11‧‧‧下部電極
13‧‧‧配向控制層
14‧‧‧膜厚調整層

Claims (13)

  1. 一種強介電體薄膜之製造方法，其為在具有基板本體及結晶面於(111)軸方向配向之下部電極之基板的前述下部電極上，塗布強介電體薄膜形成用組成物，經預燒後，經燒成予以結晶化，而於前述下部電極上製造強介電體薄膜之方法，其特徵為於前述下部電極上塗佈前述強介電體薄膜形成用組成物，經預燒、燒成而形成配向控制層，且以使前述配向控制層之結晶化後之層厚成為35nm~150nm之範圍內之方式設定前述強介電體薄膜形成用組成物之塗佈量，使前述配向控制層之優先結晶配向位於(100)面。
  2. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中用以形成前述配向控制層之預燒溫度在150℃~200℃或285℃~315℃之範圍內。
  3. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中形成前述配向控制層之前，於前述下部電極上形成結晶粒徑控制層，且於前述結晶粒徑控制層上形成前述配向控制層。
  4. 如申請專利範圍第1至3項中任一項之強介電體薄膜之製造方法，其在形成前述配向控制層之後，進而具有於前述配向控制層上塗佈前述強介電體薄膜形成用組成物，經預燒、燒成，而形成具有與前述配向控制層之結晶配向相同之結晶配向之膜厚調整層之步驟。
  5. 如申請專利範圍第4項之強介電體薄膜之製造方法 ，其中形成前述膜厚調整層之步驟中，前述預燒溫度係在200℃~450℃之範圍內。
  6. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述強介電體薄膜為含有Pb之鈣鈦礦(perovskite)型氧化物，前述強介電體薄膜形成用組成物包含β-二酮類及多元醇類。
  7. 如申請專利範圍第6項之強介電體薄膜之製造方法，其中前述β-二酮類為乙醯基丙酮，前述多元醇類為丙二醇。
  8. 一種強介電體膜，其係以如申請專利範圍第1至7項中任一項之方法製造之於(100)面上優先結晶配向者。
  9. 一種複合電子零件，係具有如申請專利範圍第8項之強介電體薄膜之薄膜電容、電容器、IPD、DRAM記憶體用之電容、層合電容、電晶體之閘極絕緣體、不揮發性記憶體、焦電型紅外線檢測元件、壓電元件、電光學元件、驅動器(actuator)、共振元件、超音波馬達、或LC雜訊濾波元件之複合電子零件。
  10. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述基板為矽基板或藍寶石基板。
  11. 如申請專利範圍第1項之強介電體薄膜之製造方法，其中前述下部電極係由選自Pt、Ir、Ru之至少一種金屬所構成。
  12. 如申請專利範圍第3項之強介電體薄膜之製造方法，其中前述結晶粒徑控制層係由鈦酸鉛、鈦酸鋯酸鉛、 鋯酸鉛所選出之至少一種化合物所組成。
  13. 如申請專利範圍第4項之強介電體薄膜之製造方法，其中於形成前述膜厚調整層之步驟中，在進行多次前述強介電體薄膜形成用組成物之塗佈及預燒後，至少進行一次燒成步驟。
TW101117400A 2011-05-17 2012-05-16 強介電體薄膜之製造方法 TWI549183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011110680 2011-05-17
JP2012073402A JP5613910B2 (ja) 2011-05-17 2012-03-28 Ｐｚｔ強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
TW201310527A true TW201310527A (zh) 2013-03-01
TWI549183B TWI549183B (zh) 2016-09-11

Family

ID=46208299

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144083A TWI588895B (zh) 2011-05-17 2012-05-16 強介電體薄膜之製造方法
TW101117400A TWI549183B (zh) 2011-05-17 2012-05-16 強介電體薄膜之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104144083A TWI588895B (zh) 2011-05-17 2012-05-16 強介電體薄膜之製造方法

Country Status (6)

Country Link
US (2) US8956689B2 (zh)
EP (2) EP2876666B1 (zh)
JP (1) JP5613910B2 (zh)
KR (1) KR101970832B1 (zh)
CN (1) CN102790169B (zh)
TW (2) TWI588895B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323278A (en) * 1992-09-17 1994-06-21 International Business Machines Corporation Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications
JP5891490B2 (ja) * 2012-01-27 2016-03-23 株式会社ユーテック 強誘電体膜の製造方法
JP2013211329A (ja) * 2012-03-30 2013-10-10 Mitsubishi Materials Corp Ｐｚｔ系強誘電体薄膜及びその製造方法
JP2013211328A (ja) * 2012-03-30 2013-10-10 Mitsubishi Materials Corp Ｐｚｔ系強誘電体薄膜及びその製造方法
JP2014154741A (ja) * 2013-02-12 2014-08-25 Ricoh Co Ltd 電気機械変換膜の製造方法、電気機械変換素子、液体吐出ヘッドおよびインクジェット記録装置
JP6075145B2 (ja) * 2013-03-25 2017-02-08 三菱マテリアル株式会社 Ｐｚｔ系強誘電体薄膜形成用組成物の製造方法並びに該組成物を用いたｐｚｔ系強誘電体薄膜の形成方法
JP6036460B2 (ja) * 2013-03-26 2016-11-30 三菱マテリアル株式会社 ＰＮｂＺＴ強誘電体薄膜の形成方法
JP6075152B2 (ja) * 2013-03-27 2017-02-08 三菱マテリアル株式会社 Ｐｚｔ系強誘電体薄膜形成用組成物の製造方法並びに該組成物を用いたｐｚｔ系強誘電体薄膜の形成方法
JP6167657B2 (ja) * 2013-05-13 2017-07-26 三菱マテリアル株式会社 強誘電体膜付きシリコン基板
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9437806B2 (en) 2013-12-02 2016-09-06 Canon Kabushiki Kaisha Piezoelectric thin film, method of manufacturing the same, piezoelectric thin film manufacturing apparatus and liquid ejection head
WO2015147259A1 (ja) 2014-03-27 2015-10-01 三菱マテリアル株式会社 ＭｎドープのＰＺＴ系圧電体膜形成用組成物及びＭｎドープのＰＺＴ系圧電体膜
JP6274308B2 (ja) * 2014-04-23 2018-02-07 コニカミノルタ株式会社 圧電素子、圧電素子の製造方法、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
US9590050B2 (en) 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP2015216207A (ja) * 2014-05-09 2015-12-03 株式会社リコー 電気−機械変換膜の製造方法、電気−機械変換素子、液体吐出ヘッド及び液滴吐出装置
EP3159949A4 (en) * 2014-06-20 2018-01-10 ULVAC, Inc. Multilayer film and method for producing same
JP6428345B2 (ja) 2015-02-16 2018-11-28 三菱マテリアル株式会社 Ｐｔｚｔ圧電体膜及びその圧電体膜形成用液組成物の製造方法
US20170092841A1 (en) * 2015-09-29 2017-03-30 Canon Kabushiki Kaisha Substrate for piezoelectric body formation, method for manufacturing the same, piezoelectric substrate, and liquid ejection head
CN107735835B (zh) * 2016-01-12 2019-09-27 富士电机株式会社 磁记录介质
MX2018011197A (es) 2016-03-16 2019-05-16 Xaar Technology Ltd Un elemento de pelicula delgada piezoelectrica.
EP3220431B1 (en) 2016-03-16 2019-10-30 Xaar Technology Limited A piezoelectric thin film element
JP6790776B2 (ja) * 2016-12-07 2020-11-25 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP6787172B2 (ja) * 2017-02-22 2020-11-18 三菱マテリアル株式会社 Ｐｚｔ系強誘電体薄膜及びその製造方法
US10453913B2 (en) 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
CN111223762A (zh) * 2020-01-15 2020-06-02 哈尔滨理工大学 一种具有自极化行为的PbZrO3/Al2O3异质结构复合薄膜及其制备方法
CN115036423B (zh) * 2021-03-05 2023-02-07 华东理工大学 前驱体溶液、钙钛矿太阳能电池及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3021930B2 (ja) * 1991-02-13 2000-03-15 三菱マテリアル株式会社 強誘電体薄膜の結晶配向性制御方法
JPH0799252A (ja) 1993-06-22 1995-04-11 Sharp Corp 強誘電体膜の製造方法及びそれを用いた半導体装置
US5985404A (en) * 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
JPH10251022A (ja) 1997-03-10 1998-09-22 Mitsubishi Materials Corp Ｐｚｔ薄膜の形成方法及びｐｚｔ薄膜
JP4146533B2 (ja) * 1997-08-21 2008-09-10 ローム株式会社 強誘電体膜形成用溶液および強誘電体膜の形成法
JP3517876B2 (ja) 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP4662112B2 (ja) * 2001-09-05 2011-03-30 独立行政法人産業技術総合研究所 強誘電体薄膜及びその製造方法
JP2003188431A (ja) * 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッドおよびそれらの製造方法、並びにインクジェット式記録装置
JP4122430B2 (ja) * 2003-03-26 2008-07-23 独立行政法人産業技術総合研究所 強誘電体膜
US7312558B2 (en) 2004-04-02 2007-12-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, and ink jet recording apparatus
JP5240807B2 (ja) 2004-09-24 2013-07-17 独立行政法人産業技術総合研究所 光電変換構造体及びその製造方法
JP2006185489A (ja) * 2004-12-27 2006-07-13 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP4766299B2 (ja) * 2005-01-18 2011-09-07 独立行政法人産業技術総合研究所 （１１１）配向ｐｚｔ系誘電体膜形成用基板、この基板を用いて形成されてなる（１１１）配向ｐｚｔ系誘電体膜
JP2006332368A (ja) * 2005-05-26 2006-12-07 Hitachi Cable Ltd 圧電薄膜素子及びその製造方法
JP4396860B2 (ja) * 2006-05-26 2010-01-13 セイコーエプソン株式会社 圧電体層の製造方法
JP2008042069A (ja) 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 圧電体素子とその製造方法
JP2007277082A (ja) * 2007-03-26 2007-10-25 Texas Instr Japan Ltd ゾル−ゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
JP5655272B2 (ja) * 2009-03-12 2015-01-21 三菱マテリアル株式会社 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP5509419B2 (ja) 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP4951075B2 (ja) * 2010-03-02 2012-06-13 株式会社東芝 磁気記録媒体及びその製造法、並びにそれを用いた磁気記録再生装置

Also Published As

Publication number Publication date
JP5613910B2 (ja) 2014-10-29
EP2876666B1 (en) 2021-10-27
US8956689B2 (en) 2015-02-17
EP2525391B1 (en) 2021-08-11
US20150187569A1 (en) 2015-07-02
US20120295099A1 (en) 2012-11-22
CN102790169B (zh) 2015-08-19
TW201620038A (zh) 2016-06-01
KR101970832B1 (ko) 2019-04-19
TWI549183B (zh) 2016-09-11
TWI588895B (zh) 2017-06-21
EP2876666A1 (en) 2015-05-27
EP2525391A2 (en) 2012-11-21
EP2525391A3 (en) 2014-07-02
KR20120128565A (ko) 2012-11-27
JP2012256850A (ja) 2012-12-27
CN102790169A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
TWI549183B (zh) 強介電體薄膜之製造方法
TWI613725B (zh) 強介電體薄膜之製造方法
TWI601706B (zh) ＰＮｂＺＴ強介電體薄膜之製造方法
TW201522273A (zh) ＰＮｂＺＴ薄膜的製造方法
TW201546831A (zh) 摻雜Ｍｎ之ＰＺＴ系壓電體膜形成用組成物及摻雜Ｍｎ之ＰＺＴ系壓電體膜
TW201601359A (zh) 摻雜Ｍｎ及Ｎｂ之ＰＺＴ系壓電體膜形成用組成物
JP2013211328A (ja) Ｐｚｔ系強誘電体薄膜及びその製造方法
TW201601360A (zh) 摻雜Ｍｎ及Ｎｂ之ＰＺＴ系壓電體膜
EP2645403A2 (en) Method of manufacturing ferroelectric thin film
JP2020055716A (ja) 圧電体膜形成用塗工液組成物、その製造方法、配向性圧電体膜、並びに、液体吐出ヘッド
TW201428850A (zh) 強介電質薄膜之製造方法
JP2018137334A (ja) Ｐｚｔ系強誘電体薄膜及びその製造方法
JP7166866B2 (ja) 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド
JP5526591B2 (ja) 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP5644975B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
TW201603338A (zh) 摻雜Ｃｅ之ＰＺＴ系壓電體膜