TW201308406A - 半導體發光元件及其製造方法 - Google Patents

半導體發光元件及其製造方法 Download PDF

Info

Publication number
TW201308406A
TW201308406A TW101108249A TW101108249A TW201308406A TW 201308406 A TW201308406 A TW 201308406A TW 101108249 A TW101108249 A TW 101108249A TW 101108249 A TW101108249 A TW 101108249A TW 201308406 A TW201308406 A TW 201308406A
Authority
TW
Taiwan
Prior art keywords
layer
light
semiconductor
hard film
semiconductor layer
Prior art date
Application number
TW101108249A
Other languages
English (en)
Other versions
TWI490927B (zh
Inventor
Norio Tasaki
Hidetaka Yamada
Hiroyuki Togawa
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW201308406A publication Critical patent/TW201308406A/zh
Application granted granted Critical
Publication of TWI490927B publication Critical patent/TWI490927B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

本發明之目的在於提供一種半導體發光元件及其製造方法，該半導體發光元件可於維持藉由在焊墊正下方設置反射層及透光性絕緣層所得之發光元件輸出之提昇效果的狀態下，抑制伴隨打線接合(wire bonding)而生之焊墊部分之剝離。本發明之半導體發光元件100之特徵在於：具有包含發光部之半導體層104、及位於該半導體層上之焊墊電極105，於半導體層104與焊墊電極105之間具有：反射部108，其包含位於半導體層104上之作為電流遮斷層之透光性絕緣層106、及位於該透光性絕緣層上之反射層107；及接觸部，其由位於半導體層104上且與上述反射部108相接之歐姆電極109所構成；且於上述反射層107與上述焊墊電極105之間，具有當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜110。

Description

半導體發光元件及其製造方法
本發明係關於一種半導體發光元件及其製造方法，尤其關於一種可於將焊墊電極造成之遮光設為最小限度之狀態下，抑制伴隨打線接合而生之焊墊部分之剝離的半導體發光元件及其製造方法。
近年來，伴隨向汽車之頭燈或刹車燈、或者信號機之應用等的發光二極體(LED)之用途之多樣化，要求提高LED之光輸出。
一般而言，LED係具有於表面電極與背面電極之間具備p型半導體層、n型半導體層、及設置於該等半導體層間之發光層之構造的半導體發光元件。由上述發光層產生之光中，出射至LED外部之光之比率被稱為光提取效率，由於電極會遮蔽由發光層發出之光，故而係使光提取效率降低並阻礙LED之輸出之提昇的主要原因。
作為降低電極造成之遮光並使光提取效率提昇之技術，已知有如下者。首先，於專利文獻1中記載有如下技術：於接合墊之正下方之電極層與歐姆接觸層之間設置電流遮斷層，使電流於焊墊正下方以外流通，從而減少被焊墊遮蔽之光。於該文獻中，作為電流遮斷層，並非為SiO2等，而使用與歐姆接觸層相反之導電型之半導體。
又，於專利文獻2中記載有如下技術：於支撐基板與下側包覆層(半導體層)之間，設置Au等光反射層、及 AlN等具有高熱導率之透光層，從而有效反射朝向背面之光，同時使來自發光層之熱之散熱性提昇。
專利文獻2中所記載之構成中，由於亦作為透光性絕緣膜之AlN位於半導體層與光反射層之間，故而可抑制雜質自半導體層向光反射層擴散，獲得高反射率界面，因此自光提取效率提昇之觀點而言為較佳之形態。
專利文獻1：日本特開昭61-6880號公報
專利文獻2：日本特開2009-231323號公報
此處，為進一步降低接合墊造成之遮光，使光提取效率提昇，本發明者等人對如圖4(b)之半導體發光元件進行了研究。圖4(b)所記載之半導體發光元件300具有包含發光部之半導體層304、及位於該半導體層上之焊墊電極305，且於半導體層304與焊墊電極305之間具有由透光性絕緣層306及反射層307所構成之反射部308、及歐姆電極309。反射部308包含位於半導體層304上之作為電流遮斷層之透光性絕緣層306、及位於該透光性絕緣層306上之反射層307。歐姆電極309形成為：位於半導體層304上，與反射部308相接且將其包圍。於圖4(b)中，省略半導體層304之支撐基板及背面電極之圖示。例如，透光性絕緣層306可設為厚度為100 nm之AlN層，反射層307可設為由厚度為10 nm之Cr及厚度為500 nm之Au所構成之金屬層，歐姆電極309可設為依序蒸鍍有AuGe/Ni/Au之金屬層，焊墊電極305可設為由厚度為100 nm之Ti及位於該 Ti上之厚度為1.5μm之Au所構成之金屬層。
根據具有此種層構造之半導體發光元件300，因透光性絕緣層306發揮作為電流遮斷層之功能，故除可抑制焊墊正下方之發光以外，反射層307會反射自焊墊正下方之周邊發光且朝向焊墊電極305之光。進而，因於反射層307與半導體層304之間配置有透光性絕緣層306，故來自半導體層304之雜質不會擴散至反射層307。因此，自可將焊墊電極305造成之遮光之影響設為最小限度且使輸出提昇之觀點而言，半導體發光元件300具有較佳之層構造。
然而，判明於此種半導體發光元件300中，有於焊墊電極305上接合Au線以作為LED晶片進行通電時，於焊墊部分易發生剝離之問題。即，判明焊墊部分之機械可靠性會隨著打線接合而存在問題，例如打線接合時於焊墊部發生剝離，或即便實際上未發生剝離亦潛在性地易發生剝離，結果於對線之接合強度進行試驗之焊球剪切(ball shear)試驗時發生剝離，且剪切強度變低等。
因此，本發明係鑒於上述問題，目的在於提供一種半導體發光元件及其製造方法，該半導體發光元件可於維持「藉由在焊墊正下方設置反射層及透光性絕緣層所得之發光元件之輸出之提昇效果」的狀態下，抑制伴隨打線接合而生之焊墊部分之剝離。
為達成該目的，本發明人等進一步進行研究，結果發現：上述焊墊部分之剝離易發生於反射層307/透光性絕緣層306之界面、及透光性絕緣層306/半導體層304之界 面。認為其原因如下。反射層307/透光性絕緣層306之界面、及透光性絕緣層306/半導體層304之界面處之附著力係來自所謂凡得瓦力，與伴隨電荷之交換或原子之相互擴散而生之界面相比密接性較低。此處，當打線接合時，由於將毛細管按壓於焊墊電極305時之負荷、或為了使Au線熔接於焊墊電極305而施加超音波時之機械應力、熱應力，使焊墊電極305或反射層307發生變形，且該應力向焊墊電極305之下部各層傳播。因此，認為容易自密接性較低之上述界面發生剝離。
基於上述見解，本發明人等獲得如下想法：於上述層構造之半導體發光元件中，若於反射層與焊墊電極之間相對較厚地設置相對較硬之硬質膜，則即便焊墊電極伴隨打線接合而發生變形，亦因利用硬質膜抑制變形，故應力向相互之間的密接性較低之層之傳輸得以抑制。藉由該硬質膜，可抑制伴隨打線接合而生之應力之傳輸，結果於透光性絕緣膜之上下不易發生起因於打線接合之剝離。本發明人等實際上對設置相對較厚之硬質膜之半導體發光元件進行研究，結果，打線接合時或焊球剪切試驗時之焊墊部之剝離得以抑制，於焊球剪切試驗時獲得較高之剪切強度，從而完成本發明。
即，鑒於上述課題，本發明之主旨構成如下所述。
(1)一種半導體發光元件，具有包含發光部之半導體層、及位於該半導體層上之焊墊電極，其特徵在於：於上述半導體層與上述焊墊電極之間包括：反射部，其包含位 於上述半導體層上之作為電流遮斷層的透光性絕緣層、及位於該透光性絕緣層上之反射層；及接觸部，其由位於上述半導體層上且與上述反射部相接之歐姆電極所構成；於上述反射層與上述焊墊電極之間具有導電性硬質膜，當將該導電性硬質膜之維氏硬度設為HV(Hv)、厚度設為t(μm)時，HV×t>630。
(2)如上述(1)之半導體發光元件，其中，上述導電性硬質膜具有較上述焊墊電極及上述反射層中之任一者之維氏硬度高的維氏硬度HV。
(3)如上述(1)或(2)之半導體發光元件，其中，上述導電性硬質膜之維氏硬度HV為600 Hv以上。
(4)如上述(1)至(3)中任一項之半導體發光元件，其中，上述導電性硬質膜之厚度t為0.3μm以上。
(5)如上述(1)至(4)中任一項之半導體發光元件，其中，上述導電性硬質膜之厚度t為2μm以下。
(6)如上述(1)至(5)中任一項之半導體發光元件，其中，上述導電性硬質膜係含Ti、Ta、Cr、W、Mo、V中之任一者之單體或氮化物。
(7)如上述(1)至(6)中任一項之半導體發光元件，其中，上述導電性硬質膜之通電時之電壓降下，為上述半導體層中之閾值電壓以下。
(8)如上述(1)至(7)中任一項之半導體發光元件，其中，上述導電性硬質膜覆蓋上述反射層之全部及上述歐姆電極之至少一部分。
(9)如上述(1)至(8)中任一項之半導體發光元件，其中，上述歐姆電極係以包圍上述反射部之方式形成。
(10)一種半導體發光元件之製造方法，該半導體發光元件具有包含發光部之半導體層、及位於該半導體層上之焊墊電極，該製造方法具有如下步驟：形成上述半導體層；於該半導體層上形成由特定圖案之歐姆電極所構成之接觸部；於上述半導體層上形成作為電流遮斷層之透光性絕緣層，並於該透光性絕緣層上形成反射層，藉此形成與上述接觸部相接之反射部；於上述反射層上，形成當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜；及於該導電性硬質膜上形成上述焊墊電極。
根據本發明，藉由於反射層與焊墊電極之間，配置當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜，經由上述作用，可在維持藉由於焊墊正下方設置反射層及透光性絕緣層所得之發光元件之輸出之提昇效果的狀態下，抑制伴隨打線接合而生之焊墊部分之剝離。
以下，參照圖式更詳細地說明本發明。再者，於本說明書中，對於本發明之半導體發光元件與比較例之半導體發光元件中共同之構成要素，原則上後2位數標註相同之參照編號，並省略說明。又，於發光元件之示意剖面圖中，為便於說明，將各層之厚度以與實際情況不同之比率放大表示。
(半導體發光元件100)
如圖1所示，作為本發明之一實施形態之半導體發光元件100具有包含發光部之半導體層104、及位於該半導體層104上之焊墊電極105。半導體發光元件100中，於半導體層104與焊墊電極105之間，具有反射部108及歐姆電極(接觸部)109。反射部108包含位於半導體層104上之作為電流遮斷層之透光性絕緣層106、及位於該透光性絕緣層上之反射層107。接觸部由位於半導體層104上且與反射部108相接之歐姆電極109所構成。此處，半導體發光元件100之特徵在於在反射層107與焊墊電極105之間，具有當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜110，藉由採用此種構成，即便焊墊電極105因打線接合時之向焊墊電極105之按壓而發生變形，亦可藉由導電性硬質膜110抑制變形，因此，可抑制密接性較低之反射層107/透光性絕緣層106界面、及透光性絕緣層106/半導體層104界面處之剝離。另一方面，半導體發光元件100與圖3之半導體發光元件300同樣地可將焊墊電極105造成之遮光之程度抑制為最小限度。
使用圖2，更詳細地說明半導體發光元件100之層構造。半導體發光元件100具有：支撐基板115、位於該支撐基板115上之金屬接合層114、位於該金屬接合層114上之反射層113、位於該反射層113上之歐姆電極111與絕緣膜112之混在層、及由「位於上述混在層上之作為第2導電型半導體層之p型半導體層103、發光層(發光部)102、及 作為第1導電型半導體層之n型半導體層101」所構成的半導體層104。於支撐基板115之背面(未積層半導體層104之側)，形成有下部電極116。該半導體發光元件100為具有金屬接合層114之晶圓貼合型LED元件，製造步驟之詳細情況於下文敍述。於半導體層104之n型半導體層上，形成有圖1所說明之焊墊部分。半導體發光元件100之光提取方向為焊墊電極105側(圖2(a)之上方)。
半導體發光元件100之歐姆電極109於俯視圖中形成為圖2(b)所示之形狀，於中央之圓形電極內部形成有由透光性絕緣膜106及反射層107所構成之反射部108。並且，自圖2(a)及(b)顯而易見，歐姆電極109之圓形電極部分係以「與透光性絕緣膜106及反射層107相接，並將該等包圍」之方式形成。如上所述，於焊墊電極105正下方設置有由歐姆電極109所形成之開口部，藉由於該開口部之半導體層104上設置反射部108之構成，反射部108之側面由歐姆電極109所覆蓋，可以說就保護密接性不高之反射部外周不受其後之步驟中之來自側面之外力影響的方面而言較佳。又，導電性硬質膜110係以「覆蓋反射部108(更嚴格而言為反射層107)之全部，且覆蓋歐姆電極109之至少一部分(於本實施形態中為中央之圓形電極部分)」之方式形成。如上所述，導電性硬質膜110覆蓋反射層107之全部，藉此可更確實地緩和打線接合之按壓所產生之應力，而更有效地抑制焊墊部分之剝離。
作為構成支撐基板115之較佳材料，例如可列舉Si、 GaAs、Ge等半導體材料、以及Al或Cu等金屬或其合金材料等，較佳為具有100~300μm之厚度。
作為構成金屬接合層114之較佳材料，例如可列舉Au等，較佳為具有0.5~3.0μm之厚度。
反射層113係反射自發光層102發出之光中朝向支撐基板115側之光，而提高光提取效率。較理想為對於自發光層102放射之光之主波長具有較高之反射率，較佳為對於波長為600~950 nm之範圍之光具有60%以上之反射率。作為構成反射層113之較佳材料，可列舉金(Au)、鋁(Al)、銀(Ag)之單體或以其為構成元素之合金或者該等之積層體等，較佳為具有100~1000 nm之厚度。一般而言，金(Au)或銀(Ag)與絕緣體之密接性較低，若直接使用容易剝離。因此，已知藉由插入Cr、Ti、Mo等密接層可改善密接性。然而，因該等密接層之反射率較低，故設為例如10 nm左右之較薄之層以使光透過。
歐姆電極111係用於形成與第2導電型半導體層103(本實施形態中為p型半導體層)之良好之歐姆接觸的電極。作為構成歐姆電極111之較佳材料，例如可列舉AuZn、AuBe等，較佳為具有100~500 nm之厚度。
絕緣膜112只要為可透過自發光層102發出之光並向反射層113引導之絕緣材料，則無特別限定。較理想為對於自活性層放射之光之主波長具有較高之透過率，較佳為對於波長為600~950 nm之範圍之光具有80%以上之透過率。作為較佳材料，例如可列舉SiN、SiO2、AlN等，較佳為具 有100~500 nm之厚度。
作為構成半導體層104之各層之較佳材料，可列舉化合物半導體，例如可設為III-V族化合物半導體。作為III-V族化合物半導體，例如可將n型半導體層101及p型半導體層103分別設為AlGaAs系材料、AlGaInP系材料、及AlGaN系材料等。作為p型雜質，可例示Mg、Zn、C，作為n型雜質，可例示Si、Te、Se。發光層102可設為由AlGaAs系材料、AlGaAsInP系材料、AlGaN系材料等所構成之單層、或如多量子井般之積層構造等。該等均可藉由使用MOCVD法等已知方法進行磊晶成長而形成。發光波長可設為600~950 nm之範圍。就各層之厚度而言，例如n型半導體層101可設為1~10μm，發光層102可設為10~500 nm，p型半導體層103可設為1~10μm。再者，至此為止將本發明中之第1傳導型設為n型、第2傳導型設為p型而說明半導體層104，但當然本發明並不限定於此，亦可將第1傳導型設為p型、第2傳導型設為n型。
歐姆電極109係用於形成與第1導電型半導體層101(本實施形態中為n型半導體層)之良好之歐姆接觸的電極。作為構成歐姆電極109之較佳材料，例如可列舉依序形成有AuGe、Ni及Au之AuGe/Ni/Au電極，較佳為具有100~1000 nm之厚度。
透光性絕緣層106只要為可透過自發光層102發出之光並向反射層107引導之絕緣材料，則無特別限定。透光性絕緣層106於半導體層104與焊墊電極105之間作為電 流遮斷層而發揮功能。因此，透光性絕緣層106較佳為包括焊墊電極105正下方之至少中央區域而設置。透光性絕緣層106較佳為對於波長為600~950 nm之範圍之光具有80%以上之透過率。作為較佳材料，例如可列舉SiN、SiO2、AlN等，較佳為具有100~500 nm之厚度。
反射層107係反射自發光層102發出之光中朝向焊墊電極105之光，而提高光提取效率。較佳為對於波長為600~950 nm之範圍之光具有60%以上之反射率。作為構成反射層107之較佳材料，例如可列舉金(Au)或金合金材料、鉑(Pt)、鋁(Al)、銀(Ag)之單體或以其為構成元素之合金或者該等之積層體等，作為近紅外波長區域中之較佳例，可將於該區域中顯示90%以上之反射率之Au作成隔著Cr之較薄密接層配置而成之Cr/Au電極，較佳為作為密接材之Cr層具有5~20 nm之厚度，作為反射材之Au層具有100~1000 nm之厚度。此種材料通常具有100 Hv以下之範圍之維氏硬度。
作為本發明之特徵性構成之導電性硬質膜110，當將維氏硬度設為HV(Hv)、厚度設為t(μm)時，HV×t>630，其結果為即便於打線接合時對焊墊電極105施加應力時，導電性硬質膜110亦幾乎不發生變形而緩和應力，從而抑制接合之應力向反射層107、透光性絕緣層106、半導體層104傳播。即，自基於應力之變形之觀點考慮，認為導電性硬質膜110之維氏硬度越大，且厚度越厚，則應力傳播抑制效果越大。因此，於導入[維氏硬度]×[厚度]之概念之情形時，作為用 以抑制伴隨打線接合而生之焊墊部分之剝離之必要條件，根據本發明人等之研究，發現為[維氏硬度]×[厚度]>630 Hv．μm。自更確實地獲得本發明之效果之觀點而言，較佳為HV×t>700，進而較佳為HV×t≧1000。再者，本發明之維氏硬度係藉由依據JIS Z 2244之測定方法所得者。導電性硬質膜為數μm以下之薄膜，對於薄膜之維氏硬度之測定係使用超微小硬度計(MHA-400，NEC公司製造)，根據上述JIS標準將已知維氏硬度HV之值之樣本用作基準而進行計測。作為參考，以下例示記載有代表性維氏硬度之文獻。
Handbook of refractory carbides and nitrides：properties,characteristics,processing and applications/Hugh O.Pierson(1996)
Metals Handbook：Properties and Selection：Nonferrous Alloys American Society for Metals,Metals Parrk,OH(1988)
自該應力傳播抑制效果之觀點而言，導電性硬質膜110較佳為具有較焊墊電極105及反射層107中之任一者之維氏硬度高的維氏硬度HV。
具體而言，可將維氏硬度HV設為600 Hv以上，更佳為1500 Hv以上，最佳為2000 Hv以上。
可將導電性硬質膜110之厚度t設為0.3μm以上，更佳為0.5μm以上。其原因在於藉此可更確實地獲得本發明之應力傳播抑制效果。
又，導電性硬質膜110之厚度t較佳為2μm以下，更佳為1μm以下。其原因在於：若厚度t超過2μm，則於成本、加工性之方面有不良影響，且電極整體之電阻變高，導致順方向電壓值增加。
再者，本說明書中之膜厚之測定方法係利用觸針式段差計，由晶圓面內之5點(於本實施例之3英吋基板之情形時為於通過晶圓中央之對角線上、以距晶圓外周為1 cm內側之2點作為兩端之均等距離之5點)之測定之平均值求得。
又，於半導體發光元件100為通過導電性硬質膜110而通電之構成之情形時，導電性硬質膜110較佳為低電阻。例如，導電性硬質膜110之通電時之電壓降下較佳為半導體層104中之閾值電壓以下。更佳為可將20℃下之電阻率設為10-5 Ω．m以下，進而較佳為設為10-6 Ω．m以下。再者，導電性硬質膜之通電時之電壓降Vdh(V)於直流通電之情形時可簡單地以如下方法求出。
Vdh=(ρh×th/Sh)×I
ρh：導電性硬質膜之電阻率(Ω．m)
th：導電性硬質膜之厚度(m)
Sh：導電性硬質膜之面積(m2)
I：通電電流(A)
通電電流係限定於例如LED元件之額定電流以下等常識性範圍內。又，半導體層之閾值電壓較理想為根據LED元件之電流-電壓特性求出，但由於實際之LED元件之電 流-電壓特性中亦存在寄生電阻等之影響，故而於本說明書中簡易地定義為與主發光波長相當之光能量除以電荷q所得者。
作為導電性硬質膜110之具體材料，可列舉含Ti、Ta、Cr、W、Mo、V中之任一者之單體或氮化物，更具體而言可列舉TiN、Ta、TaN、WN等。尤其最佳為TiN。TiN不僅較硬、具有導電性，且濕式蝕刻特性優異，因此為易於處理之材料。
如圖1所示，較佳為以焊墊電極105與歐姆電極109不直接接觸之方式於兩者之間設置導電性硬質膜110。其原因在於藉此可抑制來自歐姆電極109或半導體發光元件100之雜質(例如，Ga、As、Ge)向焊墊電極105擴散。
作為構成焊墊電極105之較佳材料，最上面可列舉Au線熔接用Al、Au材料等，較佳為於作為密接層之Ti上依序形成有Au之Ti/Au電極。Ti層只要為發揮作為密接層之功能之厚度即可，例如具有50~200 nm之厚度。Au層較佳為具有1~3μm之厚度。Ti層通常具有70~250 Hv之範圍之維氏硬度，Au層通常具有20~30 Hv之範圍之維氏硬度。
下部電極116係自形成與支撐基板115之歐姆接合之材料中選擇，例如於選擇n型GaAs作為支撐基板之情形時，可選擇AuGe/Ni/Au之積層等。於將金屬基板用作支撐基板115之情形時，亦可選擇不存在下部電極之構造。
(半導體發光元件100之製造方法)
其次，使用圖3說明半導體發光元件100之製造方法之一例。首先，如圖3(a)所示，於GaAs基板等成長用基板120上形成半導體層104。半導體層104係藉由例如MOCVD法等使由上述材料所構成之n型半導體層101、發光層102及p型半導體層103依序進行磊晶成長而形成。
繼而，如圖3(b)所示，於半導體層104上形成特定圖案之歐姆電極111。例如藉由利用電阻加熱之蒸鍍法或電子束蒸鍍等使上述材料成膜，並藉由光微影形成抗蝕圖案後，進行蝕刻，而形成特定圖案，其後進行接觸退火(RTA：Rapid Thermal Annealing)。其後，於未形成歐姆電極之半導體層104上，形成絕緣膜112。其係例如將上述材料藉由電漿CVD法或濺鍍法等形成而獲得。其後，藉由光微影形成僅歐姆電極部開口之抗蝕圖案，以特定之蝕刻液對絕緣膜進行濕式蝕刻而於絕緣膜形成通電用開口部。其後，藉由例如濺鍍法等形成反射層113。於反射層113上，藉由蒸鍍等方法形成例如Au等作為第1金屬接合層114a(半導體層側接合層)。
繼而，如圖3(c)所示，將於背面形成有下部電極116且於表面形成有第2金屬接合層114b(支撐基板側接合層)之支撐基板115、與圖2(b)所示之基板接合。具體而言，藉由將第1金屬接合層114a與第2金屬接合層114b接合並進行加熱，從而兩基板於金屬接合層114處接合。再者，第2金屬接合層114b向支撐基板115上之形成可利用與第1金屬接合層114a相同之方法進行。下部電極116向支撐基 板115上之形成係藉由利用例如濺鍍法或電子束蒸鍍法等使上述材料成膜而進行。
其後，研磨成長用基板120，進而進行蝕刻，藉此將成長用基板120除去。
繼而，如圖3(d)所示，於半導體層104上形成由特定圖案之歐姆電極109所構成之接觸部。例如使上述材料藉由例如利用電阻加熱之蒸鍍法等成膜，並藉由光微影形成抗蝕圖案後，進行蝕刻，而形成特定圖案，其後進行接觸退火(RTA：Rapid Thermal Annealing)。再者，於本說明書中所謂「利用電阻加熱之蒸鍍」係指藉由於真空中加熱金屬並使其蒸發而進行蒸鍍之方法，且係指為了加熱蒸鍍金屬，而對裝載蒸鍍金屬之高熔點材料之台(例如鎢之線或舟)進行通電，以由金屬電阻產生之熱來達到高溫之方法。
繼而，如圖3(e)所示，藉由於半導體層104上形成作為電流遮斷層之透光性絕緣層106，並於透光性絕緣層106上形成反射層107，而形成與接觸部109相接之反射部108。具體而言，藉由光微影法形成僅歐姆電極109中央之圓形電極內部開口之抗蝕圖案，藉由濺鍍法或電漿CVD法等使透光性絕緣膜106成膜，進而藉由濺鍍法、電子束蒸鍍法、或利用電阻加熱之蒸鍍法等使反射層107成膜。其後，藉由掀離(lift off)將殘留有抗蝕層之部位之絕緣膜及反射層除去。
繼而，如圖3(f)所示，於反射層107上形成導電性 硬質膜110。具體而言，藉由光微影形成僅反射層107及歐姆電極109中央之圓形電極部分開口之抗蝕圖案，藉由濺鍍法等使導電性硬質膜110成膜。進而，於導電性硬質膜110上，藉由例如濺鍍法、電子束蒸鍍法、或利用電阻加熱之蒸鍍法等使焊墊電極105成膜。其後，藉由掀離將殘留有抗蝕層之部位之導電性硬質膜及焊墊電極除去。
最後，形成台面圖案(mesa pattern)後，進行切割，可製作使用有半導體發光元件100之LED元件。
至此為止，作為本發明之一實施形態，說明了作為晶圓貼合型LED元件之半導體發光元件100及其製造方法，但本發明並不限於晶圓貼合型LED元件。又，上述任一者均為表示代表性實施形態之例者，本發明並不限定於該等實施形態。又，以下使用實施例進一步詳細說明本發明，但本發明並不受以下之實施例任何限定。
[實施例] (實施例1)
以圖3所示之方法製作本發明之半導體發光元件。首先，於由GaAs所構成之成長用基板上，藉由MOCVD法形成由n型半導體層(厚度：7.5μm，AlGaAs材料)、發光層(總厚度：50 nm，AlGaInAs材料)及p型半導體層(厚度：2μm，AlGaAs材料)所構成之半導體層。繼而，於p型半導體層上藉由利用電阻加熱之蒸鍍法使AuZn(厚度：200 nm)成膜，並藉由光微影進行圖案化，於420℃下進行接觸退火，而形成歐姆電極。其後，藉由電漿CVD法於未 形成歐姆電極之p型半導體層上形成由SiN所構成之絕緣膜。其後，藉由電子束蒸鍍法形成反射層(厚度：750 nm，Au材料)。進而，藉由蒸鍍形成Ti/Au(厚度：100 nm/1μm)作為半導體層側接合層。
與上述不同，另外於由GaAs材料所構成之支撐基板之兩面藉由利用電阻加熱之蒸鍍法形成歐姆電極(厚度：200 nm，AuGe/Ni/Au材料)，將其中一者設為下部電極，於另一者之面上藉由電子束蒸鍍法形成Ti/Au(厚度：100 nm/1μm)作為支撐基板側接合層。繼而，使半導體層側接合層與支撐基板側接合層接著，並於400℃下加熱30分鐘，藉此將兩者接合。其後，研磨成長用基板使其較薄後，利用由氨、雙氧水、及水所構成之蝕刻液進行蝕刻，藉此將成長用基板完全除去。
繼而，於因成長用基板之除去而露出之n型半導體層上，藉由利用電阻加熱之蒸鍍法使AuGe/Ni/Au(厚度：90 nm/15 nm/600 nm)成膜，並藉由光微影圖案化為外徑120μm、內徑90μm之環狀，於420℃下進行接觸退火，而形成歐姆電極。其後，除該歐姆電極中央之露出有n型半導體層之內徑為90μm之開口部以外形成抗蝕層，藉由濺鍍法使透光性絕緣膜(厚度：100 nm，AlN材料)成膜。進而，於該透光性絕緣膜上，藉由電子束蒸鍍法使反射層(厚度：10 nm/500 nm，Cr/Au材料)成膜。繼而，使用掀離法而於歐姆電極之開口部形成有透光性絕緣膜與反射層。繼而，除由反射層及歐姆電極所構成之直徑120μm之 面上以外形成抗蝕層。使用濺鍍裝置SPC-350(ANELVA公司製造，DC磁控，輸出為100 W)，於室溫下且於含有氮氣之Ar氣體環境(N2：0.9 sccm，Ar：36 sccm)中濺鍍純Ti靶(純度為3 N，高純度化學研究所製造)，藉此使導電性硬質膜(厚度t：0.50μm，TiN材料)成膜。藉由ESCA(Electron Spectroscopy for Chemical Analysis)確認到所成膜之TiN為具有金色且Ti與N之比為1：1之TiN膜。其後，進而藉由電子束蒸鍍法使焊墊電極(厚度：100 nm/1.5μm，Ti/Au材料)成膜。繼而，使用掀離法而形成焊墊電極。最後，於利用光微影之圖案化之後，藉由利用磷酸及雙氧水之混合液進行蝕刻而形成台面圖案，進行切割而製作本發明之半導體發光元件(LED元件)。再者，該LED元件之發光波長為850 nm。
因作為導電性硬質膜之TiN之維氏硬度HV為2100 Hv，故HV×t=1050(>630)。又，焊墊電極及反射層之維氏硬度分別為22 Hv。
(實施例2)
將作為導電性硬質膜之TiN之厚度設為0.75μm，除此以外藉由實施例1之方法，製作本發明之半導體發光元件。HV×t=1575。
(實施例3)
將作為導電性硬質膜之TiN之厚度設為1.00μm，除此以外藉由實施例1之方法，製作本發明之半導體發光元件。HV×t=2100。
(實施例4)
將靶設為純鎢(W)靶(純度為3 N，高純度化學研究所製造)而代替Ti，於室溫且Ar環境下進行濺鍍，將厚度為2.00μm之純W膜設為導電性硬質膜，除此以外藉由實施例1之方法，製作本發明之半導體發光元件。因鎢之維氏硬度HV為350 Hv，故HV×t=700。
(比較例1)
不形成透光性絕緣層、反射層、及導電性硬質膜，除此以外藉由實施例1之方法，製作焊墊部之層構造如圖4(a)所示之半導體發光元件200。該半導體元件200係於半導體層204上形成由不具有開口部之圓形電極(AuGe/Ni/Au材料)所構成之歐姆電極209，並於其上形成焊墊電極205。
(比較例2)
不形成導電性硬質膜，除此以外藉由實施例1之方法，製作焊墊部之層構造如圖4(b)所示之半導體發光元件300。該半導體發光元件300係於半導體層304上形成由透光性絕緣層306/反射層307所構成之反射部、及由歐姆電極309所構成之接觸部，且於不形成導電性硬質膜之情況下形成焊墊電極305。
(比較例3)
藉由電子束蒸鍍形成厚度為1.00μm之Pt代替作為導電性硬質膜之TiN，除此以外藉由實施例1之方法，製作焊墊部之層構造如圖4(c)所示之半導體發光元件400。該半 導體發光元件400係於半導體層404上形成由透光性絕緣層406/反射層407所構成之反射部、及由歐姆電極409所構成之接觸部，且形成Pt膜410，其後形成焊墊電極405。因Pt之維氏硬度為41 Hv，故HV×t=41。
(比較例4)
對於實施例1之導電性硬質膜部分以厚度1.00μm形成鎢(W)，除此以外藉由實施例1之方法，製作半導體發光元件。HV×t=350。
(比較例5)
將作為導電性硬質膜之TiN之厚度設為0.10μm，除此以外藉由實施例1之方法，製作半導體發光元件。因TiN之維氏硬度HV為2100 Hv，故HV×t=210。
(比較例6)
將作為導電性硬質膜之TiN之厚度設為0.30μm，除此以外藉由實施例1之方法，製作半導體發光元件。HV×t=630。
(參考例)
進而，作為參考例，形成導入有「維氏硬度處於W與TiN中間的蒸鍍之Si膜」作為硬質膜之元件，以確認HV×t之邊界值。因蒸鍍之Si膜為半絕緣性，故並不符合申請專利範圍之「導電性硬質膜」，至多作為剝離防止效果之確認而實施。Si係藉由電子束蒸鍍以10 Å/sec之速率進行蒸鍍。於蒸鍍起始真空度為1.0E-4(Pa)、基板溫度為25~35℃下進行蒸鍍。蒸鍍Si膜係藉由超微小硬度計而計測維氏 硬度，HV=1150。
(參考例1)
藉由電子束蒸鍍形成厚度為0.4μm之Si代替作為導電性硬質膜之TiN，除此以外藉由實施例1之方法，製作半導體發光元件。HV×t=460。
(參考例2)
藉由電子束蒸鍍形成厚度為0.6μm之Si代替作為導電性硬質膜之TiN，除此以外藉由實施例1之方法，製作半導體發光元件。HV×t=690。
(參考例3)
藉由電子束蒸鍍形成厚度為0.8μm之Si代替作為導電性硬質膜之TiN，除此以外藉由實施例1之方法，製作半導體發光元件。HV×t=920。
(評價方法)
將實施例1~4、比較例1~6及參考例1~3之半導體發光元件分別製作20個，並分別進行打線接合。
打線接合係將Au線穿入毛細管中，藉由加熱而於毛細管之前端部製作Au線凝集變圓而成之球，一面對該球施加負荷及超音波，一面將其按壓於焊墊電極，藉此於焊墊電極上接合Au線。利用打線接合機(WEST-BOND公司製造，MODEL-7700D)，接合直徑為25μm之Au線。負荷設為0.7 N，超音波施加時間設為60 ms，超音波之輸出設為1.0 W。各實施例、比較例中算出接合後於焊墊部分發生剝離者之比率，將結果示於表1之「接合後剝離率」。
製作20個接合有Au線之各實施例、比較例、參考例之半導體發光元件，對各半導體發光元件進行焊球剪切試驗。焊球剪切試驗係以金屬爪於橫方向上將藉由打線接合而於與焊墊電極之接合部形成之Au球切斷，根據該切斷所需之負荷(焊球剪切強度)測定接合強度之試驗，且依據「Wire Bond Shear Test Method」之EIA/JESD22-B116標準進行測定。使用萬能型剪切試驗機(DAGE公司製造，4000PXY)，於剪切速度100μm/s、剪切高度10μm下進行試驗。再者，剪切速度係指使爪於橫方向上滑動移動之速度，剪切高度係指自焊墊電極表面至爪前端部之高度。將各實施例、比較例、參考例中20個試樣之焊球剪切強度之中間值示於表1之「焊球剪切強度」。又，於各實施例、比較例、參考例中算出試驗後於焊墊部分發生自絕緣膜之剝離(絕緣層/半導體層間、絕緣層/反射層間、或於該兩部位之剝離)者之比率，將結果示於表1之「焊球剪切後剝離率」。又，繪製比較例2(TiN=0 nm)、比較例5、6(TiN=100 nm、300 nm)及實施例1~3(TiN=500 nm、750 nm、1μm)之焊球剪切強度及焊球剪切後剝離率，將所得圖表示於圖5。
測定使用恆定電流電壓電源對由各實施例、比較例所得之半導體發光元件流通20 mA之電流時之順方向電壓Vf、及藉由積分球所得之發光輸出Po，將10個試樣之測定結果之中間值之結果示於表1。
(評價結果)
如表1所示，比較例1與其他試驗例相比順方向電壓Vf及發光輸出Po較低。其原因在於，於焊墊部正下方未設置透光性絕緣膜及反射層。另一方面，比較例2中因於焊墊部正下方設置有透光性絕緣膜及反射層，故與比較例1相比可獲得高輸出。然而，於打線接合後，一部分試樣中於焊墊部觀察到剝離，於焊球剪切試驗後所有試樣中均於焊墊部發生自絕緣膜之剝離。焊球剪切強度亦較低。如上述般於接合後發生剝離者不合適作為製品，較理想為接合後剝離率為0%。
又，維氏硬度HV與厚度t之乘積為630 Hv．μm以下之比較例3~6及參考例1亦與比較例2同樣為焊墊部之機械可靠性較低。於比較例3中，原因在於Pt膜為41 Hv之維氏硬度較低之導電性材料，伴隨打線接合而Pt膜亦發生較大之塑性變形，無法緩和於焊墊部產生之應力。又，雖於比較例4中插入有維氏硬度較高之W膜，於比較例5中插入有維氏硬度較高為2100 Hv之TiN膜，但原因在於任一者之厚度均不充分而膜破裂，同樣無法緩和於焊墊部產生之應力。如上所述，若不使用滿足本發明之條件之導電性硬質膜，則無法獲得作為製品之充分之焊墊部之機械可靠性。
另一方面，關於維氏硬度Hv與厚度t之乘積大於630 Hv．μm之實施例1~4及參考例2、3，接合後剝離率均為0%，進而，與比較例2~6相比，焊球剪切試驗後剝離率較 低，焊球剪切強度較高。即，於實施例1~4及參考例2、3中，可獲得於焊墊部幾乎未發生剝離之結果。其原因在於：W為350 Hv、Si為1150 Hv、TiN為2100 Hv之維氏硬度較高之材料，且具有於膜之構造上亦具有充分強度之厚度，藉此可緩和伴隨打線接合而於焊墊部產生之應力。又，因TiN之電阻率(21.7×10-8 Ω．m)較低，故亦不會使順方向電壓Vf上升。然而，若為W則順方向電壓Vf稍有上升。電阻率較小、一般為5.29×10-8 Ω．m(R.T.)之鎢使順方向電壓Vf上升之情形表示：與於較低之硬度下充分之強度所需之厚度較大的情形相比，於較高之硬度下充分之強度所需之厚度較小時順方向電壓Vf上升之風險較小。
[產業上之可利用性]
根據本發明，藉由於反射層與焊墊電極之間配置當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜，經由上述作用，可在將焊墊電極造成之遮光設為最小限度之狀態下，抑制伴隨打線接合而生之焊墊部分之剝離。
100、200、300、400‧‧‧半導體發光元件
101‧‧‧n型半導體層(第1導電型半導體層)
102‧‧‧發光層(發光部)
103‧‧‧p型半導體層(第2導電型半導體層)
104、204、304、404‧‧‧半導體層
105、205、305、405‧‧‧焊墊電極
106、306、406‧‧‧透光性絕緣層
107、307、407‧‧‧反射層
108、308、408‧‧‧反射部
109、209、309、409‧‧‧歐姆電極(接觸部)
110、410‧‧‧導電性硬質膜
111‧‧‧歐姆電極
112‧‧‧絕緣膜
113‧‧‧反射層
114‧‧‧金屬接合層
114a‧‧‧第1金屬接合層
114b‧‧‧第2金屬接合層
115‧‧‧支撐基板
116‧‧‧下部電極
120‧‧‧成長用基板
圖1係放大表示本發明之半導體發光元件100之焊墊部分之示意剖面圖。
圖2(a)係表示本發明之半導體發光元件100之示意剖面圖，圖2(b)係於(a)所示之半導體發光元件100中除去焊墊電極105及導電性硬質膜110之狀態之俯視圖，且係說明歐姆電極之配置關係之圖。
圖3係表示本發明之半導體發光元件100之製造步驟之一例之示意剖面圖。
圖4(a)係表示比較例1之半導體發光元件200之示意剖面圖，圖4(b)係表示比較例2之半導體發光元件300之示意剖面圖，圖4(c)係表示比較例3之半導體發光元件400之示意剖面圖。
圖5係表示於實施例中，作為導電性硬質膜110之TiN之膜厚與焊球剪切試驗之剪切強度及剝離率之關係之圖表。

Claims (10)

  1. 一種半導體發光元件，具有包含發光部之半導體層、及位於該半導體層上之焊墊電極，其特徵在於：於該半導體層與該焊墊電極之間，具有：反射部，其包含位於該半導體層上之作為電流遮斷層的透光性絕緣層、及位於該透光性絕緣層上之反射層；及接觸部，其由位於該半導體層上且與該反射部相接之歐姆電極構成；於該反射層與該焊墊電極之間具有導電性硬質膜，當將該導電性硬質膜之維氏硬度設為HV(Hv)、厚度設為t(μm)時，HV×t>630。
  2. 如申請專利範圍第1項之半導體發光元件，其中，該導電性硬質膜具有較該焊墊電極及該反射層中之任一者之維氏硬度高的維氏硬度HV。
  3. 如申請專利範圍第1或2項之半導體發光元件，其中，該導電性硬質膜之維氏硬度HV為600 Hv以上。
  4. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，該導電性硬質膜之厚度t為0.3μm以上。
  5. 如申請專利範圍第1至4項中任一項之半導體發光元件，其中，該導電性硬質膜之厚度t為2μm以下。
  6. 如申請專利範圍第1至5項中任一項之半導體發光元件，其中，該導電性硬質膜係含Ti、Ta、Cr、W、Mo、V中之任一者之單體或氮化物。
  7. 如申請專利範圍第1至6項中任一項之半導體發光元 件，其中，該導電性硬質膜之通電時之電壓降下，為該半導體層中之閾值電壓以下。
  8. 如申請專利範圍第1至7項中任一項之半導體發光元件，其中，該導電性硬質膜覆蓋該反射層之全部及該歐姆電極之至少一部分。
  9. 如申請專利範圍第1至8項中任一項之半導體發光元件，其中，該歐姆電極係以包圍該反射部之方式形成。
  10. 一種半導體發光元件之製造方法，該半導體發光元件具有包含發光部之半導體層、及位於該半導體層上之焊墊電極，該製造方法具有如下步驟：形成該半導體層；於該半導體層上形成由特定圖案之歐姆電極構成之接觸部；於該半導體層上形成作為電流遮斷層之透光性絕緣層，並於該透光性絕緣層上形成反射層，藉此形成與該接觸部相接之反射部；於該反射層上，形成當將維氏硬度設為HV(Hv)、厚度設為t(μm)時HV×t>630之導電性硬質膜；及於該導電性硬質膜上形成該焊墊電極。
TW101108249A 2011-03-10 2012-03-09 Semiconductor light emitting element and manufacturing method thereof TWI490927B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053399 2011-03-10

Publications (2)

Publication Number Publication Date
TW201308406A true TW201308406A (zh) 2013-02-16
TWI490927B TWI490927B (zh) 2015-07-01

Family

ID=46797865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108249A TWI490927B (zh) 2011-03-10 2012-03-09 Semiconductor light emitting element and manufacturing method thereof

Country Status (7)

Country Link
US (1) US9172005B2 (zh)
EP (1) EP2685511B1 (zh)
JP (1) JP5779642B2 (zh)
KR (1) KR101527669B1 (zh)
CN (1) CN103430335B (zh)
TW (1) TWI490927B (zh)
WO (1) WO2012120894A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640728B2 (en) 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5957358B2 (ja) * 2012-10-16 2016-07-27 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
KR102042443B1 (ko) * 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
JP6387780B2 (ja) * 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
US10026881B2 (en) * 2015-04-15 2018-07-17 Koninklijke Philips N.V. Light emitting device with reflector and a top contact
JP6738169B2 (ja) 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
US10937928B2 (en) * 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN112909143A (zh) * 2021-02-04 2021-06-04 南昌大学 一种具有特定发光图形的AlGaInP薄膜LED芯片的制备方法
CN114171659B (zh) * 2021-11-03 2024-03-19 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JPS63148646A (ja) 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2527457B2 (ja) * 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JP3798100B2 (ja) * 1997-02-17 2006-07-19 独立行政法人科学技術振興機構 放電表面処理方法及びその処理装置
JP2002076051A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US20020049107A1 (en) * 2000-07-20 2002-04-25 Ledvina Timothy J. Small pitch silent chain with freely rotating pins having wear resistant coating
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP4224041B2 (ja) * 2004-08-26 2009-02-12 シャープ株式会社 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP4944644B2 (ja) * 2007-03-12 2012-06-06 本田技研工業株式会社 チェーン
JP5045248B2 (ja) * 2007-06-01 2012-10-10 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP4946663B2 (ja) * 2007-06-29 2012-06-06 日亜化学工業株式会社 半導体発光素子
JP4985260B2 (ja) 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5224859B2 (ja) 2008-03-19 2013-07-03 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP2011066453A (ja) * 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
KR20130125831A (ko) 2013-11-19
EP2685511A1 (en) 2014-01-15
JPWO2012120894A1 (ja) 2014-07-17
KR101527669B1 (ko) 2015-06-09
TWI490927B (zh) 2015-07-01
JP5779642B2 (ja) 2015-09-16
CN103430335B (zh) 2016-05-04
WO2012120894A1 (ja) 2012-09-13
US20140001508A1 (en) 2014-01-02
US9172005B2 (en) 2015-10-27
EP2685511A4 (en) 2014-08-13
EP2685511B1 (en) 2017-04-26
CN103430335A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
TWI490927B (zh) Semiconductor light emitting element and manufacturing method thereof
JP5045336B2 (ja) 半導体発光素子
JP4183299B2 (ja) 窒化ガリウム系化合物半導体発光素子
US7675070B2 (en) LED having a reflector layer of improved contact ohmicity
EP1821346A2 (en) Semiconductor light-emitting device and method of manufacturing the same
US7829359B2 (en) Method for fabricating highly reflective ohmic contact in light-emitting devices
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP2007300063A (ja) 半導体発光素子
TWI524558B (zh) Semiconductor light emitting element and electrode film forming method
WO2011077748A1 (ja) バーチカル型iii族窒化物半導体発光素子およびその製造方法
JP2005123489A (ja) 窒化物半導体発光素子およびその製造方法
JP4411871B2 (ja) 窒化物半導体発光素子
JP5609607B2 (ja) 窒化物系半導体発光素子
JP6040769B2 (ja) 発光素子及びその製造方法
TWI431815B (zh) 半導體發光元件
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP6119906B2 (ja) 発光素子
JP4867414B2 (ja) 窒化物半導体発光ダイオード
US9093356B2 (en) Semiconductor light emitting element
JP2018206818A (ja) 発光素子及びその製造方法
JP2018206817A (ja) 発光素子
JP2014110300A (ja) 半導体発光素子の製造方法
JP2011129621A (ja) 発光素子