KR101527669B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101527669B1
KR101527669B1 KR1020137025556A KR20137025556A KR101527669B1 KR 101527669 B1 KR101527669 B1 KR 101527669B1 KR 1020137025556 A KR1020137025556 A KR 1020137025556A KR 20137025556 A KR20137025556 A KR 20137025556A KR 101527669 B1 KR101527669 B1 KR 101527669B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
semiconductor
hard film
Prior art date
Application number
KR1020137025556A
Other languages
English (en)
Other versions
KR20130125831A (ko
Inventor
노리오 타사키
히데타카 야마다
히로유키 토가와
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20130125831A publication Critical patent/KR20130125831A/ko
Application granted granted Critical
Publication of KR101527669B1 publication Critical patent/KR101527669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

패드 직하에 반사층 및 투광성 절연층을 마련하는 것에 의한 발광 소자의 출력의 향상 효과를 유지하면서, 와이어 본딩에 따른 패드 부분의 박리를 억제하는 것이 가능한 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 　본 발명의 반도체 발광 소자(100)는 발광부를 포함하는 반도체층(104)과 상기 반도체층 상에 위치하는 패드 전극(105)을 가져, 반도체층(104)과 패드 전극(105)의 사이에, 반도체층(104) 상에 위치하는 전류 차단층으로서의 투광성 절연층(106), 및, 상기 투광성 절연층 상에 위치하는 반사층(107)을 포함한 반사부(108)과 반도체층(104) 상에 위치해, 상기 반사부(108)과 접하는 오믹 전극(109)로 이루어지는 컨택트부를 가져, 상기 반사층(107)과 상기 패드 전극(105)의 사이에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이 되는 도전성 경질막(110)을 가지는 것을 특징으로 한다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND METHOD OF MANUFACTURING THEREOF}
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것이고, 특히, 패드 전극에 의한 차광은 최소한으로 하면서, 와이어 본딩에 따른 패드 부분의 박리를 억제하는 것이 가능한 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
최근, 자동차의 헤드 램프나 브레이크 램프, 또는 신호기에의 응용 등, 발광다이오드(LED)의 용도의 다양화와 함께, LED의 광출력의 향상이 요구되고 있다.
일반적으로 LED는 표면 전극과 이면 전극의 사이에, p형 반도체층, n형 반도체층, 및 이들 반도체층 사이에 설치된 발광층을 구비하는 구조를 가지는 반도체 발광 소자이다. 상기 발광층에서 발생한 빛 가운데, LED의 밖으로 나오는 빛의 비율을 광 취출 효율이라고 하지만, 전극은 발광층에서 발광한 빛을 차광하기 때문에, 광 취출 효율을 저하시켜, LED의 출력의 향상을 저해하는 요인이었다.
전극에 의한 차광을 저감하고, 광 취출 효율을 향상시키는 기술로서는, 다음과 같은 것이 알려져 있다. 우선, 특허문헌 1에는, 본딩 패드 직하(直下)의 전극층과 오믹 컨택트층의 사이에 전류 차단층을 마련하고, 패드 직하 이외에 전류를 흘려, 패드에 차단되는 빛을 줄이는 기술이 기재되어 있다. 이 문헌에서는, 전류 차단층으로서 SiO2 등이 아닌, 오믹 컨택트층과 반대의 도전형의 반도체를 이용하고 있다.
또, 특허문헌 2에는 지지 기판과 하측 클래드(반도체층)의 사이에, Au 등의 광반사층과, AlN 등의 고열 전도율을 가지는 광투과층을 마련해 이면으로 향하는 빛을 유효하게 반사하는 것과 동시에, 발광층에서의 열의 방열성을 향상시키는 기술이 기재되어 있다.
특허문헌 2에 기재된 구성은 투광성 절연막이기도 한 AlN가 반도체층과 광반사층의 사이에 위치하는 것으로부터, 반도체층에서 광반사층으로 불순물이 확산하는 것을 억제하고, 고반사율 계면을 얻을 수 있기 때문에, 광 취출 효율의 향상의 관점에서는 바람직한 형태이다.
일본 특허공개 소 61-6880호 공보 일본 특허공개 2009-231323호 공보
여기서 본 발명자 등은 본딩 패드에 의한 차광을 더욱 저감하고, 광 취출 효율을 향상시킬 수 있도록, 도 4(b)와 같은 반도체 발광 소자에 대해서 검토를 실시했다. 도 4(b)에 기재된 반도체 발광 소자(300)는 발광부를 포함하는 반도체층(304)과, 이 반도체층 상에 위치하는 패드 전극(305)을 가지고, 반도체층(304)과 패드 전극(305)의 사이에, 투광성 절연층(306) 및 반사층(307)으로 이루어지는 반사부(308), 및 오믹 전극(309)을 가진다. 반사부(308)는 반도체층(304) 상에 위치하는 전류 차단층으로서의 투광성 절연층(306), 및 이 투광성 절연층(306) 상에 위치하는 반사층(307)을 포함한다. 오믹 전극(309)은 반도체층(304) 상에 위치하고, 반사부(308)에 접하고, 이것을 둘러싸도록 형성된다. 도 4(b)에서, 반도체층(304)의 지지 기판 및 이면 전극은 도시를 생략하고 있다. 예를 들면, 투광성 절연층(306)은 두께 100 nm의 AlN층, 반사층(307)은 두께 10 nm의 Cr 및 두께 500 nm의 Au로 이루어지는 금속층, 오믹 전극(309)은 AuGe/Ni/Au를 순차 증착시킨 금속층, 패드 전극(305)은 두께 100 nm의 Ti 및 상기 Ti 상에 위치하는 두께 1.5 ㎛의 Au로 이루어지는 금속층으로 할 수 있다.
이러한 층 구조를 가지는 반도체 발광 소자(300)에 의하면, 투광성 절연층(306)이 전류 차단층으로서 기능하기 때문에, 패드 직하에서의 발광을 억제할 수 있는데 더해서 패드 직하의 주변에서 발광하여 패드 전극(305)으로 향하는 빛을 반사층(307)이 반사한다. 게다가 반사층(307)과 반도체층(304)의 사이에는, 투광성 절연층(306)이 배치되어 있기 때문에, 반사층(307)에는 반도체층(304)로부터의 불순물이 확산되지 않는다. 따라서, 반도체 발광 소자(300)는 패드 전극(305)에 의한 차광의 영향을 최소한으로 하여, 출력을 향상시킬 수 있다고 하는 관점에서는 바람직한 층 구조를 가진다.
그렇지만, 이러한 반도체 발광 소자(300)에서는, LED 칩으로서 통전하기 때문에, 패드 전극(305)에 Au 와이어를 본딩 할 때에, 패드 부분에 박리가 생기기 쉬운 문제가 있는 것이 판명되었다. 즉, 와이어 본딩 시에 패드부에 박리가 생기거나 실제로 박리는 생기지 않아도 잠재적으로 박리가 생기기 쉬워지는 결과, 와이어의 접합 강도를 시험하는 볼 쉐어 시험(ball shear test) 시에 박리가 생기고, 또한 쉐어 강도가 낮아지는 등, 와이어 본딩에 따른 패드 부분의 기계적 신뢰성에 문제가 있는 것이 판명되었다.
그래서 본 발명은 상기 과제를 감안하여, 패드 직하에 반사층 및 투광성 절연층을 마련하는 것에 의한 발광 소자의 출력의 향상 효과를 유지하면서, 와이어 본딩에 따른 패드 부분의 박리를 억제하는 것이 가능한 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이 목적을 달성할 수 있도록 본 발명자 등이 더욱 검토한 결과, 상기 패드 부분의 박리는 반사층(307)/투광성 절연층(306)의 계면 및 투광성 절연층(306)/반도체층(304)의 계면에서 일어나기 쉬운 것을 찾아냈다. 이것은, 이하와 같은 이유 때문이라고 생각된다. 반사층(307)/투광성 절연층(306)의 계면 및 투광성 절연층(306)/반도체층(304)의 계면에서의 부착력은, 이른바 반데르발스력에 의한 것으로, 전하의 교환이나 원자의 상호 확산을 수반하는 계면과 비교하여 밀착성이 낮다. 여기서, 와이어 본딩에 있어서, 캐피러리를 패드 전극(305)에 누를 때의 하중이나, Au 와이어를 패드 전극(305)에 융착시키기 위해서 초음파를 인가했을 때의 기계적, 열적 응력에 의해, 패드 전극(305)이나 반사층(307)이 변형하고, 이 응력이 패드 전극(305)의 하부의 각층에 전파한다. 그 때문에, 밀착성이 낮은 상기 계면에서 박리가 생기기 쉽다고 생각할 수 있다.
상기의 식견에 근거하여, 본 발명자 등은 상기 층 구조의 반도체 발광 소자에서, 반사층과 패드 전극의 사이에, 비교적 딱딱한 경질막을 비교적 두껍게 마련하면, 와이어 본딩에 따른 패드 전극이 변형해도, 경질막에서는 변형이 억제되기 때문에, 서로 밀착성이 낮은 층으로의 응력의 전반(傳搬)이 억제된다는 착상을 얻었다. 이 경질막에 의하면, 와이어 본딩에 따른 응력의 전반을 억제할 수 있는 결과, 투광성 절연막의 상하에서 와이어 본딩에 기인하는 박리가 생기기 어려워진다. 실제 본 발명자 등이 경질막을 비교적 두껍게 마련한 반도체 발광 소자를 검토했는데, 와이어 본딩 시 또는 볼 쉐어 시험 시의 패드부의 박리가 억제되어 볼 쉐어 시험 시에 높은 쉐어 강도를 얻을 수 있어 본 발명을 완성하기에 이르렀다.
즉, 상기 과제를 감안하여, 본 발명의 요지 구성은 이하와 같다.
(1) 발광부를 포함하는 반도체층과, 상기 반도체층 상에 위치하는 패드 전극을 가지는 반도체 발광 소자로, 상기 반도체층과 상기 패드 전극의 사이에, 상기 반도체층 상에 위치하는 전류 차단층으로서의 투광성 절연층, 및 상기 투광성 절연층 상에 위치하는 반사층을 포함하는 반사부와, 상기 반도체층 상에 위치하고, 상기 반사부와 접하는 오믹 전극으로 이루어지는 컨택트부를 가지고, 상기 반사층과 상기 패드 전극의 사이에, 도전성 경질막을 가지고, 상기 도전성 경질막의 비커스 경도(Vickers hardness)를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630인 것을 특징으로 하는 반도체 발광 소자.
(2) 상기 도전성 경질막은 상기 패드 전극 및 상기 반사층의 어느 비커스 경도보다도 높은 비커스 경도 HV를 가지는 상기 (1)에 기재된 반도체 발광 소자.
(3) 상기 도전성 경질막의 비커스 경도 HV는 600 Hv 이상인 상기 (1) 또는 (2)에 기재된 반도체 발광 소자.
(4) 상기 도전성 경질막의 두께 t는 0.3 ㎛ 이상인 상기 (1)~(3) 중 어느 한 항에 기재된 반도체 발광 소자.
(5) 상기 도전성 경질막의 두께 t는 2 ㎛ 이하인 상기 (1)~(4) 중 어느 한 항에 기재된 반도체 발광 소자.
(6) 상기 도전성 경질막은 Ti, Ta, Cr, W, Mo, V 중 어느 하나를 포함하는 단체 또는 질화물인 상기 (1)~(5) 중 어느 한 항에 기재된 반도체 발광 소자.
(7) 상기 도전성 경질막의 통전 시의 전압 강하는 상기 반도체층에서의 허용한계 전압 이하인 상기 (1)~(6) 중 어느 한 항에 기재된 반도체 발광 소자.
(8) 상기 도전성 경질막은 상기 반사층의 전부 및 상기 오믹 전극의 적어도 일부를 가리는 상기 (1)~(7) 중 어느 한 항에 기재된 반도체 발광 소자.
(9) 상기 오믹 전극은 상기 반사부를 둘러싸도록 형성되는 상기 (1)~(8) 중 어느 한 항에 기재된 반도체 발광 소자.
(10) 발광부를 포함하는 반도체층과, 상기 반도체층 상에 위치하는 패드 전극을 가지는 반도체 발광 소자의 제조 방법으로, 상기 반도체층을 형성하는 공정과, 상기 반도체층 상에 소정 패턴의 오믹 전극으로 이루어지는 컨택트부를 형성하는 공정과, 상기 반도체층 상에 전류 차단층으로서의 투광성 절연층을 형성하고, 상기 투광성 절연층 상에 반사층을 형성함으로써, 상기 컨택트부와 접하는 반사부를 형성하는 공정과, 상기 반사층 상에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이 되는 도전성 경질막을 형성하는 공정과, 상기 도전성 경질막 상에 상기 패드 전극을 형성하는 공정을 가지는 반도체 발광 소자의 제조 방법.
본 발명에 의하면, 반사층과 패드 전극의 사이에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이 되는 도전성 경질막을 배치한 것에 의해, 상기와 같은 작용에 의해, 패드 직하에 반사층 및 투광성 절연층을 마련하는 것에 의한 발광 소자의 출력의 향상 효과를 유지하면서, 와이어 본딩에 따른 패드 부분의 박리를 억제하는 것이 가능해졌다.
도 1은 본 발명에 따른 반도체 발광 소자(100)의 패드 부분을 확대하여 나타낸 모식 단면도이다.
도 2 (a)는 본 발명에 따른 반도체 발광 소자(100)를 나타내는 모식 단면도이며, (b)는 (a)에 나타낸 반도체 발광 소자(100)에서, 패드 전극(105) 및 도전성 경질막(110)을 없앤 상태의 상면도이며, 오믹 전극의 배치 관계를 설명하는 도면이다.
도 3은 본 발명에 따른 반도체 발광 소자(100)의 제조 공정의 일례를 나타내는 모식 단면도이다.
도 4 (a)는 비교예 1의 반도체 발광 소자(200)를 나타내는 모식 단면도이며, (b)는 비교예 2의 반도체 발광 소자(300)를 나타내는 모식 단면도이며, (c)는 비교예 3의 반도체 발광 소자(400)를 나타내는 모식 단면도이다.
도 5는 실시예에서, 도전성 경질막(110)으로서의 TiN의 막 두께와 볼 쉐어 시험에서의 쉐어 강도 및 박리율의 관계를 나타낸 그래프이다.
이하, 도면을 참조하면서 본 발명을 보다 상세하게 설명한다. 또한, 본 명세서에서, 본 발명에 따른 반도체 발광 소자와 비교예의 반도체 발광 소자에 공통되는 구성 요소에는, 법칙으로서 아래 2자리수가 동일한 참조 번호를 붙이고, 설명은 생략한다. 또, 발광 소자의 모식 단면도에서는, 설명의 편의상, 각층의 두께가 실상과는 다른 비율로 과장하여 나타낸다.
(반도체 발광 소자(100))
본 발명의 일 실시형태인 반도체 발광 소자(100)는 도 1에 나타낸 대로, 발광부를 포함하는 반도체층(104)과, 상기 반도체층(104) 상에 위치하는 패드 전극(105)을 가진다. 반도체 발광 소자(100)는 반도체층(104)과 패드 전극(105)의 사이에 반사부(108)와 오믹 전극(컨택트부)(109)을 가진다. 반사부(108)는 반도체층(104) 상에 위치하는 전류 차단층으로서의 투광성 절연층(106), 및, 상기 투광성 절연층 상에 위치하는 반사층(107)을 포함한다. 컨택트부는 반도체층(104) 상에 위치하고, 반사부(108)와 접하는 오믹 전극(109)으로 이루어진다. 여기서, 반도체 발광 소자(100)는 반사층(107)과 패드 전극(105)의 사이에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이 되는 도전성 경질막(110)을 가지는 것을 특징으로 하고, 이러한 구성을 채용함으로써, 와이어 본딩 시 패드 전극(105)으로의 압압(押壓)으로 패드 전극(105)이 변형해도, 도전성 경질막(110)에서는 변형이 억제되기 때문에, 밀착성이 낮은 반사층(107)/투광성 절연층(106) 계면 및 투광성 절연층(106)/반도체층(104) 계면에서의 박리를 억제할 수 있다. 한편, 반도체 발광 소자(100)는 도 3의 반도체 발광 소자(300)와 같이, 패드 전극(105)에 의한 차광의 정도를 최소한으로 억제할 수 있다.
도 2를 이용하여, 반도체 발광 소자(100)의 층 구조를 보다 상세하게 설명한다. 반도체 발광 소자(100)는 지지 기판(115)과, 이 지지 기판(115) 상에 위치하는 금속 접합층(114)과, 이 금속 접합층(114) 상에 위치하는 반사층(113)과, 이 반사층(113) 상에 위치하는 오믹 전극(111) 및 절연막(112)의 혼재층과, 이 혼재층 상에 위치하는 제2 도전형 반도체층으로서의 p형 반도체층(103), 발광층(발광부)(102), 및 제1 도전형 반도체층으로서의 n형 반도체층(101)으로 이루어지는 반도체층(104)을 가진다. 지지 기판(115)의 이면(반도체층(104)이 적층되지 않는 쪽)에는 하부 전극(116)이 형성된다. 이 반도체 발광 소자(100)는 금속 접합층(114)을 가지는 웨이퍼 접합형 LED 소자이며, 제조 공정의 상세는 후술한다. 반도체층(104)의 n형 반도체층 상에는, 도 1에서 설명한 패드 부분이 형성된다. 반도체 발광 소자(100)의 광 취출 방향은 패드 전극(105) 측(도 2(a)의 윗방향)이다.
반도체 발광 소자(100)의 오믹 전극(109)은 상면시로 도 2(b)에 나타내는 형상으로 형성되어 있고, 중앙의 원형 전극의 내부에 투광성 절연막(106) 및 반사층(107)으로 이루어지는 반사부(108)가 형성되어 있다. 그리고, 도 2(a) 및 (b)로부터 명백하듯이, 오믹 전극(109)의 원형 전극 부분은 투광성 절연막(106) 및 반사층(107)과 접하고, 이들을 둘러싸도록 형성되어 있다. 이와 같이, 패드 전극(105) 직하에 오믹 전극(109)에 의한 개구부가 설치되고, 이 개구부의 반도체층(104) 상에 반사부(108)을 마련하는 구성에 의해, 반사부(108)의 측면은 오믹 전극(109)으로 덮이게 되어, 밀착성이 높지 않은 반사부의 외주가, 그 후의 공정에서 측면에서의 외력으로부터 보호된다고 하는 관점에서 적합하다고 할 수 있다. 또, 도전성 경질막(110)은 반사부(108)(보다 엄밀하게는 반사층(107))의 전부를 가리고, 또한 오믹 전극(109)의 적어도 일부(본 실시형태에서는, 중앙의 원형 전극 부분)를 가리도록 형성된다. 이와 같이, 도전성 경질막(110)이 반사층(107)의 전부를 가림으로써, 와이어 본딩의 압압에 의한 응력을 보다 확실히 완화하고, 패드 부분의 박리를 보다 효과적으로 억제할 수 있다.
지지 기판(115)을 구성하는 적합한 재료로서는, 예를 들면 Si, GaAs, Ge 등의 반도체 재료 외, Al나 Cu 등의 금속 또는 그 합금 재료 등을 들 수 있고, 적합하게는 100~300 ㎛의 두께를 가진다.
금속 접합층(114)을 구성하는 적합한 재료로서는, 예를 들면 Au 등을 들 수 있고, 적합하게는 0.5~3.0 ㎛의 두께를 가진다.
반사층(113)은 발광층(102)으로부터 발광된 빛 가운데, 지지 기판(115) 측으로 향하는 빛을 반사하고, 광 취출 효율을 높인다. 발광층(102)으로부터 방사되는 빛의 주파장에 대해서 높은 반사율을 가지는 것이 바람직하고, 파장이 600~950 nm의 범위의 빛에 대해서, 60% 이상의 반사율을 가지는 것이 바람직하다. 반사층(113)을 구성하는 적합한 재료로서는, 금(Au), 알루미늄(Al), 은(Ag)의 단체 혹은 그것을 구성원소로 하는 합금 또는 그러한 적층체 등을 들 수 있고, 적합하게는 100~1000 nm의 두께를 가진다. 일반적으로 금(Au)이나 은(Ag)은 절연체와의 밀착성이 낮고, 그대로는 용이하게 박리한다. 그 때문에, Cr, Ti, Mo 등의 밀착층을 개재시키는 것으로 밀착성을 개선할 수 있다고 알려져 있다. 다만, 이러한 밀착층은 반사율이 낮기 때문에, 빛이 투과하도록, 예를 들면 10 nm 정도의 얇은 층으로 한다.
오믹 전극(111)은 제2 도전형 반도체층(103)(본 실시형태에서는 p형 반도체층)으로 양호한 오믹 접촉을 형성하기 위한 전극이다. 오믹 전극(111)을 구성하는 적합한 재료로서는, 예를 들면 AuZn, AuBe 등을 들 수 있고, 적합하게는 100~500 nm의 두께를 가진다.
절연막(112)은 발광층(102)으로부터 발광된 빛을 투과하여 반사층(113)으로 이끄는 것이 가능한 절연 재료이면 특별히 한정되지 않는다. 활성층으로부터 방사되는 빛의 주파장에 대해서 높은 투과율을 가지는 것이 바람직하고, 파장이 600~950 nm의 범위의 빛에 대해서, 80% 이상의 투과율을 가지는 것이 바람직하다. 적합한 재료로서는, 예를 들면 SiN, SiO2, AlN 등을 들 수 있고, 적합하게는 100~500 nm의 두께를 가진다.
반도체층(104)의 각층을 구성하는 적합한 재료로서는, 화합물 반도체를 들 수 있고, 예를 들면 III-V족 화합물 반도체로 할 수 있다. III-V족 화합물 반도체로서는, 예를 들면 n형 반도체층(101) 및 p형 반도체층(103)을 각각 AlGaAs계 재료, AlGaInP계 재료, AlGaN계 재료 등으로 할 수 있다. p형 불순물로서는, Mg, Zn, C, n형 불순물로서는, Si, Te, Se를 예시할 수 있다. 발광층(102)은 AlGaAs계 재료, AlGaAsInP계 재료, AlGaN계 재료 등으로 이루어진 단층, 혹은 다중 양자 우물과 같은 적층 구조 등으로 할 수 있다. 이들은 모두, MOCVD법 등 기존의 수법을 이용하여 에피택셜 성장시키는 것으로 형성할 수 있다. 발광 파장은 600~950 nm의 범위로 할 수 있다. 각층의 두께는, 예를 들면 n형 반도체층(101)은 1~10 ㎛, 발광층(102)는 10~500 nm, p형 반도체층(103)은 1~10 ㎛로 할 수 있다. 또한, 지금까지 본 발명에서의 제1 전도형을 n형, 제2 전도형을 p형으로서 반도체층(104)을 설명했지만, 본 발명은 이것에 한정되지 않고, 제1 전도형을 p형, 제2 전도형을 n형이라고 해도 좋은 것은 물론이다.
오믹 전극(109)은 제1 도전형 반도체층(101)(본 실시형태에서는 n형 반도체층)과의 양호한 오믹 접촉을 형성하기 위한 전극이다. 오믹 전극(109)을 구성하는 적합한 재료로서는, 예를 들면 AuGe, Ni 및 Au를 순차 형성한 AuGe/Ni/Au 전극을 들 수 있고, 적합하게는 100~1000 nm의 두께를 가진다.
투광성 절연층(106)은 발광층(102)으로부터 발광된 빛을 투과하여 반사층(107)으로 이끄는 것이 가능한 절연 재료이면, 특별히 한정되지 않는다. 투광성 절연층(106)은 반도체층(104)과 패드 전극(105)의 사이에서 전류 차단층으로서 기능한다. 그 때문에, 투광성 절연층(106)은 패드 전극(105) 직하의 적어도 중앙 영역을 포함해서 설치되는 것이 바람직하다. 투광성 절연층(106)은 파장이 600~950 nm의 범위의 빛에 대해서, 80% 이상의 투과율을 가지는 것이 바람직하다. 적합한 재료로서는, 예를 들면 SiN, SiO2, AlN 등을 들 수 있고, 적합하게는 100~500 nm의 두께를 가진다.
반사층(107)은 발광층(102)으로부터 발광된 빛 가운데, 패드 전극(105)으로 향하는 빛을 반사하고, 광 취출 효율을 높인다. 파장이 600~950 nm의 범위의 빛에 대해서, 60% 이상의 반사율을 가지는 것이 바람직하다. 반사층(107)을 구성하는 적합한 재료로서는, 예를 들면 금(Au) 또는 금 합금 재료, 백금(Pt), 알루미늄(Al), 은(Ag)의 단체 혹은 그것을 구성원소로 하는 합금 또는 그러한 적층체 등을 들 수 있고, 근적외의 파장 영역에서의 적합한 예로서는, 동 영역에서 90% 이상의 반사율을 나타내는 Au를, Cr의 얇은 밀착층을 개재시켜 배치한 Cr/Au 전극으로 할 수 있고, 적합하게는 밀착재인 Cr층은 5~20 nm의 두께를 가지고, 반사재인 Au 층은 100~1000 nm의 두께를 가진다. 이러한 재료는 통상, 100 Hv 이하의 범위의 비커스 경도를 가진다.
본 발명의 특징적 구성인 도전성 경질막(110)은 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이며, 그 결과, 와이어 본딩시에 패드 전극(105)에 응력이 더해졌을 때에도 도전성 경질막(110)은 거의 변형하지 않고 응력을 완화하여, 본딩의 응력이 반사층(107), 투광성 절연층(106), 반도체층(104)으로 전파 하는 것을 억제한다. 즉, 응력에 근거하는 변형이라고 하는 관점에서 생각하면, 도전성 경질막(110)은 비커스 경도가 클수록, 또, 두께가 두꺼울수록 응력 전파 억제 효과가 크다고 생각할 수 있다. 그래서, [비커스 경도]×[두께]라고 하는 개념을 도입했을 경우, 와이어 본딩에 따른 패드 부분의 박리를 억제하기 위한 필요조건으로서 본 발명자 등의 검토에 의하면, [비커스 경도]×[두께]>630Hv·㎛로 하는 것을 찾아냈던 것이다. 본 발명의 효과를 보다 확실히 얻는 관점에서는, HV×t>700인 것이 바람직하고, HV×t≥1000인 것이 보다 바람직하다. 또한, 본 발명에서의 비커스 경도는 JIS　Z　2244에 준거한 측정 방법에 따르는 것이다. 도전성 경질막은 수㎛ 이하의 박막이고, 박막에 대한 비커스 경도의 측정은 초미소 경도계(MHA-400, NEC 제품)를 이용하여 상기 JIS 규격에 의해 비커스 경도 HV의 값이 기존의 샘플을 레퍼런스로서 이용하여 계측한다. 참고로서 이하에 대표적인 비커스 경도를 기재하는 문헌을 예시한다.
Handbook of refractory carbides and nitrides: properties, characteristics, processing and　applications / Hugh O. Pierson (1996)
Metals Handbook: Properties and Selection: Nonferrous Alloys American Society for Metals, Metals Parrk, OH (1988)
이 응력 전파 억제 효과의 관점에서는, 도전성 경질막(110)이 패드 전극(105) 및 반사층(107)의 어느 비커스 경도보다도 높은 비커스 경도 HV를 가지는 것이 바람직하다.
구체적으로는, 비커스 경도 HV가 600 Hv 이상, 보다 바람직하게는 1500 Hv 이상, 가장 바람직하게는 2000 Hv 이상으로 할 수 있다.
도전성 경질막(110)의 두께 t는 0.3 ㎛ 이상, 보다 바람직하게는 0.5 ㎛ 이상으로 할 수 있다. 이것에 의해, 본 발명의 응력 전파 억제 효과를 보다 확실히 충분히 얻을 수 있기 때문이다.
또, 도전성 경질막(110)의 두께 t는 2 ㎛ 이하인 것이 바람직하고, 1 ㎛ 이하인 것이 보다 바람직하다. 두께 t가 2 ㎛를 넘으면, 비용·가공성의 면에서 악영향을 주고, 또, 전극 전체의 저항이 높아져, 순방향 전압값의 증가로 연결되기 때문이다.
또한, 본 명세서에서의 막 두께의 측정 방법은 촉침식 단차계에 의하는 것이고, 웨이퍼면 내의 5점(본 실시예의 3 인치 기판의 경우, 웨이퍼 중앙을 지나는 대각선 상에서, 웨이퍼 외주로부터 1 cm 내 측의 2점을 양단으로서 균등한 거리의 5점)의 측정의 평균치로 구할 수 있다.
또, 반도체 발광 소자(100)가 도전성 경질막(110)을 통해 통전하는 구성의 경우, 도전성 경질막(110)은 저(低)저항인 것이 바람직하다. 예를 들면, 도전성 경질막(110)의 통전 시의 전압 강하가, 반도체층(104)에서의 허용한계 전압 이하인 것이 바람직하다. 보다 바람직하게는, 20℃에서의 저항율이 10-5Ω·m 이하, 더욱 바람직하게는 10-6Ω·m 이하로 할 수 있다. 또한, 도전성 경질막의 통전시의 전압 강하 Vdh(V)는 직류 통전의 경우에 간단하게 이하로 구할 수 있다.
Vdh=(ρh×th/Sh)×I
ρh：도전성 경질막의 저항율(Ω·m)
th：도전성 경질막의 두께(m)
Sh：도전성 경질막의 면적(㎡)
I：통전 전류(A)
통전 전류는, 예를 들면 LED 소자의 정격 전류 이하라고 하는 상식적인 범위에 한정된다. 또, 반도체층의 허용한계 전압은 이상적으로는 LED 소자의 전류-전압 특성으로부터 구할 수 있지만, 실제 LED 소자의 전류-전압 특성에는 기생(寄生) 저항 등의 영향도 있기 때문에, 본 명세서에서는 간이적으로 주발광 파장에 상당하는 빛의 에너지를 전하 q로 나눈 것으로서 정의한다.
도전성 경질막(110)의 구체적인 재료로서는, Ti, Ta, Cr, W, Mo, V 중 어느 것을 포함하는 단체 또는 질화물을 들 수 있고, 보다 구체적으로는 TiN, Ta, TaN, WN 등을 들 수 있다. 특히 가장 바람직한 것은 TiN이다. TiN는 딱딱하고, 도전성을 가질 뿐만 아니라, 웨트 에칭 특성이 뛰어나기 때문에 취급하기 쉬운 재료이다.
도 1에 나타낸 바와 같이, 패드 전극(105)과 오믹 전극(109)이 직접 접촉하지 않게, 양자 사이에 도전성 경질막(110)이 설치되는 것이 바람직하다. 이것에 의해, 오믹 전극(109)이나 반도체 발광 소자(100)로부터의 불순물(예를 들면, Ga, As, Ge)이 패드 전극(105)으로 확산하는 것을 억제할 수 있기 때문이다.
패드 전극(105)을 구성하는 적합한 재료로서는, 최상면은 Au 와이어 융착용 Al, Au 재료 등을 들 수 있고, 바람직하게는 밀착층으로서의 Ti 상에 Au를 순차 형성한 Ti/Au 전극이다. Ti 층은 밀착층으로서의 기능을 완수하는 두께이면 좋고, 50~200 nm의 두께를 가진다. Au 층은 적합하게는 1~3 ㎛의 두께를 가진다. Ti 층은 통상 70~250 Hv의 범위의 비커스 경도를 가지고, Au 층은 통상 20~30 Hv의 범위의 비커스 경도를 가진다.
하부 전극(116)은 지지 기판(115)과 오믹 접합을 형성하는 재료로부터 선택되고, 예를 들면 지지 기판으로서 n형 GaAs를 선택했을 경우에는, AuGe/Ni/Au의 적층 등을 선택할 수 있다. 지지 기판(115)으로서 금속 기판을 사용했을 경우에는, 하부 전극이 없는 구조를 선택하는 것도 가능하다.
(반도체 발광 소자(100)의 제조 방법)
다음으로, 반도체 발광 소자(100)의 제조 방법의 일례를 도 3을 이용하여 설명한다. 우선, 도 3(a)에 나타낸 바와 같이, GaAs 기판 등의 성장용 기판(120) 상에 반도체층(104)을 형성한다. 반도체층(104)은 기술과 같은 재료로 이루어지는 n형 반도체층(101), 발광층(102) 및 p형 반도체층(103)을 이 순서로, 예를 들면 MOCVD법 등에 의해 에피택셜 성장시켜 형성한다.
다음으로, 도 3(b)에 나타낸 바와 같이, 반도체층(104) 상에 소정 패턴의 오믹 전극(111)을 형성한다. 예를 들면 기술과 같은 재료를 저항 가열에 의한 증착법이나 전자빔 증착 등에 의해 성막하고, 포트리소그래피에 의해 레지스트 패턴 형성 후, 에칭하여 소정 패턴을 형성하고, 그 후 컨택트 어닐링(RTA：Rapid Thermal Annealing) 한다. 그 후, 오믹 전극이 형성되지 않는 반도체층(104) 상에, 절연막(112)을 형성한다. 이것은, 예를 들면 기술과 같은 재료를 플라즈마 CVD법 또는 스퍼터법 등에 의해 형성함으로써 얻을 수 있다. 그 후, 포트리소그래피에 의해 오믹 전극부만 개구한 레지스트 패턴을 형성하고, 소정의 에칭액으로 절연막을 웨트 에칭함으로써 절연막에 통전용 개구부를 형성한다. 그 후, 반사층(113)을 예를 들면 스퍼터법 등에 의해 형성한다. 반사층(113) 상에, 제1 금속 접합층(114a)(반도체층 측 접합층)으로서, 예를 들면 Au 등을 증착 등의 방법에 의해 형성한다.
다음으로, 도 3(c)에 나타낸 바와 같이, 이면에 하부 전극(116)을 형성하고, 표면에 제1 금속 접합층(114b)(지지 기판 측 접합층)을 형성한 지지 기판(115)과 도 2(b)에 나타낸 기판을 접합한다. 구체적으로는, 제1 금속 접합층(114a)과 제2 금속 접합층(114b)을 접합해 가열함으로써, 금속 접합층(114)에서 양 기판이 접합된다. 또한, 지지 기판(115) 상에의 제2 금속 접합층(114b)의 형성은 제1 금속 접합층(114a)과 동일한 방법으로 실시할 수 있다. 지지 기판(115) 상에의 하부 전극(116)의 형성은 기술한 재료를 예로 들면 스퍼터법이나 전자빔 증착법 등에 의해 성막함으로써 실시한다.
그 후, 성장용 기판(120)을 연삭하고, 더 에칭함으로써 성장용 기판(120)을 제거한다.
다음으로, 도 3(d)에 나타낸 바와 같이, 반도체층(104) 상에 소정 패턴의 오믹 전극(109)으로 이루어지는 컨택트부를 형성한다. 예를 들면 기술한 바와 같은 재료를 예를 들면 저항 가열에 의한 증착법 등에 의해 성막하고, 포트리소그래피에 의해 레지스트 패턴을 형성 후, 에칭하여 소정 패턴을 형성하고, 그 후 컨택트 어닐링(RTA：Rapid Thermal Annealing) 한다. 또한, 본 명세서에서 「저항 가열에 의한 증착」이란, 진공 중에서 금속을 가열하고, 증발시킴으로써 증착하는 방법으로, 증착 금속을 가열하기 위해서, 증착 금속을 싣는 고융점 재료의 받침대(台)(예를 들면 텅스텐의 선이나 보트)에 통전하여 금속 저항에서 발생하는 열로 고온으로 하는 방법이다.
다음으로, 도 3(e)에 나타낸 바와 같이, 반도체층(104) 상에 전류 차단층으로서의 투광성 절연층(106)을 형성하고, 투광성 절연층(106) 상에 반사층(107)을 형성함으로써, 컨택트부(109)와 접하는 반사부(108)를 형성한다. 구체적으로는, 포트리소그래피법에 의해, 오믹 전극(109)의 중앙의 원형 전극의 내부만 개구한 레지스트 패턴을 형성하고, 투광성 절연막(106)을 스퍼터법, 또는 플라즈마 CVD법 등에 의해 성막하고, 반사층(107)을 스퍼터법, 전자빔 증착법, 또는 저항 가열에 의한 증착법 등에 의해 더 성막한다. 그 후, 리프트 오프에 의해, 레지스트를 남긴 개소의 절연막 및 반사층을 제거한다.
다음으로, 도 3(f)에 나타낸 바와 같이, 반사층(107) 상에 도전성 경질막(110)을 형성한다. 구체적으로는, 포트리소그래피에 의해, 반사층(107) 및 오믹 전극(109)의 중앙의 원형 전극 부분만 개구한 레지스트 패턴을 형성하고, 도전성 경질막(110)을 스퍼터법 등에 의해 성막한다. 게다가 도전성 경질막(110) 상에 패드 전극(105)를, 예를 들면, 스퍼터법, 전자빔 증착법, 또는 저항 가열에 의한 증착법 등에 의해 성막한다. 그 후, 리프트 오프에 의해, 레지스트를 남긴 개소의 도전성 경질막과 패드 전극을 제거한다.
마지막으로, 메사 패턴(mesa pattern)을 형성 후, 다이싱을 실시해, 반도체 발광 소자(100)를 이용한 LED 소자를 제작할 수 있다.
지금까지 본 발명의 일 실시형태로서 웨이퍼 접합형 LED 소자인 반도체 발광 소자(100)와 그 제조 방법을 설명했지만, 본 발명은 웨이퍼 접합형 LED 소자에 한정되지 않는다. 또, 상술한 것은 모두 대표적인 실시형태의 예를 나타낸 것이며, 본 발명은 이러한 실시형태에 한정되는 것은 아니다. 또, 이하, 실시예를 이용하여 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이하의 실시예에 전혀 한정되지 않는다.
실시예
(실시예 1)
도 3에 나타내는 방법으로 본 발명에 따른 반도체 발광 소자를 제작했다. 우선, GaAs로 이루어지는 성장용 기판 상에 MOCVD법에 의해 n형 반도체층(두께：7.5 ㎛, AlGaAs 재료), 발광층(총 두께：50 nm, AlGaInAs 재료) 및 p형 반도체층(두께：2 ㎛, AlGaAs 재료)으로 이루어지는 반도체층을 형성했다. 다음으로, p형 반도체층 상에 AuZn(두께：200 nm)를 저항 가열에 의한 증착법에 의해 성막하고, 포트리소그래피에 의해 패터닝하고, 420℃에서 컨택트 어닐링을 실시해, 오믹 전극을 형성했다. 그 후, 플라즈마 CVD법에 의해 오믹 전극이 형성되지 않는 p형 반도체층 상에 SiN으로 이루어지는 절연막을 형성했다. 그 후, 반사층(두께：750 nm, Au 재료)을 전자빔 증착법에 의해 형성했다. 게다가 반도체층 측 접합층으로서 Ti/Au(두께：100 nm/1 ㎛)를 증착에 의해 형성했다.
상기와는 별도로, GaAs 재료로 이루어지는 지지 기판의 양면에 오믹 전극(두께：200 nm, AuGe/Ni/Au 재료)을 저항 가열에 의한 증착법에 의해 형성해, 한쪽을 하부 전극으로 하고, 다른 한쪽의 면 상에 지지 기판 측 접합층으로서 Ti/Au(두께：100 nm/1 ㎛)를 전자빔 증착법에 의해 형성했다. 그리고, 반도체층 측 접합층과 지지 기판 측 접합층을 접착시켜, 400℃에서 30분 가열함으로써, 양자를 접합했다. 그 후, 성장용 기판을 연삭하여 얇게 한 후에, 암모니아, 과산화수소수, 물로 이루어지는 에칭액으로 에칭함으로써 성장용 기판을 완전히 제거했다.
다음으로, 성장용 기판의 제거에 의해 노출한 n형 반도체층 상에, AuGe/Ni/Au(두께：90 nm/15 nm/600 nm)를 저항 가열에 의한 증착법에 의해 성막하고, 포트리소그래피에 의해 외경 120 ㎛, 내경 90 ㎛의 도넛상으로 패터닝 하고, 420℃에서 컨택트 어닐링을 실시해, 오믹 전극을 형성했다. 그 후, 이 오믹 전극의 중앙의 n형 반도체층이 노출한 내경 90 ㎛의 개구부를 제거하고 레지스트를 형성해, 투광성 절연막(두께：100 nm, AlN 재료)을 스퍼터법에 의해 성막했다. 게다가 그 투광성 절연막 상에, 반사층(두께：10 nm/500 nm, Cr/Au 재료)을 전자빔 증착법에 의해 성막했다. 그리고, 리프트 오프법을 이용하여, 오믹 전극의 개구부에 투광성 절연막과 반사층을 형성했다. 다음으로, 반사층 및 오믹 전극으로 이루어지는 직경 120 ㎛의 면 상을 제거하고 레지스트를 형성했다. 스퍼터 장치 SPC-350(ANELVA 제품, DC 마그네트론, 출력 100 W)을 사용해, 순 Ti 타겟(순도 3 N, Kojundo Chemical Lab. Co., Ltd. 제품)을 실온에서 질소 가스 함유 Ar 가스 분위기(N2：0.9 sccm, Ar：36 sccm) 중에서 스퍼터 함으로써, 도전성 경질막(두께 t：0.50 ㎛, TiN 재료)를 성막했다. 성막한 TiN는 금빛을 가지고, Ti와 N의 비가 1：1의 TiN막인 것을, ESCA(Electron Spectroscopy for Chemical Analysis)에 의해 확인했다. 그 후, 패드 전극(두께：100 nm/1.5μm, Ti/Au 재료)을 전자빔 증착법에 의해 더 성막했다. 그리고, 리프트 오프법을 이용하여 패드 전극을 형성했다. 마지막으로, 포트리소그래피에 의해 패터닝한 후, 인산과 과산화수소수의 혼합액으로 에칭함으로써 메사 패턴을 형성하고, 다이싱하여 본 발명에 따른 반도체 발광 소자(LED 소자)를 제작했다. 또한, 이 LED 소자의 발광 파장은 850 nm이었다.
도전성 경질막인 TiN의 비커스 경도 HV는 2100 Hv이기 때문에, HV×t=1050(>630)이 된다. 또, 패드 전극 및 반사층의 비커스 경도는 각각 22 Hv이었다.
(실시예 2)
도전성 경질막인 TiN의 두께를 0.75 ㎛로 한 이외는 실시예 1의 방법에 의해, 본 발명에 따른 반도체 발광 소자를 제작했다. HV×t=1575가 된다.
(실시예 3)
도전성 경질막인 TiN의 두께를 1.00 ㎛로 한 이외는 실시예 1의 방법에 의해, 본 발명에 따른 반도체 발광 소자를 제작했다. HV×t=2100이 된다.
(실시예 4)
타겟을 Ti로 바꾸어 순 텅스텐(W) 타겟(순도 3 N, Kojundo Chemical Lab. Co., Ltd. 제품)으로 하고, 실온에서 Ar 분위기 하에서 스퍼터를 실시해, 두께를 2.00 ㎛의 순 W 막을 도전성 경질막으로 한 이외는, 실시예 1의 방법에 의해, 본 발명에 따른 반도체 발광 소자를 작성했다. 텅스텐의 비커스 경도 HV는 350 Hv 때문에, HV×t=700이 된다.
(비교예 1)
투광성 절연층, 반사층, 및 도전성 경질막을 형성하지 않는 이외는 실시예 1의 방법에 의해, 패드부의 층 구조가 도 4(a)에 나타내는 반도체 발광 소자(200)를 제작했다. 이 반도체 소자(200)는 반도체층(204) 상에 개구부를 가지지 않는 원형 전극(AuGe/Ni/Au 재료)으로 이루어지는 오믹 전극(209)을 형성하고, 그 위에 패드 전극(205)을 형성했다.
(비교예 2)
도전성 경질막을 형성하지 않는 이외는 실시예 1의 방법에 의해, 패드부의 층 구조가 도 4(b)에 나타내는 반도체 발광 소자(300)를 제작했다. 이 반도체 발광 소자(300)는 반도체층(304) 상에, 투광성 절연층(306)/반사층(307)으로 이루어지는 반사부와 오믹 전극(309)으로 이루어지는 컨택트부를 형성하고, 도전성 경질막을 형성하지 않고, 패드 전극(305)을 형성했다.
(비교예 3)
도전성 경질막인 TiN로 바꾸고, 두께 1.00 ㎛의 Pt를 전자빔 증착에 의해 형성한 이외는, 실시예 1의 방법에 의해, 패드부의 구조가 도 4(c)에 나타내는 반도체 발광 소자(400)를 제작했다. 이 반도체 발광 소자(400)는 반도체층(404) 상에, 투광성 절연층(406)/반사층(407)으로 이루어지는 반사부와 오믹 전극(409)으로 이루어지는 컨택트부를 형성하고, Pt막(410)을 형성한 후, 패드 전극(405)을 형성했다. Pt의 비커스 경도는 41 Hv이기 때문에, HV×t=41이 된다.
(비교예 4)
실시예 1의 도전성 경질막 부분에 텅스텐(W)을 두께 1.00 ㎛로 형성한 이외는 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. HV×t=350이 된다.
(비교예 5)
도전성 경질막인 TiN의 두께를 0.10 ㎛로 한 이외는 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. TiN의 비커스 경도 HV는 2100 Hv이기 때문에, HV×t=210이 된다.
(비교예 6)
도전성 경질막인 TiN의 두께를 0.30 ㎛로 한 이외는 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. HV×t=630이 된다.
(참고예)
또한, 참고예로서 HV×t의 경계치의 확인을 위해, 비커스 경도가 W와 TiN의 중간에 있는, 증착한 Si 막을 경질막으로서 도입한 소자를 형성했다. 증착한 Si막은 반절연성이기 때문에, 청구항의 「도전성 경질막」에 해당하는 것이 아니고, 어디까지나 박리 방지 효과의 확인으로서 실시했다. Si는 전자빔 증착에 의해, 10Å/sec의 레이트로 증착했다. 증착 개시 진공도는 1.0E-4(Pa), 기판 온도는 25~35℃에서 증착했다. 증착 Si막은, 초미소 경도계로 비커스 경도를 계측해, HV=1150이었다.
(참고예 1)
도전성 경질막인 TiN로 바꾸고, 두께 0.4 ㎛의 Si를 전자빔 증착에 의해 형성한 이외는, 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. HV×t=460이 된다.
(참고예 2)
도전성 경질막인 TiN로 바꾸고, 두께 0.6 ㎛의 Si를 전자빔 증착에 의해 형성한 이외는, 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. HV×t=690이 된다.
(참고예 3)
도전성 경질막인 TiN로 바꾸고, 두께 0.8 ㎛의 Si를 전자빔 증착에 의해 형성한 이외는, 실시예 1의 방법에 의해, 반도체 발광 소자를 제작했다. HV×t=920이 된다.
(평가방법)
실시예 1~4, 비교예 1~6 및 참고예 1~3의 반도체 발광 소자를 각각 20개 제작해, 각각에 대해서 와이어 본딩을 실시했다.
와이어 본딩은 캐피러리 내로 Au 와이어를 통과시키고, 가열에 의해 캐피러리의 선단부에 Au 와이어가 응집해서 둥글게 된 볼을 만들어, 이 볼에 하중과 초음파를 인가하면서, 패드 전극에 누름으로써, 패드 전극에 Au 와이어를 접합하는 것이다. 와이어 본더(WEST-BOND 제품, MODEL-7700D)에 의해, 직경 25 ㎛의 Au 와이어를 본딩 했다. 하중은 0.7 N, 초음파 인가 시간은 60 ms, 초음파의 출력은 1.0 W로 했다. 본딩 후에, 패드 부분에 박리가 생기고 있는 것의 비율을, 각 실시예·비교예에서 산출하여, 결과를 표 1의 「본딩 후 박리율」에 나타낸다.
Au 와이어를 본딩한 각 실시예·비교예·참고예의 반도체 발광 소자를 20개 제작해, 각각의 반도체 발광 소자에 대해 볼 쉐어 시험을 실시했다. 볼 쉐어 시험은, 와이어 본딩에 의해 패드 전극과의 접합부에 생긴 Au 볼을 금속의 조(爪)로 횡방향으로 절단하고, 그 절단에 필요한 하중(볼 쉐어 강도)으로부터 접합 강도를 측정하는 시험이며, 「Wire　Bond　Shear　Test　Method」에 의한 E1A/JESD22-B116 규격에 준거한 측정을 실시했다. 만능형 쉐어 테스터(DAGE 제품, 4000 PXY)를 이용하여, 쉐어 속도 100 ㎛/s, 쉐어 높이 10 ㎛로 시험을 실시했다. 또한, 쉐어 속도란, 조를 횡방향으로 슬라이드 이동시키는 속도이고, 쉐어 높이란, 패드 전극 표면으로부터 조의 선단부의 높이를 의미한다. 각 실시예·비교예·참고예에서, 20개의 시료의 볼 쉐어 강도의 중간치를 표 1의 「볼 쉐어 강도」에 나타낸다. 또, 시험 후에, 패드 부분에서, 절연막으로부터의 박리(절연층/반도체층 사이, 절연층/반사층 사이, 혹은 그 양쪽 모두의 개소에서의 박리)가 생기고 있는 것의 비율을, 각 실시예·비교예·참고예에서 산출하고, 결과를 표 1의 「볼 쉐어 후 박리율」에 나타낸다. 또, 비교예 2(TiN=0 nm), 비교예 5, 6(TiN=100 nm, 300 nm) 및 실시예 1~3(TiN=500 nm, 750 nm, 1 ㎛)의 볼 쉐어 강도 및 볼 쉐어 후 박리율을 플롯한 그래프를 도 5에 나타낸다.
각 실시예·비교예로부터 얻어진 반도체 발광 소자에 정전류 전압 전원을 이용하여 20 mA의 전류를 흘렸을 때의 순방향 전압 Vf 및 적분구에 의한 발광 출력 Po를 측정하고, 10개 시료의 측정 결과의 중간치의 결과를 표 1에 나타냈다.
Figure 112013087747348-pct00001
(평가 결과)
표 1에 나타내는 대로, 비교예 1은 다른 시험예에 비해 순방향 전압 Vf 및 발광 출력 Po가 낮다. 이것은, 패드부 직하에 투광성 절연막 및 반사층을 마련하지 않았기 때문이다. 한편, 비교예 2는 패드부 직하에 투광성 절연막 및 반사층을 마련했기 때문에, 비교예 1에 비해 고출력을 얻을 수 있었다. 그렇지만, 와이어 본딩 후에는, 일부 시료에서 패드부에 박리를 볼 수 있고, 볼 쉐어 시험 후에는 모든 시료에서 패드부에 절연막으로부터의 박리가 생겼다. 볼 쉐어 강도도 낮았다. 이와 같이 본딩 후에 박리가 발생하는 것은 제품으로서는 부적절하고, 본딩 후 박리율은 0%인 것이 바람직하다.
또, 비커스 경도 HV와 두께 t의 곱이 630 Hv·㎛ 이하인 비교예 3~6 및 참고예 1도, 비교예 2와 같이 패드부의 기계적 신뢰성은 낮다. 비교예 3에서는, Pt막이 41 Hv라고 하는 비커스 경도가 낮은 도전성 재료이며, 와이어 본딩에 따른 Pt막도 크게 소성 변형하여, 패드부에 생기는 응력을 완화할 수 없었기 때문이다. 또, 비교예 4에서는 비커스 경도가 비교적 높은 W막을 삽입하고, 비교예 5에서는 비커스 경도가 높고 2100 Hv인 TiN막을 삽입했지만, 모두 두께가 충분하지 않고, 막이 손상되고, 동일하게 와이어 본딩의 응력을 완화할 수 없었기 때문이다. 이와 같이, 본 발명의 조건을 만족하는 도전성 경질막을 이용하지 않으면 제품으로서 충분한 패드부의 기계적 신뢰성을 얻을 수 없다.
한편, 비커스 경도 Hv와 두께 t의 곱이 630 Hv·㎛보다 큰 실시예 1~4 및 참고예 2, 3에 대해서는, 모두 본딩 후 박리율은 0%이며, 게다가 비교예 2~6에 비해, 볼 쉐어 시험 후 박리율이 낮고, 볼 쉐어 강도는 높았다. 즉, 실시예 1~4 및 참고예 2, 3에서는, 거의 패드부에 박리가 생기지 않는다고 하는 결과를 얻을 수 있었다. 이것은 W는 350 Hv, Si는 1150 Hv, TiN는 2100 Hv라고 하는 비커스 경도가 높은 재료이며, 막의 구조적으로도 충분한 강도를 가지는 두께를 가지고 있는 것으로, 와이어 본딩에 따른 패드부에 생기는 응력을 완화할 수 있었기 때문이다. 또, TiN는 저항율(21.7×10-8Ω·m)이 낮기 때문에, 순방향 전압 Vf를 상승시킬 일도 없었다. 다만, W에서는 조금 순방향 전압 Vf의 상승이 있었다. 저항율이 일반적으로 5.29×10-8Ω·m(R.T.)로 작은 텅스텐에서 순방향 전압 Vf의 상승이 있던 것은, 낮은 경도에서 충분한 강도에 필요한 두께가 큰 것보다, 높은 경도에서 충분한 강도에 필요한 두께가 작은 것이, 순방향 전압 Vf의 상승의 리스크가 작은 것을 나타내고 있다.
산업상의 이용 가능성
본 발명에 의하면, 반사층과 패드 전극의 사이에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, HV×t>630이 되는 도전성 경질막을 배치한 것에 의해, 상기와 같은 작용에 의해, 패드 전극에 의한 차광은 최소한으로 하면서, 와이어 본딩에 따른 패드 부분의 박리를 억제하는 것이 가능해졌다.
100　반도체 발광 소자
101　n형 반도체층(제1 도전형 반도체층)
102　발광층(발광부)
103　p형 반도체층(제2 도전형 반도체층)
104　반도체층
105　패드 전극
106　투광성 절연층
107　반사층
108　반사부
109　오믹 전극(컨택트부)
110　도전성 경질막
111　오믹 전극
112　절연막
113　반사층
114　금속 접합층
115　지지 기판
116　하부 전극

Claims (10)

  1. 발광부를 포함하는 반도체층과, 상기 반도체층 상에 위치하는 패드 전극을 가지는 반도체 발광 소자로서:
    상기 반도체층과 상기 패드 전극의 사이에,
    상기 반도체층 상에 위치하는 전류 차단층으로서의 투광성 절연층, 및 상기 투광성 절연층 상에 위치하는 반사층을 포함하는 반사부와,
    상기 반도체층 상에 위치하고, 상기 반사부와 접하는 오믹 전극으로 이루어지는 컨택트부를 가지고,
    상기 반사층과 상기 패드 전극의 사이에 도전성 경질막을 가지고, 상기 도전성 경질막의 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, 비커스 경도 HV가 1500 Hv 이상이고, 두께 t가 2 ㎛ 이하이고, HV×t>630이고, 상기 도전성 경질막은 TiN으로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 도전성 경질막은 상기 패드 전극 및 상기 반사층의 어느 비커스 경도보다도 높은 비커스 경도 HV를 가지는 반도체 발광 소자.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 도전성 경질막의 두께 t는 0.3 ㎛ 이상인 반도체 발광 소자.
  5. 삭제
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 도전성 경질막의 통전시의 전압 강하는 상기 반도체층에서의 허용한계 전압 이하인 반도체 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 도전성 경질막은 상기 반사층의 전부 및 상기 오믹 전극의 적어도 일부를 가리는 반도체 발광 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 오믹 전극은 상기 반사부를 둘러싸도록 형성되는 반도체 발광 소자.
  10. 발광부를 포함하는 반도체층과, 상기 반도체층 상에 위치하는 패드 전극을 가지는 반도체 발광 소자의 제조 방법으로서:
    상기 반도체층을 형성하는 공정과,
    상기 반도체층 상에 소정 패턴의 오믹 전극으로 이루어지는 컨택트부를 형성하는 공정과,
    상기 반도체층 상에 전류 차단층으로서의 투광성 절연층을 형성하고, 상기 투광성 절연층 상에 반사층을 형성함으로써, 상기 컨택트부와 접하는 반사부를 형성하는 공정과,
    상기 반사층 상에, 비커스 경도를 HV(Hv), 두께를 t(㎛)로 했을 때에, 비커스 경도 HV가 1500 Hv 이상이고, 두께 t가 2 ㎛ 이하이고, HV×t>630이 되는 도전성 경질막을 형성하는 공정과,
    상기 도전성 경질막 상에, 상기 패드 전극을 형성하는 공정을 가지고, 상기 도전성 경질막은 TiN으로 이루어지는 반도체 발광 소자의 제조 방법.
KR1020137025556A 2011-03-10 2012-03-09 반도체 발광 소자 및 그 제조 방법 KR101527669B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011053399 2011-03-10
JPJP-P-2011-053399 2011-03-10
PCT/JP2012/001634 WO2012120894A1 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20130125831A KR20130125831A (ko) 2013-11-19
KR101527669B1 true KR101527669B1 (ko) 2015-06-09

Family

ID=46797865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025556A KR101527669B1 (ko) 2011-03-10 2012-03-09 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9172005B2 (ko)
EP (1) EP2685511B1 (ko)
JP (1) JP5779642B2 (ko)
KR (1) KR101527669B1 (ko)
CN (1) CN103430335B (ko)
TW (1) TWI490927B (ko)
WO (1) WO2012120894A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) * 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5957358B2 (ja) * 2012-10-16 2016-07-27 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
KR102042443B1 (ko) * 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
JP6387780B2 (ja) * 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
EP3284112B1 (en) * 2015-04-15 2020-06-10 Lumileds Holding B.V. Light emitting device with reflector and a top contact
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
US10937928B2 (en) * 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN112909143A (zh) * 2021-02-04 2021-06-04 南昌大学 一种具有特定发光图形的AlGaInP薄膜LED芯片的制备方法
CN114171659B (zh) * 2021-11-03 2024-03-19 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法
WO2024122682A1 (ko) * 2022-12-08 2024-06-13 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JPS63148646A (ja) 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2527457B2 (ja) 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JP3798100B2 (ja) 1997-02-17 2006-07-19 独立行政法人科学技術振興機構 放電表面処理方法及びその処理装置
JP2002076051A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US20020049107A1 (en) * 2000-07-20 2002-04-25 Ledvina Timothy J. Small pitch silent chain with freely rotating pins having wear resistant coating
JP4224041B2 (ja) 2004-08-26 2009-02-12 シャープ株式会社 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP4944644B2 (ja) 2007-03-12 2012-06-06 本田技研工業株式会社 チェーン
JP5045248B2 (ja) * 2007-06-01 2012-10-10 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP4946663B2 (ja) * 2007-06-29 2012-06-06 日亜化学工業株式会社 半導体発光素子
JP4985260B2 (ja) 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5224859B2 (ja) 2008-03-19 2013-07-03 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2011066453A (ja) 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP5779642B2 (ja) 2015-09-16
US20140001508A1 (en) 2014-01-02
WO2012120894A1 (ja) 2012-09-13
EP2685511A4 (en) 2014-08-13
CN103430335B (zh) 2016-05-04
TW201308406A (zh) 2013-02-16
TWI490927B (zh) 2015-07-01
EP2685511B1 (en) 2017-04-26
EP2685511A1 (en) 2014-01-15
CN103430335A (zh) 2013-12-04
US9172005B2 (en) 2015-10-27
KR20130125831A (ko) 2013-11-19
JPWO2012120894A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
KR101527669B1 (ko) 반도체 발광 소자 및 그 제조 방법
EP1821346A2 (en) Semiconductor light-emitting device and method of manufacturing the same
US7141828B2 (en) Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact
JP5045336B2 (ja) 半導体発光素子
US20060214574A1 (en) Light emitting element and method for manufacturing the same
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI524558B (zh) Semiconductor light emitting element and electrode film forming method
WO2011077748A1 (ja) バーチカル型iii族窒化物半導体発光素子およびその製造方法
US20180062025A1 (en) Method for manufacturing light emitting element
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
JP6040769B2 (ja) 発光素子及びその製造方法
JP2008141094A (ja) 半導体素子及び半導体素子の製造方法
TWI431815B (zh) 半導體發光元件
JP4908982B2 (ja) 半導体レーザ素子
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP6119906B2 (ja) 発光素子
JP2009194296A (ja) 窒化物半導体発光装置及びその製造方法
JP4867414B2 (ja) 窒化物半導体発光ダイオード
JP6738169B2 (ja) 半導体光デバイスおよびその製造方法
US20120161183A1 (en) Semiconductor light emitting element
JP2018206818A (ja) 発光素子及びその製造方法
JP5438806B2 (ja) 半導体発光素子及び半導体発光装置
JP2011129621A (ja) 発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5