CN103430335B - 半导体发光二极管及其制造方法 - Google Patents

半导体发光二极管及其制造方法 Download PDF

Info

Publication number
CN103430335B
CN103430335B CN201280012596.6A CN201280012596A CN103430335B CN 103430335 B CN103430335 B CN 103430335B CN 201280012596 A CN201280012596 A CN 201280012596A CN 103430335 B CN103430335 B CN 103430335B
Authority
CN
China
Prior art keywords
layer
emitting
electric conductivity
light
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280012596.6A
Other languages
English (en)
Other versions
CN103430335A (zh
Inventor
田崎宽郎
山田秀高
十川博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN103430335A publication Critical patent/CN103430335A/zh
Application granted granted Critical
Publication of CN103430335B publication Critical patent/CN103430335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

本发明的目的是提供一种半导体发光元件及其制造方法，其能够抑制伴随引线接合的焊盘部分的剥离，同时通过在所述焊盘正下方形成反射层和透光性绝缘层来保持发光元件的输出的改进效果。本发明的半导体发光元件(100)包括：其中包括发光部的半导体层(104)，和位于半导体层(104)上的焊盘电极(105)，半导体发光元件(100)还包括：在半导体层(104)和焊盘电极(105)之间的反射部(108)，其进一步包括位于半导体层(104)上作为电流阻挡层的透光性绝缘层(106)以及位于透光性绝缘层上的反射层(107)；和进一步包括位于半导体层(104)上的、与反射部(108)接触的欧姆电极(109)的接触部。半导体发光元件(100)的特征在于包括在反射层(107)和焊盘电极(105)之间的导电性硬膜(110)，所述导电性硬膜(110)满足HV×t＞630，其中HV(Hv)是其维氏硬度并且t(μm)是其厚度。

Description

半导体发光二极管及其制造方法
技术领域
本发明涉及一种半导体发光二极管及其制造方法。特别地，本发明涉及一种半导体发光二极管，其中抑制伴随引线接合(wirebonding)的焊盘(pad)部分的剥离，同时使焊盘电极对光的阻挡最小化，及其制造方法。
背景技术
近年来，随着发光二极管(LED)的用途变得多种多样，例如，随着将它们应用到汽车的前大灯和刹车灯、或交通灯等；存在改进LED的光输出的需求。
LED通常是具有这样的结构的半导体发光二极管：包括在上面电极和背面电极之间的p型半导体层和n型半导体层，以及设置在所述半导体层之间的发光层。由LED发出的光与在发光层中产生的总的光的比例称为光提取效率(lightextractionefficiency)。电极阻挡发光层中产生的光，这降低了光提取效率，成为改善LED的功率输出的障碍。
减少电极对光的阻挡以改进光提取效率的公知技术包括以下内容。首先，PTL1公开了一种技术：在接合焊盘的正下方，在电极层和欧姆接触层之间提供电流阻挡层，并在所述焊盘正下方的部分之外的部分流过电流，从而减少了由焊盘对光的阻挡。在PTL1中，使用具有与欧姆接触层相反的导电性的半导体作为代替SiO2等的电流阻挡层。
另外，PTL2公开了一种技术：在支承基板和下包层(lowerclad)(半导体层)之间提供由Au等制成的光反射层和由AlN等制成的具有高热传导率的光透过层，从而有效地反射朝向背面的光，同时改进来自发光层的热的耗散。
在改进光提取效率方面，PTL2所公开的结构是有利的，因为也可作为透光性绝缘膜的AlN位于半导体层和光反射层之间，其抑制杂质从半导体层扩散进入光反射层，因此可以得到高反射率的界面。
引用列表
专利文献
PTL1：JP61-006880A
PTL2：JP2009-231323A
发明内容
发明要解决的问题
鉴于上述情况，本发明人研究了如图4(b)中显示的半导体发光二极管，以进一步减少接合焊盘对光的阻挡，从而改进光提取效率。图4(b)中所示的半导体发光二极管300具有：包括发光部的半导体层304；位于所述半导体层上的焊盘电极305；介于半导体层304和焊盘电极305之间的、由透光性绝缘层306和反射层307构成的反射部308；以及欧姆电极309。反射部308包括位于半导体层304上作为电流阻挡层的透光性绝缘层306和位于透光性绝缘层306上的反射层307。形成欧姆电极309以位于半导体层304上，从而接触并围绕反射部308。在图4(b)中，图解中省去了半导体层304的支承基板和背面电极。例如，透光性绝缘层306可以是厚度为100nm的AlN层；反射层307可以是由10nm厚的Cr和500nm厚的Au组成的金属层；欧姆电极309可以是通过顺次气相-沉积AuGe/Ni/Au得到的金属层；以及焊盘电极305可以是由100nm厚的Ti和位于Ti上的1.5μm厚的Au组成的金属层。
对于具有这样的层结构的半导体发光二极管300，透光性绝缘层306用作电流阻挡层，这样可以阻止焊盘正下方的发光，此外从焊盘的周围向焊盘电极305发射的光被反射层307反射。此外，透光性绝缘层306布置在反射层307和半导体层304之间，这样能够防止杂质从半导体层304扩散到反射层307中。因此，半导体发光二极管300在使由于焊盘电极305引起的光阻挡的影响最小化和改进功率输出方面具有有利的层结构。
然而，发现这样的半导体发光二极管300具有以下问题：当Au线接合到焊盘电极305时，在焊盘部分可能发生剥离，因为发光二极管通过LED芯片通电。具体而言，即使在引线接合中实际上没有发生剥离，但在焊盘部分将会发生剥离，或者潜在地可能发生剥离；因此，发现在引线接合期间这样的半导体发光二极管在焊盘部分的机械可靠性方面有问题，例如，发生剥离，或另外地在用于检验引线的接合强度的焊球剪切试验(ballsheartest)期间剪切强度下降。
鉴于这些情况，考虑到上述问题，本发明的一个目的是提供一种半导体发光二极管，其能够抑制在引线接合期间在焊盘部分的剥离，同时由于提供在焊盘正下方的反射层和透光性绝缘层而保持在所述发光二极管的输出方面的改进。本发明的另一个目的是提供其制造方法。
用于解决问题的方案
为了实现上述目的，本发明人进行了进一步研究，发现上述焊盘部分倾向于在反射层307/透光性绝缘层306的界面以及在透光性绝缘层306/半导体层304的界面剥离。这是由于以下原因。在反射层307/透光性绝缘层306的界面和在透光性绝缘层306/半导体层304的界面的粘附是由于所谓的范德华力，与涉及电荷交换和原子相互扩散的界面相比，这样的界面具有较低的粘附性。由于当在引线接合中将毛细管压接在焊盘电极305时施加的负荷和由为将Au线焊接到焊盘电极305施加的超声波引起的机械和热应力，使焊盘电极305和反射层307变形；因此，应力传递到焊盘电极305下的层。因此，可以想象，剥离很可能在上述具有低粘附性的界面开始。
基于上述发现，本发明人设想的是，当在具有上述层结构的半导体发光二极管中的反射层和焊盘电极之间使相对硬的硬膜形成相对大的厚度时，虽然在引线接合中焊盘电极变形，但由于硬膜抑制变形，而抑制应力向相互之间具有低粘附性的层的传递。这种硬膜能够抑制由引线接合引起的应力的传递，这使得在透光性绝缘膜之上和之下不太可能发生由引线接合引起的剥离。本发明人实际上尝试提供有相对厚的硬膜的半导体发光二极管，在引线接合期间或焊球剪切试验中抑制焊盘部分的剥离，并在焊球剪切试验中得到了高的剪切强度。因此，他们完成了本发明。
因此，鉴于上述目的，本发明主要包括以下几部分。
（1）一种半导体发光二极管，其具有包括发光部的半导体层和位于半导体层上的焊盘电极，所述半导体发光二极管包括：在半导体层和焊盘电极之间的反射部和接触部，所述反射部包括位于所述半导体层上作为电流阻挡层的透光性绝缘层以及位于所述透光性绝缘层上的反射层；所述接触部位于所述半导体层上、包括与所述反射部接触的欧姆电极；以及在所述反射层和所述焊盘电极之间的导电性硬膜，其中所述导电性硬膜的HV×t＞630，其中维氏硬度是HV(Hv)并且厚度是t(μm)。
（2）根据上述（1）所述的半导体发光二极管，其中所述导电性硬膜的维氏硬度HV高于所述焊盘电极和所述反射层二者的维氏硬度。
（3）根据上述（1）或（2）所述的半导体发光二极管，其中所述导电性硬膜的维氏硬度HV为600Hv以上。
（4）根据上述（1）至（3）任意一项所述的半导体发光二极管，其中所述导电性硬膜的厚度t为0.3μm以上。
（5）根据上述（1）至（4）任意一项所述的半导体发光二极管，其中所述导电性硬膜的厚度t为2μm以下。
（6）根据上述（1）至（5）任意一项所述的半导体发光二极管，其中所述导电性硬膜由Ti、Ta、Cr、W、Mo和V的任意一种单独制成或者其氮化物制成。
（7）根据上述（1）至（6）任意一项所述的半导体发光二极管，其中在向所述导电性硬膜供给电流期间的电压降等于或者低于所述半导体层的阈值电压。
（8）根据上述（1）至（7）任意一项所述的半导体发光二极管，其中所述导电性硬膜覆盖整个所述反射层和至少部分所述欧姆电极。
（9）根据上述（1）至（8）任意一项所述的半导体发光二极管，其中形成所述欧姆电极以围绕所述反射部。
（10）一种半导体发光二极管的制造方法，所述半导体发光二极管包括具有发光部的半导体层和位于所述半导体层上的焊盘电极，该方法包括如下步骤：形成所述半导体层；在所述半导体层上形成包括具有预定图案的欧姆电极的接触部；在所述半导体层上形成作为电流阻挡层的透光性绝缘层，并在所述透光性绝缘层上形成反射层，由此形成与所述接触部接触的反射部；在所述反射层上形成HV×t＞630的导电性硬膜，其中维氏硬度是HV(Hv)并且厚度是t(μm)；以及在所述导电性硬膜上形成所述焊盘电极。
发明的有益效果
根据本发明，在反射层和焊盘电极之间设置了满足HV×t＞630的导电性硬膜，其中HV指的是维氏硬度(Hv)，t指的是厚度(μm)。因此，上述操作使得能够抑制在引线接合期间焊盘部分的剥离，同时由于提供在焊盘正下方的反射层和透光性绝缘层而保持在所述发光二极管输出方面的改进。
附图说明
图1是显示根据本发明的半导体发光二极管100的示意性截面图，其中焊盘部分被放大。
图2(a)是显示根据本发明的半导体发光二极管100的示意性截面图。图2(b)是说明在图2(a)中的半导体发光二极管100中的欧姆电极的配置的俯视图，从中移除焊盘电极105和导电性硬膜110。
图3(a)至3(f)是显示根据本发明的半导体发光二极管100的一个例子的示意性截面图。
图4(a)是显示比较例1的半导体发光二极管200的示意性截面图。图4(b)是显示比较例2的半导体发光二极管300的示意性截面图。图4(c)是显示比较例3的半导体发光二极管400的示意性截面图。
图5是显示在实施例中作为导电性硬膜110的TiN的膜厚度和在焊球剪切试验中的剪切强度和剥离率之间的关系的图。
具体实施方式
下面将参照附图更详细地描述本发明。请注意，在本说明书中，对于根据本发明的半导体发光二极管和比较例的半导体发光二极管的共同组件，原则上由具有相同的最后两个数字的附图标记表示，因此将省略对它们的描述。此外，为了说明方便将在发光二极管的示意性截面图中的层放大；因此，层的比例不符合实际的比例。
(半导体发光二极管100)
如图1所示，本发明实施方式的半导体发光二极管100具有包括发光部的半导体层104，和位于半导体层104上的焊盘电极105。半导体发光二极管100具有介于半导体层104和焊盘电极105之间的反射部108和欧姆电极(接触部)109。反射部108包括配置于半导体层104上作为电流阻挡层的透光性绝缘层106以及配置于透光性绝缘层上的反射层107。接触部位于半导体层104上，并包括与反射部108接触的欧姆电极109。这里，半导体发光二极管100的特征在于具有介于反射层107和焊盘电极105之间的HV×t＞630的导电性硬膜110，其中HV指的是维氏硬度(Hv)并且t指的是厚度(μm)。具有这种结构，即使在引线接合中通过将导电性硬膜110按压在焊盘电极105上而使焊盘电极105变形，也抑制了导电性硬膜110的变形。因此，可以抑制在具有低粘附性的反射层107/透光性绝缘层106的界面和在透光性绝缘层106/半导体层104的界面的剥离。同时，半导体发光二极管100可以使如图4(b)中的半导体发光二极管300的情况中由焊盘电极105对光的阻挡最小化。
将参照图2(a)和2(b)更详细地描述半导体发光二极管100的层结构。半导体发光二极管100具有支承基板115，位于支承基板115上的金属接合层114，位于金属接合层114上的反射层113，位于反射层113上的欧姆电极111和绝缘膜112的复合层，以及位于复合层上的半导体层104，所述半导体层104包括作为第二导电型半导体层的p型半导体层103、发光层(发光部)102和作为第一导电型半导体层的n型半导体层101。在支承基板115的背面上(其中不叠加半导体层104)形成下部电极116。半导体发光二极管100是具有金属接合层114的晶片接合的LED器件，该器件的制造过程将在后面描述。在半导体层104的n型半导体层上形成参照图1描述的焊盘部分。通过焊盘电极105从半导体发光二极管100提取光(沿图(2a)中的向上方向)。
当从上方观察时，形成的半导体发光二极管100的欧姆电极109具有如图2(b)中所示的形状，由透光性绝缘膜106和反射层107构成的反射部108形成在中心的圆形电极内部。另外，如从图2(a)和2(b)所看到的，形成欧姆电极109的圆形电极部分以接触和围绕透光性绝缘膜106和反射层107。因此，由欧姆电极109形成的开口(opening)设置在焊盘电极105的正下方，反射部108设置在半导体层104上的开口中。这样的结构根据以下事实被认为是有利的：反射部108的侧面被欧姆电极109覆盖，将保护具有较小粘附性的反射部的周边免于在后面的步骤中经侧面施加的外力。另外，形成的导电性硬膜110完全覆盖反射部108(更准确地说，反射层107)，并覆盖至少一部分的欧姆电极109(在该实施方式中在中心的圆形电极部分)。如上所述，导电性硬膜110完全覆盖反射层107，这使得可以通过更可靠地减少由于在引线接合中按压引起的应力而更有效地抑制焊盘部分的剥离。
用于形成支承基板115的合适材料的例子包括，例如半导体材料，如Si、GaAs或Ge；金属如Al或Cu；或它们的合金材料，支承基板115的厚度优选为100μm至300μm。
形成金属接合层114的合适材料的例子包括，例如Au，金属接合层114的厚度优选为0.5μm至3.0μm。
反射层113反射从发光层102向支承基板115侧发射的部分光，从而提高光提取效率。期望反射层对从发光层102发射的光的主波长具有高反射率，并且优选具有60％以上的对600nm至950nm波长范围内的光的反射率。形成反射层113的合适材料的例子包括单独的金(Au)、铝(Al)或银(Ag)；使用其中的任何一种作为构成元素的合金；或者其层压体等，并且反射层113的厚度优选为100nm至1000nm。金(Au)和银(Ag)一般对绝缘体具有低粘附性，因此它们容易原样剥离。在这方面，已知通过在它们之间设置Cr、Ti、Mo等的粘接层可以改善粘附性。应注意，这种粘接层具有低的反射率，因此该层应当具有小的厚度，例如10nm左右，以便透射光。
欧姆电极111是用于与第二导电型半导体层103(在本实施方式中的p型半导体层)形成良好的欧姆接触的电极。用于形成欧姆电极111的合适材料的例子包括，例如AuZn和AuBe。欧姆电极111的厚度优选为100nm至500nm。
绝缘膜112的材料没有特别限定，只要绝缘膜112可以将从发光层102发射的光传输和引导到反射层113。期望绝缘膜112对从活性层(发光层)发射的光的主波长具有高透过率，并且优选对600nm至950nm波长范围的光的透过率为80％以上。绝缘膜112的合适材料的例子包括，例如SiN、SiO2和AlN。绝缘膜112的厚度优选为100nm至500nm。
用于形成在半导体层104中的层的合适材料的例子包括化合物半导体，例如III-V族化合物半导体。对于III-V族化合物半导体，例如n型半导体层101和p型半导体层103各自可以由AlGaAs系材料、AlGaInP系材料或AlGaN系材料制成。P型杂质例如可以是Mg、Zn和C，而n型杂质例如可以是Si、Te和Se。发光层102可以具有由AlGaAs系材料、AlGaAsInP系材料、或AlGaN系材料等制成的单层结构或者多层结构如多量子阱结构。这两种都可以使用公知的方法如MOCVD通过外延生长形成。发光层的发射波长可以在600nm至950nm的范围内。对于层的厚度，例如，n型半导体层101可为1μm到10μm的厚度，发光层102可以为10nm到500nm的厚度，p型半导体层103可以是1μm到10μm的厚度。应当指出，在本发明的说明书中，但不限制，基于第一传导型为n型且第二传导型为p型来描述半导体层104。可替换地，在本发明中第一传导型和第二传导型自然可以分别是p型和n型。
欧姆电极109是用于与第一导电型半导体层101(在本实施方式中n型半导体层)形成良好的欧姆接触的电极。用于形成欧姆电极109的合适材料的例子包括，例如AuGe/Ni/Au电极，其中AuGe、Ni和Au顺次层叠。欧姆电极109的厚度优选为100nm至1000nm。
透光性绝缘层106的材料没有特别限制，只要透光性绝缘层106可以将从发光层102发射的光传输和引导到反射层107。透光性绝缘层106用作在半导体层104和焊盘电极105之间的电流阻挡层。因此，透光性绝缘层106优选设置为至少包括焊盘电极105的正下方部分的中心区域。透光性绝缘层106优选具有以上的对波长范围为600nm至950nm的光的透过率。透光性绝缘层106的合适材料的例子包括，例如SiN、SiO2和AlN。透光性绝缘层106的厚度优选为100nm至500nm。
反射层107反射从发光层102向焊盘电极105发射的部分光，从而提高光提取效率。反射层107对600nm至950nm波长范围的光的反射率优选为60％以上。形成反射层107的合适材料的例子包括，例如单独的金(Au)、金合金材料、铂(Pt)、铝(Al)或银(Ag)；使用其中任何一种作为构成元素的合金；或者其层压体等。对于近红外波长区域，Cr/Au电极可以作为有利的例子，其中将对于在相关区域的光具有90%的反射率的Au沉积在薄Cr粘接层上。优选地，为粘接构件的Cr层的厚度为5nm至20nm，而为反射构件的Au层的厚度为100nm至1000nm。这样的材料通常具有100HV以下的维氏硬度。
导电性硬膜110(其是本发明的特征)满足HV×t＞630，其中HV是指维氏硬度(Hv)，t是指厚度(μm)。因此，即使当在引线接合期间向焊盘电极105施加应力时，导电性硬膜110几乎不变形，并减少了应力，从而抑制接合应力随后向反射层107、透光性绝缘层106和半导体层104的传递。因此，在由于应力的变形方面，可以想象，随着导电性硬膜110的维氏硬度较高并且其厚度较大，抑制应力传递的效果更为显著。引入[维氏硬度]×[厚度]的概念，本发明人通过分析发现，抑制由引线接合导致的焊盘部分的剥离的必要条件是[维氏硬度]×[厚度]＞630Hv·μm。在更可靠地获得本发明的有利效果方面，优选HV×t＞700，更优选HV×t≥1000。需要注意的是在本发明中的维氏硬度通过根据JISZ2244的测量方法来测量。导电性硬膜是厚度为几微米或更薄的薄膜。薄膜的维氏硬度使用基于前述JIS说明书的已知样品的维氏硬度HV值作为参考、采用超显微硬度试验器(MHA-400，由NEC制造)来测量。作参考之用，涉及维氏硬度的代表性的文件作为例子显示如下。
Handbookofrefractorycarbidesandnitrides:properties,characteristics,processingandapplications/HughO.Pierson(1996)
MetalsHandbook:PropertiesandSelection:NonferrousAlloysAmericanSocietyforMetals,MetalsPark,OH(1988)
考虑抑制应力传递的这种效果，优选导电性硬膜110的维氏硬度HV高于焊盘电极105和反射层107两者的维氏硬度。
具体而言，导电性硬膜110优选具有600Hv以上的维氏硬度HV，更优选为1500Hv以上，还更优选为2000Hv以上。
导电性硬膜110优选具有0.3μm以上、更优选0.5μm以上的厚度t。这些条件进一步确保本发明的抑制应力传递的充分的效果。
另外，导电性硬膜110优选具有2μm以下、更优选1μm以下的厚度t。超过2μm的厚度t在成本和加工性方面具有不良影响，增加了整个电极的电阻，并增加了正向电压值。
请注意，在本说明书中测量膜厚度的方法中，使用触针式轮廓仪，并且从晶片表面上的五个点的测量值的平均值得到膜厚度(在本实施方式中在3英寸的基板的情况下，五个点在通过晶片中心的对角线上，并且以规则的间隔设置该点，使得两个点是在距晶片的周边的内侧1厘米的端点，其余的在所述两个点之间)。
此外，当半导体发光二极管100具有通过导电性硬膜110供给电流的结构时，导电性硬膜110优选具有低电阻。例如，在电流供给到导电性硬膜110中的电压降优选等于或低于半导体层104的阈值电压。更优选，导电性硬膜110在20℃的电阻率是10-5Ω·m以下，还更优选为10-6Ω·m以下。请注意，当供给的电流是DC电流时，可以容易地如下测定在电流供给到导电性硬膜期间的电压降Vdh(V)。
Vdh＝(ρh×th/Sh)×I
ρh:导电性硬膜的电阻率(Ω·m)
th:导电性硬膜的厚度(m)
Sh:导电性硬膜的面积(m2)
I:供给的电流(A)
将供给的电流限制到合理的范围，例如等于或低于LED器件的额定电流。此外，理想地从LED器件的电流-电压特征测定半导体层的阈值电压；然而，实际的LED器件受寄生电阻等的影响。因此，本文中的“阈值电压”简单地定义为对应于主发射波长的光的能量除以电荷q得到的值。
导电性硬膜110的材料的具体例子包括，Ti、Ta、Cr、W、Mo和V单独的任一个，和它们的氮化物，更具体的例子包括TiN、Ta、TaN和WN等。特别地，TiN是最优选的。TiN是容易处理的材料，因为Ti不仅是硬的和导电性的，而且还具有优异的湿蚀刻特性。
如该图1所示，导电性硬膜110优选设置在焊盘电极105和欧姆电极109之间，从而防止焊盘电极105和欧姆电极109之间的直接接触。因此，可以防止杂质(例如Ga、As和Ge)从欧姆电极109和半导体发光二极管100扩散到焊盘电极105中。
形成焊盘电极105的上面的合适材料的例子包括用于焊接Au线的Al和Au材料。焊盘电极105优选是通过顺次地在作为粘接层的Ti上形成Au从而得到的Ti/Au电极。Ti层的厚度为50nm至200nm，以起到粘接层的功能。Au层的厚度优选为1μm至3μm。Ti层典型地具有70Hv到250Hv的维氏硬度，而Au层典型地具有20Hv到30Hv的维氏硬度。
下部电极116的材料选自与支承基板115形成欧姆接触的材料。例如，当选择n型GaAs用于支承基板时，可以选择AuGe/Ni/Au的层压体用于下部电极116。当使用金属基板作为支承基板115时，也可以选择没有下部电极的结构。
(制造半导体发光二极管100的方法)
接下来，将参考图3(a)至3(f)描述制造半导体发光二极管100的方法的例子。首先，如图3(a)中所示，在生长基板120如GaAs基板上形成半导体层104。例如通过MOCVD通过依次外延生长由以上描述的材料制成的n型半导体层101、发光层102和p型半导体层103形成半导体层104。
接着，如图3(b)所示，在半导体层104上形成具有预定图案的欧姆电极111。例如，通过使用电阻加热的气相沉积法或电子束沉积来沉积上述材料，并通过光刻法在其上形成抗蚀剂图案。然后蚀刻所沉积的膜以形成预定图案。随后，将膜进行接触式退火(RTA：快速热退火(RapidThermalAnnealing))。之后，在半导体层104上不形成欧姆电极的部分上形成绝缘膜112。可以通过例如由等离子体增强CVD、或溅射法等形成上述材料而获得这种结构。之后，形成了仅仅在欧姆电极部分具有开口的抗蚀剂图案，并使用某种蚀刻剂湿蚀刻欧姆电极部分，从而形成使电流在绝缘膜中流动的开口。然后例如通过溅射法等形成反射层113。例如，通过例如气相沉积法的方法在反射层113上形成Au等作为第一金属接合层114a(在半导体层侧上的接合层)。
接着，如图3(c)所示，将背面上设置有下部电极116而表面上设置有第一金属接合层114b(在支承基板侧的接合层)的支承基板115与图3(b)中所示的基板接合。具体而言，将第一金属接合层114a和第二金属接合层114b接合并加热；因此，两个基板在金属接合层114中相互接合。需要注意的是，可以通过类似于第一金属接合层114a的方法将第二金属接合层114b形成在支承基板115上。使用上述的材料例如通过溅射法或电子束沉积法在支承基板115上形成下部电极116。
之后，研磨生长基板120，并进一步蚀刻以除去生长基板120。
接着，如图3(d)中所示，在半导体层104上形成由具有预定图案的欧姆电极109形成的接触部。例如，通过使用电阻加热的气相沉积法沉积上述材料，并通过光刻法在其上形成抗蚀剂图案。然后蚀刻所沉积的膜以形成预定图案。随后，将膜进行接触式退火(RTA：快速热退火)。应当指出，本文中的“使用电阻加热的气相沉积”是指通过在真空下加热金属和随后其蒸发来进行气相沉积的方法。在该方法中，为了加热要气相沉积的金属，将电流施加到由具有高熔点的材料制成的台(stage)(例如由钨制的引线或舟皿)，从而用由金属电阻产生的热量将所述台加热至高温。
接着，如图3(e)中所示，在半导体层104上形成透光性绝缘层106作为电流阻挡层，并通过在透光性绝缘层106上形成反射层107而形成与接触部109接触的反射部108。具体而言，通过光刻法形成仅仅在对应于在欧姆电极109的中心比圆形电极更靠内部分的部分具有开口的抗蚀剂图案；通过溅射、或等离子体增强CVD等沉积透光绝缘膜106；并通过溅射法、电子束沉积法、通过电阻加热的气相沉积法等沉积反射层107。之后，通过剥离除去具有残留抗蚀剂的绝缘膜和反射层部分。
接着，如图3(f)中所示，在反射层107上形成导电性硬膜110。具体而言，通过光刻法形成仅在反射层107上和在欧姆电极109的中心的圆形电极部分具有开口的抗蚀剂图案，并通过溅射法等在其上形成导电性硬膜110。此外，例如通过溅射法、电子束沉积法、或通过电阻加热的气相沉积法等，在导电性硬膜110上形成焊盘电极105。之后，通过剥离除去具有残留抗蚀剂的导电性硬膜和焊盘电极部分。
最后，形成台式图案(mesapattern)之后，进行切割，从而完成使用半导体发光二极管100的LED器件。
到此时已描述半导体发光二极管100(其是晶片接合的LED器件)及其制造方法作为本发明的实施方式；然而，本发明并不限定于晶片接合的LED器件。另外，上述各实施方式仅仅是有代表性的实施方式中的一个实例，本发明并不限定于这些实施方式。下面将通过实施例更详细地描述本发明。然而，本发明并不限定于下面的实施例。
实施例
(实施例1)
根据本发明的半导体发光二极管通过示于图3(a)至3(f)的方法制作。首先，通过MOCVD在由GaAs制成的生长基板上形成由n型半导体层(厚度：7.5μm，AlGaAs材料)、发光层(总厚度：50nm，AlGaInAs材料)和p型半导体层(厚度：2μm，AlGaAs材料)组成的半导体层。接着，通过使用电阻加热的气相沉积法将AuZn(厚度：200nm)沉积在p型半导体层上，通过光刻法图案化，并在420℃进行接触式退火，由此形成欧姆电极。之后，通过等离子体增强CVD将由SiN制成的绝缘膜形成在p型半导体层的未形成欧姆电极的部分上。随后，通过电子束沉积法形成反射层(厚度：750nm，Au材料)。另外，通过气相沉积法将Ti/Au(厚度：100nm/1μm)沉积在其上作为半导体层侧的接合层。
除上述外，通过经电阻加热的气相沉积法在由GaAs材料制成的支承基板的两面上形成欧姆电极(厚度：200nm，AuGe/Ni/Au材料)。形成其中一个欧姆电极作为下部电极，并通过电子束沉积使Ti/Au(厚度：100nm/1μm)沉积在设置有另一个欧姆电极的表面上作为支承基板侧的接合层。将在半导体层侧的接合层与在支承基板侧的接合层彼此附着，并在400℃下加热30分钟，从而将它们接合在一起。之后，将生长基板研磨薄，然后用含有氨、过氧化氢溶液和水的蚀刻剂蚀刻。因此，完全除去生长基板。
接着，通过使用电阻加热的气相沉积法在通过除去生长基板而暴露出的n型半导体层上沉积AuGe/Ni/Au(厚度：90nm/15nm/600nm)，通过光刻法图案化为外径120μm且内径为90μm的环形形状，并在420℃下进行接触式退火，由此形成欧姆电极。之后，在该欧姆电极上除了在暴露n型半导体层的中心具有90μm内径的圆形开口以外形成抗蚀剂，并通过溅射法形成透光性绝缘膜(厚度：100nm，AlN材料)。然后通过电子束沉积法在透光性绝缘膜上形成反射层(厚度：10nm/500nm，Cr/Au材料)。接着，使用剥离法在欧姆电极的开口中形成透光性绝缘膜和反射层。接着，在其上除了包括反射层和直径为120μm的欧姆电极的部分的表面形成抗蚀剂。使用溅射系统SPC-350(由ANELVA制造，DC磁控管，输出功率：100W)，在含有氮气的Ar气气氛中(N2：0.9sccm，Ar：36sccm)在室温下溅射纯Ti靶(纯度：3N，由KojundoChemicalLab.Co.,Ltd.制造)，由此形成导电性硬膜(厚度t：0.50μm，TiN材料)。通过ESCA(化学分析用电子能谱法)分析沉积的TiN，发现是Ti:N比为1:1的金黄色的TiN膜。之后，通过电子束沉积法进一步形成焊盘电极(厚度：100nm/1.5μm，Ti/Au材料)。然后进行剥离法以形成焊盘电极。最后，通过光刻法图案化后，使用磷酸和过氧化氢溶液的混合溶液进行蚀刻，以形成台式图案，并进行切割，完成根据本发明的半导体发光二极管(LED器件)。请注意，这种LED器件的发光波长是850nm。
为导电性硬膜的TiN的维氏硬度HV为2100Hv；因此，HV×t＝1050(＞630)。此外，焊盘电极和反射层的维氏硬度各自为22Hv。
(实施例2)
除了导电性硬膜TiN的厚度为0.75μm，其中HV×t＝1575以外，采用与实施例1相同的方法制造根据本发明的半导体发光二极管。
(实施例3)
除了导电性硬膜TiN的厚度为1.00μm，其中HV×t＝2100以外，采用与实施例1相同的方法制造根据本发明的半导体发光二极管。
(实施例4)
除了靶使用纯钨(W)靶(纯度：3N，由KojundoChemicalLab.Co.,Ltd.制造)代替Ti在Ar气氛中在室温下进行溅射，并使用厚度为2.00μm的纯W膜作为导电性硬膜以外，采用与实施例1相同的方法制造根据本发明的半导体发光二极管。钨的维氏硬度HV为350Hv；因此，HV×t＝700。
(比较例1)
除了没有形成透光性绝缘层、反射层和导电性硬膜以外，采用与实施例1相同的方法制造包括具有图4(a)中显示的层结构的焊盘部分的半导体发光二极管200。在半导体器件200中，欧姆电极209由没有开口的圆形电极(AuGe/Ni/Au材料)在半导体层204上制成，并形成焊盘电极205。
(比较例2)
除了没有形成导电性硬膜以外，采用与实施例1相同的方法制造包括具有图4(b)中显示的层结构的焊盘部分的半导体发光二极管300。在半导体发光二极管300中，在半导体层304上形成包括透光性绝缘层306和反射层307的反射部以及由欧姆电极309形成的接触部，形成焊盘电极305而没有形成导电性硬膜。
(比较例3)
除了通过电子束沉积法沉积厚度为1.00μm的Pt代替导电性硬膜TiN以外，采用与实施例1相同的方法制造包括具有图4(c)中显示的层结构的焊盘部分的半导体发光二极管400。在半导体发光二极管400中，在半导体层404上形成包括透光性绝缘层406和反射层407的反射部以及由欧姆电极409形成的接触部，在形成Pt膜410之后形成焊盘电极405。Pt的维氏硬度为41Hv；因此，HV×t＝41。
(比较例4)
除了沉积厚度为1.00μm的钨(W)作为实施例1的导电性硬膜，其中HV×t＝350以外，采用与实施例1相同的方法制造根据本发明的半导体发光二极管。
(比较例5)
除了导电性硬膜TiN的厚度为0.10μm以外，采用与实施例1相同的方法制造半导体发光二极管。TiN的维氏硬度HV为2100Hv；因此，HV×t＝210。
(比较例6)
除了导电性硬膜TiN的厚度为0.30μm，其中HV×t＝630以外，采用与实施例1相同的方法制造半导体发光二极管。
(参考例)
在额外的参考例中，为了分析HV×t的边界值，形成其中沉积Si膜作为维氏硬度介于W和TiN的维氏硬度之间的硬膜的器件。由于淀积的Si膜具有半绝缘性，因此该膜与权利要求中的“导电性硬膜”不相关。因此，进行分析仅仅用于确认防止剥离的效果。通过电子束沉积法以10埃/秒(1nm/s)的速率沉积硅。在1.0E-4(Pa)的真空度下开始沉积，并且沉积期间基板温度为25℃至35℃。用超显微硬度试验器测量所沉积的Si膜的维氏硬度为HV＝1150。
(参考例1)
除了通过电子束沉积法沉积厚度为0.4μm的Si代替导电性硬膜TiN，其中HV×t＝460以外，采用与实施例1相同的方法制造半导体发光二极管。
(参考例2)
除了通过电子束沉积法沉积厚度为0.6μm的Si代替导电性硬膜TiN，其中HV×t＝690以外，采用与实施例1相同的方法制造半导体发光二极管。
(参考例3)
除了通过电子束沉积法沉积厚度为0.8μm的Si代替导电性硬膜TiN，其中HV×t＝920以外，采用与实施例1相同的方法制造半导体发光二极管。
(评价方法)
根据实施例1-4、比较例1-6和参考例1-3各制造20个半导体发光二极管的样品，在各样品上进行引线接合。
在引线接合中，将Au线通过毛细管并将Au线加热至聚集和卷曲以在毛细管的尖端处形成球。另外，将该球压向焊盘电极，同时向所述球施加载荷量(loadingcapacity)和超声波，从而将Au线接合到焊盘电极。使用引线接合机(MODEL-7700D，由WEST-BOND制造)将直径为25μm的Au线接合。载荷量为0.7N，超声波处理的持续时间为60ms，超声波的输出功率为1.0W。接合后，计算在实施例和比较例中每个样品在焊盘部分的剥离率。其结果示于表1中的“接合后的剥离率”。
用根据实施例、比较例和参考例之一接合的Au线分别制造二十个半导体发光二极管，并将各个半导体发光二极管进行焊球剪切试验。焊球剪切试验是其中在沿横向方向上用金属钩剪切在通过引线接合将Au线接合到焊盘电极的部分制成的Au球，并从剪切要求的载荷量求得接合强度(焊球剪切强度)的试验。根据EIA/JESD22-B116标准“引线接合剪切试验方法”进行测量。使用多功能剪切试验机(4000PXY，由DAGE制造)以100μm/s的剪切速率在10μm的剪切高度下进行试验。需要注意的是，剪切速率是所述钩沿横向方向滑动的速率，剪切高度是指从焊盘电极表面到所述钩的尖端的高度。对于各实施例、比较例和参考例，20个样品的焊球剪切强度的中间值在表1中显示为“焊球剪切强度”。另外，试验后，相对于每个实施例、比较例和参考例，计算样品的焊盘部分与绝缘膜的剥离率(绝缘层和半导体层之间的剥离，绝缘层和反射层之间的剥离，或在这两个位置的剥离)。其结果在表1中显示为“焊球剪切后的剥离率”。此外，将在比较例2(TiN＝0nm)、比较例5和6(TiN＝100nm，300nm)以及实施例1至3(TiN＝500nm，750nm，1μm)各自中的焊球剪切强度和焊球剪切后的剥离率绘制在图5的曲线中。
测量使用恒定电流电压电源在向在每个实施例和比较例中得到的半导体发光二极管供给20mA电流时的正向电压Vf，使用积分球测量其光输出功率Po。10个样品的测量结果的中间值示于表1。
(评价结果)
如表1中所示，与其它试验样品相比，在比较例1中正向电压Vf和光输出功率Po较低。这是因为透光性绝缘膜和反射层没有设置在焊盘部分的正下方。另一方面，在比较例2中，透光性绝缘膜和反射层设置在焊盘部分的正下方，从而与比较例1相比得到较高的功率输出。然而，引线接合后，发现一些样品在焊盘部分具有剥离，并且在焊球剪切试验之后所有样品的焊盘部分从绝缘膜剥离。此外，焊球剪切强度低。具有在接合后引起的这种剥离的器件不适合作为产品，并且期望接合后的剥离率为0％。
另外，在比较例3-6和参考例1中，在维氏硬度HV和厚度t的乘积为630Hv·μm以下的每个产品中，如在比较例2中焊盘部分具有低的机械可靠性。在比较例3中，Pt膜由具有41Hv的低维氏硬度的导电性材料制成，并且当引线接合时Pt膜塑性变形，在焊盘部分中造成的应力没有降低。另外，在比较例4中使用了具有相对高的维氏硬度的W膜，而在比较例5中使用了具有2100Hv的高维氏硬度的TiN膜。然而，这两种膜都不具有足够的厚度，膜裂纹；因此，通过引线接合造成的应力也没有降低。如上所述，当使用不符合本发明要求的导电性硬膜时，焊盘部分不能具有对产品足够的机械可靠性。
另一方面，在实施例1-4以及参考例2和3中，在维氏硬度Hv和厚度t的乘积高于630Hv·μm的每个产品中，在接合后剥离率为0％。此外，与比较例2-6相比，焊球剪切试验后的剥离率更低，并且焊球剪切强度更高。因此，实施例1-4以及参考例2和3显示焊盘部分几乎不剥离的结果。这是因为W、Si和TiN是分别具有350Hv、1150Hv和2100Hv的高维氏硬度的材料，并且对于膜结构也厚至具有足够的强度，从而成功地降低了通过引线接合在焊盘部分引起的应力。另外，TiN的低电阻率(21.7×10-8Ω·m)也没有增加正向电压Vf。然而，用W时正向电压Vf略有增加。一般具有5.29×10-8Ω·m(R.T.)的低电阻率的钨增加了正向电压Vf，这表明，当膜具有高硬度和足够强度所要求的厚度薄时，正向电压Vf增加的风险低于当膜具有低硬度和足够强度所要求的厚度高时。
工业实用性
根据本发明，在反射层和焊盘电极之间沉积满足HV×t＞630的导电性硬膜，其中HV指的是维氏硬度HV(Hv)，t指的是厚度(μm)。因此，上述行为使其可以在引线接合期间抑制焊盘部分的剥离，同时使由焊盘电极引起的光的阻挡最小化。
附图标记说明
100：半导体发光二极管
101：n型半导体层(第一导电型半导体层)
102：发光层(发光部)
103：p型半导体层(第二导电型半导体层)
104：半导体层
105：焊盘电极
106：透光性绝缘层
107：反射层
108：反射部
109：欧姆电极(接触部)
110：导电性硬膜
111：欧姆电极
112：绝缘膜
113：反射层
114：金属接合层
115：支承基板
116：下部电极

Claims (8)

1.一种半导体发光二极管，其具有包括发光部的半导体层和位于所述半导体层上的焊盘电极，所述半导体发光二极管包括：
在所述半导体层和所述焊盘电极之间的反射部和接触部，所述反射部包括位于所述半导体层上的作为电流阻挡层的透光性绝缘层以及位于所述透光性绝缘层上的反射层，所述接触部位于所述半导体层上并包括与所述反射部接触的欧姆电极；以及
在所述反射层和所述焊盘电极之间的导电性硬膜，
其中所述导电性硬膜的HV×t＞630，其中维氏硬度是HV并且厚度是t，HV的单位是Hv，且t的单位是μm，所述导电性硬膜的维氏硬度HV为1500Hv以上，且厚度t为2μm以下。
2.根据权利要求1所述的半导体发光二极管，其中所述导电性硬膜的维氏硬度HV高于所述焊盘电极和所述反射层二者的维氏硬度。
3.根据权利要求1或2所述的半导体发光二极管，其中所述导电性硬膜的厚度t为0.3μm以上。
4.根据权利要求1或2所述的半导体发光二极管，其中所述导电性硬膜由Ti、Cr、W和Mo的任意一种的氮化物制成。
5.根据权利要求1或2所述的半导体发光二极管，其中在向所述导电性硬膜供给电流期间的电压降等于或者低于所述半导体层的阈值电压。
6.根据权利要求1或2所述的半导体发光二极管，其中所述导电性硬膜覆盖整个所述反射层和至少部分所述欧姆电极。
7.根据权利要求1或2所述的半导体发光二极管，其中形成所述欧姆电极以围绕所述反射部。
8.一种半导体发光二极管的制造方法，所述半导体发光二极管包括具有发光部的半导体层和位于所述半导体层上的焊盘电极，所述方法包含如下步骤：
形成所述半导体层；
在所述半导体层上形成包括具有预定图案的欧姆电极的接触部；
在所述半导体层上形成作为电流阻挡层的透光性绝缘层，并在所述透光性绝缘层上形成反射层，由此形成与所述接触部接触的反射部；
在所述反射层上形成HV×t＞630的导电性硬膜，其中维氏硬度是HV并且厚度是t，HV的单位是Hv，且t的单位是μm，所述导电性硬膜的维氏硬度HV为1500Hv以上，且厚度t为2μm以下；以及
在所述导电性硬膜上形成所述焊盘电极。
CN201280012596.6A 2011-03-10 2012-03-09 半导体发光二极管及其制造方法 Active CN103430335B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-053399 2011-03-10
JP2011053399 2011-03-10
PCT/JP2012/001634 WO2012120894A1 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN103430335A CN103430335A (zh) 2013-12-04
CN103430335B true CN103430335B (zh) 2016-05-04

Family

ID=46797865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012596.6A Active CN103430335B (zh) 2011-03-10 2012-03-09 半导体发光二极管及其制造方法

Country Status (7)

Country Link
US (1) US9172005B2 (zh)
EP (1) EP2685511B1 (zh)
JP (1) JP5779642B2 (zh)
KR (1) KR101527669B1 (zh)
CN (1) CN103430335B (zh)
TW (1) TWI490927B (zh)
WO (1) WO2012120894A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5957358B2 (ja) * 2012-10-16 2016-07-27 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
KR102042443B1 (ko) * 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
JP6387780B2 (ja) * 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
WO2016165983A1 (en) * 2015-04-15 2016-10-20 Koninklijke Philips N.V. Light emitting device with reflector and a top contact
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN112909143A (zh) * 2021-02-04 2021-06-04 南昌大学 一种具有特定发光图形的AlGaInP薄膜LED芯片的制备方法
CN114171659B (zh) * 2021-11-03 2024-03-19 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
CN101393956A (zh) * 2007-09-18 2009-03-25 日立电线株式会社 发光装置
CN101901862A (zh) * 2009-05-27 2010-12-01 日立电线株式会社 半导体发光元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JP2527457B2 (ja) 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JP3798100B2 (ja) 1997-02-17 2006-07-19 独立行政法人科学技術振興機構 放電表面処理方法及びその処理装置
JP2002076051A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US20020049107A1 (en) * 2000-07-20 2002-04-25 Ledvina Timothy J. Small pitch silent chain with freely rotating pins having wear resistant coating
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP4224041B2 (ja) 2004-08-26 2009-02-12 シャープ株式会社 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP4944644B2 (ja) 2007-03-12 2012-06-06 本田技研工業株式会社 チェーン
JP5224859B2 (ja) 2008-03-19 2013-07-03 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2011066453A (ja) 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
CN101393956A (zh) * 2007-09-18 2009-03-25 日立电线株式会社 发光装置
CN101901862A (zh) * 2009-05-27 2010-12-01 日立电线株式会社 半导体发光元件

Also Published As

Publication number Publication date
US9172005B2 (en) 2015-10-27
TWI490927B (zh) 2015-07-01
CN103430335A (zh) 2013-12-04
EP2685511A4 (en) 2014-08-13
JP5779642B2 (ja) 2015-09-16
EP2685511B1 (en) 2017-04-26
EP2685511A1 (en) 2014-01-15
JPWO2012120894A1 (ja) 2014-07-17
US20140001508A1 (en) 2014-01-02
WO2012120894A1 (ja) 2012-09-13
KR101527669B1 (ko) 2015-06-09
KR20130125831A (ko) 2013-11-19
TW201308406A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
CN103430335B (zh) 半导体发光二极管及其制造方法
US7057210B2 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
JP4183299B2 (ja) 窒化ガリウム系化合物半導体発光素子
CN102099934B (zh) 用于制造垂直构造的半导体发光装置的支撑衬底以及使用该支撑衬底的半导体发光装置
TWI324401B (en) Fabrication method of high-brightness light emitting diode having reflective layer
CN100403568C (zh) 一种氮化镓基ⅲ-ⅴ族化合物半导体器件的电极
CN105247695A (zh) 半导体发光元件和半导体发光器件
JP2008041866A (ja) 窒化物半導体素子
WO2011018942A1 (ja) 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器
CN102484185A (zh) 半导体发光二极管及其制造方法
CN104538507A (zh) 用于制备半导体发光装置的方法
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
CN103985800A (zh) 半导体发光器件
CN107425100A (zh) 发光元件
JP4411871B2 (ja) 窒化物半導体発光素子
US10263140B2 (en) Semiconductor light-emitting device and method for manufacturing the same
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP2002246648A (ja) 波長変換型半導体素子
WO2005109530A1 (ja) 半導体発光素子およびその製法
CN103000777B (zh) 发光元件
TW201034247A (en) Semiconductor light emitting component and manufacturing method thereof
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
CN108365056A (zh) 一种垂直结构发光二极管及其制造方法
CN108780824B (zh) 半导体光器件和其制造方法
KR101114126B1 (ko) 발광 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant