WO2012120894A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2012120894A1
WO2012120894A1 PCT/JP2012/001634 JP2012001634W WO2012120894A1 WO 2012120894 A1 WO2012120894 A1 WO 2012120894A1 JP 2012001634 W JP2012001634 W JP 2012001634W WO 2012120894 A1 WO2012120894 A1 WO 2012120894A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
light emitting
hard film
semiconductor layer
Prior art date
Application number
PCT/JP2012/001634
Other languages
English (en)
French (fr)
Inventor
寛郎 田崎
秀高 山田
博行 十川
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａエレクトロニクス株式会社
Priority to KR1020137025556A priority Critical patent/KR101527669B1/ko
Priority to JP2013503400A priority patent/JP5779642B2/ja
Priority to US14/003,114 priority patent/US9172005B2/en
Priority to EP12755275.0A priority patent/EP2685511B1/en
Priority to CN201280012596.6A priority patent/CN103430335B/zh
Publication of WO2012120894A1 publication Critical patent/WO2012120894A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to a semiconductor light-emitting device and a method for manufacturing the same, and more particularly to a semiconductor light-emitting device and a method for manufacturing the semiconductor light-emitting device that can suppress peeling of a pad portion due to wire bonding while minimizing light shielding by a pad electrode.
  • LEDs light emitting diodes
  • an LED is a semiconductor light emitting device having a structure including a p-type semiconductor layer, an n-type semiconductor layer, and a light emitting layer provided between these semiconductor layers between a front electrode and a back electrode.
  • the ratio of the light coming out of the LED is called light extraction efficiency, but the electrode blocks the light emitted from the light emitting layer, so that the light extraction efficiency is lowered and the LED output is reduced. It was a factor that hindered the improvement.
  • Patent Document 1 describes a technique in which a current blocking layer is provided between an electrode layer directly below a bonding pad and an ohmic contact layer, and a current is passed to a portion other than just below the pad to reduce light blocked by the pad. Yes.
  • a semiconductor having a conductivity type opposite to that of the ohmic contact layer is used as the current blocking layer instead of SiO 2 or the like.
  • Patent Document 2 a light reflection layer such as Au and a light transmission layer having high thermal conductivity such as AlN are provided between the support substrate and the lower clad (semiconductor layer), and light directed toward the back surface.
  • a technique for effectively reflecting heat and improving heat dissipation from the light emitting layer is described.
  • Patent Document 2 suppresses diffusion of impurities from the semiconductor layer to the light reflecting layer because AlN, which is also a light-transmitting insulating film, is located between the semiconductor layer and the light reflecting layer. Since a reflectance interface can be obtained, this is a preferable form from the viewpoint of improving light extraction efficiency.
  • a semiconductor light emitting element 300 illustrated in FIG. 4B includes a semiconductor layer 304 including a light emitting portion, and a pad electrode 305 positioned on the semiconductor layer, and the semiconductor layer 304 is interposed between the pad electrode 305 and the semiconductor layer 304.
  • the reflective portion 308 includes a light-transmitting insulating layer 306 as a current blocking layer located on the semiconductor layer 304 and a reflective layer 307 located on the light-transmitting insulating layer 306.
  • the ohmic electrode 309 is located on the semiconductor layer 304, is in contact with the reflective portion 308, and is formed so as to surround it. In FIG. 4B, the support substrate and the back electrode of the semiconductor layer 304 are not shown.
  • the light-transmitting insulating layer 306 is an AlN layer having a thickness of 100 nm
  • the reflective layer 307 is a metal layer made of Cr having a thickness of 10 nm and Au having a thickness of 500 nm
  • the ohmic electrode 309 is sequentially deposited by AuGe / Ni / Au.
  • the metal layer and pad electrode 305 can be a metal layer made of Ti having a thickness of 100 nm and Au having a thickness of 1.5 ⁇ m located on the Ti.
  • the translucent insulating layer 306 functions as a current blocking layer, it is possible to suppress light emission directly under the pad, and from the periphery directly under the pad.
  • the reflection layer 307 reflects light that is emitted and travels toward the pad electrode 305.
  • the light-transmitting insulating layer 306 is disposed between the reflective layer 307 and the semiconductor layer 304, impurities from the semiconductor layer 304 do not diffuse into the reflective layer 307. Therefore, the semiconductor light emitting element 300 has a preferable layer structure from the viewpoint that the influence of light shielding by the pad electrode 305 can be minimized and the output can be improved.
  • such a semiconductor light emitting device 300 has a problem that the pad portion is likely to be peeled when an Au wire is bonded to the pad electrode 305 in order to energize the LED chip.
  • peeling occurs in the pad part during wire bonding, or potentially peels easily even if peeling does not actually occur.
  • peeling occurs during the ball shear test for testing the bonding strength of the wire. It became clear that there was a problem in the mechanical reliability of the pad part accompanying wire bonding, such as low strength.
  • the present invention suppresses the peeling of the pad portion due to wire bonding while maintaining the improvement effect of the output of the light emitting element by providing the reflective layer and the translucent insulating layer directly under the pad.
  • An object of the present invention is to provide a possible semiconductor light emitting device and a method for manufacturing the same.
  • the pad electrode 305 or the like is caused by a load when the capillary is pressed against the pad electrode 305 or a mechanical or thermal stress when an ultrasonic wave is applied to fuse the Au wire to the pad electrode 305.
  • the reflective layer 307 is deformed, and this stress propagates to each layer below the pad electrode 305. Therefore, it is considered that peeling is likely to occur from the interface having low adhesion.
  • the inventors of the semiconductor light emitting device having the above layer structure can provide a pad with wire bonding if a relatively hard hard film is provided between the reflective layer and the pad electrode. Even if the electrode is deformed, the hard film suppresses the deformation, so the idea is that the propagation of stress to the layers having low adhesion to each other is suppressed. According to this hard film, as a result of suppressing the propagation of stress accompanying wire bonding, peeling due to wire bonding hardly occurs above and below the light-transmitting insulating film.
  • a semiconductor light emitting device having a semiconductor layer including a light emitting portion and a pad electrode located on the semiconductor layer, and located on the semiconductor layer between the semiconductor layer and the pad electrode.
  • a reflective part including a light-transmitting insulating layer as a current blocking layer and a reflective layer positioned on the light-transmitting insulating layer, and a contact including an ohmic electrode positioned on the semiconductor layer and in contact with the reflective part
  • the conductive hard film is a single substance or nitride containing any of Ti, Ta, Cr, W, Mo, and V. element.
  • a method for manufacturing a semiconductor light-emitting element comprising: a semiconductor layer including a light-emitting portion; and a pad electrode positioned on the semiconductor layer, the step of forming the semiconductor layer, and a predetermined pattern on the semiconductor layer Forming a contact portion made of an ohmic electrode, forming a light-transmitting insulating layer as a current blocking layer on the semiconductor layer, and forming a reflective layer on the light-transmitting insulating layer, thereby forming the contact Forming a reflective part in contact with the part, and forming a conductive hard film on the reflective layer such that HV ⁇ t> 630 when Vickers hardness is HV (Hv) and thickness is t ( ⁇ m) And a step of forming the pad electrode on the conductive hard film, and a method of manufacturing a semiconductor light emitting device.
  • a conductive hard film satisfying HV ⁇ t> 630 is disposed between the reflective layer and the pad electrode, where Vickers hardness is HV (Hv) and thickness is t ( ⁇ m).
  • FIG. 1 It is a schematic cross section which expands and shows the pad part of the semiconductor light-emitting device 100 according to this invention.
  • (A) is a schematic cross-sectional view showing a semiconductor light emitting device 100 according to the present invention
  • (b) is a state in which the pad electrode 105 and the conductive hard film 110 are removed from the semiconductor light emitting device 100 shown in (a). It is a top view of this, It is a figure explaining the arrangement
  • (A) is a schematic cross-sectional view showing the semiconductor light-emitting element 200 of Comparative Example 1
  • (b) is a schematic cross-sectional view showing the semiconductor light-emitting element 300 of Comparative Example 2
  • (c) is Comparative Example 3.
  • 2 is a schematic cross-sectional view showing a semiconductor light emitting device 400 of FIG. In an Example, it is the graph which showed the relationship between the film thickness of TiN as the electroconductive hard film 110, the shear strength in a ball shear test, and a peeling rate.
  • a semiconductor light emitting device 100 includes a semiconductor layer 104 including a light emitting portion, and a pad electrode 105 positioned on the semiconductor layer 104, as shown in FIG.
  • the semiconductor light emitting device 100 includes a reflective portion 108 and an ohmic electrode (contact portion) 109 between the semiconductor layer 104 and the pad electrode 105.
  • the reflective portion 108 includes a light-transmitting insulating layer 106 as a current blocking layer located on the semiconductor layer 104 and a reflecting layer 107 located on the light-transmitting insulating layer.
  • the contact portion is formed on the semiconductor layer 104 and includes an ohmic electrode 109 that is in contact with the reflection portion 108.
  • the semiconductor light emitting device 100 has a conductivity between the reflective layer 107 and the pad electrode 105 such that HV ⁇ t> 630 when the Vickers hardness is HV (Hv) and the thickness is t ( ⁇ m).
  • the conductive hard film 110 can be prevented from being deformed even if the pad electrode 105 is deformed by pressing the pad electrode 105 during wire bonding. Therefore, peeling at the reflective layer 107 / light-transmitting insulating layer 106 interface and the light-transmitting insulating layer 106 / semiconductor layer 104 interface with low adhesion can be suppressed.
  • the semiconductor light emitting device 100 can suppress the degree of light shielding by the pad electrode 105 to the minimum, similarly to the semiconductor light emitting device 300 of FIG.
  • the layer structure of the semiconductor light emitting device 100 will be described in more detail with reference to FIG.
  • the semiconductor light emitting device 100 includes a support substrate 115, a metal bonding layer 114 positioned on the support substrate 115, a reflective layer 113 positioned on the metal bonding layer 114, and an ohmic electrode 111 positioned on the reflection layer 113. And a mixed layer of the insulating film 112, a p-type semiconductor layer 103 as a second conductive type semiconductor layer located on the mixed layer, a light emitting layer (light emitting portion) 102, and an n type semiconductor as a first conductive type semiconductor layer A semiconductor layer 104 formed of the layer 101.
  • a lower electrode 116 is formed on the back surface (side on which the semiconductor layer 104 is not stacked) of the support substrate 115.
  • the semiconductor light emitting device 100 is a wafer bonded LED device having a metal bonding layer 114, and details of the manufacturing process will be described later.
  • the pad portion described with reference to FIG. 1 is formed on the n-type semiconductor layer of the semiconductor layer 104.
  • the light extraction direction of the semiconductor light emitting device 100 is the pad electrode 105 side (upward direction in FIG. 2A).
  • the ohmic electrode 109 of the semiconductor light emitting device 100 is formed in a shape shown in FIG. 2B when viewed from above, and a reflective portion 108 made of a translucent insulating film 106 and a reflective layer 107 is formed inside the central circular electrode. Is formed. 2A and 2B, the circular electrode portion of the ohmic electrode 109 is formed so as to be in contact with and surround the translucent insulating film 106 and the reflective layer 107. In this way, an opening is formed by the ohmic electrode 109 immediately below the pad electrode 105, and the side surface of the reflecting portion 108 is covered with the ohmic electrode 109 by the configuration in which the reflecting portion 108 is provided on the semiconductor layer 104 in the opening.
  • the outer periphery of the reflecting portion with low adhesion is preferable in that it is protected from an external force from the side surface in the subsequent process.
  • the conductive hard film 110 covers all of the reflective portion 108 (more strictly speaking, the reflective layer 107), and covers at least a part of the ohmic electrode 109 (in this embodiment, the central circular electrode portion). It is formed.
  • the conductive hard film 110 covers all of the reflective portion 108 with the conductive hard film 110, it is possible to more reliably relieve stress due to pressing of wire bonding, and more effectively suppress peeling of the pad portion.
  • Suitable materials for forming the support substrate 115 include, for example, semiconductor materials such as Si, GaAs, and Ge, metals such as Al and Cu, or alloy materials thereof, and preferably have a thickness of 100 to 300 ⁇ m. Have.
  • a suitable material for forming the metal bonding layer 114 is, for example, Au, and preferably has a thickness of 0.5 to 3.0 ⁇ m.
  • the reflection layer 113 reflects the light emitted from the light emitting layer 102 toward the support substrate 115, thereby increasing the light extraction efficiency. It is desirable to have a high reflectivity with respect to the main wavelength of light emitted from the light emitting layer 102, and it is preferable to have a reflectivity of 60% or more for light with a wavelength in the range of 600 to 950 nm.
  • a suitable material for forming the reflective layer 113 include gold (Au), aluminum (Al), silver (Ag), an alloy containing the same as a constituent element, a laminate thereof, and the like. It has a thickness of ⁇ 1000 nm.
  • gold (Au) or silver (Ag) has low adhesion to an insulator and easily peels off as it is. Therefore, it is known that the adhesion can be improved by interposing an adhesion layer such as Cr, Ti, or Mo.
  • an adhesion layer such as Cr, Ti, or Mo.
  • a thin layer of about 10 nm, for example, is used so as to transmit light.
  • the ohmic electrode 111 is an electrode for forming a good ohmic contact with the second conductive semiconductor layer 103 (p-type semiconductor layer in the present embodiment).
  • Suitable materials for forming the ohmic electrode 111 include, for example, AuZn and AuBe, and preferably have a thickness of 100 to 500 nm.
  • the insulating film 112 is not particularly limited as long as it is an insulating material that can transmit light emitted from the light-emitting layer 102 and guide the light to the reflective layer 113. It is desirable to have a high transmittance with respect to the main wavelength of light emitted from the active layer, and it is preferable to have a transmittance of 80% or more for light having a wavelength in the range of 600 to 950 nm. Suitable materials include, for example, SiN, SiO 2 and AlN, and preferably have a thickness of 100 to 500 nm.
  • a suitable material for forming each layer of the semiconductor layer 104 includes a compound semiconductor, and for example, a III-V group compound semiconductor can be used.
  • the III-V group compound semiconductor for example, the n-type semiconductor layer 101 and the p-type semiconductor layer 103 can be made of an AlGaAs-based material, an AlGaInP-based material, an AlGaN-based material, or the like.
  • the p-type impurity include Mg, Zn, and C
  • examples of the n-type impurity include Si, Te, and Se.
  • the light emitting layer 102 can be a single layer made of an AlGaAs-based material, an AlGaAsInP-based material, an AlGaN-based material, or a laminated structure such as a multiple quantum well. Any of these can be formed by epitaxial growth using a known method such as MOCVD.
  • the emission wavelength can be in the range of 600 to 950 nm.
  • the thickness of each layer can be, for example, 1 to 10 ⁇ m for the n-type semiconductor layer 101, 10 to 500 nm for the light emitting layer 102, and 1 to 10 ⁇ m for the p-type semiconductor layer 103.
  • the semiconductor layer 104 has been described so far with the first conductivity type in the present invention being n-type and the second conductivity type being p-type, the present invention is not limited to this, and the first conductivity type is p-type, Of course, the two-conductivity type may be n-type.
  • the ohmic electrode 109 is an electrode for forming a good ohmic contact with the first conductive semiconductor layer 101 (n-type semiconductor layer in the present embodiment).
  • a suitable material for forming the ohmic electrode 109 includes, for example, an AuGe / Ni / Au electrode in which AuGe, Ni, and Au are sequentially formed, and preferably has a thickness of 100 to 1000 nm.
  • the light-transmitting insulating layer 106 is not particularly limited as long as it is an insulating material that can transmit light emitted from the light-emitting layer 102 and guide the light to the reflective layer 107.
  • the light-transmitting insulating layer 106 functions as a current blocking layer between the semiconductor layer 104 and the pad electrode 105. Therefore, the light-transmitting insulating layer 106 is preferably provided so as to include at least the central region directly under the pad electrode 105.
  • the light-transmitting insulating layer 106 preferably has a transmittance of 80% or more for light having a wavelength in the range of 600 to 950 nm. Suitable materials include, for example, SiN, SiO 2 and AlN, and preferably have a thickness of 100 to 500 nm.
  • the reflective layer 107 reflects light that travels toward the pad electrode 105 out of the light emitted from the light emitting layer 102, thereby increasing the light extraction efficiency.
  • it preferably has a reflectance of 60% or more.
  • gold (Au) or a gold alloy material platinum (Pt), aluminum (Al), silver (Ag) alone or an alloy containing the same as a constituent element or a laminate thereof.
  • Au showing a reflectance of 90% or more in the same region is a Cr / Au electrode disposed through a thin adhesion layer of Cr.
  • the Cr layer as the adhesion material has a thickness of 5 to 20 nm
  • the Au layer as the reflection material has a thickness of 100 to 1000 nm.
  • Such materials typically have a Vickers hardness in the range of 100 Hv or less.
  • the conductive hard film 110 which is a characteristic configuration of the present invention, has HV ⁇ t> 630 when the Vickers hardness is HV (Hv) and the thickness is t ( ⁇ m). Even when stress is applied to the electrode 105, the conductive hard film 110 relaxes the stress with almost no deformation, and the bonding stress propagates to the reflective layer 107, the translucent insulating layer 106, and the semiconductor layer 104. Suppress. That is, from the viewpoint of deformation based on stress, the conductive hard film 110 is considered to have a greater stress propagation suppressing effect as the Vickers hardness is larger and the thickness is larger.
  • [Vickers hardness] ⁇ [thickness] As a necessary condition for suppressing the peeling of the pad part accompanying wire bonding, according to the study by the present inventors, [Vickers hardness] ⁇ It was found that [thickness]> 630 Hv ⁇ ⁇ m. From the viewpoint of obtaining the effects of the present invention more reliably, HV ⁇ t> 700 is preferable, and HV ⁇ t ⁇ 1000 is more preferable.
  • the Vickers hardness in this invention is based on the measuring method based on JISZ2244.
  • the conductive hard film is a thin film of several ⁇ m or less, and the Vickers hardness of the thin film is measured using an ultra-micro hardness meter (MHA-400, manufactured by NEC), and the value of Vickers hardness HV is known according to the JIS standard. Measure using the sample as a reference.
  • MHA-400 ultra-micro hardness meter
  • HV Vickers hardness HV
  • the literature which describes typical Vickers hardness is illustrated below. Handbook of refractory carbides and nitrides: properties, characteristics, processing and applications / Hugh O. Pierson (1996) Metals Handbook: Properties and Selection: Nonferrous Alloys American Society for Metals, Metals Parrk, OH (1988)
  • the conductive hard film 110 has a Vickers hardness HV higher than any of the Vickers hardnesses of the pad electrode 105 and the reflective layer 107.
  • the Vickers hardness HV can be 600 Hv or more, more preferably 1500 Hv or more, and most preferably 2000 Hv or more.
  • the thickness t of the conductive hard film 110 can be 0.3 ⁇ m or more, more preferably 0.5 ⁇ m or more. This is because the stress propagation suppressing effect of the present invention can be obtained more reliably and sufficiently.
  • the thickness t of the conductive hard film 110 is preferably 2 ⁇ m or less, and more preferably 1 ⁇ m or less. This is because if the thickness t exceeds 2 ⁇ m, the cost and workability are adversely affected, and the resistance of the entire electrode increases, leading to an increase in the value of the forward voltage.
  • the film thickness measurement method in this specification is based on a stylus-type step gauge, and the five points in the wafer surface (in the case of the 3-inch substrate of this embodiment, on the diagonal line passing through the wafer center, The average value of the measurement of 5 points at an equal distance with 2 points inside 1 cm from the two ends.
  • the conductive hard film 110 preferably has a low resistance.
  • the voltage drop when the conductive hard film 110 is energized is preferably equal to or lower than the threshold voltage in the semiconductor layer 104. More preferably, the resistivity at 20 ° C. can be 10 ⁇ 5 ⁇ ⁇ m or less, and more preferably 10 ⁇ 6 ⁇ ⁇ m or less. Note that the voltage drop Vd h (V) when the conductive hard film is energized can be easily obtained as follows in the case of DC energization.
  • Vd h ( ⁇ h ⁇ t h / S h ) ⁇ I ⁇ h : resistivity of conductive hard film ( ⁇ ⁇ m) t h : thickness of conductive hard film (m) S h : Area of conductive hard film (m 2 ) I: Energizing current (A)
  • the energization current is limited to a common sense range, for example, equal to or less than the rated current of the LED element.
  • the threshold voltage of the semiconductor layer is ideally determined from the current-voltage characteristics of the LED element. However, since the actual current-voltage characteristics of the LED element are affected by parasitic resistance and the like, it is simplified in this specification. Specifically, it is defined as the energy of light corresponding to the main emission wavelength divided by the charge q.
  • the conductive hard film 110 As a specific material of the conductive hard film 110, a simple substance or a nitride containing any of Ti, Ta, Cr, W, Mo, and V can be cited. More specifically, TiN, Ta, TaN, WN etc. can be mentioned. Particularly preferred is TiN. TiN is hard and easy to handle because it is not only conductive but also has excellent wet etching characteristics.
  • a conductive hard film 110 is provided between the pad electrode 105 and the ohmic electrode 109 so that they do not directly contact each other. This is because impurities (for example, Ga, As, Ge) from the ohmic electrode 109 and the semiconductor light emitting element 100 can be prevented from diffusing into the pad electrode 105.
  • the uppermost surface includes Al, Au material or the like for Au wire fusion, preferably a Ti / Au electrode in which Au is sequentially formed on Ti as an adhesion layer.
  • the Ti layer only needs to have a thickness that functions as an adhesion layer, and has a thickness of 50 to 200 nm.
  • the Au layer preferably has a thickness of 1 to 3 ⁇ m.
  • the Ti layer typically has a Vickers hardness in the range of 70 to 250 Hv, and the Au layer typically has a Vickers hardness in the range of 20 to 30 Hv.
  • the lower electrode 116 is selected from materials that form an ohmic junction with the support substrate 115.
  • materials that form an ohmic junction with the support substrate 115 For example, when n-type GaAs is selected as the support substrate, a laminate of AuGe / Ni / Au or the like can be selected. When a metal substrate is used as the support substrate 115, a structure without a lower electrode can be selected.
  • a semiconductor layer 104 is formed on a growth substrate 120 such as a GaAs substrate.
  • the semiconductor layer 104 is formed by epitaxially growing an n-type semiconductor layer 101, a light-emitting layer 102, and a p-type semiconductor layer 103 made of the materials described above in this order, for example, by MOCVD.
  • an ohmic electrode 111 having a predetermined pattern is formed on the semiconductor layer 104.
  • a material as described above is deposited by resistance heating vapor deposition or electron beam vapor deposition, a resist pattern is formed by photolithography, and then etched to form a predetermined pattern, and then contact annealing (RTA: Rapid Thermal Annealing).
  • RTA Rapid Thermal Annealing
  • the insulating film 112 is formed over the semiconductor layer 104 where the ohmic electrode is not formed. This can be obtained, for example, by forming a material as described above by a plasma CVD method or a sputtering method.
  • a resist pattern having only an ohmic electrode portion opened is formed by photolithography, and an opening for energization is formed in the insulating film by wet etching the insulating film with a predetermined etching solution.
  • the reflective layer 113 is formed by, for example, sputtering.
  • Au or the like is formed as a first metal bonding layer 114a (semiconductor layer side bonding layer) by a method such as vapor deposition.
  • the substrate shown in (1) is bonded.
  • the first metal bonding layer 114a and the second metal bonding layer 114b are bonded and heated, whereby the two substrates are bonded to each other by the metal bonding layer 114.
  • the formation of the second metal bonding layer 114b on the support substrate 115 can be performed by a method similar to that for the first metal bonding layer 114a.
  • the lower electrode 116 is formed on the support substrate 115 by depositing the above-described material by, for example, a sputtering method or an electron beam evaporation method.
  • the growth substrate 120 is ground and further etched to remove the growth substrate 120.
  • a contact portion made of an ohmic electrode 109 having a predetermined pattern is formed on the semiconductor layer 104.
  • a material as described above is formed by, for example, a resistance heating vapor deposition method, a resist pattern is formed by photolithography, etched to form a predetermined pattern, and then contact annealing (RTA: Rapid Thermal Annealing).
  • RTA Rapid Thermal Annealing
  • deposition by resistance heating is a method of vapor deposition by heating and evaporating a metal in a vacuum, and in order to heat the vapor deposition metal, a base of a high melting point material on which the vapor deposition metal is placed. It is a method of energizing (for example, a tungsten wire or a boat) to increase the temperature by heat generated by metal resistance.
  • a light-transmitting insulating layer 106 as a current blocking layer is formed on the semiconductor layer 104, and a reflective layer 107 is formed on the light-transmitting insulating layer 106.
  • a reflective portion 108 in contact with the contact portion 109 is formed.
  • a resist pattern having an opening only inside the central circular electrode of the ohmic electrode 109 is formed by photolithography, and the light-transmitting insulating film 106 is formed by sputtering, plasma CVD, or the like.
  • the reflective layer 107 is formed by sputtering, electron beam evaporation, or evaporation by resistance heating. Thereafter, the insulating film and the reflective layer where the resist is left are removed by lift-off.
  • a conductive hard film 110 is formed on the reflective layer 107.
  • a resist pattern in which only the central circular electrode portion of the reflective layer 107 and the ohmic electrode 109 is opened is formed by photolithography, and the conductive hard film 110 is formed by sputtering or the like.
  • the pad electrode 105 is formed on the conductive hard film 110 by, for example, sputtering, electron beam evaporation, or evaporation by resistance heating. Thereafter, the conductive hard film and the pad electrode where the resist is left are removed by lift-off.
  • the semiconductor light emitting device 100 which is a wafer bonding type LED element and its manufacturing method have been described, but the present invention is not limited to the wafer bonding type LED element.
  • all of the above-described examples show examples of typical embodiments, and the present invention is not limited to these embodiments.
  • the present invention will be described below in more detail with reference to examples, but the present invention is not limited to the following examples.
  • Example 1 A semiconductor light emitting device according to the present invention was fabricated by the method shown in FIG. First, an n-type semiconductor layer (thickness: 7.5 ⁇ m, AlGaAs material), a light emitting layer (total thickness: 50 nm, AlGaInAs material), and a p-type semiconductor layer (thickness) are formed on a growth substrate made of GaAs by MOCVD. : 2 ⁇ m, AlGaAs material). Next, AuZn (thickness: 200 nm) was formed on the p-type semiconductor layer by a resistance heating vapor deposition method, patterned by photolithography, and contact annealed at 420 ° C. to form an ohmic electrode.
  • an insulating film made of SiN was formed on the p-type semiconductor layer on which no ohmic electrode was formed by plasma CVD. Thereafter, a reflective layer (thickness: 750 nm, Au material) was formed by electron beam evaporation. Furthermore, Ti / Au (thickness: 100 nm / 1 ⁇ m) was formed by vapor deposition as the semiconductor layer side bonding layer.
  • ohmic electrodes are formed on both sides of a support substrate made of a GaAs material by vapor deposition by resistance heating, and one is used as a lower electrode and on the other surface.
  • Ti / Au was formed as the support substrate side bonding layer by an electron beam evaporation method.
  • the semiconductor layer side joining layer and the support substrate side joining layer were adhere
  • AuGe / Ni / Au (thickness: 90 nm / 15 nm / 600 nm) is formed on the n-type semiconductor layer exposed by removing the growth substrate by vapor deposition using resistance heating, and the outer diameter is 120 ⁇ m by photolithography. Then, patterning was performed in a donut shape having an inner diameter of 90 ⁇ m, and contact annealing was performed at 420 ° C. to form an ohmic electrode.
  • a resist was formed except for an opening having an inner diameter of 90 ⁇ m where the central n-type semiconductor layer of the ohmic electrode was exposed, and a light-transmitting insulating film (thickness: 100 nm, AlN material) was formed by sputtering. Further, a reflective layer (thickness: 10 nm / 500 nm, Cr / Au material) was formed on the translucent insulating film by an electron beam evaporation method. And the translucent insulating film and the reflective layer were formed in the opening part of the ohmic electrode using the lift-off method. Next, a resist was formed except for the surface of the reflective layer and the ohmic electrode having a diameter of 120 ⁇ m.
  • a sputtering apparatus SPC-350 manufactured by ANELVA, DC magnetron, output 100 W was used, and a pure Ti target (purity 3N, manufactured by High Purity Chemical Laboratory) at room temperature with a nitrogen gas-containing Ar gas atmosphere (N2: 0.9 sccm, A conductive hard film (thickness t: 0.50 ⁇ m, TiN material) was formed by sputtering in Ar: 36 sccm). It was confirmed by ESCA (Electron Spectroscopy for Chemical Chemical Analysis) that the deposited TiN had a gold color and the Ti: N ratio was 1: 1.
  • a pad electrode (thickness: 100 nm / 1.5 ⁇ m, Ti / Au material) was further formed by electron beam evaporation. And the pad electrode was formed using the lift-off method. Finally, after patterning by photolithography, a mesa pattern was formed by etching with a mixed solution of phosphoric acid and hydrogen peroxide solution, and diced to produce a semiconductor light emitting device (LED device) according to the present invention. The emission wavelength of this LED element was 850 nm.
  • Example 4 The target is changed to Ti, a pure tungsten (W) target (purity 3N, manufactured by High Purity Chemical Laboratory) is sputtered at room temperature in an Ar atmosphere, and a pure W film having a thickness of 2.00 ⁇ m is formed as a conductive hard film.
  • a semiconductor light emitting device 200 having the layer structure of the pad portion shown in FIG. 4A was produced by the method of Example 1 except that the light-transmitting insulating layer, the reflective layer, and the conductive hard film were not formed.
  • an ohmic electrode 209 made of a circular electrode (AuGe / Ni / Au material) having no opening is formed on a semiconductor layer 204, and a pad electrode 205 is formed thereon.
  • a semiconductor light emitting device 300 having a pad layer structure as shown in FIG. 4B was manufactured by the method of Example 1 except that the conductive hard film was not formed.
  • a reflective portion made of a light-transmitting insulating layer 306 / reflective layer 307 and a contact portion made of an ohmic electrode 309 are formed on the semiconductor layer 304 without forming a conductive hard film.
  • a pad electrode 305 was formed.
  • the structure of the pad portion is a semiconductor as shown in FIG. 4C by the method of Example 1 except that Pt having a thickness of 1.00 ⁇ m is formed by electron beam evaporation.
  • a light-emitting element 400 was manufactured.
  • Wire bonding is performed by passing an Au wire through the capillary, heating it to form a ball that is agglomerated by the Au wire agglomerating at the tip of the capillary, and pressing it against the pad electrode while applying a load and ultrasonic waves to the ball.
  • An Au wire is joined to the electrode.
  • An Au wire having a diameter of 25 ⁇ m was bonded by a wire bonder (MODEL-7700D, manufactured by WEST-BOND). The load was 0.7 N, the ultrasonic wave application time was 60 ms, and the ultrasonic wave output was 1.0 W. After bonding, the ratio of the portions where the pad portion is peeled is calculated in each of the examples and comparative examples, and the result is shown in “Post-bonding peeling rate” in Table 1.
  • the ball shear test is a test in which the Au ball formed at the joint with the pad electrode by wire bonding is cut laterally with a metal nail and the bond strength is measured from the load required for the cutting (ball shear strength).
  • measurement based on the E1A / JESD22-B116 standard by “Wire Bond Shear Test Method” was performed. Using a universal shear tester (manufactured by DAGE, 4000PXY), tests were performed at a shear rate of 100 ⁇ m / s and a shear height of 10 ⁇ m.
  • the shear speed is a speed at which the nail is slid in the horizontal direction
  • the shear height means the height of the tip of the nail from the pad electrode surface.
  • Comparative Example 1 has lower forward voltage Vf and light emission output Po than other test examples. This is because the light-transmitting insulating film and the reflective layer are not provided immediately below the pad portion.
  • Comparative Example 2 provided a light-transmitting insulating film and a reflective layer directly under the pad portion, and therefore, a higher output than Comparative Example 1 could be obtained.
  • peeling was observed in the pad part in some samples, and peeling from the insulating film occurred in the pad part in all samples after the ball shear test. The ball share strength was also low. Such occurrence of peeling after bonding is inappropriate as a product, and it is desired that the peeling rate after bonding is 0%.
  • Comparative Examples 3 to 6 and Reference Example 1 in which the product of Vickers hardness HV and thickness t is 630 Hv ⁇ ⁇ m or less the mechanical reliability of the pad portion is low as in Comparative Example 2.
  • the Pt film is a conductive material having a low Vickers hardness of 41 Hv, and the Pt film is also greatly plastically deformed along with the wire bonding, and the stress generated in the pad portion cannot be relaxed.
  • a W film having a relatively high Vickers hardness was inserted, and in Comparative Example 5, a TiN film having a high Vickers hardness of 2100 Hv was inserted.
  • the mechanical reliability of the pad portion sufficient as a product cannot be obtained unless the conductive hard film that satisfies the conditions of the present invention is used.
  • the forward voltage Vf was not increased. However, in W, the forward voltage Vf slightly increased.
  • the increase in the forward voltage Vf with tungsten having a resistivity of generally 5.29 ⁇ 10 ⁇ 8 ⁇ ⁇ m (RT) is that the thickness required for sufficient strength with low hardness is large. Rather, the smaller the thickness required for sufficient strength with a higher hardness indicates that the risk of an increase in the forward voltage Vf is smaller.
  • a conductive hard film satisfying HV ⁇ t> 630 is disposed between the reflective layer and the pad electrode, where Vickers hardness is HV (Hv) and thickness is t ( ⁇ m).

Abstract

　パッド直下に反射層および透光性絶縁層を設けることによる発光素子の出力の向上効果を維持したまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能な半導体発光素子およびその製造方法を提供することを目的とする。　本発明の半導体発光素子１００は、発光部を含む半導体層１０４と、該半導体層上に位置するパッド電極１０５と、を有し、半導体層１０４とパッド電極１０５との間に、半導体層１０４上に位置する電流遮断層としての透光性絶縁層１０６、および、該透光性絶縁層上に位置する反射層１０７、を含む反射部１０８と、半導体層１０４上に位置し、前記反射部１０８と接するオーミック電極１０９からなるコンタクト部と、を有し、前記反射層１０７と前記パッド電極１０５との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜１１０を有することを特徴とする。

Description

半導体発光素子およびその製造方法
　本発明は、半導体発光素子およびその製造方法に関し、特に、パッド電極による遮光は最小限としたまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能な半導体発光素子およびその製造方法に関する。
　近年、自動車のヘッドランプやブレーキランプ、または信号機への応用など、発光ダイオード（ＬＥＤ）の用途の多様化と共に、ＬＥＤの光出力の向上が求められている。
　一般にＬＥＤは、表面電極と裏面電極との間に、ｐ型半導体層、ｎ型半導体層、およびこれら半導体層間に設けられた発光層を具える構造を有する半導体発光素子である。前記発光層で発生した光のうち、ＬＥＤの外に出てくる光の割合を光取り出し効率というが、電極は発光層で発光した光を遮光するため、光取り出し効率を低下させ、ＬＥＤの出力の向上を阻害する要因であった。
　電極による遮光を低減し、光取り出し効率を向上させる技術としては、次のようなものが知られている。まず、特許文献１には、ボンディングパッドの直下の電極層とオーミックコンタクト層との間に電流遮断層を設けて、パッド直下以外に電流を流し、パッドに遮られる光を減らす技術が記載されている。この文献では、電流遮断層として、ＳｉＯ２などではなく、オーミックコンタクト層と反対の導電型の半導体を用いている。
　また、特許文献２には、支持基板と下側クラッド（半導体層）との間に、Ａｕなどの光反射層と、ＡｌＮなどの高熱伝導率を有する光透過層とを設け、裏面に向かう光を有効に反射するとともに、発光層からの熱の放熱性を向上させる技術が記載されている。
　特許文献２に記載の構成は、透光性絶縁膜でもあるＡｌＮが半導体層と光反射層との間に位置することから、半導体層から光反射層へ不純物が拡散するのを抑制し、高反射率界面を得ることができるため、光取り出し効率の向上の観点からは好ましい形態である。
特開昭６１－６８８０号公報 特開２００９－２３１３２３号公報
　ここで本発明者らは、ボンディングパッドによる遮光をさらに低減し、光取り出し効率を向上させるべく、図４（ｂ）のような半導体発光素子について検討を行った。図４（ｂ）に記載の半導体発光素子３００は、発光部を含む半導体層３０４と、この半導体層上に位置するパッド電極３０５と、を有し、半導体層３０４とパッド電極３０５との間に、透光性絶縁層３０６および反射層３０７からなる反射部３０８、ならびにオーミック電極３０９を有する。反射部３０８は、半導体層３０４上に位置する電流遮断層としての透光性絶縁層３０６、および、この透光性絶縁層３０６上に位置する反射層３０７を含む。オーミック電極３０９は、半導体層３０４上に位置し、反射部３０８に接し、これを取り囲むように形成される。図４（ｂ）において、半導体層３０４の支持基板および裏面電極は図示を省略している。例えば、透光性絶縁層３０６は厚さ１００ｎｍのＡｌＮ層、反射層３０７は厚さ１０ｎｍのＣｒおよび厚さ５００ｎｍのＡｕからなる金属層、オーミック電極３０９はＡｕＧｅ／Ｎｉ／Ａｕを順次蒸着させた金属層、パッド電極３０５は厚さ１００ｎｍのＴｉおよび該Ｔｉ上に位置する厚さ１．５μｍのＡｕからなる金属層とすることができる。
　このような層構造を有する半導体発光素子３００によれば、透光性絶縁層３０６が電流遮断層として機能するため、パッド直下での発光を抑えることができるのに加えて、パッド直下の周辺から発光しパッド電極３０５へ向かう光を反射層３０７が反射する。さらに、反射層３０７と半導体層３０４との間には、透光性絶縁層３０６が配置されているため、反射層３０７には半導体層３０４からの不純物が拡散しない。よって、半導体発光素子３００は、パッド電極３０５による遮光の影響を最小限とし、出力を向上させることができるという観点からは、好ましい層構造を有する。
　しかしながら、このような半導体発光素子３００では、ＬＥＤチップとして通電するために、パッド電極３０５にＡｕワイヤーをボンディングする際に、パッド部分に剥離が生じやすいという問題があることが判明した。すなわち、ワイヤーボンディング時にパッド部に剥離が生じたり、実際に剥離は生じなくとも潜在的に剥離が生じやすくなっている結果、ワイヤーの接合強度を試験するボールシェア試験時に剥離が生じ、また、シェア強度が低くなるなど、ワイヤーボンディングに伴うパッド部分の機械的信頼性に問題があることが判明した。
　そこで本発明は、上記課題に鑑み、パッド直下に反射層および透光性絶縁層を設けることによる発光素子の出力の向上効果を維持したまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能な半導体発光素子およびその製造方法を提供することを目的とする。
　この目的を達成すべく本発明者らがさらに検討したところ、上記のパッド部分の剥離は、反射層３０７／透光性絶縁層３０６の界面および透光性絶縁層３０６／半導体層３０４の界面で起こりやすいことを見出した。これは、以下のような理由によるものと思われる。反射層３０７／透光性絶縁層３０６の界面および透光性絶縁層３０６／半導体層３０４の界面での付着力は、いわゆるファンデルワールス力によるものであり、電荷のやり取りや原子の相互拡散を伴う界面と比較して密着性が低い。ここで、ワイヤーボンディングにあたり、キャピラリーをパッド電極３０５に押しつけるときの荷重や、Ａｕワイヤーをパッド電極３０５に融着させるために超音波を印加したときの機械的、熱的応力により、パッド電極３０５や反射層３０７が変形し、この応力がパッド電極３０５の下部の各層に伝播する。そのため、密着性の低い上記界面から剥離が生じやすいと考えられる。
　上記の知見に基づき、本発明者らは、上記の層構造の半導体発光素子において、反射層とパッド電極との間に、比較的硬い硬質膜を比較的厚く設ければ、ワイヤーボンディングに伴いパッド電極が変形しても、硬質膜では変形が抑制されるため、互いに密着性の低い層への応力の伝搬が抑制されるとの着想を得た。この硬質膜によれば、ワイヤーボンディングに伴う応力の伝搬を抑制できる結果、透光性絶縁膜の上下でワイヤーボンディングに起因する剥離が生じにくくなる。実際本発明者らが硬質膜を比較的厚く設けた半導体発光素子を検討したところ、ワイヤーボンディング時またはボールシェア試験時のパッド部の剥離が抑制され、ボールシェア試験時に高いシェア強度が得られ、本発明を完成するに至った。
　すなわち、上記課題に鑑み、本発明の要旨構成は以下の通りである。
　（１）発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子であって、前記半導体層と前記パッド電極との間に、前記半導体層上に位置する電流遮断層としての透光性絶縁層、および、該透光性絶縁層上に位置する反射層、を含む反射部と、前記半導体層上に位置し、前記反射部と接するオーミック電極からなるコンタクト部と、を有し、前記反射層と前記パッド電極との間に、導電性硬質膜を有し、該導電性硬質膜のビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０であることを特徴とする半導体発光素子。
　（２）前記導電性硬質膜が、前記パッド電極および前記反射層のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有する上記（１）に記載の半導体発光素子。
　（３）前記導電性硬質膜のビッカース硬度ＨＶが、６００Ｈｖ以上である上記（１）または（２）に記載の半導体発光素子。
　（４）前記導電性硬質膜の厚さｔが、０．３μｍ以上である上記（１）～（３）のいずれか１項に記載の半導体発光素子。
　（５）前記導電性硬質膜の厚さｔが、２μｍ以下である上記（１）～（４）のいずれか１項に記載の半導体発光素子。
　（６）前記導電性硬質膜が、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖのいずれかを含む単体または窒化物である上記（１）～（５）のいずれか１項に記載の半導体発光素子。
　（７）前記導電性硬質膜の通電時の電圧降下が、前記半導体層での閾値電圧以下である上記（１）～（６）のいずれか１項に記載の半導体発光素子。
　（８）前記導電性硬質膜が、前記反射層の全ておよび前記オーミック電極の少なくとも一部を覆う上記（１）～（７）のいずれか１項に記載の半導体発光素子。
　（９）前記オーミック電極が前記反射部を取り囲むように形成される上記（１）～（８）のいずれか１項に記載の半導体発光素子。
　（１０）発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子の製造方法であって、前記半導体層を形成する工程と、該半導体層上に所定パターンのオーミック電極からなるコンタクト部を形成する工程と、前記半導体層上に電流遮断層としての透光性絶縁層を形成し、該透光性絶縁層上に反射層を形成することにより、前記コンタクト部と接する反射部を形成する工程と、前記反射層上に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を形成する工程と、該導電性硬質膜上に、前記パッド電極を形成する工程と、と有する半導体発光素子の製造方法。
　本発明によれば、反射層とパッド電極との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を配置したことにより、上記のような作用により、パッド直下に反射層および透光性絶縁層を設けることによる発光素子の出力の向上効果を維持したまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能となった。
本発明に従う半導体発光素子１００のパッド部分を拡大して示す模式断面図である。 （ａ）は、本発明に従う半導体発光素子１００を示す模式断面図であり、（ｂ）は、（ａ）に示した半導体発光素子１００において、パッド電極１０５および導電性硬質膜１１０を取り除いた状態の上面図であり、オーミック電極の配置関係を説明する図である。 本発明に従う半導体発光素子１００の製造工程の一例を示す模式断面図である。 （ａ）は、比較例１の半導体発光素子２００を示す模式断面図であり、（ｂ）は、比較例２の半導体発光素子３００を示す模式断面図であり、（ｃ）は、比較例３の半導体発光素子４００を示す模式断面図である。 実施例において、導電性硬質膜１１０としてのＴｉＮの膜厚とボールシェア試験におけるシェア強度および剥離率との関係を示したグラフである。
　以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う半導体発光素子と比較例の半導体発光素子とで共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。また、発光素子の模式断面図においては、説明の便宜上、各層の厚さが実状とは異なる比率で誇張して示す。
　（半導体発光素子１００）
　本発明の一実施形態である半導体発光素子１００は、図１に示すとおり、発光部を含む半導体層１０４と、該半導体層１０４上に位置するパッド電極１０５と、を有する。半導体発光素子１００は、半導体層１０４とパッド電極１０５との間に、反射部１０８とオーミック電極（コンタクト部）１０９とを有する。反射部１０８は、半導体層１０４上に位置する電流遮断層としての透光性絶縁層１０６、および、該透光性絶縁層上に位置する反射層１０７、を含む。コンタクト部は、半導体層１０４上に位置し、反射部１０８と接するオーミック電極１０９からなる。ここで、半導体発光素子１００は、反射層１０７とパッド電極１０５との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜１１０を有することを特徴とし、このような構成を採用することにより、ワイヤーボンディング時のパッド電極１０５への押圧でパッド電極１０５が変形しても、導電性硬質膜１１０では変形が抑制されるため、密着性の低い反射層１０７／透光性絶縁層１０６界面および透光性絶縁層１０６／半導体層１０４界面における剥離を抑制することができる。一方で、半導体発光素子１００は、図３の半導体発光素子３００と同様に、パッド電極１０５による遮光の程度を最小限に抑えることができる。
　図２を用いて、半導体発光素子１００の層構造をより詳細に説明する。半導体発光素子１００は、支持基板１１５と、この支持基板１１５上に位置する金属接合層１１４と、この金属接合層１１４上に位置する反射層１１３と、この反射層１１３上に位置するオーミック電極１１１および絶縁膜１１２の混在層と、この混在層上に位置する第２導電型半導体層としてのｐ型半導体層１０３、発光層（発光部）１０２、および第１導電型半導体層としてのｎ型半導体層１０１からなる半導体層１０４と、を有する。支持基板１１５の裏面（半導体層１０４が積層されない側）には、下部電極１１６が形成される。この半導体発光素子１００は、金属接合層１１４を有するウェーハ貼り合わせ型のＬＥＤ素子であり、製造工程の詳細は後述する。半導体層１０４のｎ型半導体層上には、図１で説明したパッド部分が形成される。半導体発光素子１００の光取り出し方向は、パッド電極１０５側（図２（ａ）の上方向）である。
　半導体発光素子１００のオーミック電極１０９は、上面視で図２（ｂ）に示す形状に形成されており、中央の円形電極の内部に透光性絶縁膜１０６および反射層１０７からなる反射部１０８が形成されている。そして、図２（ａ）および（ｂ）から明らかなとおり、オーミック電極１０９の円形電極部分は、透光性絶縁膜１０６および反射層１０７と接して、これらを取り囲むように形成されている。このように、パッド電極１０５直下にオーミック電極１０９による開口部が設けられ、この開口部の半導体層１０４上に反射部１０８を設ける構成により、反射部１０８の側面はオーミック電極１０９で覆われることになり、密着性の高くない反射部の外周が、その後の工程での側面からの外力から保護されるという点で好適であると言える。また、導電性硬質膜１１０は反射部１０８（より厳密には反射層１０７）の全てを覆い、かつ、オーミック電極１０９の少なくとも一部（本実施形態では、中央の円形電極部分）を覆うように形成される。このように、導電性硬質膜１１０が反射層１０７の全てを覆うことにより、ワイヤーボンディングの押圧による応力をより確実に緩和して、パッド部分の剥離をより効果的に抑制することができる。
　支持基板１１５を構成する好適な材料としては、例えばＳｉ、ＧａＡｓ、Ｇｅ等の半導体材料のほか、ＡｌやＣｕなどの金属またはその合金材料等が挙げられ、好適には１００～３００μｍの厚さを有する。
　金属接合層１１４を構成する好適な材料としては、例えばＡｕなどが挙げられ、好適には０．５～３．０μｍの厚さを有する。
　反射層１１３は、発光層１０２から発光された光のうち、支持基板１１５側へと向かう光を反射して、光取り出し効率を高める。発光層１０２から放射される光の主波長に対して高い反射率を有することが望ましく、波長が６００～９５０ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層１１３を構成する好適な材料としては、金（Ａｕ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、好適には１００～１０００ｎｍの厚さを有する。一般的に金（Ａｕ）や銀（Ａｇ）は、絶縁体との密着性が低く、そのままでは容易に剥離する。そのため、Ｃｒ、Ｔｉ、Ｍｏ等の密着層を介在させることで密着性を改善できることが知られている。ただし、これらの密着層は反射率が低いため、光が透過するよう、例えば１０ｎｍ程度の薄い層とする。
　オーミック電極１１１は、第２導電型半導体層１０３（本実施形態ではｐ型半導体層）と良好なオーミック接触を形成するための電極である。オーミック電極１１１を構成する好適な材料としては、例えばＡｕＺｎ，ＡｕＢｅなどが挙げられ、好適には１００～５００ｎｍの厚さを有する。
　絶縁膜１１２は、発光層１０２から発光された光を透過して反射層１１３へと導くことが可能な絶縁材料であれば特に限定されない。活性層から放射される光の主波長に対して高い透過率を有することが望ましく、波長が６００～９５０ｎｍの範囲の光について、８０％以上の透過率を有することが好ましい。好適な材料としては、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどが挙げられ、好適には１００～５００ｎｍの厚さを有する。
　半導体層１０４の各層を構成する好適な材料としては、化合物半導体が挙げられ、例えばＩＩＩ－Ｖ族化合物半導体とすることができる。ＩＩＩ－Ｖ族化合物半導体としては、例えばｎ型半導体層１０１およびｐ型半導体層１０３をそれぞれＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＮ系材料などとすることができる。ｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃ、ｎ型不純物としては、Ｓｉ，Ｔｅ，Ｓｅが例示できる。発光層１０２はＡｌＧａＡｓ系材料、ＡｌＧａＡｓＩｎＰ系材料、ＡｌＧａＮ系材料などからなる単層、あるいは多重量子井戸のような積層構造などとすることができる。これらはいずれも、ＭＯＣＶＤ法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。発光波長は６００～９５０ｎｍの範囲とすることができる。各層の厚みは、例えばｎ型半導体層１０１は１～１０μｍ、発光層１０２は１０～５００ｎｍ、ｐ型半導体層１０３は１～１０μｍとすることができる。なお、これまで本発明における第１伝導型をｎ型、第２伝導型をｐ型として、半導体層１０４を説明したが、本発明はこれに限定されず、第１伝導型をｐ型、第２伝導型をｎ型としても良いことは勿論である。
　オーミック電極１０９は、第１導電型半導体層１０１（本実施形態ではｎ型半導体層）との良好なオーミック接触を形成するための電極である。オーミック電極１０９を構成する好適な材料としては、例えばＡｕＧｅ，ＮｉおよびＡｕを順次形成したＡｕＧｅ／Ｎｉ／Ａｕ電極が挙げられ、好適には１００～１０００ｎｍの厚さを有する。
　透光性絶縁層１０６は、発光層１０２から発光された光を透過して反射層１０７へと導くことが可能な絶縁材料であれば、特に限定されない。透光性絶縁層１０６は、半導体層１０４とパッド電極１０５との間で電流遮断層として機能する。そのため、透光性絶縁層１０６は、パッド電極１０５直下の少なくとも中央領域を含んで設けられることが好ましい。透光性絶縁層１０６は、波長が６００～９５０ｎｍの範囲の光について、８０％以上の透過率を有することが好ましい。好適な材料としては、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどが挙げられ、好適には１００～５００ｎｍの厚さを有する。
　反射層１０７は、発光層１０２から発光された光のうち、パッド電極１０５へと向かう光を反射して、光取り出し効率を高める。波長が６００～９５０ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層１０７を構成する好適な材料としては、例えば金（Ａｕ）または金合金材料、白金（Ｐｔ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、近赤外の波長領域での好適な例としては、同領域で９０％以上の反射率を示すＡｕを、Ｃｒの薄い密着層を介して配置したＣｒ／Ａｕ電極とすることができ、好適には密着材であるＣｒ層は５～２０ｎｍの厚さを有し、反射材であるＡｕ層は１００～１０００ｎｍの厚さを有する。このような材料は通常、１００Ｈｖ以下の範囲のビッカース硬度を有する。
　本発明の特徴的構成である導電性硬質膜１１０は、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０であり、その結果、ワイヤーボンディング時にパッド電極１０５に応力が加わった際にも導電性硬質膜１１０はほとんど変形することなく応力を緩和し、ボンディングの応力が反射層１０７、透光性絶縁層１０６、半導体層１０４へと伝播するのを抑制する。すなわち、応力に基づく変形という観点から考えると、導電性硬質膜１１０は、ビッカース硬度が大きいほど、また、厚さが厚いほど、応力伝播抑制効果が大きいと考えられる。そこで、[ビッカース硬度]×[厚さ]という概念を導入した場合、ワイヤーボンディングに伴うパッド部分の剥離を抑制するための必要条件として、本発明者らの検討によれば、[ビッカース硬度]×[厚さ]＞６３０Ｈｖ・μｍとすることを見出したのである。本発明の効果をより確実に得る観点からは、ＨＶ×ｔ＞７００であることが好ましく、さらにはＨＶ×ｔ≧１０００であることがより好ましい。なお、本発明におけるビッカース硬度は、ＪＩＳ　Ｚ　２２４４に準拠した測定方法によるものである。導電性硬質膜は数μｍ以下の薄膜であり、薄膜に対するビッカース硬度の測定は、超微小硬度計（ＭＨＡ－４００，ＮＥＣ社製）を用い、上記ＪＩＳ規格によりビッカース硬度ＨＶの値が既知のサンプルをリファレンスとして用いて計測する。参考として、以下に代表的なビッカース硬度を記載する文献を例示する。
Handbook of refractory carbides and nitrides: properties, characteristics, processing and　applications / Hugh O. Pierson (1996)
Metals Handbook: Properties and Selection: Nonferrous Alloys American Society for Metals, Metals Parrk,  OH (1988)
　この応力伝播抑制効果の観点からは、導電性硬質膜１１０が、パッド電極１０５および反射層１０７のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有することが好ましい。
　具体的には、ビッカース硬度ＨＶが６００Ｈｖ以上、より好ましくは１５００Ｈｖ以上、最も好ましくは２０００Ｈｖ以上とすることができる。
　導電性硬質膜１１０の厚さｔは、０．３μｍ以上、より好ましくは０．５μｍ以上とすることができる。これにより、本発明の応力伝播抑制効果をより確実に十分に得られるためである。
　また、導電性硬質膜１１０の厚さｔは、２μｍ以下であることが好ましく、１μｍ以下であることがより好ましい。厚さｔが２μｍを超えると、コスト・加工性の面で悪影響となり、また、電極全体の抵抗が高くなり、順方向電圧の値の増加につながるためである。
　なお、本明細書における膜厚の測定方法は、触針式段差計によるものであり、ウェーハ面内の５点(本実施例の３インチ基板の場合、ウエハ中央を通る対角線上で、ウエハ外周から１ｃｍ内側の２点を両端として均等な距離の５点)の測定の平均値で求められる。
　また、半導体発光素子１００が導電性硬質膜１１０を通して通電する構成の場合、導電性硬質膜１１０は低抵抗であることが好ましい。例えば、導電性硬質膜１１０の通電時の電圧降下が、半導体層１０４での閾値電圧以下であることが好ましい。より好ましくは、２０℃における抵抗率が１０－５Ω・ｍ以下、さらに好ましくは１０－６Ω・ｍ以下とすることができる。なお、導電性硬質膜の通電時の電圧降下Ｖｄｈ（Ｖ）は、直流通電の場合に簡単に以下で求めることができる。
Ｖｄｈ＝（ρｈ×ｔｈ／Ｓｈ）×Ｉ
　ρｈ：導電性硬質膜の抵抗率（Ω・ｍ）
　ｔｈ：導電性硬質膜の厚さ（ｍ）
　Ｓｈ：導電性硬質膜の面積（ｍ２）
　Ｉ：通電電流（Ａ）
通電電流は、例えばＬＥＤ素子の定格電流以下といった常識的な範囲に限られる。また、半導体層の閾値電圧は、理想的にはＬＥＤ素子の電流－電圧特性から求められるが、実際のＬＥＤ素子の電流－電圧特性には寄生抵抗等の影響もあるため、本明細書では簡易的に、主発光波長に相当する光のエネルギーを電荷ｑで割ったものとして定義する。
　導電性硬質膜１１０の具体的な材料としては、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖのいずれかを含む単体または窒化物を挙げることができ、より具体的にはＴｉＮ、Ｔａ、ＴａＮ、ＷＮなどを挙げることができる。特に最も好ましいのはＴｉＮである。ＴｉＮは硬く、導電性を有するのみならず、ウェットエッチング特性に優れているため、扱いやすい材料である。
　図１に示すように、パッド電極１０５とオーミック電極１０９が直接接触しないように、両者の間に導電性硬質膜１１０が設けられることが好ましい。これにより、オーミック電極１０９や、半導体発光素子１００からの不純物（例えば、Ｇａ，Ａｓ，Ｇｅ）がパッド電極１０５に拡散するのを抑制することができるからである。
　パッド電極１０５を構成する好適な材料としては、最上面はＡｕワイヤー融着用のＡｌ，Ａｕ材料などが挙げられ、好ましくは密着層としてのＴｉ上にＡｕを順次形成したＴｉ／Ａｕ電極である。Ｔｉ層は密着層としての機能を果たす厚さであればよく５０～２００ｎｍの厚さを有する。Ａｕ層は、好適には１～３μｍの厚さを有する。Ｔｉ層は通常、７０～２５０Ｈｖの範囲のビッカース硬度を有し、Ａｕ層は通常、２０～３０Ｈｖの範囲のビッカース硬度を有する。
　下部電極１１６は、支持基板１１５とオーミック接合を形成する材料から選択され、例えば支持基板としてｎ型ＧａＡｓを選択した場合には、ＡｕＧｅ／Ｎｉ／Ａｕの積層などを選択できる。支持基板１１５として金属基板を使用した場合には、下部電極のない構造を選択することも可能である。
　（半導体発光素子１００の製造方法）
　次に、半導体発光素子１００の製造方法の一例を、図３を用いて説明する。まず、図３（ａ）に示すように、ＧａＡｓ基板などの成長用基板１２０上に半導体層１０４を形成する。半導体層１０４は、既述のような材料からなるｎ型半導体層１０１、発光層１０２およびｐ型半導体層１０３をこの順に、例えばＭＯＣＶＤ法などによりエピタキシャル成長させて形成する。
　次に、図３（ｂ）に示すように、半導体層１０４上に所定パターンのオーミック電極１１１を形成する。例えば既述のような材料を抵抗加熱による蒸着法や電子ビーム蒸着などにより成膜し、フォトリソグラフィーによりレジストパターン形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。その後、オーミック電極が形成されない半導体層１０４上に、絶縁膜１１２を形成する。これは、例えば既述のような材料をプラズマＣＶＤ法またはスパッタ法などにより形成することで得られる。その後、フォトリソグラフィーによりオーミック電極部のみ開口したレジストパターンを形成し、所定のエッチング液で絶縁膜をウェットエッチングすることで絶縁膜に通電用の開口部を形成する。その後、反射層１１３を例えばスパッタ法などにより形成する。反射層１１３上に、第１金属接合層１１４ａ（半導体層側接合層）として、例えばＡｕなどを蒸着などの方法により形成する。
　次に、図３（ｃ）に示すように、裏面に下部電極１１６を形成し、表面に第１金属接合層１１４ｂ（支持基板側接合層）を形成した支持基板１１５と、図２（ｂ）に示した基板とを接合する。具体的には、第１金属接合層１１４ａと第２金属接合層１１４ｂとを接合し加熱することにより、金属接合層１１４にて両基板が接合される。なお、支持基板１１５上への第２金属接合層１１４ｂの形成は、第１金属接合層１１４ａと同様の方法で行うことができる。支持基板１１５上への下部電極１１６の形成は、既述の材料を例えばスパッタ法や電子ビーム蒸着法などにより成膜することにより行う。
　その後、成長用基板１２０を研削し、さらにエッチングすることで成長用基板１２０を除去する。
　次に、図３（ｄ）に示すように、半導体層１０４上に所定パターンのオーミック電極１０９からなるコンタクト部を形成する。例えば既述のような材料を例えば抵抗加熱による蒸着法などにより成膜し、フォトリソグラフィーによりレジストパターンを形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。なお、本明細書において「抵抗加熱による蒸着」とは、真空中で金属を加熱し、蒸発させることで蒸着する方法であり、蒸着金属を加熱するために、蒸着金属を載せる高融点材料の台（例えばタングステンの線やボート）に通電して金属抵抗で発生する熱で高温にする方法である。
　次に、図３（ｅ）に示すように、半導体層１０４上に電流遮断層としての透光性絶縁層１０６を形成し、透光性絶縁層１０６上に反射層１０７を形成することにより、コンタクト部１０９と接する反射部１０８を形成する。具体的には、フォトリソグラフィー法により、オーミック電極１０９の中央の円形電極の内部のみ開口したレジストパターンを形成し、透光性絶縁膜１０６をスパッタ法、またはプラズマＣＶＤ法などにより成膜し、さらに反射層１０７をスパッタ法、電子ビーム蒸着法、または抵抗加熱による蒸着法などにより成膜する。その後、リフトオフにより、レジストを残した箇所の絶縁膜ならびに反射層を除去する。
　次に、図３（ｆ）に示すように、反射層１０７上に導電性硬質膜１１０を形成する。具体的には、フォトリソグラフィーにより、反射層１０７およびオーミック電極１０９の中央の円形電極部分のみ開口したレジストパターンを形成し、導電性硬質膜１１０をスパッタ法などにより成膜する。さらに、導電性硬質膜１１０上にパッド電極１０５を例えばスパッタ法、電子ビーム蒸着法、または抵抗加熱による蒸着法などにより成膜する。その後、リフトオフにより、レジストを残した箇所の導電性硬質膜とパッド電極を除去する。
　最後に、メサパターンを形成後、ダイシングを行い、半導体発光素子１００を用いたＬＥＤ素子を作製することができる。
　これまで本発明の一実施形態として、ウェーハ貼り合わせ型のＬＥＤ素子である半導体発光素子１００とその製造方法を説明してきたが、本発明はウェーハ貼り合わせ型のＬＥＤ素子に限られることはない。また、上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。また、以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
　（実施例１）
　図３に示す方法で本発明に従う半導体発光素子を作製した。まず、ＧａＡｓからなる成長用基板上に、ＭＯＣＶＤ法により、ｎ型半導体層（厚さ：７．５μｍ、ＡｌＧａＡｓ材料）、発光層（総厚：５０ｎｍ、ＡｌＧａＩｎＡｓ材料）およびｐ型半導体層（厚さ：２μｍ、ＡｌＧａＡｓ材料）からなる半導体層を形成した。次に、ｐ型半導体層上にＡｕＺｎ（厚さ：２００ｎｍ）を抵抗加熱による蒸着法により成膜し、フォトリソグラフィーによりパターニングし、４２０℃でコンタクトアニールを行い、オーミック電極を形成した。その後、プラズマＣＶＤ法によりオーミック電極が形成されないｐ型半導体層上にＳｉＮからなる絶縁膜を形成した。その後、反射層（厚さ：７５０ｎｍ、Ａｕ材料）を電子ビーム蒸着法により形成した。さらに、半導体層側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を蒸着により形成した。
　上記とは別途、ＧａＡｓ材料からなる支持基板の両面にオーミック電極（厚さ：２００ｎｍ、ＡｕＧｅ／Ｎｉ／Ａｕ材料）を抵抗加熱による蒸着法により形成し、一方を下部電極とし、他方の面上に支持基板側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を電子ビーム蒸着法により形成した。そして、半導体層側接合層と支持基板側接合層とを接着させ、４００℃で３０分加熱することにより、両者を接合した。その後、成長用基板を研削して薄くした後に、アンモニア、過酸化水素水、水からなるエッチング液にてエッチングすることで成長用基板を完全に除去した。
　次に、成長用基板の除去により露出したｎ型半導体層上に、ＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：９０ｎｍ／１５ｎｍ／６００ｎｍ）を抵抗加熱による蒸着法により成膜し、フォトリソグラフィーにより外径１２０μｍ、内径９０μｍのドーナツ状にパターニングし、４２０℃でコンタクトアニールを行い、オーミック電極を形成した。その後、このオーミック電極の中央のｎ型半導体層が露出した内径９０μｍの開口部を除いてレジストを形成し、透光性絶縁膜（厚さ：１００ｎｍ、ＡｌＮ材料）をスパッタ法により成膜した。さらに、その透光性絶縁膜の上に、反射層（厚さ：１０ｎｍ／５００ｎｍ、Ｃｒ／Ａｕ材料）を電子ビーム蒸着法により成膜した。そして、リフトオフ法を用いて、オーミック電極の開口部に透光性絶縁膜と反射層を形成した。次に、反射層およびオーミック電極からなる直径１２０μｍの面上を除いてレジストを形成した。スパッタ装置ＳＰＣ－３５０（ＡＮＥＬＶＡ社製、ＤＣマグネトロン、出力１００Ｗ)を使用し、純Ｔｉターゲット（純度３Ｎ、高純度化学研究所製）を室温で窒素ガス含有Ａｒガス雰囲気（Ｎ２：０．９ｓｃｃｍ、Ａｒ：３６ｓｃｃｍ）中でスパッタすることにより、導電性硬質膜（厚さｔ：０．５０μｍ、ＴｉＮ材料）を成膜した。成膜したＴｉＮは金色を有し、ＴｉとＮの比が１：１のＴｉＮ膜であることを、ＥＳＣＡ（Electron Spectroscopy for Chemical Analysis）により確認した。その後、さらにパッド電極（厚さ：１００ｎｍ／１．５μｍ、Ｔｉ／Ａｕ材料）を電子ビーム蒸着法により成膜した。そして、リフトオフ法を用いてパッド電極を形成した。最後に、フォトリソグラフィーによるパターニングの後、リン酸と過酸化水素水の混合液にてエッチングすることでメサパターンを形成し、ダイシングして本発明に従う半導体発光素子（ＬＥＤ素子）を作製した。なお、このＬＥＤ素子の発光波長は８５０ｎｍであった。
　導電性硬質膜であるＴｉＮのビッカース硬度ＨＶは２１００Ｈｖであるため、ＨＶ×ｔ＝１０５０（＞６３０）となる。また、パッド電極および反射層のビッカース硬度は、それぞれ２２Ｈｖであった。
　（実施例２）
　導電性硬質膜であるＴｉＮの厚さを０．７５μｍとした以外は実施例１の方法により、本発明に従う半導体発光素子を作製した。ＨＶ×ｔ＝１５７５となる。
　（実施例３）
　導電性硬質膜であるＴｉＮの厚さを１．００μｍとした以外は実施例１の方法により、本発明に従う半導体発光素子を作製した。ＨＶ×ｔ＝２１００となる。
　（実施例４）
　ターゲットをＴｉに替えて純タングステン（Ｗ）ターゲット（純度３Ｎ、高純度化学研究所製）とし、室温でＡｒ雰囲気下でスパッタを行い、厚さを２．００μｍの純Ｗ膜を導電性硬質膜とした以外は、実施例１の方法により、本発明に従う半導体発光素子を作成した。タングステンのビッカース硬度ＨＶは３５０Ｈｖのため、ＨＶ×ｔ＝７００となる。
　（比較例１）
　透光性絶縁層、反射層、および導電性硬質膜を形成しない以外は実施例１の方法により、パッド部の層構造が図４（ａ）に示すような半導体発光素子２００を作製した。この半導体素子２００は、半導体層２０４上に開口部を有しない円形電極（ＡｕＧｅ／Ｎｉ／Ａｕ材料）からなるオーミック電極２０９を形成し、その上にパッド電極２０５を形成した。
　（比較例２）
　導電性硬質膜を形成しない以外は実施例１の方法により、パッド部の層構造が図４（ｂ）に示すような半導体発光素子３００を作製した。この半導体発光素子３００は、半導体層３０４上に、透光性絶縁層３０６／反射層３０７からなる反射部とオーミック電極３０９からなるコンタクト部とを形成し、導電性硬質膜を形成することなく、パッド電極３０５を形成した。
　（比較例３）
　導電性硬質膜であるＴｉＮに替えて、厚さ１．００μｍのＰｔを電子ビーム蒸着により形成した以外は、実施例１の方法により、パッド部の構造が図４（ｃ）に示すような半導体発光素子４００を作製した。この半導体発光素子４００は、半導体層４０４上に、透光性絶縁層４０６／反射層４０７からなる反射部とオーミック電極４０９からなるコンタクト部とを形成し、Ｐｔ膜４１０を形成した後、パッド電極４０５を形成した。Ｐｔのビッカース硬度は４１Ｈｖであるため、ＨＶ×ｔ＝４１となる。
　（比較例４）
　実施例１の導電性硬質膜部分にタングステン（Ｗ）を厚さ１．００μｍで形成した以外は実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝３５０となる。
　（比較例５）
　導電性硬質膜であるＴｉＮの厚さを０．１０μｍとした以外は実施例１の方法により、半導体発光素子を作製した。ＴｉＮのビッカース硬度ＨＶは２１００Ｈｖであるため、ＨＶ×ｔ＝２１０となる。
　（比較例６）
　導電性硬質膜であるＴｉＮの厚さを０．３０μｍとした以外は実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝６３０となる。
　（参考例）
　さらに参考例として、ＨＶ×ｔの境界値の確認のため、ビッカース硬度がＷとＴｉＮの中間にある、蒸着したＳｉ膜を硬質膜として導入した素子を形成した。蒸着したＳｉ膜は半絶縁性であるため、請求項の「導電性硬質膜」に該当するものではなく、あくまでも剥離防止効果の確認として実施した。Ｓｉは電子ビーム蒸着により、１０Å／ｓｅｃのレートにて蒸着した。蒸着開始真空度は１．０Ｅ－４（Ｐａ）、基板温度は２５～３５℃にて蒸着した。蒸着Ｓｉ膜は、超微小硬度計にてビッカース硬度を計測し、ＨＶ＝１１５０であった。
　（参考例１）
　導電性硬質膜であるＴｉＮに替えて、厚さ０．４μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝４６０となる。
　（参考例２）
　導電性硬質膜であるＴｉＮに替えて、厚さ０．６μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝６９０となる。
　（参考例３）
　導電性硬質膜であるＴｉＮに替えて、厚さ０．８μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝９２０となる。
　（評価方法）
　実施例１～４、比較例１～６および参考例１～３の半導体発光素子をそれぞれ２０個作製し、それぞれについてワイヤーボンディングを行った。
　ワイヤーボンディングは、キャピラリー中にＡｕワイヤーを通し、加熱によりキャピラリーの先端部にＡｕワイヤーが凝集して丸まったボールを作り、このボールに荷重と超音波をかけながら、パッド電極に押しつけることにより、パッド電極にＡｕワイヤーを接合するものである。ワイヤーボンダー（WEST-BOND社製、MODEL-7700D）により、直径２５μｍのＡｕワイヤーをボンディングした。荷重は０．７Ｎ、超音波印加時間は６０ｍｓ、超音波の出力は１．０Ｗとした。ボンディング後に、パッド部分に剥離が生じているものの割合を、各実施例・比較例において算出し、結果を表１の「ボンディング後剥離率」に示す。
　Ａｕワイヤーをボンディングした各実施例・比較例・参考例の半導体発光素子を２０個作製し、それぞれの半導体発光素子についてボールシェア試験を行った。ボールシェア試験は、ワイヤーボンディングによりパッド電極との接合部にできたＡｕボールを金属の爪で横方向に切断し、その切断に必要な荷重（ボールシェア強度）から接合強度を測定する試験であり、「Ｗｉｒｅ　Ｂｏｎｄ　Ｓｈｅａｒ　Ｔｅｓｔ　Ｍｅｔｈｏｄ」によるＥ１Ａ／ＪＥＳＤ２２－Ｂ１１６規格に準拠した測定を行った。万能型シェアテスター（DAGE社製、4000PXY）を用いて、シェア速度１００μｍ／ｓ、シェア高さ１０μｍで試験を行った。なお、シェア速度とは、爪を横方向にスライド移動させる速度であり、シェア高さとは、パッド電極表面から爪の先端部の高さを意味する。各実施例・比較例・参考例において、２０個の試料のボールシェア強度の中間値を表１の「ボールシェア強度」に示す。また、試験後に、パッド部分において、絶縁膜からの剥離（絶縁層／半導体層間、絶縁層／反射層間、もしくはその両方の箇所での剥離）が生じているものの割合を、各実施例・比較例・参考例において算出し、結果を表１の「ボールシェア後剥離率」に示す。また、比較例２（ＴｉＮ＝０ｎｍ）、比較例５，６（ＴｉＮ＝１００ｎｍ，３００ｎｍ）および実施例１～３（ＴｉＮ＝５００ｎｍ，７５０ｎｍ，１μｍ）のボールシェア強度およびボールシェア後剥離率をプロットしたグラフを図５に示す。
　各実施例・比較例から得られた半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定し、１０個の試料の測定結果の中間値の結果を表１に示した。
Figure JPOXMLDOC01-appb-T000001
　（評価結果）
　表１に示すとおり、比較例１は他の試験例に比べて順方向電圧Ｖｆおよび発光出力Ｐｏが低い。これは、パッド部直下に透光性絶縁膜および反射層を設けなかったためである。一方、比較例２は、パッド部直下に透光性絶縁膜および反射層を設けたため、比較例１に比べて高出力を得ることができた。しかしながら、ワイヤーボンディング後には、一部の試料でパッド部に剥離が見られ、ボールシェア試験後には全ての試料でパッド部に絶縁膜からの剥離が生じた。ボールシェア強度も低かった。このようにボンディング後に剥離が発生するようなことは製品としては不適切であり、ボンディング後剥離率は０％であることが望まれる。
　また、ビッカース硬度ＨVと厚さｔの積が６３０Ｈｖ・μm以下である比較例３～６および参考例１も、比較例２と同様にパッド部の機械的信頼性は低い。比較例３では、Ｐｔ膜が４１Ｈｖというビッカース硬度の低い導電性材料であり、ワイヤーボンディングに伴いＰｔ膜も大きく塑性変形し、パッド部に生じる応力を緩和することができなかったためである。また、比較例４では、ビッカース硬度が比較的高いＷ膜を挿入し、比較例５では、ビッカース硬度が高く２１００ＨｖであるＴｉＮ膜を挿入したが、いずれも厚さが十分ではなく、膜が割れ、同様にワイヤーボンディングの応力を緩和することができなかったためである。このように、本発明の条件を満たす導電性硬質膜を用いないと、製品として十分なパッド部の機械的信頼性を得ることはできない。
　一方で、ビッカース硬度Ｈｖと厚さｔの積が６３０Ｈｖ・μｍより大きい実施例１～４および参考例２，３については、いずれもボンディング後剥離率は０％であり、さらに、比較例２～６に比べて、ボールシェア試験後剥離率が低く、ボールシェア強度は高かった。すなわち、実施例１～４および参考例２，３では、ほとんどパッド部に剥離が生じないという結果が得られた。これは、Ｗは３５０Ｈｖ、Ｓｉは１１５０Ｈｖ、ＴｉＮは２１００Ｈｖというビッカース硬度の高い材料であり、膜の構造的にも十分な強度をもつ厚さを有していることで、ワイヤーボンディングに伴いパッド部に生じる応力を緩和することができたためである。また、ＴｉＮは抵抗率（２１．７×１０－８Ω・ｍ）が低いため、順方向電圧Ｖｆを上昇させることもなかった。ただし、Ｗではわずかに順方向電圧Ｖｆの上昇があった。抵抗率が一般に５．２９×１０－８Ω・ｍ（Ｒ.Ｔ.）と小さいタングステンで順方向電圧Ｖｆの上昇があったことは、低い硬度で十分な強度に必要な厚さが大きいことよりも、高い硬度で十分な強度に必要な厚さが小さいことの方が、順方向電圧Ｖｆの上昇のリスクが小さいことを示している。
　本発明によれば、反射層とパッド電極との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を配置したことにより、上記のような作用により、パッド電極による遮光は最小限としたまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能となった。
　１００　半導体発光素子
　１０１　ｎ型半導体層（第１導電型半導体層）
　１０２　発光層（発光部）
　１０３　ｐ型半導体層（第２導電型半導体層）
　１０４　半導体層
　１０５　パッド電極
　１０６　透光性絶縁層
　１０７　反射層
　１０８　反射部
　１０９　オーミック電極（コンタクト部）
　１１０　導電性硬質膜
　１１１　オーミック電極
　１１２　絶縁膜
　１１３　反射層
　１１４　金属接合層
　１１５　支持基板
　１１６　下部電極
 

Claims (10)

  1. 　発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子であって、
    　前記半導体層と前記パッド電極との間に、
    　前記半導体層上に位置する電流遮断層としての透光性絶縁層、および、該透光性絶縁層上に位置する反射層、を含む反射部と、
    　前記半導体層上に位置し、前記反射部と接するオーミック電極からなるコンタクト部と、を有し、
    　前記反射層と前記パッド電極との間に導電性硬質膜を有し、該導電性硬質膜のビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０であることを特徴とする半導体発光素子。
  2. 　前記導電性硬質膜が、前記パッド電極および前記反射層のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有する請求項１に記載の半導体発光素子。
  3. 　前記導電性硬質膜のビッカース硬度ＨＶが、６００Ｈｖ以上である請求項１または２に記載の半導体発光素子。
  4. 　前記導電性硬質膜の厚さｔが、０．３μｍ以上である請求項１～３のいずれか１項に記載の半導体発光素子。
  5. 　前記導電性硬質膜の厚さｔが、２μｍ以下である請求項１～４のいずれか１項に記載の半導体発光素子。
  6. 　前記導電性硬質膜が、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖのいずれかを含む単体または窒化物である請求項１～５のいずれか１項に記載の半導体発光素子。
  7. 　前記導電性硬質膜の通電時の電圧降下が、前記半導体層での閾値電圧以下である請求項１～６のいずれか１項に記載の半導体発光素子。
  8. 　前記導電性硬質膜が、前記反射層の全ておよび前記オーミック電極の少なくとも一部を覆う請求項１～７のいずれか１項に記載の半導体発光素子。
  9. 　前記オーミック電極が前記反射部を取り囲むように形成される請求項１～８のいずれか１項に記載の半導体発光素子。
  10. 　発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子の製造方法であって、
    　前記半導体層を形成する工程と、
    　該半導体層上に所定パターンのオーミック電極からなるコンタクト部を形成する工程と、
    　前記半導体層上に電流遮断層としての透光性絶縁層を形成し、該透光性絶縁層上に反射層を形成することにより、前記コンタクト部と接する反射部を形成する工程と、
    　前記反射層上に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を形成する工程と、
    　該導電性硬質膜上に、前記パッド電極を形成する工程と、と有する半導体発光素子の製造方法。
     
PCT/JP2012/001634 2011-03-10 2012-03-09 半導体発光素子およびその製造方法 WO2012120894A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020137025556A KR101527669B1 (ko) 2011-03-10 2012-03-09 반도체 발광 소자 및 그 제조 방법
JP2013503400A JP5779642B2 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法
US14/003,114 US9172005B2 (en) 2011-03-10 2012-03-09 Semiconductor light emitting diode having a contact portion and a reflective portion
EP12755275.0A EP2685511B1 (en) 2011-03-10 2012-03-09 Semiconductor light-emitting element and method of manufacturing thereof
CN201280012596.6A CN103430335B (zh) 2011-03-10 2012-03-09 半导体发光二极管及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-053399 2011-03-10
JP2011053399 2011-03-10

Publications (1)

Publication Number Publication Date
WO2012120894A1 true WO2012120894A1 (ja) 2012-09-13

Family

ID=46797865

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001634 WO2012120894A1 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Country Status (7)

Country Link
US (1) US9172005B2 (ja)
EP (1) EP2685511B1 (ja)
JP (1) JP5779642B2 (ja)
KR (1) KR101527669B1 (ja)
CN (1) CN103430335B (ja)
TW (1) TWI490927B (ja)
WO (1) WO2012120894A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140128633A (ko) * 2013-04-29 2014-11-06 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
CN104718632A (zh) * 2012-10-16 2015-06-17 昭和电工株式会社 发光二极管、发光二极管灯和照明装置
WO2017154404A1 (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US9871166B2 (en) 2014-01-20 2018-01-16 Rohm Co., Ltd. Light emitting device
JP2018511949A (ja) * 2015-04-15 2018-04-26 ルミレッズ ホールディング ベーフェー リフレクタ及び頂部コンタクトを有する発光デバイス
CN114171659A (zh) * 2021-11-03 2022-03-11 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) * 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP6387780B2 (ja) * 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN112909143A (zh) * 2021-02-04 2021-06-04 南昌大学 一种具有特定发光图形的AlGaInP薄膜LED芯片的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2006093654A (ja) * 2004-08-26 2006-04-06 Sharp Corp 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2009231323A (ja) 2008-03-19 2009-10-08 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527457B2 (ja) 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JP3798100B2 (ja) 1997-02-17 2006-07-19 独立行政法人科学技術振興機構 放電表面処理方法及びその処理装置
JP2002076051A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US20020049107A1 (en) * 2000-07-20 2002-04-25 Ledvina Timothy J. Small pitch silent chain with freely rotating pins having wear resistant coating
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP4944644B2 (ja) 2007-03-12 2012-06-06 本田技研工業株式会社 チェーン
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP2011066453A (ja) 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2006093654A (ja) * 2004-08-26 2006-04-06 Sharp Corp 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2009231323A (ja) 2008-03-19 2009-10-08 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Metals Handbook: Properties and Selection: Nonferrous Alloys American Society for Metals", 1988
HUGH O. PIERSON: "Handbook of refractory carbides and nitrides: properties, characteristics, processing and applications", 1996
See also references of EP2685511A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718632A (zh) * 2012-10-16 2015-06-17 昭和电工株式会社 发光二极管、发光二极管灯和照明装置
KR20140128633A (ko) * 2013-04-29 2014-11-06 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR102042443B1 (ko) 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
US9871166B2 (en) 2014-01-20 2018-01-16 Rohm Co., Ltd. Light emitting device
JP2018511949A (ja) * 2015-04-15 2018-04-26 ルミレッズ ホールディング ベーフェー リフレクタ及び頂部コンタクトを有する発光デバイス
WO2017154404A1 (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
JP2017163111A (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US10658543B2 (en) 2016-03-11 2020-05-19 Dowa Electronics Materials Co., Ltd. Semiconductor optical device and method of manufacturing the same
CN114171659A (zh) * 2021-11-03 2022-03-11 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法
CN114171659B (zh) * 2021-11-03 2024-03-19 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法

Also Published As

Publication number Publication date
CN103430335A (zh) 2013-12-04
EP2685511A4 (en) 2014-08-13
TWI490927B (zh) 2015-07-01
JP5779642B2 (ja) 2015-09-16
TW201308406A (zh) 2013-02-16
EP2685511B1 (en) 2017-04-26
EP2685511A1 (en) 2014-01-15
KR101527669B1 (ko) 2015-06-09
US9172005B2 (en) 2015-10-27
CN103430335B (zh) 2016-05-04
KR20130125831A (ko) 2013-11-19
JPWO2012120894A1 (ja) 2014-07-17
US20140001508A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
JP5779642B2 (ja) 半導体発光素子およびその製造方法
JP5045336B2 (ja) 半導体発光素子
TWI274429B (en) Semiconductor light-emitting device and manufacturing method thereof
EP1821346A2 (en) Semiconductor light-emitting device and method of manufacturing the same
US20040104395A1 (en) Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
US7642543B2 (en) Semiconductor light emitting device having metal reflective layer
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20060214574A1 (en) Light emitting element and method for manufacturing the same
TWI524558B (zh) Semiconductor light emitting element and electrode film forming method
TWI330411B (ja)
WO2011077748A1 (ja) バーチカル型iii族窒化物半導体発光素子およびその製造方法
US20130164866A1 (en) Semiconductor light emitting element and method for manufacturing same
JP2004207508A (ja) 発光素子及びその製造方法
JP2010067890A (ja) 発光素子
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
JP2010067889A (ja) 発光素子
JP6462274B2 (ja) 半導体発光素子
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5224859B2 (ja) 半導体発光素子およびその製造方法
JP4867414B2 (ja) 窒化物半導体発光ダイオード
JP5520638B2 (ja) 半導体発光素子およびその製造方法
JP6738169B2 (ja) 半導体光デバイスおよびその製造方法
JP4985930B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2018206818A (ja) 発光素子及びその製造方法
JP2018206817A (ja) 発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280012596.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12755275

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013503400

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14003114

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2012755275

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012755275

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137025556

Country of ref document: KR

Kind code of ref document: A