JP5779642B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP5779642B2
JP5779642B2 JP2013503400A JP2013503400A JP5779642B2 JP 5779642 B2 JP5779642 B2 JP 5779642B2 JP 2013503400 A JP2013503400 A JP 2013503400A JP 2013503400 A JP2013503400 A JP 2013503400A JP 5779642 B2 JP5779642 B2 JP 5779642B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
emitting device
hard film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013503400A
Other languages
English (en)
Other versions
JPWO2012120894A1 (ja
Inventor
寛郎 田崎
寛郎 田崎
秀高 山田
秀高 山田
博行 十川
博行 十川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2013503400A priority Critical patent/JP5779642B2/ja
Publication of JPWO2012120894A1 publication Critical patent/JPWO2012120894A1/ja
Application granted granted Critical
Publication of JP5779642B2 publication Critical patent/JP5779642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、パッド電極による遮光は最小限としたまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能な半導体発光素子およびその製造方法に関する。
近年、自動車のヘッドランプやブレーキランプ、または信号機への応用など、発光ダイオード（ＬＥＤ）の用途の多様化と共に、ＬＥＤの光出力の向上が求められている。
一般にＬＥＤは、表面電極と裏面電極との間に、ｐ型半導体層、ｎ型半導体層、およびこれら半導体層間に設けられた発光層を具える構造を有する半導体発光素子である。前記発光層で発生した光のうち、ＬＥＤの外に出てくる光の割合を光取り出し効率というが、電極は発光層で発光した光を遮光するため、光取り出し効率を低下させ、ＬＥＤの出力の向上を阻害する要因であった。
電極による遮光を低減し、光取り出し効率を向上させる技術としては、次のようなものが知られている。まず、特許文献１には、ボンディングパッドの直下の電極層とオーミックコンタクト層との間に電流遮断層を設けて、パッド直下以外に電流を流し、パッドに遮られる光を減らす技術が記載されている。この文献では、電流遮断層として、ＳｉＯ２などではなく、オーミックコンタクト層と反対の導電型の半導体を用いている。
また、特許文献２には、支持基板と下側クラッド（半導体層）との間に、Ａｕなどの光反射層と、ＡｌＮなどの高熱伝導率を有する光透過層とを設け、裏面に向かう光を有効に反射するとともに、発光層からの熱の放熱性を向上させる技術が記載されている。
特許文献２に記載の構成は、透光性絶縁膜でもあるＡｌＮが半導体層と光反射層との間に位置することから、半導体層から光反射層へ不純物が拡散するのを抑制し、高反射率界面を得ることができるため、光取り出し効率の向上の観点からは好ましい形態である。
特開昭６１−６８８０号公報 特開２００９−２３１３２３号公報
ここで本発明者らは、ボンディングパッドによる遮光をさらに低減し、光取り出し効率を向上させるべく、図４（ｂ）のような半導体発光素子について検討を行った。図４（ｂ）に記載の半導体発光素子３００は、発光部を含む半導体層３０４と、この半導体層上に位置するパッド電極３０５と、を有し、半導体層３０４とパッド電極３０５との間に、透光性絶縁層３０６および反射層３０７からなる反射部３０８、ならびにオーミック電極３０９を有する。反射部３０８は、半導体層３０４上に位置する電流遮断層としての透光性絶縁層３０６、および、この透光性絶縁層３０６上に位置する反射層３０７を含む。オーミック電極３０９は、半導体層３０４上に位置し、反射部３０８に接し、これを取り囲むように形成される。図４（ｂ）において、半導体層３０４の支持基板および裏面電極は図示を省略している。例えば、透光性絶縁層３０６は厚さ１００ｎｍのＡｌＮ層、反射層３０７は厚さ１０ｎｍのＣｒおよび厚さ５００ｎｍのＡｕからなる金属層、オーミック電極３０９はＡｕＧｅ／Ｎｉ／Ａｕを順次蒸着させた金属層、パッド電極３０５は厚さ１００ｎｍのＴｉおよび該Ｔｉ上に位置する厚さ１．５μｍのＡｕからなる金属層とすることができる。
このような層構造を有する半導体発光素子３００によれば、透光性絶縁層３０６が電流遮断層として機能するため、パッド直下での発光を抑えることができるのに加えて、パッド直下の周辺から発光しパッド電極３０５へ向かう光を反射層３０７が反射する。さらに、反射層３０７と半導体層３０４との間には、透光性絶縁層３０６が配置されているため、反射層３０７には半導体層３０４からの不純物が拡散しない。よって、半導体発光素子３００は、パッド電極３０５による遮光の影響を最小限とし、出力を向上させることができるという観点からは、好ましい層構造を有する。
しかしながら、このような半導体発光素子３００では、ＬＥＤチップとして通電するために、パッド電極３０５にＡｕワイヤーをボンディングする際に、パッド部分に剥離が生じやすいという問題があることが判明した。すなわち、ワイヤーボンディング時にパッド部に剥離が生じたり、実際に剥離は生じなくとも潜在的に剥離が生じやすくなっている結果、ワイヤーの接合強度を試験するボールシェア試験時に剥離が生じ、また、シェア強度が低くなるなど、ワイヤーボンディングに伴うパッド部分の機械的信頼性に問題があることが判明した。
そこで本発明は、上記課題に鑑み、パッド直下に反射層および透光性絶縁層を設けることによる発光素子の出力の向上効果を維持したまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能な半導体発光素子およびその製造方法を提供することを目的とする。
この目的を達成すべく本発明者らがさらに検討したところ、上記のパッド部分の剥離は、反射層３０７／透光性絶縁層３０６の界面および透光性絶縁層３０６／半導体層３０４の界面で起こりやすいことを見出した。これは、以下のような理由によるものと思われる。反射層３０７／透光性絶縁層３０６の界面および透光性絶縁層３０６／半導体層３０４の界面での付着力は、いわゆるファンデルワールス力によるものであり、電荷のやり取りや原子の相互拡散を伴う界面と比較して密着性が低い。ここで、ワイヤーボンディングにあたり、キャピラリーをパッド電極３０５に押しつけるときの荷重や、Ａｕワイヤーをパッド電極３０５に融着させるために超音波を印加したときの機械的、熱的応力により、パッド電極３０５や反射層３０７が変形し、この応力がパッド電極３０５の下部の各層に伝播する。そのため、密着性の低い上記界面から剥離が生じやすいと考えられる。
上記の知見に基づき、本発明者らは、上記の層構造の半導体発光素子において、反射層とパッド電極との間に、比較的硬い硬質膜を比較的厚く設ければ、ワイヤーボンディングに伴いパッド電極が変形しても、硬質膜では変形が抑制されるため、互いに密着性の低い層への応力の伝搬が抑制されるとの着想を得た。この硬質膜によれば、ワイヤーボンディングに伴う応力の伝搬を抑制できる結果、透光性絶縁膜の上下でワイヤーボンディングに起因する剥離が生じにくくなる。実際本発明者らが硬質膜を比較的厚く設けた半導体発光素子を検討したところ、ワイヤーボンディング時またはボールシェア試験時のパッド部の剥離が抑制され、ボールシェア試験時に高いシェア強度が得られ、本発明を完成するに至った。
すなわち、上記課題に鑑み、本発明の要旨構成は以下の通りである。
（１）発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子であって、前記半導体層と前記パッド電極との間に、前記半導体層上に位置する電流遮断層としての透光性絶縁層、および、該透光性絶縁層上に位置する反射層、を含む反射部と、前記半導体層上に位置し、前記反射部と接するオーミック電極からなるコンタクト部と、を有し、前記反射層と前記パッド電極との間にＴｉＮからなる導電性硬質膜を有し、該導電性硬質膜のビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ≧１０００であることを特徴とする半導体発光素子。
（２）前記導電性硬質膜が、前記パッド電極および前記反射層のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有する上記（１）に記載の半導体発光素子。
（３）前記導電性硬質膜の厚さｔが、０．５μｍ以上である上記（１）または（２）に記載の半導体発光素子。
（４）前記導電性硬質膜の厚さｔが、２μｍ以下である上記（１）〜（３）のいずれか１項に記載の半導体発光素子。
（５）前記導電性硬質膜の通電時の電圧降下が、前記半導体層での閾値電圧以下である上記（１）〜（４）のいずれか１項に記載の半導体発光素子。
（６）前記導電性硬質膜が、前記反射層の全ておよび前記オーミック電極の少なくとも一部を覆う上記（１）〜（５）のいずれか１項に記載の半導体発光素子。
（７）前記オーミック電極が前記反射部を取り囲むように形成される上記（１）〜（６）のいずれか１項に記載の半導体発光素子。
（８）発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子の製造方法であって、前記半導体層を形成する工程と、該半導体層上に所定パターンのオーミック電極からなるコンタクト部を形成する工程と、前記半導体層上に電流遮断層としての透光性絶縁層を形成し、該透光性絶縁層上に反射層を形成することにより、前記コンタクト部と接する反射部を形成する工程と、前記反射層上に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ≧１０００となり、かつ、ＴｉＮからなる導電性硬質膜を形成する工程と、該導電性硬質膜上に、前記パッド電極を形成する工程と、と有する半導体発光素子の製造方法。
本発明によれば、反射層とパッド電極との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を配置したことにより、上記のような作用により、パッド直下に反射層および透光性絶縁層を設けることによる発光素子の出力の向上効果を維持したまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能となった。
本発明に従う半導体発光素子１００のパッド部分を拡大して示す模式断面図である。 （ａ）は、本発明に従う半導体発光素子１００を示す模式断面図であり、（ｂ）は、（ａ）に示した半導体発光素子１００において、パッド電極１０５および導電性硬質膜１１０を取り除いた状態の上面図であり、オーミック電極の配置関係を説明する図である。 本発明に従う半導体発光素子１００の製造工程の一例を示す模式断面図である。 （ａ）は、比較例１の半導体発光素子２００を示す模式断面図であり、（ｂ）は、比較例２の半導体発光素子３００を示す模式断面図であり、（ｃ）は、比較例３の半導体発光素子４００を示す模式断面図である。 実施例において、導電性硬質膜１１０としてのＴｉＮの膜厚とボールシェア試験におけるシェア強度および剥離率との関係を示したグラフである。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う半導体発光素子と比較例の半導体発光素子とで共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。また、発光素子の模式断面図においては、説明の便宜上、各層の厚さが実状とは異なる比率で誇張して示す。
（半導体発光素子１００）
本発明の一実施形態である半導体発光素子１００は、図１に示すとおり、発光部を含む半導体層１０４と、該半導体層１０４上に位置するパッド電極１０５と、を有する。半導体発光素子１００は、半導体層１０４とパッド電極１０５との間に、反射部１０８とオーミック電極（コンタクト部）１０９とを有する。反射部１０８は、半導体層１０４上に位置する電流遮断層としての透光性絶縁層１０６、および、該透光性絶縁層上に位置する反射層１０７、を含む。コンタクト部は、半導体層１０４上に位置し、反射部１０８と接するオーミック電極１０９からなる。ここで、半導体発光素子１００は、反射層１０７とパッド電極１０５との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜１１０を有することを特徴とし、このような構成を採用することにより、ワイヤーボンディング時のパッド電極１０５への押圧でパッド電極１０５が変形しても、導電性硬質膜１１０では変形が抑制されるため、密着性の低い反射層１０７／透光性絶縁層１０６界面および透光性絶縁層１０６／半導体層１０４界面における剥離を抑制することができる。一方で、半導体発光素子１００は、図４（ｂ）の半導体発光素子３００と同様に、パッド電極１０５による遮光の程度を最小限に抑えることができる。
図２を用いて、半導体発光素子１００の層構造をより詳細に説明する。半導体発光素子１００は、支持基板１１５と、この支持基板１１５上に位置する金属接合層１１４と、この金属接合層１１４上に位置する反射層１１３と、この反射層１１３上に位置するオーミック電極１１１および絶縁膜１１２の混在層と、この混在層上に位置する第２導電型半導体層としてのｐ型半導体層１０３、発光層（発光部）１０２、および第１導電型半導体層としてのｎ型半導体層１０１からなる半導体層１０４と、を有する。支持基板１１５の裏面（半導体層１０４が積層されない側）には、下部電極１１６が形成される。この半導体発光素子１００は、金属接合層１１４を有するウェーハ貼り合わせ型のＬＥＤ素子であり、製造工程の詳細は後述する。半導体層１０４のｎ型半導体層上には、図１で説明したパッド部分が形成される。半導体発光素子１００の光取り出し方向は、パッド電極１０５側（図２（ａ）の上方向）である。
半導体発光素子１００のオーミック電極１０９は、上面視で図２（ｂ）に示す形状に形成されており、中央の円形電極の内部に透光性絶縁膜１０６および反射層１０７からなる反射部１０８が形成されている。そして、図２（ａ）および（ｂ）から明らかなとおり、オーミック電極１０９の円形電極部分は、透光性絶縁膜１０６および反射層１０７と接して、これらを取り囲むように形成されている。このように、パッド電極１０５直下にオーミック電極１０９による開口部が設けられ、この開口部の半導体層１０４上に反射部１０８を設ける構成により、反射部１０８の側面はオーミック電極１０９で覆われることになり、密着性の高くない反射部の外周が、その後の工程での側面からの外力から保護されるという点で好適であると言える。また、導電性硬質膜１１０は反射部１０８（より厳密には反射層１０７）の全てを覆い、かつ、オーミック電極１０９の少なくとも一部（本実施形態では、中央の円形電極部分）を覆うように形成される。このように、導電性硬質膜１１０が反射層１０７の全てを覆うことにより、ワイヤーボンディングの押圧による応力をより確実に緩和して、パッド部分の剥離をより効果的に抑制することができる。
支持基板１１５を構成する好適な材料としては、例えばＳｉ、ＧａＡｓ、Ｇｅ等の半導体材料のほか、ＡｌやＣｕなどの金属またはその合金材料等が挙げられ、好適には１００〜３００μｍの厚さを有する。
金属接合層１１４を構成する好適な材料としては、例えばＡｕなどが挙げられ、好適には０．５〜３．０μｍの厚さを有する。
反射層１１３は、発光層１０２から発光された光のうち、支持基板１１５側へと向かう光を反射して、光取り出し効率を高める。発光層１０２から放射される光の主波長に対して高い反射率を有することが望ましく、波長が６００〜９５０ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層１１３を構成する好適な材料としては、金（Ａｕ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、好適には１００〜１０００ｎｍの厚さを有する。一般的に金（Ａｕ）や銀（Ａｇ）は、絶縁体との密着性が低く、そのままでは容易に剥離する。そのため、Ｃｒ、Ｔｉ、Ｍｏ等の密着層を介在させることで密着性を改善できることが知られている。ただし、これらの密着層は反射率が低いため、光が透過するよう、例えば１０ｎｍ程度の薄い層とする。
オーミック電極１１１は、第２導電型半導体層１０３（本実施形態ではｐ型半導体層）と良好なオーミック接触を形成するための電極である。オーミック電極１１１を構成する好適な材料としては、例えばＡｕＺｎ，ＡｕＢｅなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。
絶縁膜１１２は、発光層１０２から発光された光を透過して反射層１１３へと導くことが可能な絶縁材料であれば特に限定されない。活性層から放射される光の主波長に対して高い透過率を有することが望ましく、波長が６００〜９５０ｎｍの範囲の光について、８０％以上の透過率を有することが好ましい。好適な材料としては、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。
半導体層１０４の各層を構成する好適な材料としては、化合物半導体が挙げられ、例えばＩＩＩ−Ｖ族化合物半導体とすることができる。ＩＩＩ−Ｖ族化合物半導体としては、例えばｎ型半導体層１０１およびｐ型半導体層１０３をそれぞれＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＮ系材料などとすることができる。ｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃ、ｎ型不純物としては、Ｓｉ，Ｔｅ，Ｓｅが例示できる。発光層１０２はＡｌＧａＡｓ系材料、ＡｌＧａＡｓＩｎＰ系材料、ＡｌＧａＮ系材料などからなる単層、あるいは多重量子井戸のような積層構造などとすることができる。これらはいずれも、ＭＯＣＶＤ法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。発光波長は６００〜９５０ｎｍの範囲とすることができる。各層の厚みは、例えばｎ型半導体層１０１は１〜１０μｍ、発光層１０２は１０〜５００ｎｍ、ｐ型半導体層１０３は１〜１０μｍとすることができる。なお、これまで本発明における第１伝導型をｎ型、第２伝導型をｐ型として、半導体層１０４を説明したが、本発明はこれに限定されず、第１伝導型をｐ型、第２伝導型をｎ型としても良いことは勿論である。
オーミック電極１０９は、第１導電型半導体層１０１（本実施形態ではｎ型半導体層）との良好なオーミック接触を形成するための電極である。オーミック電極１０９を構成する好適な材料としては、例えばＡｕＧｅ，ＮｉおよびＡｕを順次形成したＡｕＧｅ／Ｎｉ／Ａｕ電極が挙げられ、好適には１００〜１０００ｎｍの厚さを有する。
透光性絶縁層１０６は、発光層１０２から発光された光を透過して反射層１０７へと導くことが可能な絶縁材料であれば、特に限定されない。透光性絶縁層１０６は、半導体層１０４とパッド電極１０５との間で電流遮断層として機能する。そのため、透光性絶縁層１０６は、パッド電極１０５直下の少なくとも中央領域を含んで設けられることが好ましい。透光性絶縁層１０６は、波長が６００〜９５０ｎｍの範囲の光について、８０％以上の透過率を有することが好ましい。好適な材料としては、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどが挙げられ、好適には１００〜５００ｎｍの厚さを有する。
反射層１０７は、発光層１０２から発光された光のうち、パッド電極１０５へと向かう光を反射して、光取り出し効率を高める。波長が６００〜９５０ｎｍの範囲の光について、６０％以上の反射率を有することが好ましい。反射層１０７を構成する好適な材料としては、例えば金（Ａｕ）または金合金材料、白金（Ｐｔ）、アルミ（Ａｌ）、銀（Ａｇ）の単体もしくはそれを構成元素とした合金またはそれらの積層体等が挙げられ、近赤外の波長領域での好適な例としては、同領域で９０％以上の反射率を示すＡｕを、Ｃｒの薄い密着層を介して配置したＣｒ／Ａｕ電極とすることができ、好適には密着材であるＣｒ層は５〜２０ｎｍの厚さを有し、反射材であるＡｕ層は１００〜１０００ｎｍの厚さを有する。このような材料は通常、１００Ｈｖ以下の範囲のビッカース硬度を有する。
本発明の特徴的構成である導電性硬質膜１１０は、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０であり、その結果、ワイヤーボンディング時にパッド電極１０５に応力が加わった際にも導電性硬質膜１１０はほとんど変形することなく応力を緩和し、ボンディングの応力が反射層１０７、透光性絶縁層１０６、半導体層１０４へと伝播するのを抑制する。すなわち、応力に基づく変形という観点から考えると、導電性硬質膜１１０は、ビッカース硬度が大きいほど、また、厚さが厚いほど、応力伝播抑制効果が大きいと考えられる。そこで、[ビッカース硬度]×[厚さ]という概念を導入した場合、ワイヤーボンディングに伴うパッド部分の剥離を抑制するための必要条件として、本発明者らの検討によれば、[ビッカース硬度]×[厚さ]＞６３０Ｈｖ・μｍとすることを見出したのである。本発明の効果をより確実に得る観点からは、ＨＶ×ｔ＞７００であることが好ましく、さらにはＨＶ×ｔ≧１０００であることがより好ましい。なお、本発明におけるビッカース硬度は、ＪＩＳ Ｚ ２２４４に準拠した測定方法によるものである。導電性硬質膜は数μｍ以下の薄膜であり、薄膜に対するビッカース硬度の測定は、超微小硬度計（ＭＨＡ−４００，ＮＥＣ社製）を用い、上記ＪＩＳ規格によりビッカース硬度ＨＶの値が既知のサンプルをリファレンスとして用いて計測する。参考として、以下に代表的なビッカース硬度を記載する文献を例示する。
Handbook of refractory carbides and nitrides: properties, characteristics, processing and applications / Hugh O. Pierson (1996)
Metals Handbook: Properties and Selection: Nonferrous Alloys American Society for Metals, Metals Park, OH (1988)
この応力伝播抑制効果の観点からは、導電性硬質膜１１０が、パッド電極１０５および反射層１０７のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有することが好ましい。
具体的には、ビッカース硬度ＨＶが６００Ｈｖ以上、より好ましくは１５００Ｈｖ以上、最も好ましくは２０００Ｈｖ以上とすることができる。
導電性硬質膜１１０の厚さｔは、０．３μｍ以上、より好ましくは０．５μｍ以上とすることができる。これにより、本発明の応力伝播抑制効果をより確実に十分に得られるためである。
また、導電性硬質膜１１０の厚さｔは、２μｍ以下であることが好ましく、１μｍ以下であることがより好ましい。厚さｔが２μｍを超えると、コスト・加工性の面で悪影響となり、また、電極全体の抵抗が高くなり、順方向電圧の値の増加につながるためである。
なお、本明細書における膜厚の測定方法は、触針式段差計によるものであり、ウェーハ面内の５点(本実施例の３インチ基板の場合、ウエハ中央を通る対角線上で、ウエハ外周から１ｃｍ内側の２点を両端として均等な距離の５点)の測定の平均値で求められる。
また、半導体発光素子１００が導電性硬質膜１１０を通して通電する構成の場合、導電性硬質膜１１０は低抵抗であることが好ましい。例えば、導電性硬質膜１１０の通電時の電圧降下が、半導体層１０４での閾値電圧以下であることが好ましい。より好ましくは、２０℃における抵抗率が１０−５Ω・ｍ以下、さらに好ましくは１０−６Ω・ｍ以下とすることができる。なお、導電性硬質膜の通電時の電圧降下Ｖｄｈ（Ｖ）は、直流通電の場合に簡単に以下で求めることができる。
Ｖｄｈ＝（ρｈ×ｔｈ／Ｓｈ）×Ｉ
ρｈ：導電性硬質膜の抵抗率（Ω・ｍ）
ｔｈ：導電性硬質膜の厚さ（ｍ）
Ｓｈ：導電性硬質膜の面積（ｍ２）
Ｉ：通電電流（Ａ）
通電電流は、例えばＬＥＤ素子の定格電流以下といった常識的な範囲に限られる。また、半導体層の閾値電圧は、理想的にはＬＥＤ素子の電流−電圧特性から求められるが、実際のＬＥＤ素子の電流−電圧特性には寄生抵抗等の影響もあるため、本明細書では簡易的に、主発光波長に相当する光のエネルギーを電荷ｑで割ったものとして定義する。
導電性硬質膜１１０の具体的な材料としては、Ｔｉ，Ｔａ，Ｃｒ，Ｗ，Ｍｏ，Ｖのいずれかを含む単体または窒化物を挙げることができ、より具体的にはＴｉＮ、Ｔａ、ＴａＮ、ＷＮなどを挙げることができる。特に最も好ましいのはＴｉＮである。ＴｉＮは硬く、導電性を有するのみならず、ウェットエッチング特性に優れているため、扱いやすい材料である。
図１に示すように、パッド電極１０５とオーミック電極１０９が直接接触しないように、両者の間に導電性硬質膜１１０が設けられることが好ましい。これにより、オーミック電極１０９や、半導体発光素子１００からの不純物（例えば、Ｇａ，Ａｓ，Ｇｅ）がパッド電極１０５に拡散するのを抑制することができるからである。
パッド電極１０５を構成する好適な材料としては、最上面はＡｕワイヤー融着用のＡｌ，Ａｕ材料などが挙げられ、好ましくは密着層としてのＴｉ上にＡｕを順次形成したＴｉ／Ａｕ電極である。Ｔｉ層は密着層としての機能を果たす厚さであればよく５０〜２００ｎｍの厚さを有する。Ａｕ層は、好適には１〜３μｍの厚さを有する。Ｔｉ層は通常、７０〜２５０Ｈｖの範囲のビッカース硬度を有し、Ａｕ層は通常、２０〜３０Ｈｖの範囲のビッカース硬度を有する。
下部電極１１６は、支持基板１１５とオーミック接合を形成する材料から選択され、例えば支持基板としてｎ型ＧａＡｓを選択した場合には、ＡｕＧｅ／Ｎｉ／Ａｕの積層などを選択できる。支持基板１１５として金属基板を使用した場合には、下部電極のない構造を選択することも可能である。
（半導体発光素子１００の製造方法）
次に、半導体発光素子１００の製造方法の一例を、図３を用いて説明する。まず、図３（ａ）に示すように、ＧａＡｓ基板などの成長用基板１２０上に半導体層１０４を形成する。半導体層１０４は、既述のような材料からなるｎ型半導体層１０１、発光層１０２およびｐ型半導体層１０３をこの順に、例えばＭＯＣＶＤ法などによりエピタキシャル成長させて形成する。
次に、図３（ｂ）に示すように、半導体層１０４上に所定パターンのオーミック電極１１１を形成する。例えば既述のような材料を抵抗加熱による蒸着法や電子ビーム蒸着などにより成膜し、フォトリソグラフィーによりレジストパターン形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。その後、オーミック電極が形成されない半導体層１０４上に、絶縁膜１１２を形成する。これは、例えば既述のような材料をプラズマＣＶＤ法またはスパッタ法などにより形成することで得られる。その後、フォトリソグラフィーによりオーミック電極部のみ開口したレジストパターンを形成し、所定のエッチング液で絶縁膜をウェットエッチングすることで絶縁膜に通電用の開口部を形成する。その後、反射層１１３を例えばスパッタ法などにより形成する。反射層１１３上に、第１金属接合層１１４ａ（半導体層側接合層）として、例えばＡｕなどを蒸着などの方法により形成する。
次に、図３（ｃ）に示すように、裏面に下部電極１１６を形成し、表面に第１金属接合層１１４ｂ（支持基板側接合層）を形成した支持基板１１５と、図３（ｂ）に示した基板とを接合する。具体的には、第１金属接合層１１４ａと第２金属接合層１１４ｂとを接合し加熱することにより、金属接合層１１４にて両基板が接合される。なお、支持基板１１５上への第２金属接合層１１４ｂの形成は、第１金属接合層１１４ａと同様の方法で行うことができる。支持基板１１５上への下部電極１１６の形成は、既述の材料を例えばスパッタ法や電子ビーム蒸着法などにより成膜することにより行う。
その後、成長用基板１２０を研削し、さらにエッチングすることで成長用基板１２０を除去する。
次に、図３（ｄ）に示すように、半導体層１０４上に所定パターンのオーミック電極１０９からなるコンタクト部を形成する。例えば既述のような材料を例えば抵抗加熱による蒸着法などにより成膜し、フォトリソグラフィーによりレジストパターンを形成後、エッチングして、所定パターンを形成し、その後コンタクトアニール（ＲＴＡ：Rapid Thermal Annealing）する。なお、本明細書において「抵抗加熱による蒸着」とは、真空中で金属を加熱し、蒸発させることで蒸着する方法であり、蒸着金属を加熱するために、蒸着金属を載せる高融点材料の台（例えばタングステンの線やボート）に通電して金属抵抗で発生する熱で高温にする方法である。
次に、図３（ｅ）に示すように、半導体層１０４上に電流遮断層としての透光性絶縁層１０６を形成し、透光性絶縁層１０６上に反射層１０７を形成することにより、コンタクト部１０９と接する反射部１０８を形成する。具体的には、フォトリソグラフィー法により、オーミック電極１０９の中央の円形電極の内部のみ開口したレジストパターンを形成し、透光性絶縁膜１０６をスパッタ法、またはプラズマＣＶＤ法などにより成膜し、さらに反射層１０７をスパッタ法、電子ビーム蒸着法、または抵抗加熱による蒸着法などにより成膜する。その後、リフトオフにより、レジストを残した箇所の絶縁膜ならびに反射層を除去する。
次に、図３（ｆ）に示すように、反射層１０７上に導電性硬質膜１１０を形成する。具体的には、フォトリソグラフィーにより、反射層１０７およびオーミック電極１０９の中央の円形電極部分のみ開口したレジストパターンを形成し、導電性硬質膜１１０をスパッタ法などにより成膜する。さらに、導電性硬質膜１１０上にパッド電極１０５を例えばスパッタ法、電子ビーム蒸着法、または抵抗加熱による蒸着法などにより成膜する。その後、リフトオフにより、レジストを残した箇所の導電性硬質膜とパッド電極を除去する。
最後に、メサパターンを形成後、ダイシングを行い、半導体発光素子１００を用いたＬＥＤ素子を作製することができる。
これまで本発明の一実施形態として、ウェーハ貼り合わせ型のＬＥＤ素子である半導体発光素子１００とその製造方法を説明してきたが、本発明はウェーハ貼り合わせ型のＬＥＤ素子に限られることはない。また、上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。また、以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（実施例１）
図３に示す方法で本発明に従う半導体発光素子を作製した。まず、ＧａＡｓからなる成長用基板上に、ＭＯＣＶＤ法により、ｎ型半導体層（厚さ：７．５μｍ、ＡｌＧａＡｓ材料）、発光層（総厚：５０ｎｍ、ＡｌＧａＩｎＡｓ材料）およびｐ型半導体層（厚さ：２μｍ、ＡｌＧａＡｓ材料）からなる半導体層を形成した。次に、ｐ型半導体層上にＡｕＺｎ（厚さ：２００ｎｍ）を抵抗加熱による蒸着法により成膜し、フォトリソグラフィーによりパターニングし、４２０℃でコンタクトアニールを行い、オーミック電極を形成した。その後、プラズマＣＶＤ法によりオーミック電極が形成されないｐ型半導体層上にＳｉＮからなる絶縁膜を形成した。その後、反射層（厚さ：７５０ｎｍ、Ａｕ材料）を電子ビーム蒸着法により形成した。さらに、半導体層側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を蒸着により形成した。
上記とは別途、ＧａＡｓ材料からなる支持基板の両面にオーミック電極（厚さ：２００ｎｍ、ＡｕＧｅ／Ｎｉ／Ａｕ材料）を抵抗加熱による蒸着法により形成し、一方を下部電極とし、他方の面上に支持基板側接合層として、Ｔｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を電子ビーム蒸着法により形成した。そして、半導体層側接合層と支持基板側接合層とを接着させ、４００℃で３０分加熱することにより、両者を接合した。その後、成長用基板を研削して薄くした後に、アンモニア、過酸化水素水、水からなるエッチング液にてエッチングすることで成長用基板を完全に除去した。
次に、成長用基板の除去により露出したｎ型半導体層上に、ＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：９０ｎｍ／１５ｎｍ／６００ｎｍ）を抵抗加熱による蒸着法により成膜し、フォトリソグラフィーにより外径１２０μｍ、内径９０μｍのドーナツ状にパターニングし、４２０℃でコンタクトアニールを行い、オーミック電極を形成した。その後、このオーミック電極の中央のｎ型半導体層が露出した内径９０μｍの開口部を除いてレジストを形成し、透光性絶縁膜（厚さ：１００ｎｍ、ＡｌＮ材料）をスパッタ法により成膜した。さらに、その透光性絶縁膜の上に、反射層（厚さ：１０ｎｍ／５００ｎｍ、Ｃｒ／Ａｕ材料）を電子ビーム蒸着法により成膜した。そして、リフトオフ法を用いて、オーミック電極の開口部に透光性絶縁膜と反射層を形成した。次に、反射層およびオーミック電極からなる直径１２０μｍの面上を除いてレジストを形成した。スパッタ装置ＳＰＣ−３５０（ＡＮＥＬＶＡ社製、ＤＣマグネトロン、出力１００Ｗ)を使用し、純Ｔｉターゲット（純度３Ｎ、高純度化学研究所製）を室温で窒素ガス含有Ａｒガス雰囲気（Ｎ２：０．９ｓｃｃｍ、Ａｒ：３６ｓｃｃｍ）中でスパッタすることにより、導電性硬質膜（厚さｔ：０．５０μｍ、ＴｉＮ材料）を成膜した。成膜したＴｉＮは金色を有し、ＴｉとＮの比が１：１のＴｉＮ膜であることを、ＥＳＣＡ（Electron Spectroscopy for Chemical Analysis）により確認した。その後、さらにパッド電極（厚さ：１００ｎｍ／１．５μｍ、Ｔｉ／Ａｕ材料）を電子ビーム蒸着法により成膜した。そして、リフトオフ法を用いてパッド電極を形成した。最後に、フォトリソグラフィーによるパターニングの後、リン酸と過酸化水素水の混合液にてエッチングすることでメサパターンを形成し、ダイシングして本発明に従う半導体発光素子（ＬＥＤ素子）を作製した。なお、このＬＥＤ素子の発光波長は８５０ｎｍであった。
導電性硬質膜であるＴｉＮのビッカース硬度ＨＶは２１００Ｈｖであるため、ＨＶ×ｔ＝１０５０（＞６３０）となる。また、パッド電極および反射層のビッカース硬度は、それぞれ２２Ｈｖであった。
（実施例２）
導電性硬質膜であるＴｉＮの厚さを０．７５μｍとした以外は実施例１の方法により、本発明に従う半導体発光素子を作製した。ＨＶ×ｔ＝１５７５となる。
（実施例３）
導電性硬質膜であるＴｉＮの厚さを１．００μｍとした以外は実施例１の方法により、本発明に従う半導体発光素子を作製した。ＨＶ×ｔ＝２１００となる。
（参考例４）
ターゲットをＴｉに替えて純タングステン（Ｗ）ターゲット（純度３Ｎ、高純度化学研究所製）とし、室温でＡｒ雰囲気下でスパッタを行い、厚さを２．００μｍの純Ｗ膜を導電性硬質膜とした以外は、実施例１の方法により、本発明に従う半導体発光素子を作成した。タングステンのビッカース硬度ＨＶは３５０Ｈｖのため、ＨＶ×ｔ＝７００となる。
（比較例１）
透光性絶縁層、反射層、および導電性硬質膜を形成しない以外は実施例１の方法により、パッド部の層構造が図４（ａ）に示すような半導体発光素子２００を作製した。この半導体素子２００は、半導体層２０４上に開口部を有しない円形電極（ＡｕＧｅ／Ｎｉ／Ａｕ材料）からなるオーミック電極２０９を形成し、その上にパッド電極２０５を形成した。
（比較例２）
導電性硬質膜を形成しない以外は実施例１の方法により、パッド部の層構造が図４（ｂ）に示すような半導体発光素子３００を作製した。この半導体発光素子３００は、半導体層３０４上に、透光性絶縁層３０６／反射層３０７からなる反射部とオーミック電極３０９からなるコンタクト部とを形成し、導電性硬質膜を形成することなく、パッド電極３０５を形成した。
（比較例３）
導電性硬質膜であるＴｉＮに替えて、厚さ１．００μｍのＰｔを電子ビーム蒸着により形成した以外は、実施例１の方法により、パッド部の構造が図４（ｃ）に示すような半導体発光素子４００を作製した。この半導体発光素子４００は、半導体層４０４上に、透光性絶縁層４０６／反射層４０７からなる反射部とオーミック電極４０９からなるコンタクト部とを形成し、Ｐｔ膜４１０を形成した後、パッド電極４０５を形成した。Ｐｔのビッカース硬度は４１Ｈｖであるため、ＨＶ×ｔ＝４１となる。
（比較例４）
実施例１の導電性硬質膜部分にタングステン（Ｗ）を厚さ１．００μｍで形成した以外は実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝３５０となる。
（比較例５）
導電性硬質膜であるＴｉＮの厚さを０．１０μｍとした以外は実施例１の方法により、半導体発光素子を作製した。ＴｉＮのビッカース硬度ＨＶは２１００Ｈｖであるため、ＨＶ×ｔ＝２１０となる。
（比較例６）
導電性硬質膜であるＴｉＮの厚さを０．３０μｍとした以外は実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝６３０となる。
（参考例）
さらに参考例として、ＨＶ×ｔの境界値の確認のため、ビッカース硬度がＷとＴｉＮの中間にある、蒸着したＳｉ膜を硬質膜として導入した素子を形成した。蒸着したＳｉ膜は半絶縁性であるため、請求項の「導電性硬質膜」に該当するものではなく、あくまでも剥離防止効果の確認として実施した。Ｓｉは電子ビーム蒸着により、１０Å／ｓｅｃのレートにて蒸着した。蒸着開始真空度は１．０Ｅ−４（Ｐａ）、基板温度は２５〜３５℃にて蒸着した。蒸着Ｓｉ膜は、超微小硬度計にてビッカース硬度を計測し、ＨＶ＝１１５０であった。
（参考例１）
導電性硬質膜であるＴｉＮに替えて、厚さ０．４μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝４６０となる。
（参考例２）
導電性硬質膜であるＴｉＮに替えて、厚さ０．６μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝６９０となる。
（参考例３）
導電性硬質膜であるＴｉＮに替えて、厚さ０．８μｍのＳｉを電子ビーム蒸着により形成した以外は、実施例１の方法により、半導体発光素子を作製した。ＨＶ×ｔ＝９２０となる。
（評価方法）
実施例１〜４、比較例１〜６および参考例１〜３の半導体発光素子をそれぞれ２０個作製し、それぞれについてワイヤーボンディングを行った。
ワイヤーボンディングは、キャピラリー中にＡｕワイヤーを通し、加熱によりキャピラリーの先端部にＡｕワイヤーが凝集して丸まったボールを作り、このボールに荷重と超音波をかけながら、パッド電極に押しつけることにより、パッド電極にＡｕワイヤーを接合するものである。ワイヤーボンダー（WEST-BOND社製、MODEL-7700D）により、直径２５μｍのＡｕワイヤーをボンディングした。荷重は０．７Ｎ、超音波印加時間は６０ｍｓ、超音波の出力は１．０Ｗとした。ボンディング後に、パッド部分に剥離が生じているものの割合を、各実施例・比較例において算出し、結果を表１の「ボンディング後剥離率」に示す。
Ａｕワイヤーをボンディングした各実施例・比較例・参考例の半導体発光素子を２０個作製し、それぞれの半導体発光素子についてボールシェア試験を行った。ボールシェア試験は、ワイヤーボンディングによりパッド電極との接合部にできたＡｕボールを金属の爪で横方向に切断し、その切断に必要な荷重（ボールシェア強度）から接合強度を測定する試験であり、「Ｗｉｒｅ Ｂｏｎｄ Ｓｈｅａｒ Ｔｅｓｔ Ｍｅｔｈｏｄ」によるＥＩＡ／ＪＥＳＤ２２−Ｂ１１６規格に準拠した測定を行った。万能型シェアテスター（DAGE社製、4000PXY）を用いて、シェア速度１００μｍ／ｓ、シェア高さ１０μｍで試験を行った。なお、シェア速度とは、爪を横方向にスライド移動させる速度であり、シェア高さとは、パッド電極表面から爪の先端部の高さを意味する。各実施例・比較例・参考例において、２０個の試料のボールシェア強度の中間値を表１の「ボールシェア強度」に示す。また、試験後に、パッド部分において、絶縁膜からの剥離（絶縁層／半導体層間、絶縁層／反射層間、もしくはその両方の箇所での剥離）が生じているものの割合を、各実施例・比較例・参考例において算出し、結果を表１の「ボールシェア後剥離率」に示す。また、比較例２（ＴｉＮ＝０ｎｍ）、比較例５，６（ＴｉＮ＝１００ｎｍ，３００ｎｍ）および実施例１〜３（ＴｉＮ＝５００ｎｍ，７５０ｎｍ，１μｍ）のボールシェア強度およびボールシェア後剥離率をプロットしたグラフを図５に示す。
各実施例・比較例から得られた半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定し、１０個の試料の測定結果の中間値の結果を表１に示した。
Figure 0005779642
（評価結果）
表１に示すとおり、比較例１は他の試験例に比べて順方向電圧Ｖｆおよび発光出力Ｐｏが低い。これは、パッド部直下に透光性絶縁膜および反射層を設けなかったためである。一方、比較例２は、パッド部直下に透光性絶縁膜および反射層を設けたため、比較例１に比べて高出力を得ることができた。しかしながら、ワイヤーボンディング後には、一部の試料でパッド部に剥離が見られ、ボールシェア試験後には全ての試料でパッド部に絶縁膜からの剥離が生じた。ボールシェア強度も低かった。このようにボンディング後に剥離が発生するようなことは製品としては不適切であり、ボンディング後剥離率は０％であることが望まれる。
また、ビッカース硬度ＨVと厚さｔの積が６３０Ｈｖ・μm以下である比較例３〜６および参考例１も、比較例２と同様にパッド部の機械的信頼性は低い。比較例３では、Ｐｔ膜が４１Ｈｖというビッカース硬度の低い導電性材料であり、ワイヤーボンディングに伴いＰｔ膜も大きく塑性変形し、パッド部に生じる応力を緩和することができなかったためである。また、比較例４では、ビッカース硬度が比較的高いＷ膜を挿入し、比較例５では、ビッカース硬度が高く２１００ＨｖであるＴｉＮ膜を挿入したが、いずれも厚さが十分ではなく、膜が割れ、同様にワイヤーボンディングの応力を緩和することができなかったためである。このように、本発明の条件を満たす導電性硬質膜を用いないと、製品として十分なパッド部の機械的信頼性を得ることはできない。
一方で、ビッカース硬度Ｈｖと厚さｔの積が６３０Ｈｖ・μｍより大きい実施例１〜４および参考例２，３については、いずれもボンディング後剥離率は０％であり、さらに、比較例２〜６に比べて、ボールシェア試験後剥離率が低く、ボールシェア強度は高かった。すなわち、実施例１〜４および参考例２，３では、ほとんどパッド部に剥離が生じないという結果が得られた。これは、Ｗは３５０Ｈｖ、Ｓｉは１１５０Ｈｖ、ＴｉＮは２１００Ｈｖというビッカース硬度の高い材料であり、膜の構造的にも十分な強度をもつ厚さを有していることで、ワイヤーボンディングに伴いパッド部に生じる応力を緩和することができたためである。また、ＴｉＮは抵抗率（２１．７×１０−８Ω・ｍ）が低いため、順方向電圧Ｖｆを上昇させることもなかった。ただし、Ｗではわずかに順方向電圧Ｖｆの上昇があった。抵抗率が一般に５．２９×１０−８Ω・ｍ（Ｒ.Ｔ.）と小さいタングステンで順方向電圧Ｖｆの上昇があったことは、低い硬度で十分な強度に必要な厚さが大きいことよりも、高い硬度で十分な強度に必要な厚さが小さいことの方が、順方向電圧Ｖｆの上昇のリスクが小さいことを示している。
本発明によれば、反射層とパッド電極との間に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ＞６３０となる導電性硬質膜を配置したことにより、上記のような作用により、パッド電極による遮光は最小限としたまま、ワイヤーボンディングに伴うパッド部分の剥離を抑制することが可能となった。
１００ 半導体発光素子
１０１ ｎ型半導体層（第１導電型半導体層）
１０２ 発光層（発光部）
１０３ ｐ型半導体層（第２導電型半導体層）
１０４ 半導体層
１０５ パッド電極
１０６ 透光性絶縁層
１０７ 反射層
１０８ 反射部
１０９ オーミック電極（コンタクト部）
１１０ 導電性硬質膜
１１１ オーミック電極
１１２ 絶縁膜
１１３ 反射層
１１４ 金属接合層
１１５ 支持基板
１１６ 下部電極

Claims (8)

  1. 発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子であって、
    前記半導体層と前記パッド電極との間に、
    前記半導体層上に位置する電流遮断層としての透光性絶縁層、および、該透光性絶縁層上に位置する反射層、を含む反射部と、
    前記半導体層上に位置し、前記反射部と接するオーミック電極からなるコンタクト部と、を有し、
    前記反射層と前記パッド電極との間にＴｉＮからなる導電性硬質膜を有し、該導電性硬質膜のビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ≧１０００であることを特徴とする半導体発光素子。
  2. 前記導電性硬質膜が、前記パッド電極および前記反射層のいずれのビッカース硬度よりも高いビッカース硬度ＨＶを有する請求項１に記載の半導体発光素子。
  3. 前記導電性硬質膜の厚さｔが、０．５μｍ以上である請求項１または２のいずれか１項に記載の半導体発光素子。
  4. 前記導電性硬質膜の厚さｔが、２μｍ以下である請求項１〜３のいずれか１項に記載の半導体発光素子。
  5. 前記導電性硬質膜の通電時の電圧降下が、前記半導体層での閾値電圧以下である請求項１〜４のいずれか１項に記載の半導体発光素子。
  6. 前記導電性硬質膜が、前記反射層の全ておよび前記オーミック電極の少なくとも一部を覆う請求項１〜５のいずれか１項に記載の半導体発光素子。
  7. 前記オーミック電極が前記反射部を取り囲むように形成される請求項１〜６のいずれか１項に記載の半導体発光素子。
  8. 発光部を含む半導体層と、該半導体層上に位置するパッド電極と、を有する半導体発光素子の製造方法であって、
    前記半導体層を形成する工程と、
    該半導体層上に所定パターンのオーミック電極からなるコンタクト部を形成する工程と、
    前記半導体層上に電流遮断層としての透光性絶縁層を形成し、該透光性絶縁層上に反射層を形成することにより、前記コンタクト部と接する反射部を形成する工程と、
    前記反射層上に、ビッカース硬度をＨＶ（Ｈｖ）、厚さをｔ（μｍ）としたときに、ＨＶ×ｔ≧１０００となり、かつ、ＴｉＮからなる導電性硬質膜を形成する工程と、
    該導電性硬質膜上に、前記パッド電極を形成する工程と、と有する半導体発光素子の製造方法。
JP2013503400A 2011-03-10 2012-03-09 半導体発光素子およびその製造方法 Active JP5779642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013503400A JP5779642B2 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011053399 2011-03-10
JP2011053399 2011-03-10
JP2013503400A JP5779642B2 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法
PCT/JP2012/001634 WO2012120894A1 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012120894A1 JPWO2012120894A1 (ja) 2014-07-17
JP5779642B2 true JP5779642B2 (ja) 2015-09-16

Family

ID=46797865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013503400A Active JP5779642B2 (ja) 2011-03-10 2012-03-09 半導体発光素子およびその製造方法

Country Status (7)

Country Link
US (1) US9172005B2 (ja)
EP (1) EP2685511B1 (ja)
JP (1) JP5779642B2 (ja)
KR (1) KR101527669B1 (ja)
CN (1) CN103430335B (ja)
TW (1) TWI490927B (ja)
WO (1) WO2012120894A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9640728B2 (en) * 2010-02-09 2017-05-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9136436B2 (en) * 2010-02-09 2015-09-15 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5957358B2 (ja) * 2012-10-16 2016-07-27 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
KR102042443B1 (ko) * 2013-04-29 2019-11-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2015049965A (ja) * 2013-08-30 2015-03-16 三菱自動車工業株式会社 二次電池用の電極
JP6387780B2 (ja) * 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
EP3284112B1 (en) * 2015-04-15 2020-06-10 Lumileds Holding B.V. Light emitting device with reflector and a top contact
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
CN112909143A (zh) * 2021-02-04 2021-06-04 南昌大学 一种具有特定发光图形的AlGaInP薄膜LED芯片的制备方法
CN114171659B (zh) * 2021-11-03 2024-03-19 广东省科学院半导体研究所 具有高出光效率的深紫外薄膜led及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JPH10225824A (ja) * 1997-02-17 1998-08-25 Kagaku Gijutsu Shinko Jigyodan 放電表面処理方法及びその処理装置
JP2002081508A (ja) * 2000-07-20 2002-03-22 Borgwarner Inc サイレントチェーン
JP2008223859A (ja) * 2007-03-12 2008-09-25 Honda Motor Co Ltd チェーン
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2011066453A (ja) * 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616880A (ja) 1984-06-20 1986-01-13 Rohm Co Ltd 発光半導体素子およびその製造方法
JP2527457B2 (ja) * 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JP2002076051A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
JP2002111153A (ja) * 2000-09-29 2002-04-12 Kyocera Corp 回路基板
JP3935026B2 (ja) * 2002-08-27 2007-06-20 京セラ株式会社 配線基板
JP2005203722A (ja) * 2003-12-16 2005-07-28 Kyocera Corp 配線基板
JP4224041B2 (ja) 2004-08-26 2009-02-12 シャープ株式会社 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP5224859B2 (ja) 2008-03-19 2013-07-03 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JPH10225824A (ja) * 1997-02-17 1998-08-25 Kagaku Gijutsu Shinko Jigyodan 放電表面処理方法及びその処理装置
JP2002081508A (ja) * 2000-07-20 2002-03-22 Borgwarner Inc サイレントチェーン
JP2008223859A (ja) * 2007-03-12 2008-09-25 Honda Motor Co Ltd チェーン
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009076490A (ja) * 2007-09-18 2009-04-09 Hitachi Cable Ltd 発光装置
JP2011066453A (ja) * 2010-12-27 2011-03-31 Toshiba Corp 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
KR20130125831A (ko) 2013-11-19
WO2012120894A1 (ja) 2012-09-13
KR101527669B1 (ko) 2015-06-09
EP2685511A4 (en) 2014-08-13
TWI490927B (zh) 2015-07-01
EP2685511B1 (en) 2017-04-26
TW201308406A (zh) 2013-02-16
US20140001508A1 (en) 2014-01-02
JPWO2012120894A1 (ja) 2014-07-17
US9172005B2 (en) 2015-10-27
EP2685511A1 (en) 2014-01-15
CN103430335B (zh) 2016-05-04
CN103430335A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5779642B2 (ja) 半導体発光素子およびその製造方法
JP4183299B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5045336B2 (ja) 半導体発光素子
TWI274429B (en) Semiconductor light-emitting device and manufacturing method thereof
EP1821346A2 (en) Semiconductor light-emitting device and method of manufacturing the same
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI524558B (zh) Semiconductor light emitting element and electrode film forming method
JP5148647B2 (ja) 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
WO2011077748A1 (ja) バーチカル型iii族窒化物半導体発光素子およびその製造方法
JP2004207508A (ja) 発光素子及びその製造方法
JP2010067890A (ja) 発光素子
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
JP2010067889A (ja) 発光素子
JP6462274B2 (ja) 半導体発光素子
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5224859B2 (ja) 半導体発光素子およびその製造方法
JP4867414B2 (ja) 窒化物半導体発光ダイオード
JP5520638B2 (ja) 半導体発光素子およびその製造方法
JP6738169B2 (ja) 半導体光デバイスおよびその製造方法
JP4985930B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2018206818A (ja) 発光素子及びその製造方法
JP5438806B2 (ja) 半導体発光素子及び半導体発光装置
JP5802256B2 (ja) 半導体発光素子及び半導体発光装置
JP5334642B2 (ja) 発光装置
JP2011129621A (ja) 発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5779642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250