TW201214707A - Semiconductor device and process for production thereof - Google Patents

Semiconductor device and process for production thereof Download PDF

Info

Publication number
TW201214707A
TW201214707A TW100127239A TW100127239A TW201214707A TW 201214707 A TW201214707 A TW 201214707A TW 100127239 A TW100127239 A TW 100127239A TW 100127239 A TW100127239 A TW 100127239A TW 201214707 A TW201214707 A TW 201214707A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
forming
type
tantalum carbide
Prior art date
Application number
TW100127239A
Other languages
English (en)
Inventor
Takeyoshi Masuda
Shin Harada
Misako Honaga
Keiji Wada
Toru Hiyoshi
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201214707A publication Critical patent/TW201214707A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201214707 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法，更特定而 言’係關於一種利用了形成於碳化碎層且包含特定之、结晶 面之傾斜面的半導體裝置及其製造方法。 【先前技術】 先前’提出有使用碳化矽（SiC)作為半導體裝 置之材 料。例如’專利文獻1(日本專利特開2〇〇2 261〇41號公報） 中’提出有藉由於{03-3 8}面上形成通道’而構成通道移 動率較高之器件。 又’專利文獻2(曰本專利特開2007-80971號公報）中，提 出有一種使用了該碳化矽之半導體裝置，該碳化矽之半導 體裝置係於主面之方位大致為{〇〇〇1}面、且具有偏離角α 之sic半導體層上，形成有將側壁面之法線投影至Sic半導 體層之主面時之方向大致為<1-100>方向之溝槽，溝槽之 側壁面與SiC半導體層之主面所成之角度為6〇度以上，且 為「90度-tan丨（〇.87xtana)」以下。上述專利文獻2中，難 以將溝槽之側壁面之角度保持為均一，以該側壁之面方位 疋私度地發生變動為前提，藉由將溝槽之側壁之面方位 之變動方向規定為特定之方向，而可抑制側壁之通道移動 率之變化。 先前技術文獻 專利文獻 專利文獻1:日本專利特開2002-261041號公報 157662.doc 201214707 專利文獻2:曰本專利特開2〇〇7_8〇971號公報 【發明内容】 發明所欲解決之問題 然而，於如上述般以側壁之面方位發生變動為前提之情 形時，若㈣可實現較高之通道移料之{〇3 3 8}面用作 上述側壁，則存在側壁之面方位自（〇3_3_8}面偏離i度以上 時通道移動率大幅降低之問題。其原因在於，若如上述般 側壁之面方位自面偏離丨度以上，料於該側壁面 内形成多個台階（階差），因而側壁面内移動之電子會於該 台階處散射，結果導致通道移動率降低。因此，存在最終 所獲得之半導體裝置之特性劣化之可能性。 本發明係用於解決上述課題而完成者，本發明之目的在 於提供一種特性穩定之高品質之半導體裝置及其製造方 法。 解決問題之技術手段 發明者經過積極研究後發現：藉由針對碳化矽之單晶以 特定之條件進行加工’則可將{〇3_3_8}面（所謂的半極性 面）作為自體形成面而形成’藉由將此種自體形成之 8}面用作半導體裝置之主動區域（例如通道區域），而可實 現電特性優異之（例如通道移動率較大之）半導體裝置。根 據如此之發明者之見解，依據本發明之半導體裝置包含： 具有主表面之基板，及形成於基板之主表面上且包含相對 於主表面傾斜之端面之碳化矽層。端面實質包含丨〇3_3_8j 面。該端面包含通道區域。上述端面可形成有複數個。該 157662.doc 201214707 複數個端面均可實質包含與{〇3.3_8}面等價之面β 再者，Μ端面實質包含{〇3_3_8}面係指於構成端面之 結晶面成為{03-3-8}面之情形’及關於構成端面之結晶 面，成為相對於<Μ〇〇>方向之{〇3-3-8}面之偏離角為_3。 以上3。以下之面。再者，相對於Γ<ι身方向之⑼叫 面之偏離角」係'指上述端面之法線對<Μ〇〇>方向及 <οοοι：>方向之伸展之平面之正射影與⑼_3_8)面之法線所 成之角度，其符號於上述正射影相對於<1-100>方向平行 .地接近之情形時為正，上述正射影相對於⑽卜方向平行 地接近之情形時為負。 如此，因碳化矽層之端面實質成為上述{〇3_3_8}面，故 可將該等成為所謂的半極性面之端面作為半導體裝置之通 道區域（主動區域）加以利用。而且，上述端面為穩定之結 曰曰面且獲彳于較咼之通道移動率。因此，於將該端面用於通 道區域之情形時，比起將其他結晶面（例如（0001)面）用於 通道區域之情形，能夠實現顯示出較高之通道移動率之高 品質之半導體裝置。x’因端面實質包含{03_3_8}面，故 可抑制如該端面之結晶方位相對於該{03·3_8}面偏離之情 形時般於端面存在多個台階（階差）而導致通道移動率下降 之問題之發生。 又，因該端面實質包含穩定之{03_3_8}面，故例如於注 入導電性雜質後進行之活化退火等熱處理時，即便於將該 端面曝露於熱處理環境之狀態下進行熱處理，端面之表面 粗糙亦幾乎不會發生。因此，可省略在該熱處理時形成用 157662.doc 201214707 以保護端面之頂蓋層之步驟。 依據本發明之半導體裝置之製造方法包含：準備於主表 面上形成有碳化矽層之基板之步驟，於碳化矽層中形成相 對於基板之主表面傾斜之端面之步驟，於端面上形成絕緣 膜之步驟，及於絕緣膜上形成閘極電極之步驟。於形成端 面之步驟中，以該端面實質包含{〇3_3_8}面之方式而形 成。如此’可容易地製造本發明之半導體裝置。 發明之效果 根據本發明，可獲得特性穩定之高品質之半導體裝置。 【實施方式】 以下，根據圖式對本發明之實施形態進行說明。再者， 以下之圖式中對相同或相當之部分附上相同參照符號，且 不再重複其說明。又，本說明書中，分別將個別方位表示 為□，集合方位表示為 <>’個別面表示為（），集合面表示 為U。又，關於負指數，在結晶學上，將「·」（橫號）附在 數字之上’但在本申請案中於數字之前標註負符號。 (實施形態1) 參照圖1及圖2 ’對本發明之半導體裝置之實施形態i進 行說明。 參照圖1及圖2，本發明之半導體裝置為利用了複數個台 面構及形成於該台面構造之間之側面傾斜之溝槽之縱 型 1§ 件即縱型 MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體）e圖1 及圖2所示之半導體裝置包含：包含碳化矽之基板1，包含 157662.doc 201214707 碳化石夕且導電型為n型之磊晶層即耐壓保持層2，包含碳化 石夕且導電型為ρ型之ρ型主體層3(ρ型半導體層3)，包含碳化 石夕且導電型為η型之η型源極接觸層4，包含碳化矽且導電 型為Ρ型之接觸區域5，閘極絕緣膜8，閘極電極9，層間絕 緣膜10，源極電極12，源極配線電極13，汲極電極14，及 背面保護電極15。 如圖1所示’於基板丨之主表面上，藉由將碳化矽層部分 地除去而形成有複數個（圖i中為4個）台面構造。具體而 言’台面構造係上部表面及底面成為六角形狀，且其側壁 相對於基板1之主表面傾斜。於鄰接之台面構造之間形成 有該台面構造之側壁成為傾斜側面2〇之溝槽6。 又，圖1及圖2所示之半導體裝置中，基板i包含結晶型 為六方晶之碳化矽。耐壓保持層2形成於基板i之一方之主 表面上。於耐壓保持層2上形成有ρ型主體層3 ^於ρ型主體 層3上形成有η型源極接觸層4。以由該η型源極接觸層4包 圍之方式形成有ρ型之接觸區域5。藉由將η型源極接觸層 4 'Ρ型主體層3及耐壓保持層2部分地除去，而形成由溝槽 6所包圍之台面構造。溝槽6之側壁（台面構造之側壁）成為 相對於基板1之主表面傾斜之端面。由傾斜之端面包圍之 凸部（於上部表面上形成有源極電極12之台面構造即凸形 狀部）之平面形狀如圖1所示成為六角形狀。 於該溝槽ό之側壁及底壁上形成有閘極絕緣膜8。該閘極 絕緣膜8延伸至η型源極接觸層4之上部表面上。以填充該 閘極絕緣膜8上即溝槽6之内部之方式（即填充鄰接之台面 157662.doc 201214707 構ie之間之空間之方式）形成有閘極電極閘極電極9之 上郤表面成為與閘極絕緣膜8中位於n型源極接觸層4之上 部表面上之部分之上面大致相同之高度。 以覆蓋閘極絕緣膜8中延伸至n型源極接觸層4之上部表 面上之部分與閘極電極9之方式形成有層間絕緣膜1〇。藉 由將層間絕緣膜1 〇與閘極絕緣膜8之一部分除去，而以露 出η型源極接觸層4之一部分與ρ型之接觸區域5之方式形成 有開口部11。以填充該開口部丨丨之内部並且與ρ型之接觸 區域5及η型源極接觸層4之一部分接觸之方式形成有源極 電極12。以與源極電極12之上部表面接觸並且延伸至層間 絕緣膜10之上部表面上之方式形成有源極配線電極13。 又’於與基板1中形成有耐壓保持層2之主表面為相反側之 背面上形成有汲極電極14。該沒極電極μ為歐姆電極。於 該汲極電極14中與基板1對向之面之相反侧之面上形成有 背面保護電極1 5。 於圖1及圖2所示之半導體裝置中’溝槽6之側壁（台面構 造之側壁）傾斜’並且該側壁於構成耐壓保持層2等之碳化 矽之結晶型為六方晶之情形時實質成為{〇3_3_8}面。具體 而言’關於構成該側壁之結晶面，成為相對於< 1 _ 1 〇〇>方 向之{03-3-8}面之偏離角為-3。以上3。以下之面，更佳為_1<5 以上1。以下之面。根據圖2可知，可將該等成為所謂的半 極性面之側壁作為半導體裝置之主動區域即通道區域加以 利用。而且，因該等之側壁為穩定之結晶面，故於將該側 壁用於通道區域之情形時，比起將其他結晶面（例如（〇〇〇 1 ) 157662.doc 201214707 面）用於通道區域之情形，可獲得較高之通道移動率，並 且可充分降低洩漏電流，且可獲得較高之耐壓。 其次，對圖1及圖2所示之半導體裝置之動作進行簡單說 明。參照圖2，於對閘極電極9施加臨限值以下之電壓之狀 • 態下，即偏離狀態下，P型主體層3與導電型為!!型之耐壓 • 保持層2之間成為逆向偏壓’且成為非導通狀態。另一方 面，若對閘極電極9施加正電壓，則p型主體層3中與閘極 絕緣膜8接觸之區域之附近即通道區域中形成有反轉層。 其結果，η型源極接觸層4與耐壓保持層2成為電性連接之 狀態。其結果，於源極電極12與汲極電極14之間流通電 流。 其认，參照圖3〜圖11對圖1及圖2所示之本發明之半導體 裝置之製造方法進行說明。 首先，參照圖3，於包含碳化矽之基板丨之主表面上，形 成導電型為η型之碳化矽之磊晶層。該磊晶層成為耐壓保 持層2。用以形成耐壓保持層2之磊晶成長可藉由例如使用 矽烷（SiH4)與丙烷（C^8)之混合氣體作為原料氣體，且例 如使用氫氣（仏）作為載氣之CVD(chemicai vapor dePosition，化學氣相沈積）法來實施。又，較佳為此時例 如導入氮（N)或磷（P)作為導電型為n型之雜質。該耐壓保持 層2之η型雜質之節點例如可設為5xl〇i5 cm-3以上5χι〇1ό em.3 以下。 其次，藉由對耐壓保持層2之上部表面層進行離子注 入，而形成p型主體層3及n型源極接觸層4。於用以形成p 157662.doc 201214707 型主體層3之離子注入中，例如離子注入鋁（A1)等導電型為 P型之雜質。此時’藉由調整所注入之離子之加速能量而 可調整形成有p型主體層3之區域之深度。 其次，將導電型為η型之雜質離子注入至形成有p型主體 層3之耐壓保持層2，藉此形成n型源極接觸層4。例如可使 用磷等作為η型之雜質。如此便獲得圖4所示之構造。 其次，如圖5所示，於η型源極接觸層4之上部表面上形 成遮罩層17 ^作為遮罩層17，例如可使用氧化矽膜等絕緣 膜。關於遮罩層1 7之形成方法，例如可使用以下所示之步 驟。即’於η型源極接觸層4之上部表面上，使用CVD法等 形成氧化矽膜。並且，於該氧化矽膜上，使用光微影法形 成具有特定之開口圖案之抗蝕膜（未圖示）。使用該抗蝕膜 作為遮罩，並藉由蝕刻除去氧化矽膜。然後除去抗蝕膜。 其結果，於應形成圖5所示之溝槽16之區域形成有具有開 口圖案之遮罩層17。 而且’使用該遮罩層17作為遮罩，藉由钮刻將η型源極 接觸層4、ρ型主體層3及耐壓保持層2之一部分除去。關於 姓刻之方法，例如可使用反應性離子姓刻（RIE，Reactive ion etch)、尤其電感耦合電漿（ICP，inductive coupling plasma)RIE。具體而言，可使用ICP-RIE，該ICP-RIE例如 使用了 SF0或SF0與〇2之混合氣體作為反應氣體。藉由此種 蝕刻’於應形成圖2之溝槽6之區域，可形成側壁相對於基 板1之主表面大致垂直之溝槽16。以此方式獲得圖5所示之 構造。 157662.doc 10 201214707 其次，實施於耐壓保持層2、p型主體層3及n型源極接觸 層4中使特定之結晶面露出之熱蝕刻步驟。具體而言，對 圖5所示之溝槽16之側壁，使用氧氣與氯氣之混合氣體作 為反應氣體’進行熱處理溫度例如設為7〇〇。〇以上1〇〇(Γ(： 以下之蝕刻（熱蝕刻），藉此可如圖6所示形成具有相對於基 板1之主表面傾斜之側面20之溝槽6。 此處’關於上述熱蝕刻步驟之條件，於表示為
SiC+m02+nCl2—SiClx+COy(其中 ’ m、η、X、y 為正數）之 反應式中’於滿足0·5$χ$2·0, l.〇$y$2.0之x&y之條件 之情形時，進行主要之反應，於x=4、y=2之條件之情形時 反應（熱蝕刻）進行得最激烈。再者，反應氣體除上述氣氣 與氧氣之外，亦可包含載氣。關於載氣，例如可使用氣 (N2)氧、鼠氣、氦氣等。並且’於如上述般將熱處理溫产 設為700°c以上looot以下之情形時，Sic之蝕刻速度例如 為70 μηι/hr左右》又，若於該情形時使用氧化矽（Si〇2)作 為遮罩層17，則可使SiC相對於Si〇2之選擇比極大，因此 於SiC之蝕刻中，包含si〇2之遮罩層17實質未被蝕刻。 再者，露出於該側面20之結晶面實質成為{03-3-8}面。 即’上述條件之蝕刻中，作為蝕刻速度最慢之結晶面之 {03-3-8}面係作為溝槽6之側面20而自體形成。其結果，獲 得如圖6所示般之構造。再者，構成側面20之結晶面可成 為{01-1-4}面。又，於構成财壓保持層2等之碳化石夕之結晶 型為立方晶之情形時，構成侧面20之結晶面亦可為{ 1 〇〇} 面0 157662.doc -11- 201214707 其次，藉由蝕刻等任意之方法將遮罩層〗7除去。然後， 、自溝槽ό之内部延伸至n型源極接觸層4之上部表面上為 止之方式，使用光微影法形成具有特定之圖案之抗蝕膜 (未圖示）》作為抗蝕膜，使用於溝槽6之底部及η型源極接 觸層4之上部表面之一部分形成有開口圖案者。而且，將 該抗敍媒用作遮罩，離子注入導電型為Ρ型之雜質，藉此 :溝槽6之底。卩形成電場緩和區域7，於η型源極接觸層4之 一部分區域形成導電型為ρ型之接觸區域5。然後將抗蝕膜 除去。其結果，獲得如圖7及圓8所示般之構造。根據圖8 可知，溝槽6之平面形狀成為單位晶包（包圍一個台面構造 之環狀之溝槽6)之平面形狀為六角形狀之網眼形狀。又， Ρ型之接觸區域5如圖8所示配置於台面構造之上部表面之 大致中央部。又，ρ型之接觸區域5之平面形狀與台面構造 之上部表面之外周形狀相同，成為六角形狀。 而且貫施用以將藉由上述離子注入而注入之雜質活化 之活化退火步驟。該活化退火步驟中，並未於包含碳化矽 之磊晶層之表面上（例如台面構造之側壁上）特別形成頂蓋 層而實施退火處理。此處，發明者等人發現：關於上述 {03-3-8}面，即便未於表面形成頂蓋層等保護膜而進行活 化退火處理，表面性狀亦不會劣化，可維持充分之表面平 滑性。因此，省略先前認為必要之活化退火處理前之保護 膜（頂蓋層）之形成步驟’而直接實施活化退火步驟。再 者’亦可於形成上述頂蓋層後實施活化退火步驟。又，亦 可設為僅於例如η型源極接觸層4及ρ型之接觸區域5之上部 157662.doc 201214707 表面上設置頂蓋層之構成，而實施活化退火處理β 其次，如圖9所示，以自溝槽6之内部延伸至!!型源極接 觸層4及ρ型之接觸區域5之上部表面上為止之方式形成閘 極絕緣膜8。關於閘極絕緣膜8，可使用例如藉由將包含碳 化矽之磊晶層熱氧化而獲得之氧化膜（氧化矽膜）。如此便 獲得如圖9所示之構造。 其次，如圖10所示，以填充溝槽6之内部之方式，於閘 極絕緣膜8上形成閘極電極9«關於閘極電極9之形成方 法，例如可使用以下之方法。首先，於閘極絕緣膜8上， 使用濺鍍法等形成延伸至溝槽6之内部及？型之接觸區域5 上之區域為止的應成為閘極電極之導電體膜。關於導電體 膜之材料，只要為具有導電性之材料即可，可使用金屬等 任意之材料》然後，使用回蝕或者CMP(chemical mechanical polishing，化學機械拋光）法等任意之方法，將 形成於溝槽6之内部以外之區域之導電體膜之部分除去。 其結果，填充溝槽6之内部之導電體膜殘存，由該導電體 膜構成閘極電極9。如此便獲得圖丨崎示之構造。 其次，以覆蓋閘極電極9之上部表面及露出於？型之接觸 區域5上之閑極絕緣膜8之上部表面上之方式形成層間絕緣 膜〇(參照圖11)。關於層間絕緣膜，只要為具有絕緣性之 材料ρ可’可使用任意之材料。而且，於層間絕緣膜 上’使用光微影法形成具有圖案之抗㈣。於該抗㈣ (未圖示)中位於P型之接觸區域5上之區域形成有開口圖 157662.doc 201214707 並且’將該抗蝕膜用作遮罩’藉由蝕刻將層間絕緣膜J 〇 及閘極絕緣膜8利用部分地敍刻而除去。其結果，於層間 絕緣膜10及閘極絕緣膜8形成有開口部η(參照圖u)。於該 開口部11之底部，成為ρ型之接觸區域5及η型源極接觸層4 之一部分露出之狀態。然後，以填充該開口部11之内部並 且覆蓋上述抗蝕膜之上部表面上之方式形成應成為源極電 極12(參照圖11)之導電體膜。然後’使用化學藥品等除去 抗蝕膜’藉此同時除去形成於抗蝕膜上之導電體膜之部分 (剝離法）。其結果，可藉由填充於開口部11之内部之導電 體膜形成源極電極12。該源極電極12為與ρ型之接觸區域5 及η型源極接觸層4進行歐姆接觸之歐姆電極。 又’於基板1之背面側（與形成有耐壓保持層2之主表面 為相反側之表面側），形成汲極電極14(參照圖u)。關於没 極電極14’只要為可與基板1進行歐姆接觸之材料即可， 可使用任意之材料。如此便獲得圖^所示之構造。 然後，分別使用濺鍍法等任意之方法形成與源極電極12 之上部表面接觸並且延伸至層間絕緣膜1〇之上部表面上之 源極配線電極13(參照圖2)，及形成於汲極電極14之表面之 责面保5蒦電極1 5(參照圖2)。其結果，可獲得圖丨及圖2所示 之半導體裝置。 其次，參照圖12及圖13 ,說明圖1及圖2所示之本發明之 半導體裝置之製造方法之變形例。 本發明之半導體裝置之製造方法之變形例中，首先實施 圖3〜圖5所示之步驟。然後，除去圖5所示之遮罩層17。其 157662.doc 201214707 次’以自溝槽16之内部延伸至n型源極接觸層4之上部表面 上為止之方式形成包含矽之Si被膜21 (參照圖12)。該狀態 下’藉由進行熱處理，而於與溝槽16之内周面及η型源極 接觸層4之上部表面之Si被膜21接觸之區域引起碳化石夕之 重新構成。如此，如圖12所示般以溝槽之側壁成為特定之 結晶面（{03-3-8}面）之方式形成碳化矽之重新構成層22。 其結果，獲得如圖12所示般之構造。 然後’將殘存之Si被膜21除去。關於Si被膜21之除去方 法’可使用例如使用有HN〇3與HF等之混合氣體之蝕刻。 然後’進而藉由蝕刻除去上述重新構成層22之表面層。關 於用以除去重新構成層22之钱刻，可使用icp-RiE。其結 果’可形成如圖13所示具有傾斜之側面之溝槽石。 然後’藉由貫施先刖說明之圖7〜圖11所示之步驟’而可 獲得圖1及圖2所示之半導體裝置。 其次，參照圖14 ,說明圖1及圖2所示之半導體裝置之變 形例。圖14所示之半導體裝置基本上包含與圖丨及圖2所示 之半導體裝置相同之構成，但溝槽6之形狀與圖丨及圖2所 示之半導體裝置不同。具體而言，圖14所示之半導體裝置 中’溝槽6之剖面形狀成為v字狀。又，自不同之觀點而 言，圖14所示之半導體裝置之溝槽6中，相對於基板丨之主 表面傾斜之彼此對向之側面成為於其下部直接連接之狀 態。於溝槽6之底部（對向之側壁之下部彼此連接之部分）形 成有電場緩和區域7。藉由此種構成之半導體裝置，亦可 獲得與圖1及圖2所示之半導體裝置相同之效果。進而，圖 157662.doc -15· 201214707 14所示之半導體裝置中’於溝槽6中未形成有圖2所示之平 坦底面，因此圖14所示之溝槽6之寬度比圖2所示之溝槽6 之寬度窄。其結果，圖14所不之半導體裝置中，可使尺寸 小於圖2所示之半導體裝置，從而有利於半導體裝置之微 細化及高積體化。 (實施形態2) 參照圖15，對本發明之半導體裝置之實施形態2進行說 明。 參照圖15，本發明之半導體裝置為利用了側面傾斜之溝 槽之縱型器件即IGBT(InSulated Gate Bipolar Transist〇r， 絕緣閘雙極電晶體）》圖15所示之半導體裝置包含：包含 碳化矽之導電型為p型之基板31，包含碳化矽且導電型為p 型之作為緩衝層之p型磊晶層36,包含碳化矽且導電型為η 型之作為耐壓保持層之0型磊晶層32，包含碳化矽且導電 型為Ρ型之與井區域對應之ρ型半導體層33，包含碳化矽且 導電型為η型之與射極區域對應之η型源極接觸層34，包含 炭化矽且導電型為ρ型之接觸區域3 5，閘極絕緣膜8，閘極 電極9 ’層間、絕緣膜1〇，與射極電極對應之源極電極， 源極配線電極13，與集極電極對應之汲極電極14，及背面 保護電極15。 作為緩衝層之Ρ型磊晶層36形成於基板31之一方之主表 面上。於Ρ型磊晶層36上形成有11型磊晶層32。於η型磊晶 層32上形成有？型半導體層33。於ρ型半導體層班形成有 ㈣源極接觸層34。以由該η型源極接觸層34包圍之方式形 157662.doc -16· 201214707 成有P型之接觸區域35。藉由將η型源極接觸層34、P型半 導體層33及η型磊晶層32部分地除去而形成溝槽6。溝槽6 之側壁成為相對於基板31之主表面傾斜之端面。由傾斜之 端面包圍之凸部（作為於上部表面上形成有源極電極12之 凸形狀部之台面構造）之平面形狀，與圖丨等所示之半導體 裝置同樣地成為六角形。 於該溝槽6之側壁及底壁上形成有閘極絕緣膜8。該閘極 絕緣膜8延伸至η型源極接觸層3 4之上部表面上為止。以填 充該閘極絕緣膜8上即溝槽6之内部之方式形成有閘極電極 9。閘極電極9之上部表面成為與閘極絕緣膜8中位於^型源 極接觸層34之上部表面上之部分之上面大致相同之高度。 以覆蓋閘極絕緣膜8中延伸至η型源極接觸層34之上部表 面上為止之部分與閘極電極9之方式形成有層間絕緣膜 。藉由將層間絕緣膜1〇與閘極絕緣膜8之一部分除去， 而以露出η型源極接觸層34之一部分與ρ型之接觸區域35之 方式形成開口部11。以填充該開口部u之内部並且與ρ型 之接觸區域35及η型源極接觸層34之一部分接觸之方式形 成有源極電極12。以與源極電極12之上部表面接觸並且延 伸至層間絕緣膜1 〇之上部表面上之方式形成有源極配線電 極13。 又，於基板1中與形成有耐壓保持層2之主表面為相反側 之背面上，與圖1及圖2所示之半導體裝置同樣地，形成汲 極電極14及背面保護電極15。 於圖15所示之半導體裝置中，與圖i及圖2所示之半導體 157662.doc -17- 201214707 裝置同樣地’溝槽6之側壁傾斜，並且該側壁於構成η型磊 晶層32等之碳化矽之結晶型為六方晶之情形時實質成為 {03-3-8}面。該情形時亦可獲得與圖1所示之半導體裝置相 同之效果。再者，上述實施形態1及2之半導體裝置中，上 述側壁亦可實質成為{〇1_1_4}面。又，於構蟲晶層32 等之碳化石夕之結晶型為立方晶之情形時，該溝槽6之傾斜 之側壁亦可實質成為{100}面。 其次，對圖15所示之半導體裝置之動作簡單地進行說 明。參照圖15 ’對閘極電極9施加負之電壓，若該負之電 壓超過臨限值，則於與閘極電極9側方之閘極絕緣膜8接觸 之P型半導體層33之溝槽6所對向之端部區域（通道區域）形 成有反轉層，作為射極區域之η型源極接觸層34與作為耐 壓保持層之η型磊晶層32電性連接。藉此，自作為射極區 域之η型源極接觸層34對作為耐壓保持層之η型磊晶層32注 入電洞’與此對應地自基板3 1經由作為緩衝層之ρ型蟲晶 層36將電子供給至η型蟲晶層32 ^其結果，IGBT成為導通 狀態，於η型磊晶層32產生電導調變而作為射極電極之源 極電極12 -作為集極電極之没極電極14間之電阻下降之狀 態下電流流動。另一方面，施加至閘極電極9之上述負之 電壓為臨限值以下之情形時，上述通道區域未形成有反轉 層’因此η型磊晶層32與ρ型半導體層33之間維持逆向偏壓 之狀態。其結果’ IGBT成為偏離狀態，電流未流動。 參照圖16〜圖23，對本發明之半導體裝置之實施形態2之 製造方法進行說明。 157662.doc •18· 201214707 首先’參照圖16，於包含碳化矽之基板3丨之主表面上， 形成導電型為p型且包含碳化％之p型磊晶層36。繼而，於 P型蟲晶層36上形成導電型為η型之碳化矽之η型磊晶層 32。該η型磊晶層32成為耐壓保持層。用以形成ρ型磊晶層 36及η型磊晶層32之磊晶成長，可藉由例如使用矽烷（8出4) 與丙烷（C3H8)之混合氣體作為原料氣體，且例如使用氫氣 (Hz)作為載氣之cVD法而實施。又，此時，關於導電型為 P型之雜質，較佳為例如導入鋁（A1)等，關於導電型為η型 之雜質，較佳為例如導入氮或磷。 其-人’藉由對η型磊晶層32之上部表面層進行離子注 入而形成Ρ型半導體層33及η型源極接觸層34。於用以形 成Ρ型半導體層33之離子注入中，例如離子注入鋁（Α1)等導 電型為ρ型之雜質。此時，藉由調整所注入之離子之加速 能量而可調整形成有ρ型半導體層33之區域之深度。 其次’將導電型為η型之雜質對形成有ρ型半導體層33之 11¾蟲日日層32進行離子注人，藉此形成η型源極接觸層34。 關於11型之雜質例如可使用磷等。如此便獲得圖17所示之 構造。 其次，㈣18所示’於―源極接觸層34之上部表面上 形成遮罩層17。關於遮罩層17,例如可使用氧化㈣等絕 緣膜關於遮罩層17之形成方法，可使用與圖5中所說明 之遮罩層17之製造方法相同之方法。其結果’於應形成圖 8所不之溝槽16之區域形成具有開口圖案之遮罩層… 而且，將該遮罩層17用作遮罩，藉由㈣而將η型源極 157662.doc -19· 201214707 接觸層34、卩型半導體層33及㈣蟲晶層32之-部分除去》 ㈣之方法等可使用與圖5所示之步驟相同之方法。如此 便獲得圖18所示之構造。 、貫施使於n型磊晶層32、P型半導體層33及η型源 極接觸層34申特定之結晶面露出之熱蝕刻步驟。該熱蝕刻 步驟之條件可使用與參照圖6說明之熱蝕刻步驟之條件相 同之條件。其結果，可形成如圖19所示具有相對於基板31 之主表面傾斜之側面2〇之溝槽再者，露出於該側面2〇 之SS面之面方位成為{〇3_3_8}。如此便獲得圖19所示之 構造。 其次，藉由蝕刻等之任意方法將遮罩層17除去。然後， 與圖7所示之步驟同樣地，以自溝槽6之内部延伸至η型源 極接觸層34之上部表面上之方式，使用光微影法形成具有 特定之圖案之抗银膜（未圖示）。關於抗敍膜，使用於溝槽6 之底部及η型源極接觸層3 4之上部表面之一部分形成有開 口圖案者。而且，將該抗蝕膜用作遮罩，藉由離子注入導 電型為Ρ型之雜質，而於溝槽6之底部形成電場緩和區域 7 ’於η型源極接觸層34之一部分區域形成導電型為ρ型之 接觸區域35。然後除去抗触膜。其結果，獲得圖2〇所示之 構造。 而且，實施用以將藉由上述離子注入而注入之雜質活化 之活化退火步驟。該活化退火步驟中’於已說明之本發明 之實施形態1之情形同樣地，並未於包含碳化矽之磊晶層 之表面（具體而言溝槽6之側面20上）特別形成頂蓋層而實施 157662.doc •20· 201214707 退火處理。再者’亦可於形成上述頂蓋層之後實施活化退 火步驟。又，亦可設為僅於例如n型源極接觸層34及卩型之 接觸區域35之上部表面上設置頂蓋層之構成，而實施活化 退火處理。 其次，如圖21所示，以自溝槽6之内部延伸至n型源極接 觸層4及ρ型之接觸區域5之上部表面上之方式形成閘極絕 緣膜8。閘極絕緣膜8之材質或形成方法與圖9中之閘極絕 緣膜8之材質或形成方法相同。如此便獲得圖21所示之構 造。 其次，如圖22所示，以填充溝槽6之内部之方式，於閘 極絕緣膜8上形成閘極電極9。關於閘極電極9之形成方 法，可使用與圖10所示之閘極電極9之形成方法相同之形 成方法。如此便獲得圖22所示之構造。 其次，以覆蓋閘極電極9之上部表面及露出於ρ型之接觸 區域35上之閘極絕緣膜8之上部表面上之方式形成層間絕 緣膜10(參照圖23)。關於層間絕緣膜1 〇，只要為具有絕緣 性之材料即可’可使用任意之材料。而且，與圖丨丨所示之 步驟同樣地’於層間絕緣膜1〇及閘極絕緣膜8形成有開口 部11 (參照圖23)。該開口部11之形成方法與圖丨丨中之開口 部之形成方法相同。於該開口部11之底部，成為p型之接 觸區域35及η型源極接觸層34之一部分露出之狀態。 然後，使用與圖11中所說明之方法相同之方法，藉由填 充於開口部11之内部之導電體膜形成源極電極12。該源極 電極12為與ρ型之接觸區域35及η型源極接觸層34進行歐姆 157662.doc •21- 201214707 接觸之歐姆電極。 又於基板3〗之背面側（與形成有η型磊晶層32之主表面 為相反側之表面側），形成汲極電極14(參照圖23)。關於汲 極電極14,只要為可與基板丨進行歐姆接觸之材料即可， 可使用任意之材料。如此便獲得圖23所示之構造。 然後，分別使用濺鍍法等任意之方法形成與源極電極12 之上部表面接觸並且延伸至層間絕緣膜丨〇之上部表面上之 源極配線電極13(參照圖〗5)，及形成於汲極電極丨4之表面 之背面保護電極15(參照圖15)β其結果，可獲得圖15所示 之半導體裝置》 其次，參照圖24對圖15所示之半導體裝置之變形例進行 說明。圖24所示之半導體裝置基本上包含與圖⑸斤示之半 導體裝置相同之構成，但溝槽6之形狀與圖15所示之半導 體裝置不同。具體而言，圖24所示之半導體裝置中，溝槽 6之剖面形狀與圖14所示之半導體裝置同樣地成為ν字狀。 於溝槽6之底部（對向之側壁之下部彼此連接之部分）形成有 電場緩和區域7。# &此種構成之半導體裝置亦可獲得與 圖15所示之半導體|置相同之效果。進而圖娜示之半 導體裝置中，於溝槽6中未形成有圖15所示之平坦之底 面，因此圖24所示之溝槽6之寬度比圖15所示之溝槽6之寬 度窄。其結果’圖24所示之半導錢置巾，可使尺寸小於 圖15所示之半導體裝置，從而有利於半導體裝置之微細化 及高積體化。 (參考例） 157662.doc •22· 201214707 參照圖25對本發明之半導體裝置之參考例進行說明。 參照圖25，作為本發明之參考例之半導體裝置為piN二 極體’其包含：包含碳化矽之基板i ; n-磊晶層42，其導 電型為η型，具有比基板i之導電性雜質之濃度低之導電性 雜質濃度，且表面具有隆脊構造；p+半導體層43，其於形 成在η·磊晶層42之表面之隆脊構造44中形成，且與η·磊晶 層42連接；及保護圈45，其形成於隆脊構造44之周圍。基 板1包含碳化矽且導電型為η型^ η-磊晶層42形成於基板1 之主表面上。η磊晶層42之表面形成有側面20相對於基板 1之主表面傾斜之隆脊構造44。於包含隆脊構造44之上部 表面之層形成有導電型為ρ型之ρ+半導體層43。以包圍該 隆脊構造44之周圍之方式，形成有導電型為ρ型之區域即 保護圈45。保護圈45以包圍隆脊構造44之方式形成為環 狀。隆脊構造44之側面20包含特定之結晶面（例如{〇3_3 8} 面）。即，隆脊構造44包含與上述特定之結晶面（{〇3_3_8} 面）等價之6個面。因此，隆脊構造44之上部表面或底部之 平面形狀成為六角形狀。 於此種構造之半導體裝置中，隆脊構造44之側面2〇與圖 1所示之溝槽6之側面20同樣地成為穩定之結晶面，因此相 比於其他結晶面成為該側面2Q之情形，可充分降低來自該 侧面20之洩漏電流。 人 其次’對圖25所示之半導體裝置之製造方法進行說明。 關於圖25所示之半導體裝置之製造方法，首先準備包含碳 化石夕之基板1。關於基板1，例如使用包含結晶型為六方晶 157662.doc -23· 201214707 之碳化矽之基板》於該基板1之主表面上使用磊晶成長法 而形成η-磊晶層42。對該η·磊晶層42之表面層離子注入導 電型為Ρ型之雜質，藉此形成應成為ρ+半導體層43之ρ型之 半導體層。 然後，於應成為隆脊構造44(參照圖25)之區域形成包含 氧化石夕膜之島狀之遮罩圖案。該遮罩圖案之平面形狀例如 可設為六角形狀，但亦可設為其他任意之形狀（例如圓或 四角等）。並且，於形成有該遮罩圖案之狀態下，藉由部 分地蝕刻而除去Ρ+半導體層43及η-磊晶層42。其結果，成 為於遮罩圖案之下形成有應成為隆脊構造44之凸部之狀 態。 而且，藉由與上述本發明之實施形態丨之圖5所示之步 同樣地實施熱蝕刻步驟，且利用蝕刻除去凸部之側面， 而獲得圖25所示之傾斜之側面2()。·然後，除去遮罩圖案 進而以覆蓋整體之方式形成具有特定之圖案之抗钮膜。 該抗蝕膜中應成為保護圈45之區域形成有開口圖案。將 抗飯膜用作遮I，對m層42注人導電型為p型之 質，藉此形成㈣圈45β㈣，除去抗而且，於 、形成保護圈45之上述離子注人後進行活化退火處理的 活化退火處理中，亦可不形成至少覆蓋側面2〇之頂蓋層 進行加熱處理。其結果，可獲得圖如*之半導體裝置 其人參照圖26，對圖25所示之半導體裝置之變形例 行說明。 圖所丁之半導體裝置基本上包含與圖25所示之半導; 157662.doc •24· 201214707 裝置相同之構造，但不同點在於代替保護圈45(參照圖25) 而形成有 JTE(Junction Termination Extension，接面終結延 伸）區域46。JTE區域46為導電型為p型之區域。此種JTE區 域46亦可與圖25所示之保護圈45同樣地藉由實施離子注入 及活化退火而形成。並且，與圖25所示之半導體裝置之製 造方法同樣地’於圖26所示之半導體裝置之製造方法中， 用以形成JTE區域46之離子注入後之活化退火處理中，亦 可不形成至少覆蓋側面20之頂蓋層而實施活化退火處理。 即便如此，因側面20包含穩定之結晶面（例如{〇3 3 8} 面）’故不會發生因該活性退火而導致側面2〇之表面粗糙 之問題。又，上述圖25及圖26所示之保護圈45及/或JET構 造可適用於先前說明之本發明之半導體裝置之實施形態工 或實施形態2。 亦具有與上述實施形態一部分重複之部分，以下列舉本 發明之特徵性構成。 依據本發明之半導體裝置，如圖1、圖2、圖14、圖15、 圖24等所示，包含：具有主表面之基板，形成於基 板1、31之主表面上且包含相對於主表面傾斜之端面（側面 20)之碳化矽層（圖2、圖14之耐壓保持層2、半導體層3、n 型源極接觸層4、及p型之接觸區域5,或者圖15、圖242n ^•磊阳層32、p型半導體層33、n型源極接觸層34、及p型 之接觸區域35)。側面20實質包含{03_3_8}面。該侧面2〇包 3通道區域。上述側面2〇亦可形成有複數個。該複數個側 面2〇均可實質包含與{〇3_3_8}面等價之面。 157662.doc -25- 201214707 如此，因碳化矽層之側面20實質成為上述{〇3_3·8}面， 故可將該等成為所謂的半極性面之側面2〇作為半導體裝置 之通道區域（主動區域）加以利用。並且，上述側面2〇為穩 定結晶面而獲得較高之通道移動率。因此，於將該側面2〇 用於通道區域之情形時，比起將其他結晶面（例如（〇〇〇1) 面）用於通道區域之情形，可實現顯示出較高之通道移動 率之高品質之半導體裝置。又，側面2〇實質包含{〇3_3_8} 面（更具體而言，側面20實質包含與{〇3_3_8}面等價之 面），因此可抑制如該側面20之結晶方位相對於{〇3_3_8}面 偏離之情形時般於側面20存在多個台階（階差）而導致通道 移動率下降之問題之發生。 又’因該側面20包含穩定之{03-3-8}面，故例如於注入 導電性雜質後所進行之活化退火等之熱處理時，即便於將 該側面20曝露於熱處理環境之狀態下進行熱處理，亦幾乎 不會發生側面20之表面粗糙。因此，該熱處理時可省略用 以保護側面20之頂蓋層之形成之步驟。 再者，本說明書中，溝槽6之側面包含{〇3_3·8}面之情形 中包含構成該溝槽6之側面之結晶面成為{03-3-8}面之情 形。進而，本發明中，所謂{03_3_8}面，如圖27所示，微 觀上亦包含例如藉由於溝槽6之侧面交替設置具有面方位 {〇3_3_8}之面56a(第1面）、與面56a相連且具有與面56a之 面方位不同之面方位之面56b(第2面）而構成的化學性穩定 之面。詳細而言，此處「微觀上」係指至少考慮原子間隔 之2倍左右之尺寸之程度。較佳為面56b具有面方位{〇11_ 157662.doc -26 - 201214707 1}。又，圖27中之面56b之長度（寬度）例如可為以原子（或c 原子）之原子間隔之2倍。 上述半導體裝置中，碳化矽層亦可如圖！或圖8等所示於 位於與基板1、31對向之面之相反側之主表面，包含上述 側面20構成側面之複數個台面構造。位於複數個台面構造 之間且與側面2 0相連之碳化矽層之表面部分（位於複數個 台面構造之側面之間之溝槽6之底部）亦可實質為{〇〇〇1} 面。又，該台面構造中與側面20相連之上部表面亦可實質 為{000-1}面。再者，此處所謂表面部分或上部表面實質 為{000-1}面係指於構成該表面部分或上部表面之結晶面 為{000-1}面之情形，及關於構成表面部分或上部表面之 結晶面，成為相對於方向之{〇〇〇1}面之偏離角為 、上3以下之面。該情形時，台面構造之間之上述表面 部分（及/或台面構造之上部表面）亦成為穩定之{〇〇〇1}面 (所謂的同轴面）’因此於上述活化退火等熱處理時，即便 未形成保護該表面部分（及台面構造之上部表面）之頂蓋 層，藉由該熱處理，上述表面部分或台面構造之上部表面 亦幾乎不會粗糙。因此，因活化退火等之熱處理，而可省 略於表面。p分或台面構造之上部表面上形成頂蓋層之步 驟。 上述半導體裝置中，與台面構造中之側面2()相連之上部 表面之平面形狀亦可如圖i或圖8所示為六角形狀。上述複 個〇面構造亦可至少包含三個台面構造。複數個台面構 造亦可如圖1所示般以藉由連結俯視時之中心之線段而形 157662.doc -27· 201214707 成正三角形之方式配置。該情形時，因可將台面構造最稠 密地配置，故藉由一個基板1、31可形成多個台面構造。 因此，可自一個基板i、3丨極多地形成利用了台面構造之 半導體裝置。 上述半導體裝置亦可如圖2或圖15所示，包含形成於台 面構造之上部表面上之源極電極12 ’及形成於複數個台面 構造之間之閘極電極9。該情形時，因將源極電極12或閉 極電極9配置於相對容易形成之位置，故可抑制該半導體 裝置之製造步驟複雜化。 上述半導體裝置亦可更包含形成於複數個台面構造之間 之電場緩和區域7。該情形時，於基板1、3 1之背面側（基 板1、3 1中與形成有碳化矽之主表面為相反側之背面側）形 成沒極電極14時’因該電場緩和區域7存在而可提高台面 構造之間之電極（例如閘極電極9)與汲極電極14之間之耐 壓。 依據本發明之半導體裝置之製造方法包含：準備圖4或 圖17所示之於主表面上形成有碳化矽層之基板1、31之步 驟，如圖6及圖7或者圖18及圖19所示於碳化矽層中形成相 對於基板1、3 1之主表面傾斜之端面（側面2〇)之步驟，於側 面20上形成絕緣膜（閘極絕緣膜8)之步驟，及於閘極絕緣膜 8上形成閘極電極9之步驟。於形成端面之步驟中，以該端 面（側面20)實質包含{03-3-8}面之方式形成。如此，可容 易製造本發明之半導體裝置。 上述半導體裝置之製造方法中，於形成端面之步驟中， 157662.doc -28- 201214707 亦可在碳化矽層中位於與基板丨、31對向之面之相反側的 主表面’形成端面（側面20)構成側面之複數個台面構造。 該情形時，因台面構造之側面2〇實質包含{〇3_3_8}面，故 可容易地形成將該側面20用於通道區域之m〇SF]Et4IGBT 等。再者’上述半導體裝置之製造方法，亦可更包含如圖 11或圖23所示於台面構造之上部表面上形成源極電極12之 步驟。 上述半導體裝置之製造方法中，於形成端面之步驟中， 亦可如圖8等所示形成上部表面之平面形狀為六角形之台 面構造。該情形時，可實質僅由{03_3_8}面構成台面構造 之上述側面20。因此，將台面構造之外周之側面2〇全部用 作通道區域，從而可提高半導體裝置之集成度。 上述半導體裝置之製造方法中，形成端面之步驟亦可包 含：如圖5或圖18所示般形成遮罩層17之步驟，及如圖5及 圖6或圖18及圖19所示般形成台面構造之步驟。於形成遮 罩層17之步驟中，亦可於碳化矽層之主表面上形成平面形 狀為六角形狀之複數個遮罩層17。於構成台面構造之步驟 中，亦可將上述遮罩層17用作遮罩，而形成上部表面之平 面形狀為六角形之台面構造。於該情形時，可藉由遮罩層 17之圖案之位置而控制所形成之台面構造之位置（即側面 2〇之位置）。因此，可提高所形成之半導體裝置之佈局之 自由度。 上述半導體裝置之製造方法中，形成端面之步驟亦可包 含：如圖5及圖6或圖18及圖19所示般形成遮罩層17之步 157662.doc •29· 201214707 驟形成凹°卩（圖5或圖18之溝槽16)之步驟，及形成圖6或 圖19所示之台面構造之步驟。於形成遮罩層17之步驟中， 亦可於碳切層之主表面上彼此隔開間隔而形成平面形狀 為/、角形狀之複數個遮罩層17。於形成凹部（溝槽16)之步 驟中，將上述遮罩層〗7用作遮罩，部分地除去複數個遮罩 層17之間露出之碳化矽層，藉此亦可於碳化矽層之主表面 形成凹部（溝槽16)。於形成台面構造之步驟中，亦可藉由 將溝槽16之側壁部分地除去，而形成上部表面之平面形狀 為六角形之台面構造。於該情形時，可使為了形成台面構 造而部分地除去溝槽16之側壁（例如熱蝕刻）之時間短於未 將遮罩層17作為遮罩在碳化碎層預先形成溝槽μ之情形。 上述半導體裝置之製造方法中，於形成端面之步驟中， 亦可使台面構造之側面20自體形成地形成。具體而言，對 於碳化矽層進行特定之條件之蝕刻（例如，進行將氧與氣 之混合氣體作為反應氣體，加熱溫度設為700〇c以上 1200°C以下之熱蝕刻），藉此亦可使該蝕刻中之蝕刻速度 最慢之面即上述{03-3-8}面自體形成地露出《或者，如圖 12所示，於藉由通常之蝕刻形成應成為側面2〇之面後，於 該面上形成矽膜（Si被膜21)，於該Si被膜21存在之狀態下 加熱碳化矽層，藉此於該面上形成SiC重新構成層22，結 果亦可形成上述{03-3-8}面。於該情形時，可於側面20中 穩定地形成上述{03-3-8丨面》 上述半導體裝置之製造方法中，於形成端面之步驟中， 亦可自體形成地形成台面構造之側面20，及位於複數個台 157662.doc •30· 201214707 面構造之間且與側面20相連之碳化矽層之表面部分（溝槽6 之底壁）。具體而言’亦可使用上述熱蝕刻或Sic重新構成 層22之形成之手法’使作為上述台面構造之側面2〇之{03-3-8}面露出’並且於上述溝槽6之底壁使特定之結晶面（例 如（0001)面或（000-1)面）露出。於該情形時，亦可於側面2〇 以及溝槽6之底壁穩定地形成特定之結晶面（{03·3_8}面）。 上述半導體裝置之製造方法如圖7或圖20所示，亦可包 含：對碳化矽層注入導電性雜質之步驟，進行用以將所注 入之導電性雜質活化之熱處理（活化退火）之步驟。於進行 熱處理之步驟中’碳化矽層之表面亦可成為曝露於用以進 行熱處理之環境氣體中之狀態。於該情形時，比起進行熱 處理之步驟之前於端面上形成頂蓋層等之情形，可簡化半 導體裝置之製造步驟。又，本發明之半導體裝置之製造方 法中’形成於碳化矽層之側面20實質成為{03_3_8}面，為 非韦穩疋之面’因此即便該端面於上述熱處理時露出，集 束等不良亦幾乎不會發生》 又，作為本發明之參考例之半導體裝置，如圖1、圖2、 圖15、圖25、圖26等所示，包含：具有主表面之基板i、 31，及碳化矽層（圖2之耐壓保持層2、半導體層3、n型源 極接觸層4、及ρ型之接觸區域5，或者圖15之η型磊晶層 32、ρ型半導體層33、η型源極接觸層34、ρ型之接觸區域 35’或者圖25及圖26之η·磊晶層42及ρ+半導體層43)。碳化 矽層形成於基板1、31之主表面上。碳化矽層包含作為相 對於主表面傾斜之端面之側面20。側面2〇於碳化矽層之結 157662.doc •31· 201214707 晶型為六方晶之情形時實質包含{03-3-8}面及{(^-丨—^面 中之任一者，於碳化石夕層之結晶型為立方晶之情形時實質 包含{100}面。 如此，形成於碳化矽層之側面20實質為上述{〇3_3_8} 面、{01-1-4}面及{100}面中之任一者，因此可將該等成為 所謂的半極性面之側面20作為半導體裝置之主動區域（例 如通道區域）加以利用。而且’該等之側面2〇為穩定之結 晶面’因此於將該側面20用於通道區域等主動區域之情形 時’比起將其他結晶面（例如（0001)面）用於通道區域之情 形’可充分降低洩漏電流並且獲得較高之耐壓。 上述半導體裝置中，側面20亦可如圖2或圖15所示包含 主動區域。又，上述半導體裝置中，具體而言，主動區域 包含通道區域。於該情形時，可確實獲得上述洩漏電流之 降低或高耐壓之特性。 上述半導體裝置中’碳化>5夕層亦可於位於與基板1、 對向之面之相反側之主表面，如圖25及圖26所示，包含上 述側面20構成側面之台面構造。台面構造中亦可形成卩^^接 面部（圖25或圖26之ιΓ磊晶層42與〆半導體層43之接合 部該情形時，因作為台面構造之側壁之側面2〇成為上 述結晶面，故可降低來自該側面2〇之洩漏電流。 上述半導體裝置中，如圖26所示，側面2〇之至少一部分 亦可構成終端構造（JTE區域46)。該情形時，可降低形成 於侧面20之終端構造中之浪漏電流，並且可實現該終端構 造之高耐壓化。 157662.doc • 32· 201214707 又’作為本發明之參考例之半導體裝置之製造方法，包 含.準備如圖4或圖17所示般形成有碳化矽層之基板1、31 之步驟，形成如圖6及圖7、或者圖18及圖19所示般相對於 碳化矽層之主表面傾斜之端面（側面20)之步驟，及如圖7〜 圖13、或者圖20〜圖23所示般利用該端面（側面2〇)形成半 導體裝置中所包含之構造之步驟。於形成端面（側面2〇)之 步驟中’使含有氧及氯之反應氣體與碳化矽層接觸，並且 加熱碳化石夕層’藉由部分地姓刻而除去碳化石夕層之主表 面，由此形成相對於碳化矽層之主表面（例如圖6、圖19之 η型源極接觸層4、34之上部表面）傾斜之端面（側面2〇)。端 面（側面20)於碳化矽層之結晶型為六方晶之情形時實質包 含{03-3-8}面及{01-1-4}面中之任一者，於碳化妙層之結 晶型為立方晶之情形時實質包含{丨〇〇}面。於該情形時， 可容易製造本發明之半導體裝置。 又’作為本發明之參考例之基板之加工方法，包含：準 備如圖4或圖17所示般形成有碳化矽層之基板1、31之步 驟’及形成如圖5及圖6或圖18及圖19所示般相對於碳化矽 層之主表面傾斜之端面（側面2〇)之步驟。於形成端面（側面 20)之步驟中’使含有氧及氯之反應氣體與碳化矽層接 觸’並且加熱碳化矽層，藉由部分地蝕刻而除去碳化矽層 之主表面，由此形成相對於碳化矽層之主表面傾斜之側面 20 °側面20於碳化矽層之結晶型為六方晶之情形時質包含 {03-3-8}面及{〇1_1-4}面中之任一者，於碳化矽層之結晶 型為立方晶之情形時實質包含{100}面。於該情形時，可 157662.doc -33- 201214707 容易獲得形成有具有包含上述結晶面之側面2G之碳化石夕層 之基板。 上述半導體裝置之製造方法或上述基板之加工方法亦可 更包括於形成端面（側面2〇)之步驟之前，如圖5或圖Μ所 示，於碳化矽層之主表面上形成具有圖案之遮罩層〗7之步 驟。於形成端面（側面20)之步驟中，亦可將遮罩層丨7用作 遮罩來進行蝕刻。於該情形時，可藉由遮罩層17之圖案之 位置而控制所形成之側面2〇之位置。因此，可提高所形成 之半導體裝置之佈局之自由度。 又’較佳為藉由將遮罩層17用作遮罩之上述蝕刻而預先 將碳化石夕層之一部分除去，然後’如圖6或圖19所示，使 含有氧及氯之反應氣體接觸，並且加熱上述碳化矽層，由 此藉由部分地蝕刻（熱蝕刻）而除去上述碳化矽層之主表 面。於該情形時，可使用以形成側面2〇之熱蝕刻所需之時 間短於未預先進行將遮罩層17作為遮罩之上述蝕刻之情 形。 藉由上述半導體裝置之製造方法或上述基板之加工方 法’於形成端面（側面20)之步驟中所使用之反應氣體中， 氧之流量相對於氣之流量之比率為0.25以上2.0以下。於該 情形時’可確實地形成包含上述{03-3-8}面、{01-1-4}面 或{100}面之端面。 上述半導體裝置之製造方法或上述基板之加工方法中， 於形成端面（側面20)之步驟中加熱碳化妙層之溫度可為 700°C以上1200°C以下。又，上述加熱之溫度之下限可設 157662.doc -34· 201214707 為800C ’更佳設為9〇〇°C。又，上述加熱之溫度之上限更 佳設為1100°C ’進而更佳設為i〇〇(Tc。於該情形時，因將 形成包含上述{03-3-8}面、{01-1-4}面或{100}面之端面之 熱蝕刻步驟中的蝕刻速度設為充分實用之值，故可充分縮 短該步驟之處理時間。 應當認為此次所揭示之實施形態及實施例之所有方面均 為例示，而非限制性者。本發明之範圍並非藉由上述說明 而是藉由申請之範圍所表示，且意圖包含與申請之範圍均 等之含義及範圍内之所有變更》 產業上之可利用性 本發明尤其有利地適用於利用碳化矽層之半導體裝置。 【圖式簡單說明】 圖1係表示本發明之半導體裝置之實施形態丨之平面模式 圖。 圖2係圖1之線段Π_Π之剖面模式圖。 圖3係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。
圖4係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖D 圖5係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。 圖6係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。 圖7係用以說明圖1及圖2所示之半導體裝置之製造方法 157662.doc -35· 201214707 之剖面模式圖。 圖8係用以說明圖1及圖2所示之半導體裝置之製造方法 之立體模式圖。 圖9係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。 圖10係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。 圖11係用以說明圖1及圖2所示之半導體裝置之製造方法 之剖面模式圖。 圖12係用以說明圖1及圖2所示之半導體裝置之製造方法 之變形例之剖面模式圖。 圖13係用以說明圖1及圖2所示之半導體裝置之製造方法 之變形例之剖面模式圖。 圖14係表示圖1及圖2所示之半導體裝置之變形例之剖面 模式圖。 圖1 5係表示本發明之半導體之實施形態2之剖面模式 圖。 圖16係用以說明圖15所示之半導體裝置之製造方法之剖 面模式圖。 圖17係用以說明圖15所示之半導體裝置之製造方法之剖 面模式圖。 圖1 8係用以說明圖1 5所示之半導體裝置之製造方法之剖 面模式圖。 圖19係用以說明圖15所示之半導體裝置之製造方法之剖 157662.doc -36- 201214707 面模式圖》 圖2〇係用以說明圖I5所示之半導體裝置之製造方法之剖 面模式圖。 圖21係用以說明圖15所示之半導體裝置之製造方法之剖 • 面模式圖。 * 圖22係用以說明圖15所示之半導體裝置之製造方法之剖 面模式圖。 圖23係用以說明圖15所示之半導體裝置之製造方法之剖 面模式圖》 圖24係表示圖15所示之半導體裝置之變形例之剖面模式 圖。 圖25係表示本發明之半導體裝置之參考例之剖面模式 圖。 圖26係表示圖25所示之半導體裝置之變形例之剖面模式 圖。 【主要元件符號說明】 圖27係碳化矽層之側面之部分放大剖面模式圖。 1 ' 31 基板 2 耐壓保持層 3 P型主體層（p型半導體層） 4、34 η型源極接觸層 5 ' 35 接觸區域 6、16 溝槽 7 電場緩和區域 157662.doc -37. 201214707 8 閘極絕緣膜 9 閘極電極 10 層間絕緣膜 11 開口部 12 源極電極 13 源極配線電極 14 汲·極電極 15 背面保護電極 17 遮罩層 20 側面 21 Si被膜 22 Sic重新構成層 32 η型蟲晶層 33 ρ型半導體層 36 Ρ型蟲晶層. 42 η蟲晶層 43 Ρ+半導體層 44 隆脊構造 45 保護圈 46 JTE區域 56a 面（第1面） 56b 面（第2面） 157662.doc -38-

Claims (1)

  1. 201214707 七、申請專利範圍： 1. 一種半導體裝置，其包含： 基板（1、31)，其具有主表面；以及 碳化矽層（2〜5、32〜3 5)，其形成於上述基板（丨、31)之 上述主表面上’且包含相對於上述主表面傾斜之端面 (20);且 上述端面（20)實質包含{03-3-8}面； 上述端面（20)包含通道區域。 2_如請求項1之半導體裝置，其中 上述碳化矽層（2〜5、32〜3 5)係於位於與上述基板（i、 3 1)對向之面之相反側的主表面，包含上述端面（2〇)構成 側面之複數個台面構造； 位於複數個上述台面構造之間且與上述側面相連之上 述碳化矽層（2〜5、32〜35)之表面部分實質成為{000-1} 面0 3. 如請求項2之半導體裝置，其中 複數個上述台面構造中與上述側面相連之上部表面之 平面形狀為六角形； 複數個上述台面構造至少包含三個台面構造； 複數個上述台面構造以藉由連結俯視時之中心之線段 而形成正三角形之方式配置。 4. 如請求項3之半導體裝置，其中 ，述台面構造之上述上部表面實質成為{000-1}面。 5. 如清求項2之半導體裝置，其包含： 157662.doc 201214707 源極電極（12)’其形成於上述台面構造之上部表面 上；及 閘極電極（9)，其形成於複數個上述台面構造之間。 6.如請求項2之半導體裝置’其包含形成於複數個上述台 面構造之間之電場緩和區域（7)。 7· —種半導體裝置之製造方法，其包含： 準備於主表面上形成有碳化矽層（2〜5、32〜3 5)之基板 (1、31)之步驟； 於上述碳化石夕層（2~5、32〜35)，形成相對於上述基板 (1、31)之主表面傾斜之端面（2〇)之步驟； 於上述端面（20)上形成絕緣膜（8)之步驟；及 於上述絕緣膜（8)上形成閘極電極（9)之步驟；且 於形成上述端面（20)之步驟中，以上述端面（2〇)實質 包含{03-3-8}面之方式形成。 8.如請求項7之半導體裝置之製造方法，其中 於形成上述端面（20)之步驟中，於上述碳化矽層 (2〜5、32〜35)中位於與上述基板（1、3丨）對向之面之相反 側的主表面，形成有上述端面（2〇)構成側面之複數個台 面構造。 9·如請求項8之半導體裝置之製造方法，其中 於形成上述端面（20)之步驟中，形成上述上部表面之 平面形狀為六角形之上述台面構造。 10.如請求項9之半導體裝置之製造方法，其中 形成上述端面（2〇)之步驟包含： 157662.doc 201214707 於上述碳化矽層（2〜5、32〜35)之主表面上，形成平面 形狀為六角形狀之複數個遮罩層（17)之步驟；及 、使用上述遮罩層（17)作為遮罩，形成上述上部表面之 平面形狀為六角形之上述台面構造之步驟。 11·如請求項9之半導體裝置之製造方法，其中 形成上述端面（20)之步驟包含： 於上述碳化石夕層（2〜5、32〜35)之主表面上，彼此隔開 間隔而形成平面形狀為六角形狀之複數個遮罩層（17)之 步驟； 使用上述遮罩層（17)作為遮罩，藉由將於複數個上述 遮罩層（17)之間露出之上述碳化矽層（2〜5、32〜35)部分 地除去，而於上述碳化矽層（2〜5、32〜35)之主表面形成 凹部（16)之步驟；及 藉由將上述凹部（16)之側壁部分地除去’形成上部表 面之平面形狀為六角形之上述台面構造之步驟。 12. 如請求項8之半導體裝置之製造方法，其中 於形成上述端面（20)之步驟中，自體形成地形成上述 台面構造之上述側面。 13. 如請求項8之半導體裝置之製造方法，其中 於形成上述端面（20)之步驟中，自體形成地形成上述 台面構造之上述側面、及位於複數個上述台面構造之 間、且與上述側面相連之上述碳化矽層（2〜5、32〜35)之 表面部分。 14. 如請求項7之半導體裝置之製造方法丨其包含： l57662.doc 201214707 對上述碳化矽層（2〜5、32〜35)注入導電性雜質之步 驟；及 進行用以將上述注入之導電性雜質活化之熱處理之步 驟；且 * 於進行上述熱處理之步驟中，上述碳化矽層（2〜5、 32〜3 5)之表面成為曝露於用以進行熱處理之環境氣體之 狀態。 157662.doc
TW100127239A 2010-08-03 2011-08-01 Semiconductor device and process for production thereof TW201214707A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010174663A JP5707770B2 (ja) 2010-08-03 2010-08-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201214707A true TW201214707A (en) 2012-04-01

Family

ID=45559303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127239A TW201214707A (en) 2010-08-03 2011-08-01 Semiconductor device and process for production thereof

Country Status (8)

Country Link
US (2) US20120228640A1 (zh)
EP (1) EP2602822B1 (zh)
JP (1) JP5707770B2 (zh)
KR (1) KR20130098847A (zh)
CN (1) CN102652362B (zh)
CA (1) CA2783310A1 (zh)
TW (1) TW201214707A (zh)
WO (1) WO2012017796A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104321876A (zh) * 2012-06-26 2015-01-28 住友电气工业株式会社 用于制造碳化硅半导体器件的方法和碳化硅半导体器件
US20150303266A1 (en) * 2012-12-18 2015-10-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
WO2013031172A1 (ja) * 2011-08-26 2013-03-07 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法
JP2013062397A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN104106142B (zh) * 2012-02-10 2016-03-09 松下知识产权经营株式会社 半导体装置及其制造方法
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6056292B2 (ja) 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5870898B2 (ja) * 2012-10-17 2016-03-01 住友電気工業株式会社 炭化珪素半導体装置
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5954140B2 (ja) * 2012-11-29 2016-07-20 住友電気工業株式会社 炭化珪素半導体装置
JP2014160720A (ja) * 2013-02-19 2014-09-04 Sanken Electric Co Ltd 半導体装置
JP6098417B2 (ja) 2013-07-26 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015156429A (ja) * 2014-02-20 2015-08-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN106133915B (zh) * 2014-09-09 2020-04-07 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6708954B2 (ja) * 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
US11563011B2 (en) * 2020-09-30 2023-01-24 Micron Technology, Inc. Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JP3471473B2 (ja) * 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP2003100657A (ja) * 2001-09-20 2003-04-04 Nissan Motor Co Ltd 半導体装置の製造方法
JP2002261280A (ja) * 2002-01-11 2002-09-13 Denso Corp 炭化珪素半導体装置
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060214268A1 (en) * 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP4929621B2 (ja) * 2005-06-15 2012-05-09 富士電機株式会社 Ｍｏｓゲート型炭化珪素半導体装置
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP2007149745A (ja) * 2005-11-24 2007-06-14 Asahi Kasei Microsystems Kk 半導体装置及びその製造方法
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104321876A (zh) * 2012-06-26 2015-01-28 住友电气工业株式会社 用于制造碳化硅半导体器件的方法和碳化硅半导体器件
US20150303266A1 (en) * 2012-12-18 2015-10-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US9647072B2 (en) * 2012-12-18 2017-05-09 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Also Published As

Publication number Publication date
US20170117381A1 (en) 2017-04-27
WO2012017796A1 (ja) 2012-02-09
EP2602822B1 (en) 2022-01-19
CA2783310A1 (en) 2012-02-09
JP5707770B2 (ja) 2015-04-30
JP2012038770A (ja) 2012-02-23
US20120228640A1 (en) 2012-09-13
EP2602822A4 (en) 2014-01-01
CN102652362B (zh) 2015-07-08
WO2012017796A9 (ja) 2012-05-31
EP2602822A1 (en) 2013-06-12
CN102652362A (zh) 2012-08-29
KR20130098847A (ko) 2013-09-05

Similar Documents

Publication Publication Date Title
TW201214707A (en) Semiconductor device and process for production thereof
US9054022B2 (en) Method for manufacturing semiconductor device
JP5699878B2 (ja) 炭化珪素半導体装置およびその製造方法
US8999854B2 (en) Method for manufacturing silicon carbide semiconductor device
US9000447B2 (en) Silicon carbide semiconductor device
US20160126347A1 (en) Silicon carbide semiconductor device
JP2013062397A (ja) 炭化珪素半導体装置の製造方法
US10192967B2 (en) Silicon carbide semiconductor with trench gate
JP2012038771A (ja) 半導体装置およびその製造方法
US9299790B2 (en) Silicon carbide semiconductor device
US9543412B2 (en) Method for manufacturing silicon carbide semiconductor device
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
US9679986B2 (en) Silicon carbide semiconductor device