TW201115802A - Magnetic tunnel junction device and fabrication - Google Patents

Description

201115802 六、發明說明： 【發明所屬之技術領域】 本發明大體上係關於磁性穿隧接面（MTJ)器件及製造， 且特定言之，係關於併有一覆蓋層之MTJ結構。 【先前技術】 可使用MTJ元件產生磁性隨機存取記憶體（MRAM)。通 吊，MTJ元件包括一經釘紮層、一磁性穿隨障壁，及一自 由層，其中位元值藉由在該自由層中之磁矩表示。MTJ元 件儲存之位元值係藉由自由層之磁矩相對於經釘紮層所載 運之固疋磁矩之方向之方向而確定。該經釘紮層之磁化為 固定的，而自由層之磁化可切換。 當電流流經MTJ元件時，自由層之磁化方向可在電流超 過臨限值（亦即，臨界切換電流（Ie))時改變。根據 Sl〇neczewski之自旋力矩轉移模型，Ic與自由層之有效阻 尼常數（〇〇、飽和磁化（Ms)及厚度（tfree)成比例，亦即lc〜a Ms tfree。降低臨界切換電流使得STT_MRAM技術之低功率 消耗及較小晶片面積成為可能，其可藉由減小a、％及 而達成。詳言之’減少a可不使MTj之熱穩定性（Eb)降級， 然而，因為eb〜ms tfree，所以^可能隨著Mjt〜之減少而 退化。大體而言，薄鐵磁性金屬薄膜（諸如自由層）之有效 阻尼常數很大程度上受薄膜及周圍層之組合物之厚度的影 響。詳言之’鄰近自由層之非磁性金屬可經由自旋栗效應 (spin pumping effect)顯著增加有效阻尼常數。習知mtj薄 膜結構可包括-在自由層之頂部上之覆蓋層，其用以保護 146822.doc 201115802 MTJ薄膜不受MTJ薄膜沈積之後的隨後製造過程步驟的破 壞。已利用可與矽CMOS過程相容之非磁性金屬（例如，Ta 或TaN)作為覆蓋層》 _ 自由層之有效阻尼常數通常大於對應於該自由層之塊材 . 的固有阻尼常數，此係因為其包括表示來自該自由層磁化 之角動里之損失的阻尼分量’該損失歸因於與能離開自由 層之自由電子之父換耦合。此「自旋泵」效應導致需要更 多電流來改變該自由層之磁矩的方向。抑制自旋泵效應可 減小MT J器件之臨界切換電流密度。 為了抑制來自覆蓋層之自旋泵效應且減小α，已研究出 多種用於覆盍層之材料及方案。作為一實例，已提出「雔 MgO」MTJ結構。該雙MgO MTJ結構藉由在自由層頂部併 有經濺鍍RF之MgO顯示低臨界切換電流（〜〇 52 MA/cm2)， 其係減小之自旋泵效應的結果。然而，額外Mg〇層使電阻 面積乘積（RA)增加且使磁阻（MR)降級，其對於確保用於 STT-MRAM位元單元（bitcell)之營運利潤率大體而言不理 想。因此，在不犧牲RA及MR的情況下用於抑制自旋泵效 應之更實用的方法將有利於幫助確保STT-MRAM器件具有 • 足夠的寫入及讀取效能。 - 【發明内容】 鄰近MTJ器件之自由層之覆蓋層可由金屬層及金屬氧化 物層形成《包括金屬氧化物之覆蓋層可減小切換電流密 度，同時金屬層可在磁性退火步驟期間防止氧自氧化物層 擴散，且藉此防止MR減小。此外，高品質金屬/金厲氧化 146822.doc 201115802 物覆蓋層可藉由使自旋極化電子之相干穿隧能夠通過雙障 壁而不增加RA。 在一特定實施例中，揭示一包括MTJ器件之裝置。該 MTJ器件包括一障壁層、一自由層及一覆蓋層。該自由層 經定位於障壁層與覆蓋層之間。覆蓋層包括一第一金屬部 分及一氧化金屬部分。 在另一特定實施例中，揭示一包括MTJ器件之裝置。該 MTJ器件包括一自由層、一鄰近該自由層之障壁層，及一 鄰近該自由層之覆蓋層。該覆蓋層包括一第一材料之第一 層、第一材料之第二層，及一緩衝層。該第二材料包括 該第一材料之一氧化物。 在另-特定實施例中，揭示一裝置，該裝置包括用於隹 存作為磁矩之定向之資料值的構件，該構件可藉由超過臣 界切換電流密度之自旋極化電流而可程式化。㈣置亦_ 括穿隧障壁構件，該等穿随障壁構件足夠薄以藉由傳導i 子通過障壁之量子力學穿随而將充足的傳導電子提供至， 於儲存之構件。該裝置進-步包㈣於減小自魏效心 覆盍構件。该覆蓋構件包括一第一金屬部分及一氧化金』 部分。該用於儲存之構件蚊位於穿_壁構件與覆蓋才 件之間。 在另一特定實施例中，掘千一 4化上 揭不包括在MTJ結構之自由 上沈積一覆蓋材料以形成—覆蓋声 復蓋層之方法。該方法亦包 氧化該覆盍材料之-部分以形成_氧化材料層。 在另一實施例中，該方法句枯.& 1 万去包括·形成—障壁層；形成 146822.doc 201115802 自由層；及形成一覆蓋層。該障壁層鄰近該自由層，且該 覆蓋層鄰近該自由層。該覆蓋層包括大體上非磁性㈣之 第一層及大體上非磁性材料之氧化物第二層。 所揭示之實施例中之至少-者提供之—蚊優點為減小 切換電流密度，其藉由以下方式而達成：與不包括氧化物 覆蓋層之MT;H件相比，減小有效阻尼常數，㈣時與使 用僅氧化物之覆蓋層之㈣器件相比，增加磁阻（嫩)且減 小MTJ之電阻面積（RA)乘#。本發明之其他態|、優點及 特徵將在審閱包括以下章節之完整申請案之後變得顯而易 見.[圖式簡單說明]、[實施方式]及[申請專利範圍卜 【實施方式】 參看圖1，描繪了自旋力矩轉移磁性隨機存取記憶體 (STT-MRAM)之一元件之第一說明性實施例，且大體上以 100命名。STT-MRAM 100之元件包括具有在基板116上之 磁性穿隧接面（MTJ)器件ιοί及存取電晶體i 16之記憶體單 元。MTJ器件101包括存取電晶體電極114、種子層1〇3、 反鐵磁性（AFM)釘紮層1 〇4、經釘紮層1 〇6、穿隧障壁層 108、自由層11〇、覆蓋層112，及耦接至位元線118之位元 線存取電極102 »存取電晶體電極114耦接至存取電晶體 116之汲極區130。存取電晶體116藉由字線119閘控，且具 有耦接至源極接觸件120之源極區132。 種子層103與存取電晶體電極114接觸。種子層103提供 用於MTJ薄膜沈積之表面且可由若干不同層構成。af Μ ·!丁 紮層104與種子層1〇3接觸。AFM釘紮層104使得經釘紮層 146822.doc 201115802 106之磁矩125之定向經釘紮於特定方向上 '經釘紮層⑽ 與AFM釘紮層104接觸，且可由鐵磁性材料構成。 穿隧障壁層108與經釘紮層刚接觸，且將經釘紮層106 與自由層110實體地隔離，而使電流能夠經由跨越穿隧障 壁層108之電子穿随而流動。穿隨障壁層⑽可由非磁性材 料構成。在一說明性實施例中，穿隨障壁層1〇8包括氧化 鎂（MgO)。 自由層11〇與穿隧障壁層108接觸，且位於距基板126之 距離d 1 140處。自由層}丨〇具有磁矩丨24，其可與經釘紮層 106之磁矩125平行或反向平行對準。經釘紮層106可在距 基板126之距離d2 142處’其中距離d2 142小於距離dl 140。自由層11〇之磁矩124可藉由超過臨界切換電流之電 流寫入，且可使用小於臨界切換電流之電流讀取。舉例而 言’讀取電流可比臨界切換電流小得多，以防止讀取干 擾。在一說明性實施例中，自由層i 1〇可為單一鐵磁性 層。在另一說明性實施例中，自由層i 1〇可為合成鐵磁性 層。 覆蓋層112與自由層11〇接觸。覆蓋層n2經組態以藉由 減小自旋泵效應而減小自由層i 10之有效阻尼常數，且因 此在不經由MTJ器件1〇1引入大量串聯電阻的情況下減小 臨界切換電流^覆蓋層112包括金屬部分190及氧化金屬部 分192。舉例而言，金屬部分190可主要為鎂（Mg)(例如， 意外地或有意地帶有雜質之Mg)，且該氧化金屬部分192可 主要為氣化鎂（MgO)(例如，意外地或有意地帶有雜質之 146822.doc 201115802

MgO)。穿隧障壁層108亦可包括鎂（Mg)及氧化鎂（Mg〇)， 使得能夠將相同材料用於多個層，且減小在製造STT_ MRAM 100之元件期間所使用之材料的數目。 在一說明性實施例中，覆蓋層112包括一漸變MgxMgCh-x 層’該漸變MgxMgO^層係藉由沈積鎂以形成具有總厚度 ⑴之金屬層且接著執行氧化過程以形成氧化金屬部分192 而形成。可設定該氧化過程以比其他沈積技術更可靠地控 制所得Mg〇層之厚度及變化。舉例而言，覆蓋層112之總 厚度可小於一奈米，且氧化金屬部分192之厚度可為（例如） 五埃（〇·5奈米）、四埃、三埃或任何其他厚度。 在一特定實施例中，氧化金屬部分丨92之材料可具有減 小自旋泵效應且因此減小自由層11〇之有效阻尼常數之物 理性質。然而，歸因於藉由額外氧化物絕緣體添加之串聯 電阻，氧化金屬部分192之材料可將高電阻引入至mtj器 件101。藉由經由金屬部分190之部分氧化形成金屬氧化物 層，MTJ器件101之電阻可經由自旋極化電子跨越雙Mg〇 障壁之相干穿隧而不顯著增加，同時歸因於氧化金屬部分 192亦可獲得自由層11〇之經減小之有效阻尼常數之有益影 響。舉例而言，覆蓋層112可使MTJ器件1〇1之串聯電阻增 加二百歐姆或更少，而使臨界切換電流密度減小百分之三 十或更多。較小的臨界切換電流使得較小的器件、較高密 度之記憶體陣列、較低的功率操作、較高的時脈頻率或其 任何組合成為可能。 金屬部分190可由廣泛種類之材料形成。舉例而言，在 146822.doc 201115802 一特定實施例中，金屬部分190包括铪（Hf)、锆（Zr)、Mg 或其任何組合。舉例而言，帶有低負電性之元素（諸如 Hf、Zr·，及Mg)可能能夠在磁性退火期間吸掉自由層11〇之 氧’且增強MR。為了說明，Mg比钽（Ta)具有更低的負電 性’且帶有Mg覆蓋層之MTJ可比帶有Ta覆蓋層之相似MTJ 顯示較高的MR。因此，在覆蓋層112之金屬部分190中之 低負電性元素（諸如Mg)可輔助維持或甚至增強MR。然 而’在其他實施例中，覆蓋層可不包括Hf、Zr、Mg，或 Hf、Zr或Mg之任何組合，且可替代地包括其他材料。 寫入電流通過MTJ器件101之方向確定自由層ι10之磁矩 124為平行對準或是反平行對準經釘紮層106之磁矩125。 在一說明性實施例中，可藉由使第一寫入電流自位元線存 取電極102流至存取電晶體電極丨丨4以使磁矩124反平行對 準於磁矩125，而儲存資料「1」值。可藉由使第二寫入電 流自存取電晶體電極丨丨4流至位元線存取電極1 〇2以使磁矩 124平行對準於磁矩125，而儲存資料「〇」值。 當在STT-MRAM 100處執行讀取操作122時，讀取電流 可自位元線存取電極1〇2流至源極12〇，或讀取電流可自源 極120流至位元線存取電極1〇2。在一特定實施例中，可基 於提供最大讀取信號之方向而確定讀取電流之方向。在一 特定實施例中，t在STT_MRAM 1〇〇之元件上執行讀取操 作122時，璜取電流以自位元線存取電極丨〇2至存取電晶體 電極114之方向流經位元線（BL)U8。經由河打器件Μ〗之讀 取電流遭遇對應於磁矩125與磁矩124之相對定向之電阻。 146822.doc 201115802 當經釘紮層106之磁矩125具有與自由層110之磁矩124平行 之定向時，讀取電流遭遇一不同於當經釘紮層1〇6之磁矩 125具有與自由層ι10之磁矩124反平行之定向時的電阻。 . 因此，位元單元可作為記憶體器件（諸如STT-MRAM)之 - 元件使用。藉由使用覆蓋層112，自由層11〇之有效阻尼常 數可經大體上減小，從而減少臨界切換電流密度（Jc)，而 不像使用僅氧化物覆蓋材料一樣增加電阻面積（RA)乘積且 使磁阻（MR)降級。較低的功率操作及較少的熱產生可由減 少Jc產生，而大體上不減少MR且大體上不增加RA，且亦 能夠實現使用較短的寫入脈衝長度及較高的時脈頻率之操 作0 參看圖2，描繪記憶體系統之另一說明性實施例，且大 體上以200命名。記憶體系統2〇〇包括記憶體陣列28〇(諸如 STT-MRAM記憶體陣列），其包括多個記憶體單元（包括代 表性記憶體單元282)，及儲存邏輯高值及邏輯低值之參考 單元之代表性對。感測放大器284經耦接以接收來自選定 記憶體單元之輸出（並接收來自參考單元之輸出）。感測放 大器284經組態以產生指示儲存於選定記憶體單元處之值 的放大器輸出286。 . 記憶體單元282包括耦接至存取電晶體228之MTJ結構 201。MTJ結構201包括頂部接觸件2〇2、覆蓋層212 '具有 磁矩224之自由層210、穿隧障壁層2〇8、具有經釘紮磁矩 225之經釘紮層206、反鐵磁性（AFM)釘紮層2〇4、種子層 203 ,及底部接觸件218。存取電晶體228經耦接至底部接 146822.doc 201115802 觸件218 ’且經耦接至字線23 0及源極線232。 頂部接觸件202將第一電接觸提供至位元線222。AFM釘 紮層204固定經釘紮層206之磁矩225之定向。經釘紮層2〇6 丁為包括多個層之合成經釘紮層（未圖示）。穿隧障壁層208 可限制自由電子存取’但使電流能夠穿隧至自由層21〇。 自由層210可儲存作為磁矩224之定向之資料值，其可藉由 施加超過臨界切換電流之自旋極化電流而可程式化。自由 層210經定位於穿隧障壁層2〇8與覆蓋層212之間，使得穿 隧障壁層208鄰近自由層210之第一側，且覆蓋層212鄰近 自由層2 1 0之第二側，其中第二側與第一側相對。 覆蓋層212減小自旋泵效應以減小自由層21〇之有效阻尼 常數》覆蓋層212包括第一材料之第一層29〇及第二材料之 第一層292。在一特定實施例中，第一材料為一金屬，且 第二材料為第一材料之一氧化物。舉例而言，第一層29( 可為金屬層，且第二層292可為氧化金屬層。覆蓋層212亦 可包括第三層294,其可為薄金屬緩衝層。在一特定實施 例中’第三層294為非磁性材料層。第三層m可經選擇以 提供用於高品質氧化物生長之適當表面。在一說明性實施 例中第層290之第一材料主要為Mg，且第二層μ〗之 第二材料主要為氧化鎂（Mg〇)。 第-層290可具有厚度u ’且可經定位於距自由層21〇之 第-距離di處。第二層292可具有厚度t2，且可經定位於 距自由層210之第二距離们處。在一特定實施例中，第二 距離d2大於第-距離dl。覆蓋層212可包括第三層294。在 146822.doc •12- 201115802 其他實施例中，覆蓋層212可不包括第三層294，或可包括 一或多額外層（未圖示）。 在一特定實施例中，第一層290及第二層292可藉由沈積 一材料（例如Mg)之單一層至總厚度t，且接著氧化該材料 以在第一層290上方形成第二層292而形成。第二層292可 具有厚度t2，且第一層290可具有厚度u，其中u&t2之總 和大致等於總厚度t。或者，在其他實施例中，覆蓋層212 之一或多層可藉由射頻（RF)濺鍍或其他類型之製造過程形 成。 覆蓋層212可以一種大體上類似於圖丨之覆蓋層112之操 作的方式減小自由層210之有效阻尼常數。此外，與不包 括第一層290之MTJ結構相比，第一材料可經選擇及經組 態以減小自由層210與第二層292之間的争聯電阻。類似 地，第三層294之材料可經選擇以提供用於沈積第_層29〇 之適當表面，減少自旋反轉散射，提供其他物理特性或其 任何組合。 在圖2中描繪之記憶體陣列2 8 〇可包括大體上類似於代表 性圮憶體單元282之多個單元。可在埋入式記憶體（作為說 明性貫例，諸如二級（L2)快取或其他類型之埋入式記憶體） 中實施記憶體陣列280或使用圖【之MTJ器件i 〇丨或圖2之 MTJ結構201之任何其他單元陣列。MTJ單元之此種陣列可 經實施作為STT-MRAM記憶體以代替使用（例如）靜態隨機 存取記憶體（SRAM)、動態隨機存取記憶體（DRAM)或快閃 記憶體技術之記憶體陣列。 146822.doc •13· 201115802 圖3為形成磁性穿隧接面（MTJ)器件之方法之第—說明性 實施例之流程圖。在一說明性實施例中’ MTJ器件可為圖 1之MTJ器件ιοί或圖2之MTJ結構201。在一特定實施例 中’該方法包括：在302處，藉由沈積種子層材料以形成 種子層來形成磁性穿隧接面；在304處，在種子層上沈積 反鐵磁性（AFM)材料以形成AFM層；在3〇6處，在AFM層 上形成經釘紮層；在308處，在經釘紮層上沈積障壁材料 以开>成障壁層，及在310處，在障壁層上形成mtj之自由 層。 繼續至312，在磁性穿隧接面結構之自由層上沈積覆蓋 材料以形成覆蓋層。覆蓋層可具有小於一奈米之厚度。在 一特定實施例中，覆蓋材料包括鎂。 前進至314,覆蓋材料之部分經氧化以形成一氧化材料 層（例如，MgO) ^在一特定實施例中，與不具有覆蓋層之 MTJ之臨界電流密度相比，覆蓋材料之氧化減小mtj之臨 界電流密度。 可藉由整合至電子器件（諸如經組態以控制製造機械之 電腦）之處理器控制該沈積及氧化。藉由氧化覆蓋材料， 可比其他塗覆材料之技術（諸如RF濺鍍）更準確地控制氧化 材料層之厚度。舉例而言，氧化材料層可經控制以具有小 於四埃之厚度以及增強的均勻性。 圖4為形成磁性穿隧接面（MTJ)器件之方法之第二說明性 實施例的流程圖。在一說明性實施例中，MTJ器件可為圖 1之MTJ器件101或圖2之MTJ結構201。在402處，可形成經 146822.doc 201115802 釘紮層。移至404,形成障壁層，及在4〇6處，形成自由 層0 繼續至408’形成覆蓋層，其中障壁層鄰近自由層，且 覆蓋層鄰近自由層。覆蓋層包括大體上非磁性材料之第— 層，及大體上非磁性材料之氧化物之第二層。在一特定實 施例中，大體上非磁性材料包括鎂陶，且氧化物包括氧 化鎂（MgO)。 ,舉例而"T ’障壁層可鄰近自由層之一側，且覆蓋層可鄰 近自由層之第二側’其中，第二側與第一側相對。第—層 可經定位比第二層更靠近自由廣，使得第一層與自由層之 間的第-距離小於第二層與自由層之間的第二距離。 在其他實施例中’可以不同於所描繪之次序執行圖4之 方法。舉例而言，可在形成自由層之前形成覆蓋層。在— 替代實施例中，所形成之Μ17器件可具有與圖旧描給之 結構（自由層比覆蓋層更靠近基板）顛倒的結構，其覆蓋 比自由層更靠近基板。 則乂尸;τ揭不之器 丨丁π叨靶性（堵如网又器件、圖3 或圖4之方法’或其任何組合)可經設計及經組態至儲存於 電腦可讀媒體上之電腦檔案(例如，饥、、、 =B二件' 可提供一些或全部此等檔案至基於此等樓 案件之製造處置者。所得產物包括半導體晶士 等半導體晶圓接著切成半導體晶粒且封裝至半導體晶: 中^接著在電子器件中使用該等半導體晶片。圖5描^ 子器件製造過程5〇〇之特定說明性實施例。 I46822.doc •15- 201115802 在製造過程500中（諸如在研究電腦5〇6處）接收實體器件 贫訊502。實體器件資訊5〇2可包括表示半導體器件（諸如 圖1之MTJ器件101、圖2之記憶體陣列28〇、圖2之記憶體 單元282、圖2之MTJ結構201或其任何組合）之至少一個物 理性質之設計資訊。舉例而言，實體器件資訊5〇2可包括 經由耦接至研究電腦506之使用者介面5〇4輸入之物理參 數、材料特性及結構資訊。研究電腦5〇6包括處理器 508(諸如一或多處理核心）’其耦接至電腦可讀媒體（諸如 §己憶體5 10)。記憶體5 1 〇可儲存電腦可讀指令，可執行該 等電腦可讀指令以使處理器508變換實體器件資訊5〇2以符 合檀案格式’且產生程式庫檔案512。 在一特定實施例中，程式庫檔案5 12包括至少一包括經 變換之設計資訊之資料檔案。舉例而言，程式庫檔案5丄2 可包括半導體器件之程式庫（包括圖MT j器件丨〇丨、圖2 之記憶體陣列280、圖2之記憶體單元282、圖22MTJ結構 201或其任何組合其經提供以供電子設計自動化 工具520使用。 程式庫檔案5 12可結合EDA工具520在包括耦接至記憶體 518之處理器516(諸如一或多處理核心）之設計電腦514處使 用。EDA工具520可在記憶體518處經儲存為處理器可執行 指令，以使設計電腦514之使用者能夠使用程式庫檔案512 之圖1之MTJ器件1〇1、圖2之記憶體陣列28〇、圖2之記憶 體單元282、圖2之MTJ結構201或其任何組合設計電路。 舉例而言，設計電腦514之使用者可經由耦接至設計電腦 146822.doc •16· 201115802 5 14之使用者介面524輸入電路設計資訊。電路設計資 訊522可包括表示半導體器件（諸如圖1之MTJ器件101、圖2 之-己隐組陣列280、圖2之記憶體單元282、圖2之MTJ結構 201或其任何組合)之至少一個物理性質之設計資訊。為了 說明’電路设計性質可包括在電路設計中之特定電路及與 其他70件之關係、定位資訊、特徵尺寸資訊 '互連資訊， 或表示半導體器件之物理性質之其他資訊的識別。 設計電腦514可經組態以變換設計資訊（包括電路設計資 訊522)以符合檔案格式。為了說明，㈣形成可包括表示 平面幾何形狀、文字標籤，&關於階層式格式（諸如圖形 資料系統（GDSII)檔案格式）中之電路布局之其他資訊之資 料庫二進位檔案格式。設計電腦514可經組態以產生包括 經變換之設計資訊之資料檔#，諸如包括描述圖以節 器件101、圖2之記憶體陣列28〇、圖2之記憶體單元282、 圖2之MTJ結構201或其任何組合之資訊（以及其他電路或資 訊）的GDSII樓案526。為了說明，資料樓案可包括對應於 晶載系統（soc)之資訊，其包括圖2之記憶體陣列28〇，且 亦包括SOC内之額外的電子電路及組件。 可在製造過程528處接收GDSII檔案526以根據在(31^11 檔案526中之經變換之資訊製造圖！之M丁j器件、圖2之記 憶體陣列280、圖2之記憶體單元282、圖22MTJ結構2〇ι 或其任何組合。舉例而言，器件製造過程可包括將GDsn 檔案526提供至遮罩製造商530以產生—或多個遮罩，諸如 經說明為代表性遮罩532之用於光微影處理之遮罩。遮罩 146822.doc 201115802 5 32可在製造過程期間使用以產生一或多個晶圓534，其經 測试及分離成晶粒（諸如代表性晶粒536)〇晶粒536包括一 電路，該電路包括圖i之MTJ器件1〇1、圖2之記憶體陣列 280、圖2之^己憶體單元282、圖2iMTJ結構2〇1或其任何 組合。 可將晶粒536提供至封裝過程538，其中晶粒536經併入 至代表性封裝540中。舉例而言，封裝54〇可包括單晶粒 536或多個晶粒（諸如系統級封裝（Sip)配置）。封裝54〇可經 組態以符合一或多標準或規格（諸如聯合電子器件工程設 計會議（Joint Electron Device Engineering C_cil ; JEDEC)標準）。 關於封裝54〇之資訊可（諸如）經由儲存於電腦546處之組 件程式庫分配至多種產物設計者。電腦546可包括耦接至 記憶體550之處理器548(諸如一或多處理核心）。印刷電路 板（PCB)工具可作為處理器可執行指令儲存於記憶體處 以處理自電腦546之使用者經由使用者介面544接收之pcB 設計資訊542 ^ PCB設計資訊542可包括經封裝半導體器件 在電路板上之實體定位資訊，該經封裝半導體器件對應於 包括圖1之MTJ器件1〇1、圖2之記憶體陣列28〇、圖2之記憶 體單元282、圖2之MTJ結構201或其任何組合之封裝54卜^ 電腦546可經組態以變換PCB設計資訊542以產生資料檔 案，諸如具有包括經封裝半導體器件在電路板上之實體定 位資訊以及諸如跡線及通道之電連接件之布局之資料的 GERBER㈣552，其中，該經封裝半導體器件對應於包 H6822.doc -18- 201115802 括圖1之MTJ器件101、圖2之記憶體陣列280、圖2之記憶 體單元282、圖2之MTJ結構201或其任何組合之封裝540。 在其他實施例中，經變換之PCB設計資訊產生之資料擋案 可具有不同於GERBER格式之格式。 GERBER檔案552可在板裝配過程554處經接收，且用以 根據儲存於GERBER檔案552内之設計資訊製造產生PCB， 諸如代表性PCB 556。舉例而言，GERBER檔案552可經上 載至一或多機器用於執行PCB生產過程之多種步驟。可用 電子組件（包括封裝540)填充PCB 556，以形成代表性印刷 電路總成（PCA)558。 PC A 558可在產物製造過程560處經接收，且整合至一或 多電子器件，諸如第一代表性電子器件562及第二代表性 電子器件564。作為一說明性非限制實例，第一代表性電 子益件562、第二代表性電子器件564或該兩者可選自機上 盒、音樂播放機 '視訊播放機、娛樂單元、導航器件、通 信器件、個人數位助理斤!)…、固定位置資料單元及電腦 之群組。作為另一說明性非限制實例，電子器件562及564 中之一或多者可為遠端單元，諸如行動電話 '手持式個人 通H统（pcs)單元、肖如個（資料助理之攜帶型資料單 兀王球定位系統（Gps)允用之器件、導航器件、諸如儀 錶喂取6又備之固定位置資料單元或儲存或棟取資料或電腦 才曰7之任何其他器件，或其任何組合。雖然圖5說明根據 =明之教㈣遠端單S，但本發明不限於此等例示性說 月單兀°本發明之實施例可適當地用於包括主動式積體電 146822.doc •19· 201115802 路之任何器件中，該主動式積體電路包括用於測試及特性 化之記憶體及晶載電路。 因此，圖1之MTJ器件1〇1、圖2之記憶體陣列28〇、圖2 之記憶體單元282、圖2之MTJ結構201或其任何組合可經 製造、處理及併入至如說明性過程5〇〇所描述之電子器件 中。關於圖1至4所揭示之實施例之一或多個態樣可在多種 處理階段包括於（諸如）程式庫檔案512、GDSn檔案526及 GERBER槽案552内，卩及儲存於研究電腦咖之記憶體 wo、設計電腦514之記憶體518、電腦546之記憶體55〇、 在多種階段（諸如板裝配過程554)使用之一或多其他電腦或 處理器(未圖示)之記憶體處，及亦併入至一或多其他實體 實施例（諸如遮罩532、晶粒536、封裝540、PCA 558、諸 如原型電路或器件（未圖示）之其他產物或其任何組合）中。 舉例而言，G麵檔案526或製造過程528可包括健存可由 電腦執行之指令之電腦可讀有形媒體，該等指令包括··可 由電腦執行以起始在磁性穿随接面結構之自由層上沈積覆 歸料以形成覆蓋層之指令，及可由電腦執行以起始氧化 覆蓋材料之。p刀以形成氧化材料層之指令。覆蓋材料可包 括鎂’且氧化該覆蓋材料以形成氧化鎂可減小自由層之自 旋泵效應。雖然描繪了自實體器件設計至最終產物：生產 之多種代表性階段，但在其他實施例中可使用較少階段或 包括額外階段。類似地’可藉由單-實體或執行過程500 之多種階段之一或多實體來執行過程500。 熟習此項技術者應進—步瞭解，結合本文中所揭示之實 I46822.doc 201115802 施例所描述之各種說明性邏輯區塊、組態、模組、電路及 方法/驟可實施為藉由處理單元實施之電子硬體、電腦軟 體或兩者之組合。為清晰說明硬體與實施軟體之此可互換 性，各種說明性組件、區塊、組態、模組、電路及步驟已 在上文大體上按其功能性加以描述。該功能性係實施為硬 體f是可實施處理指令，端視特定應用及加諸於整個系統 又"十、勺束而疋。熟習此項技術者可針對每—特^應用以 不同方式實施所描述之功能性，但該等實施決策不應解釋 為會引起脫離本發明之範嘴。 結合本文中所揭示之實施例而描述之方法或演算法的步 驟可直接體現於硬體中、由處理器執行之軟體模組中，或 該兩者之組合中。-軟體模組可駐存於隨機存取記憶體 (RAM)、磁阻式隨機存取記憶體(mram)、快閃記憶體、 唯讀記憶體（ROM)、可程式化唯讀記憶體（pR〇M)、可抹 除可程式化唯讀記憶體（EPR〇M)、電可抹除可程式化唯讀 己憶體（EEPR0M)、暫存器、硬碟、抽取式磁碟、光碟唯 讀記憶體(CD-ROM) ’或此項技術中已知之任何其他形式 的儲存媒體中。一例示性储存媒體輕接至該處理器，以使 仔0玄處理益可自該儲在據艘4 ㈣媒體取育訊及將資訊寫入至該儲 存媒體。在替代例中’儲存媒體可整合至處理器。該處理 器及該儲存媒體可存在於一特殊應用積體電路(ASK)中。 該ASIC可存在於—計算器件或—使用者終端機中。在替代 例二:該處理器及該儲存媒體可作為離散組件而存在於一 計算器件或一使用者終端機中。 146822.doc •21 · 201115802 提供所揭示之實施例之先前描述以使得熟習此項技術者 能夠製造或使用所揭示之實施例。熟習此項技術者將顯而 场見對此等實施例之各種修改’且可在不偏離本發明之範 4之情況下將本文中所定義之原理應用於其他實施例。因 此’本發明不意欲限於本文中所展示之實施例，而應符合 可能與如由以下申請專利範圍定義之原理及新穎特徵一致 的最寬範疇。 【圖式簡單說明】 圖1為包括具有金屬/金屬氧化物覆蓋層之磁性穿隧接面 (MTJ)器件之自旋力矩轉移磁性隨機存取記憶體（STT_ MR AM)之一元件的說明性實施例； 圖2為包括具有薄金屬緩衝/金屬/金屬氧化物覆蓋層之磁 性穿隧接面（MTJ)結構之記憶體陣列的說明性實施例； 圖3為形成磁性穿隧接面（MTJ)器件之方法之第一說明性 實施例的流程圖； 圖4為形成磁性穿隧接面（MTJ)器件之方法之第二說明性 實施例的流程圖；及 圖5為說明用於磁性穿隧接面（MTJ)器件之製造過程的資 料流程圖。 【主要元件符號說明】 100 自旋力矩轉移磁性隨機存取記憶體（STT- MRAM) 101 磁性穿隧接面（MTJ)器件 102 位元線存取電極 146822.doc -22- 201115802 103 種子層 104 反鐵磁性（AFM) 106 經釘紮層 108 穿隧障壁層 110 自由層 112 覆蓋層 114 存取電晶體電極 116 存取電晶體 118 位元線 119 字線 120 源極接觸件 122 讀取操作 124 磁矩 125 磁矩 126 基板 130 汲極區 132 源極區 140 距離dl 142 距離d2 190 金屬部分 192 氧化金屬部分 200 記憶體糸統 201 MTJ結構 202 頂部接觸件 -23· 146822.doc 201115802 203 種子層 204 反鐵磁性（AFΜ)釘: 206 經釘紮層 208 穿隧障壁層 210 自由層 212 覆蓋層 218 底部接觸件 222 位元線 224 磁矩 225 磁矩 228 存取電晶體 230 字線 232 源極線 280 記憶體陣列 282 記憶體單元 284 感測放大 286 放大器輸出 290 第一材料之第一層 292 第二材料之第二層 294 第三層 500 電子器件製造過程 502 實體器件資訊 504 使用者介面 506 研究電腦 146822.doc ·24· 201115802 508 處理器 510 記憶體 512 程式庫檔案 514 設計電腦 516 處理器 518 記憶體 520 電子設計自動化（EDA)工具 522 電路設計資訊 524 使用者介面 526 GDSII檔案 528 製造過程 530 遮罩製造商 532 遮覃· 534 晶圓 536 晶粒 538 封裝過程 540 封裝 542 印刷電路板（PCB)設計資訊 544 使用者介面 546 電腦 548 處理器 550 記憶體 552 GERBER檔案 554 板裝配過程 146822.doc -25- 201115802 556 印刷電路板（PCB) 558 印刷電路總成（PCA) 560 產物製造過程 562 第一代表性電子器件 564 第二代表性電子器件 d 1 第一距離 d2 第二距離 t 總厚度 tl 厚度 t2 厚度 146822.doc -26-

Claims (1)

1. 201115802 七、申請專利範圍： 1· 一種裝置，其包含： 一磁性穿隧器件接面器件，其包含： 一障壁層； · —自由層；及 一覆蓋層，其中該自由層經 蓋層之間，且其中該覆蓋層包括：該障壁層與該覆 氧化金屬部分。 第—金屬部分及一 且其中 2. ㈣求項1之裝置’其中該金屬部分包括鎮 6亥氧化金屬部分包括氧化鎂。 3. 如請求们之裝置，其中該第 ^ ή , a A 盃屬邛分之一第一側與 y. . H “屬邛刀之一第二側與該 乳化金屬部分接觸。 4. 如請求们之裝置’其進-步包含—經釘紫声。 5. 如請求们之裝置，其整合至至少—個半導體晶粒卜 6·如凊求们之裝置，其進一步包含一記憶體陣列，該記 憶體陣列包括該磁性穿隧接面器件。 7·如請求項6之裝置，其進一步包含一器件，該器件選自 由下列各物組成之群組：-機上盒、—音樂播放機、一 視訊播放機、一娛樂單元、—導航器件、一通信器件、 一倘人數位助理（PDA)、一固定位置資料單元，及一電 腦’該記憶體陣列整合至該器件中。 8· —種裝置，其包含： 一磁性穿隧接面器件，其包含： 146822.doc 201115802 —自由層； ^壁層’其鄰近於該自由層；及 一覆蓋層，其鄰近於該自由層，其中該覆蓋層包括 第材料之一第一層，及一第二材料之一第二層， "衝層，其中，該第二材料包括該第一材料之一 氧化物。 9. ίο. 11. 12. 13. 14. 15. 16. 月求項8之裝置’其中該第二材料係藉由氧化該第一 材料之一部分而形成。 /員9之裝置，其中該第一材料主要為鎂，且其 中’該第二材料主要為氧化鎂。 之，項8之裝置，其中該第一層經定位於距該自由層 之-第'距離處，且該第二層經定位於距該自由層之一 第一距離處，該第二距離大於該第一距離。 如°月求項8之裝置’其中該緩衝層包括—大體上非磁性 金屬材料之一層。 如：求項8之裝置，其中該障壁層鄰近於該自由層之一 第側，且其中該覆蓋層鄰近於該自由層之一與該第一 側相對之第二側。 、 士二求項8之裝置，其整合至至少-半導體晶粒中。 月求項8之裝置’其進_步包含一記憶體陣列，該 隐體陣列包括該磁性穿隧接面器件。 々。月求項15之裝置’其進一步包含一器件，該器件選 由了列各物組成之群組：—機上盒、—音樂播放機、 視Λ播放機、一娛樂單元、-導航器件、一通信器件 146822.doc 201115802 一個人數位助理（PDA)、一田—， ； 固疋位置資料單元，及一電 腦，該記憶體陣列整合至該器件中。 17. —種裝置，其包含： -作為一磁矩之定向之 由一超過一臨限電流密 用於儲存之構件，其用於儲存 資料值，該用於儲存之構件可藉 度之自旋極化電流而可程式化； 傳導電子通過一障壁之量 至該用於儲存之構件；及 旋栗效應，其中，該覆蓋 氧化金屬部分，且其中， 穿隨障壁構件與該覆蓋構 穿隧障壁構件，其用於藉由 子力學穿隧而將傳導電子提供 覆蓋構件，其用於減小一自 構件包括一第一金屬部分及一 該用於儲存之構件經定位於該 件之間。 個半導體晶粒中。 記憶體陣列，該記 穿隧障壁構件及該 18.如請求項17之裝置，其整合至至少— 19·如請求項17之裝置，其進一步包含一 憶體陣列包括該用於儲存之構件 '該 覆蓋構件》 2〇·如請求項19之裝置，其進一步包含一器件，該器 由下列各物組成之群組：一機上盒、—音樂播^機、— 視訊播放機、-娛樂單元、-導航器件、一通作号件、 -個人數位助理（PDA) 一固定位置資料單元，及—電 腦，該記憶體陣列整合至該器件中。 21. —種方法，其包含： 在一磁性穿隨接面結構之—自由層上沈積—覆蓋材 料，以形成—覆蓋層；及 I46822.doc 201115802 氧化該覆蓋材料之一部分以形成一氧化材料層。 22. 如請求項21之方法，其中該覆蓋材料包括鎂。 23. 如請求項之方法，其中該覆蓋材料之氧化減小該自由 層之一自旋泵效應。 /ί 4 ·如清求項2 1之方法，盆中号r，、士接这^分迄 /、甲忒沈積及该氧化係藉由整合一 至一電子器件中之處理器來控制。 25 · —種方法，其包含： -第-步驟，其在一磁性穿隧接面結構之一自由層上 沈積一覆蓋材料以形成一覆蓋層；及 -第二步驟，其氧化該覆蓋材料之一部分以形成一氧 化材料層。 26’如凊求項25之方法，其中，該第—步驟及該第二步驟係 藉由-整合至一電子器件中之處理器來控制。 27. —種電腦可讀有形媒體装 卡體其儲存可由電腦執行之指令， 該等指令包含： 可由該電腦執行以起始在一磁性穿随接面結構之一自 由層上沈積—覆蓋材料以形成一覆蓋層之指令；及 可由該電腦執行以起始氧化該覆蓋材料之一部分以形 成一氧化材料層之指令。 2 8.如請求項2 7之雷聰π碎> , 電恥可續有形媒體，其中該覆蓋材料包括 29. 可讀有形媒體， 自旋泵效應。 如請求項2 7之電腦 減小該自由層之— 其中氡化該覆蓋材料 30. —種方法，其包含. 146822.doc 201115802 形成一障壁層； 形成一自由層；及 形成一覆蓋層，其中，該障壁層鄰近於該自由層，且 . 該覆蓋層鄰近於該自由層，且其中該覆蓋層包括—大體 上非磁性材料之第一層，及該大體上非磁性材料之—氧 化物之一第二層。 3 1 ·如請求項3〇之方法，其中該大體上非磁性材料包括鎂。 32. 如請求項3〇之方法，其中該第一層與該自由層之間的一 第一距離小於該第二層與該自由層之間的一第二距離。 33. 如4求項3〇之方法，其中該障壁層鄰近於該自由層之一 側’且該覆蓋層鄰近於該自由層之一第二側，該第二側 與s亥第—側相對。 34. 如請求項3〇之方法，其進一步包含形成一鄰近於該障壁 層之經釘紮層。 35. —種方法，其包含： 接收表示一半導體器件之至少一個物理性質之設計資 訊’該半導體器件包括： ~障壁層； —自由層；及 . —覆蓋層，其中，該自由層經定位於該障壁層與該 覆蓋層之間，且其中，該覆蓋層包括一鎂部分及一氧 化鎂部分； 變換該設計資訊以符合一檔案格式；及 產生一包括該經變換之設計資訊之資料檔案。 146822.doc 201115802 36. 如請求項35之方法，其中該資料檔案具有一 GDsn格 式。 37. —種方法，其包含： 接收一包括對應於/半導體器件之設計資訊之資料檔 案；及 根據該設計資訊製造該半導體器件，其中該半導體器 件包括： 一障壁層； 一自由層；及 —覆蓋層’其中，該自由層經定位於該障壁層與該 覆蓋層之間，且其中，該覆蓋層包括一鎂部分及一氧 化鎖部分。 資料檔案具有一 GDSII格 38_如請求項37之方法，其中該 式。 3 9. —種方法，其包含： 接收包括一經封裝之半導體器件在一電路板上之實體 定位資訊之設計資訊，該經封裝之半導體器件包括一半 導體結構’該半導體結構包含： 一障壁層； —自由層；及 後蓋層其中5亥自由層經定位於在該障壁層與該 覆蓋層之間，且其中該覆蓋層包括一錢部分及一氧化 鑛部分；及 變換該設計資訊以產生一資料檔案。 146822.doc 201115802 40.如請求項39之方法，其中 格式。 該資料檔案具有一 GERBER 41. 一種方法，其包含： 接收-包括設計資訊之資料稽案，該設計資訊包括一 經=之半導體器件.在一電路板上之實體定位資訊；及 製造該電路板，該電路板經組態以根據該設計資訊容 封裂之半導體器件，其中該經封裝之半導體器件 u括包含至少一個記憶體單元之半導體記憶體陣列， 該至少—個記憶體單元包括： 一障壁層； 一自由層；及 一覆蓋層’其中該自由層經定位於該障壁層與該覆 蓋層之間’且其中該覆蓋層包括一鎂部分及一氧化鎂 部分。 42. 如請求項41之方法’其中該資料檔案具有一 GERBER格 式。 43.如請求項41之方法，其進一步包含將該電路板整合至一 器件中’該器件選自由下列各物組成之群組：一機上 盒、一音樂播放機、一視訊播放機、一娛樂單元、一導 航器件、一通信器件、一個人數位助理（PDA)、一固定 位置資料單元，及—電腦。 146822.doc