JP2014140075A - 磁気トンネル接合デバイスおよび製造 - Google Patents

磁気トンネル接合デバイスおよび製造 Download PDF

Info

Publication number
JP2014140075A
JP2014140075A JP2014085713A JP2014085713A JP2014140075A JP 2014140075 A JP2014140075 A JP 2014140075A JP 2014085713 A JP2014085713 A JP 2014085713A JP 2014085713 A JP2014085713 A JP 2014085713A JP 2014140075 A JP2014140075 A JP 2014140075A
Authority
JP
Japan
Prior art keywords
layer
free layer
metal
cap
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014085713A
Other languages
English (en)
Other versions
JP5795659B2 (ja
Inventor
Kangho Lee
カンホ・イ
Xiaochun Zhu
シャオチュン・ジュウ
Li Xia
シア・リ
Seung H Kang
スン・エイチ・カン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014140075A publication Critical patent/JP2014140075A/ja
Application granted granted Critical
Publication of JP5795659B2 publication Critical patent/JP5795659B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/309—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices electroless or electrodeposition processes from plating solution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスおよび製造に関し、特に、キャップ層を組み込んだＭＴＪ構造に関する。
【解決手段】磁気トンネル接合デバイスおよび製造方法が開示される。特定の実施形態では、方法は、磁気トンネル接合構造のフリー層（１１０）上にキャップ材料（１１２）を堆積させてキャップ層を形成するステップと、キャップ材料の一部分を酸化して酸化された材料の層を形成するステップを含む。
【選択図】図１

Description

本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスおよび製造に関し、特に、キャップ層を組み込んだＭＴＪ構造に関する。
ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ）の作成に使用することができる。ＭＴＪ素子は、ピン層、磁気トンネルバリア、およびフリー層を通常含んでおり、ビット値はフリー層中の磁気モーメントにより表される。ＭＴＪ素子に保存されるビット値は、ピン層が有する固定された磁気モーメントの向きに対する、フリー層の磁気モーメントの向きにより決定される。ピン層の磁化は固定されているが、一方フリー層の磁化は切り換えることができる。
ＭＴＪ素子を電流が通過すると、電流が閾値、すなわち臨界スイッチング電流（Ｉｃ）を超えた場合、フリー層の磁化の方向を変化させることができる。Ｊ．Ｓｌｏｎｅｃｚｅｗｓｋｉによるスピントルクトランスファーモデルによれば、Ｉｃは有効減衰定数（α）、飽和磁化（Ｍｓ）およびフリー層の厚さ（ｔｆｒｅｅ）に比例し、すなわちＩｃ〜αＭｓｔｆｒｅｅである。臨界スイッチング電流を低くすると、ＳＴＴ−ＭＲＡＭ技術の電力消費とチップ面積の低減が可能になるが、これはα、Ｍｓ、ｔｆｒｅｅを低減することで達成できる。とりわけ、αを低減してもＭＴＪの熱安定性（ＥＢ）は低下しないことがあるが、ＥＢ〜ＭＳｔｆｒｅｅであるため、ＭＳおよびｔｆｒｅｅを小さくするとＥＢは悪化する可能性がある。一般に、フリー層のような薄い強磁性金属膜の有効減衰定数は、膜の厚さと、周囲層の組成に大きく影響されうる。特に、フリー層に隣接する非磁性金属は、スピンポンピング効果によって、有効減衰定数を大きく増大させることがある。従来のＭＴＪ膜構造は、フリー層の上にキャップ層を有することがあり、ＭＴＪ膜の蒸着に続くその後の製造プロセスのステップから、ＭＴＪ膜を保護できる。Ｓｉ ＣＭＯＳプロセスに適合する非磁性金属（例えば、ＴａまたはＴａＮ）が、キャップ層として使用されてきた。
フリー層の有効減衰定数は、通常、フリー層に対応するバルク材料の本来の減衰定数よりも大きく、それは、フリー層から離れることができる自由電子との交換結合に起因する、フリー層の磁化からの角運動量の損失を表す減衰成分を含むためである。この「スピンポンピング」効果により、フリー層の磁気モーメントの方向を変えるのに必要な電流の量がより大きくなる。スピンポンピング効果を抑制することで、ＭＴＪデバイスの臨界スイッチング電流密度を低減することができる。
キャップ層からのスピンポンピング効果を抑制し、αを低減するために、キャップ層のための様々な材料および方法が研究されてきた。例として、「二重ＭｇＯ」ＭＴＪ構造が提案されている。二重ＭｇＯ ＭＴＪ構造は、フリー層の上にＲＦスパッタリングされたＭｇＯを組み込むことにより、低い臨界スイッチング電流（約０．５２ＭＡ／ｃｍ２）を示したが、これはスピンポンピング効果が低減したことによるものである。しかし、ＭｇＯ層を追加することで抵抗面積積（ＲＡ）が増大して磁気抵抗（ＭＲ）が劣化し、これはＳＴＴ−ＭＲＡＭのビットセルの動作マージンを確保する上で一般に望ましくない。したがって、ＲＡおよびＭＲを犠牲にすることなくスピンポンピング効果を抑制する、より現実的な方法が、ＳＴＴ−ＭＲＡＭデバイスの適切な書き込みおよび読み出し性能を保証することを助ける上で、有益であろう。
ＭＴＪデバイスのフリー層に隣接するキャップ層を、金属層および金属酸化物層で形成することができる。金属酸化物を含むキャップ層は、スイッチング電流密度を低減することができ、金属層は磁気アニーリングステップ中に酸化物層からの酸素の拡散を防ぐことができ、それによりＭＲの低下を防ぐことができる。さらに、高品質の金属／金属酸化物キャップ層は、スピン分極電子の二重バリアを通るコヒーレントトンネル現象を実現することにより、ＲＡを増大させないことが可能である。
特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはバリア層、フリー層、およびキャップ層を含む。フリー層は、バリア層とキャップ層の間に位置する。キャップ層は、第１の金属部分と、酸化された金属部分を含む。
別の特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはフリー層、フリー層に隣接するバリア層、およびフリー層に隣接するキャップ層を含む。キャップ層は、第１の材料の第１の層、第２の材料の第２の層、およびバッファ層を含む。第２の材料は、第１の材料の酸化物を含む。
別の特定の実施形態では、臨界スイッチング電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段を含む装置が開示される。装置は、バリアを通る伝導電子の量子力学的トンネル効果によって、上記の保存する手段に十分な伝導電子を与えるのに、十分薄いトンネルバリア手段も含む。装置はさらに、スピンポンピング効果を低減するためのキャップ手段を含む。キャップ手段は、第１の金属部分および酸化された金属部分を含む。保存する手段は、トンネルバリア手段とキャップ手段の間に位置する。
別の特定の実施形態では、ＭＴＪ構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するステップを含む方法が開示される。この方法は、キャップ材料の一部分を酸化して酸化材料の層を形成するステップも含む。
別の実施形態では、方法は、バリア層を形成するステップ、フリー層を形成するステップ、およびキャップ層を形成するステップを含む。バリア層はフリー層に隣接し、キャップ層はフリー層に隣接する。キャップ層は実質的に非磁性の材料の第１の層と、実質的に非磁性の材料の酸化物の第２の層を含む。
開示された実施形態の少なくとも１つにより実現される１つの特定の利点は、酸化物キャップ層を含まないＭＴＪデバイスと比較して有効減衰定数を低減することによりスイッチング電流密度を低減しつつ、同時に、酸化物のみのキャップ層を使用するＭＴＪデバイスと比較して、ＭＴＪの磁気抵抗（ＭＲ）を増大させ、抵抗面積積（ＲＡ）を低減することである。本開示の他の態様、利点、および特徴は、以下の項目、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体を検討した後で明らかになるだろう。
金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）デバイスを含むスピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の例示的な実施形態を示す図である。 薄い金属バッファ／金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）構造を含むメモリアレイの例示的な実施形態を示す図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。 磁気トンネル接合（ＭＴＪ）デバイスとともに用いる製造プロセスを例示するデータフロー図である。
図１を参照すると、スピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の第１の例示的な実施形態が図示されており、全体が番号１００で表されている。ＳＴＴ−ＭＲＡＭの素子１００は、磁気トンネル接合（ＭＴＪ）デバイス１０１を有するメモリセルと、基板１２６上のアクセストランジスタ１１６を含む。ＭＴＪデバイス１０１は、アクセストランジスタ電極１１４、シード層１０３、反強磁性（ＡＦＭ）ピン止め層１０４、ピン層１０６、トンネルバリア層１０８、フリー層１１０、キャップ層１１２、およびビット線１１８に結合されたビット線アクセス電極１０２を含む。アクセストランジスタ電極１１４は、アクセストランジスタ１１６のドレイン領域１３０に結合される。アクセストランジスタ１１６はワード線１１９によってゲート駆動され、ソースコンタクト１２０に結合されたソース領域１３２を有する。
シード層１０３は、アクセストランジスタ電極１１４と接触している。シード層１０３は、ＭＴＪ膜の堆積のための表面を提供し、いくつかの異なる層からなっていてもよい。ＡＦＭピン止め層１０４は、シード層１０３と接触している。ＡＦＭピン止め層１０４は、ピン層１０６の磁気モーメント１２５の方向が特定の方向にピン止めされるようにする。ピン層１０６は、ＡＦＭピン止め層１０４と接触しており、強磁性材料からなっていてもよい。
トンネルバリア層１０８は、ピン層１０６と接触しており、フリー層１１０からピン層１０６を物理的に分離すると同時に、トンネルバリア層１０８を横切るの電子トンネリングによって、電流が流れるようにする。トンネルバリア層１０８は、非磁性材料からなっていてもよい。例示的な実施形態では、トンネルバリア層１０８は、酸化マグネシウム（ＭｇＯ）を含む。
フリー層１１０は、トンネルバリア層１０８と接触しており、基板１２６から距離ｄ１ １４０の場所に位置する。フリー層１１０は、ピン層１０６の磁気モーメント１２５と平行または逆平行の配向であってよい磁気モーメント１２４を有する。ピン層１０６は、基板１２６から距離ｄ２ １４２の場所に位置してもよく、ここで距離ｄ２ １４２は、距離ｄ１ １４０よりも短い。フリー層１１０の磁気モーメント１２４は、臨界スイッチング電流を超える電流によって書き込むことができ、臨界スイッチング電流よりも小さい電流を用いて読み出すことができる。例えば、読み出し電流は、読み出し時のじょう乱を防ぐため、臨界スイッチング電流よりもはるかに小さくてもよい。例示的な実施形態では、フリー層１１０は単一の強磁性層であってよい。別の例示的な実施形態では、フリー層１１０は合成した強磁性層であってもよい。
キャップ層１１２は、フリー層１１０と接触している。キャップ層１１２は、スピンポンピング効果を低減することによりフリー層１１０の有効減衰定数を低減するように構成されており、したがってＭＴＪデバイス１０１に実質的な直列抵抗を与えることなく、臨界スイッチング電流を低減する。キャップ層１１２は、金属部分１９０および酸化された金属部分１９２を含む。例えば、金属部分１９０は大部分がマグネシウム（Ｍｇ）（例えば、偶然または意図的に不純物を含むＭｇ）であってよく、酸化された金属部分１９２は大部分が酸化マグネシウム（ＭｇＯ）（例えば、偶然または意図的に不純物を含むＭｇＯ）であってよい。トンネルバリア層１０８は、マグネシウム（Ｍｇ）および酸化マグネシウム（ＭｇＯ）も含んでよく、ＳＴＴ−ＭＲＡＭ１００の素子の製造中、複数層に同一の材料を使用できるようにして、使用する材料の数を減らす。
例示的な実施形態において、キャップ層１１２は、マグネシウムを堆積させて全体の厚さ（ｔ）を有する金属層を形成し、次いで酸化プロセスを実行して酸化された金属部分１９２を形成することによって形成される、ＭｇｘＭｇＯ１−ｘ傾斜層を含む。酸化プロセスは、得られるＭｇＯ層の厚さおよびばらつきを、他の堆積法による場合よりも、より信頼性が高くなるように制御するように設定されてもよい。例えば、キャップ層１１２の全体の厚さは１ナノメートルより小さくてもよく、酸化された金属部分１９２の厚さは、例えば、５オングストローム（０．５ｎｍ）、４オングストローム、３オングストローム、または他の任意の厚さであってもよい。
特定の実施形態では、酸化された金属部分１９２の材料は、スピンポンピング効果を低減する物理的特性を有してもよく、それによって、フリー層１１０の有効減衰定数を低減する。しかし、酸化された金属部分１９２の材料は、酸化物絶縁体を追加することで付加された直列抵抗のために、ＭＴＪデバイス１０１に高い抵抗を与える可能性がある。金属部分１９０の部分酸化によって金属酸化物層を形成することで、ＭＴＪデバイス１０１の抵抗は、二重ＭｇＯバリアを横切るスピン分極電子のコヒーレントトンネル現象によって、大きくは増大しないようにできる。同時に、酸化された金属部分１９２によるフリー層１１０の有効減衰定数の低減による有益な効果も、得ることができる。例えば、キャップ層１１２はＭＴＪデバイス１０１の直列抵抗を２００オーム以下だけ増大させる可能性があるが、同時に、臨界スイッチング電流密度を３０パーセント以上低減する。臨界スイッチング電流密度が小さくなることにより、デバイスの小型化、メモリアレイの高密度化、動作の低電力化、クロック周波数の向上、またはこれらの任意の組合せが実現できる。
金属部分１９０は、幅広く様々な種類の材料で形成することができる。例えば、特定の実施形態では、金属部分１９０はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、Ｍｇ、またはそれらの任意の組合せを含む。例えば、Ｈｆ、Ｚｒ、Ｍｇのような電気陰性度の低い元素は、磁気アニーリング中にフリー層１１０内で酸素を除去し、ＭＲを向上させることができる可能性がある。例を挙げると、Ｍｇはタンタル（Ｔａ）よりも電気陰性度が低く、Ｍｇキャップ層を有するＭＴＪは、Ｔａキャップ層を有する類似のＭＴＪよりも高いＭＲを示すことができる。したがって、キャップ層１１２の金属部分１９０におけるＭｇのような電気陰性度の低い元素は、ＭＲの維持または、ＭＲの向上の助けにもなる可能性がある。しかし、他の実施形態では、キャップ層はＨｆ、Ｚｒ、Ｍｇ、またはＨｆ、Ｚｒ、もしくはＭｇの任意の組合せを含まなくてもよく、代わりに他の材料を含んでもよい。
書き込み電流がＭＴＪデバイス１０１内を通過する方向は、フリー層１１０の磁気モーメント１２４がピン層１０６の磁気モーメント１２５に平行に配向されるか、反平行に配向されるかを決定する。例示的な実施形態では、データ値「１」は、ビット線アクセス電極１０２からアクセストランジスタ電極１１４へ第１の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して反平行に配向できる。データ値「０」は、アクセストランジスタ電極１１４からビット線アクセス電極１０２へ第２の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して平行に配向できる。
読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００で実行されるとき、読み出し電流はビット線アクセス電極１０２からソース１２０へ流れることができるか、または読み出し電流はソース１２０からビット線アクセス電極１０２へ流れることができる。特定の実施形態では、読み出し電流の方向は、どの方向が最大の読み出し信号をもたらすかに基づいて決定される。特定の実施形態では、読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００の素子で実行されるとき、読み出し電流はビット線（ＢＬ）１１８を介して、ビット線アクセス電極１０２からアクセストランジスタ電極１１４の方向に流れる。ＭＴＪデバイス１０１を通る読み出し電流は、磁気モーメント１２５および磁気モーメント１２４の相対的な方向に対応する抵抗を受ける。ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４に対して平行であるとき、読み出し電流は、ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４と反平行のときとは異なる抵抗を受ける。
したがって、ビットセルは、ＳＴＴ−ＭＲＡＭのようなメモリデバイスの素子として用いることができる。キャップ層１１２を使用することで、フリー層１１０の有効減衰定数は実質的に低減することができ、酸化物のみのキャップ材料を用いた場合ほど抵抗面積（ＲＡ）積を増大させることなく、かつ磁気抵抗（ＭＲ）を劣化させることなく、臨界スイッチング電流密度（ＪＣ）を低減する。実質的にＭＲを低減することなく、かつ実質的にＲＡを増大させることなくＪＣが低減する結果、より低電力での動作および熱の発生の低減が実現でき、より短い書き込みパルス長およびより高いクロック周波数での動作も可能とすることができる。
図２を参照すると、メモリシステムの別の例示的な実施形態が図示されており、全体が番号２００で表される。メモリシステム２００は、ＳＴＴ−ＭＲＡＭメモリアレイのようなメモリアレイ２８０を含み、メモリアレイ２８０は、代表的なメモリセル２８２、ならびにｈｉｇｈの論理値およびｌｏｗの論理値を保存する一対の代表的な参照セルを含む、複数のメモリセルを含む。センスアンプ２８４は参照セルからの出力に加えて、選択されたメモリセルからの出力を受け取るように結合される。センスアンプ２８４は、選択されたメモリセルに保存された値を示すアンプ出力２８６を作成するように構成される。
メモリセル２８２は、アクセストランジスタ２２８に結合されたＭＴＪ構造２０１を含む。ＭＴＪ構造２０１は、トップコンタクト２０２、キャップ層２１２、磁気モーメント２２４を有するフリー層２１０、トンネルバリア層２０８、ピン止めされた磁気モーメント２２５を有するピン層２０６、反強磁性（ＡＦＭ）ピン止め層２０４、シード層２０３、およびボトムコンタクト２１８を含む。アクセストランジスタ２２８はボトムコンタクト２１８に結合され、ワード線２３０およびソース線２３２に結合される。
トップコンタクト２０２は、ビット線２２２に対する第１の電気的な接触を与える。ＡＦＭピン止め層２０４は、ピン層２０６の磁気モーメント２２５の方向を固定する。ピン層２０６は、複数の層（図示せず）を含む合成のピン層であってもよい。トンネルバリア層２０８は、自由電子の接近を制限することができるが、フリー層２１０へのトンネル電流を可能にする。フリー層２１０は、臨界スイッチング電流を超えるスピン分極電流の印加によってプログラム可能な磁気モーメント２２４の方向として、データ値を保存することができる。フリー層２１０はトンネルバリア層２０８およびキャップ層２１２の間に位置し、トンネルバリア層２０８がフリー層２１０の第１の側に隣接し、キャップ層２１２がフリー層２１０の第２の側に隣接するようになっており、ここで上記の第２の側は上記の第１の側の反対側である。
キャップ層２１２はスピンポンピング効果を低減し、フリー層２１０の有効減衰定数を低減する。キャップ層２１２は、第１の材料の第１の層２９０および第２の材料の第２の層２９２を含む。特定の実施形態において、第１の材料は金属であり、第２の材料は第１の材料の酸化物である。例えば、第１の層２９０は金属層であってよく、第２の層２９２は酸化された金属層であってよい。キャップ層２１２は第３の層２９４も含んでよく、第３の層２９４は、薄い金属バッファ層であってよい。特定の実施形態では、第３の層２９４は非磁性の材料の層である。第３の層２９４は、高品質の酸化物を成長させるのに適切な表面を与えるように選択されてもよい。例示的な実施形態では、第１の層２９０の第１の材料は、大部分がマグネシウム（Ｍｇ）であり、第２の層２９２の第２の材料は、大部分が酸化マグネシウム（ＭｇＯ）である。
第１の層２９０は厚さｔ１を有していてもよく、フリー層２１０から第１の距離ｄ１の場所に位置してもよい。第２の層２９２は厚さｔ２を有していてもよく、フリー層２１０から第２の距離ｄ２の場所に位置してもよい。特定の実施形態では、第２の距離ｄ２は、第１の距離ｄ１よりも長い。キャップ層２１２は、第３の層２９４を含んでもよい。別の実施形態では、キャップ層２１２は第３の層２９４を含まなくてもよく、または１つもしくは複数の追加の層（図示せず）を含んでもよい。
特定の実施形態では、第１の層２９０および第２の層２９２は、全体の厚さｔまで材料（例えばＭｇ）の単一の層を堆積し、次いで材料を酸化することによって形成することができ、第１の層２９０の上に第２の層２９２を形成する。第２の層２９２は厚さｔ２を有していてもよく、第１の層２９０は厚さｔ１を有していてもよいが、ここでｔ１とｔ２の和は全体の厚さｔとほぼ等しい。代わりに、別の実施形態では、キャップ層２１２の１つまたは複数の層が高周波（ＲＦ）スパッタリングまたは他のタイプの製造プロセスによって形成されてもよい。
キャップ層２１２は、図１のキャップ層１１２の動作と実質的に同様の方法で、フリー層２１０の有効減衰定数を低減することができる。さらに、第１の材料は、第１の層２９０を含まないＭＴＪ構造と比較して、フリー層２１０と第２の層２９２の間の直列抵抗を低減するように選択され、かつ構成されてもよい。同様に、第３の層２９４の材料は、第１の層２９０の堆積に適切な表面を与えるように選択することができ、スピンフリップ散乱を低減し、他の物理的特性または物理的特性の任意の組合せをもたらすことができる。
図２に示されるメモリアレイ２８０は、代表的なメモリセル２８２に実質的に同様の複数のセルを含んでもよい。例示として、メモリアレイ２８０、または図１のＭＴＪデバイス１０１もしくは図２のＭＴＪ構造２０１を用いる他の任意のセルのアレイは、レベル２（Ｌ２）キャッシュまたは他のタイプの組み込みメモリのような、組み込みメモリ内に実装することができる。そのようなＭＴＪセルのアレイは、ＳＴＴ−ＭＲＡＭメモリとして実装することができ、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはフラッシュメモリ技術を用いるメモリアレイを置き換えることができる。
図３は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。例示的な実施形態では、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。特定の実施形態では、方法は、３０２においてシード層材料を堆積させてシード層を形成し、３０４においてシード層上に反強磁性（ＡＦＭ）材料を堆積させてＡＦＭ層を形成し、３０６においてＡＦＭ層上にピン層を形成し、３０８においてピン層上にバリア材料を堆積させてバリア層を形成し、３１０においてバリア層上にＭＴＪのフリー層を形成することによって磁気トンネル接合を形成するステップを含む。
続いて３１２で、キャップ材料が磁気トンネル接合構造のフリー層上に堆積されて、キャップ層を形成する。キャップ層の厚さは、１ナノメートルよりも薄くてよい。特定の実施形態では、キャップ材料はマグネシウムを含む。
３１４に進み、キャップ材料の一部を酸化し、酸化された材料（例えばＭｇＯ）の層を形成する。特定の実施形態では、キャップ材料を酸化することで、キャップ層がない場合のＭＴＪが有する臨界電流密度と比較して、ＭＴＪの臨界電流密度が低減する。
堆積するステップおよび酸化するステップは、製造機械を制御するように構成されたコンピュータのような、電子機器に組み込まれたプロセッサによって制御されうる。キャップ材料を酸化することで、酸化された材料の層の厚さは、ＲＦスパッタリングなどの材料を適用する他の技術による場合よりも、より正確に制御されうる。例えば、酸化された材料の層は、均一性を向上しつつ、４オングストロームより薄い厚さを有するように制御することができる。
図４は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。例示的な実施形態において、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。４０２では、ピン層が形成されうる。４０４に移り、バリア層が形成され、４０６において、フリー層が形成される。
続いて４０８で、キャップ層が形成され、ここでバリア層はフリー層と隣接し、キャップ層はフリー層と隣接する。キャップ層は実質的に非磁性の材料の第１の層および実質的に非磁性の材料の酸化物の第２の層を含む。特定の実施形態では、実質的に非磁性の材料はマグネシウム（Ｍｇ）を含み、酸化物は酸化マグネシウム（ＭｇＯ）を含む。
例えば、バリア層がフリー層の第１の側に隣接してもよく、キャップ層がフリー層の第２の側に隣接してもよい。ここで、第２の側は第１の側の反対側である。第１の層は第２の層よりもフリー層の近くに位置してもよく、そのため第１の層とフリー層の間の第１の距離が、第２の層とフリー層の間の第２の距離よりも短くなる。
他の実施形態では、図４の方法は図示されたものと異なる順序で実行されてもよい。例えば、キャップ層はフリー層の形成の前に形成されてもよい。代替的な実施形態では、形成されるＭＴＪデバイスは図１に示した構造とは反転した構造を有していてもよく、キャップ層がフリー層よりも基板に近く、フリー層がキャップ層よりも基板に近くてよい。
前述の開示されたデバイスおよび機能（例えば図１もしくは図２のデバイス、図３もしくは図４の方法、またはそれらの任意の組合せ）は、コンピュータ可読媒体に保存されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）で設計され、構成されることが可能である。そのようなファイルの一部または全ては、そのようなファイルに基づいてデバイスを製造する製造担当者に与えることができる。得られる製品には半導体ウェハが含まれ、半導体ウェハは次いで半導体のダイにカットされ、半導体チップにパッケージングされる。そして、半導体チップは電子機器において使用される。図５は、電子機器製造プロセス５００の特定の例示的な実施形態を示す。
物理的なデバイス情報５０２は、例えば研究用コンピュータ５０６において、製造プロセス５００で受け取られる。物理的なデバイス情報５０２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例えば、物理的なデバイス情報５０２は、研究用コンピュータ５０６に結合されたユーザーインターフェイス５０４を介して入力された、物理的パラメータ、材料特性、および構造の情報を含んでもよい。研究用コンピュータ５０６は、メモリ５１０のようなコンピュータ可読媒体に結合された１つまたは複数のプロセシングコアなどのプロセッサ５０８を含む。メモリ５１０はコンピュータ可読命令を保存することができ、コンピュータ可読命令は、プロセッサ５０８に、物理的なデバイス情報５０２を変換させ、ファイルフォーマットに適合させライブラリファイル５１２を生成するように、実行可能である。
特定の実施形態では、ライブラリファイル５１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル５１２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む半導体デバイスのライブラリを含んでもよく、ライブラリは、電子設計自動化（ＥＤＡ）ツール５２０とともに使用するために提供される。
ライブラリファイル５１２は、メモリ５１８に結合された、１つまたは複数のプロセシングコアのようなプロセッサ５１６を含む設計用コンピュータ５１４において、ＥＤＡツール５２０とともに用いることができる。ＥＤＡツール５２０は、メモリ５１８においてプロセッサ実行可能命令として保存することができ、設計用コンピュータ５１４のユーザーが、ライブラリファイル５１２の、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを用いて、回路を設計することを可能にする。例えば、設計用コンピュータ５１４のユーザーは、設計用コンピュータ５１４に結合されたユーザーインターフェイス５２４を介して、回路設計情報５２２を入力することができる。回路設計情報５２２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例を挙げると、回路設計特性は、特定の回路の識別および回路設計における他の素子との関係、位置情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含んでもよい。
設計用コンピュータ５１４は、回路設計情報５２２を含む設計情報を変換して、ファイルフォーマットに適合するように構成されてよい。例を挙げると、ファイル形式は、平面的な幾何学形状を表すデータベースバイナリファイルフォーマット、テキストラベル、およびＧｒａｐｈｉｃ Ｄａｔａ Ｓｙｓｔｅｍ（ＧＤＳＩＩ）ファイルフォーマットのような回路レイアウトに関する階層フォーマットの他の情報を含んでもよい。設計用コンピュータ５１４は、他の回路または情報に加えて、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを記述する情報を含むＧＤＳＩＩファイル５２６のような、変換された設計情報を含むデータファイルを生成するように構成されてもよい。例を挙げると、データファイルはシステムオンチップ（ＳＯＣ）に対応する情報を含んでもよく、ＳＯＣは図２のメモリアレイ２８０を含み、ＳＯＣ内に付加的な電子回路および部品も含む。
ＧＤＳＩＩファイル５２６は、製造プロセス５２８で受け取られ、ＧＤＳＩＩファイル５２６中の変換された情報にしたがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを製造する。例えば、デバイス製造プロセスは、フォトリソグラフィ工程で使用されるマスクのような、代表的なマスク５３２として図示される１つまたは複数のマスクを作成するために、マスク製造機５３０にＧＤＳＩＩファイル５２６を与えることを含んでもよい。マスク５３２は、製造プロセスの間、１つまたは複数のウェハ５３４を生成するために使用することができ、ウェハ５３４は検査されて、代表的なダイ５３６のようなダイに分割されうる。ダイ５３６は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む回路を含む。
ダイ５３６はパッケージングプロセス５３８に提供され、パッケージングプロセス５３８では、ダイ５３６が代表的なパッケージ５４０に組み込まれてよい。例えば、パッケージ５４０は単一のダイ５３６、またはシステムインパッケージ（ＳｉＰ）構成のように複数のダイを含んでもよい。パッケージ５４０は、電子機器技術評議会（ＪＥＤＥＣ）規格のような、１つまたは複数の規格または仕様に適合するように構成することができる。
パッケージ５４０に関する情報は、コンピュータ５４６に保存されている部品ライブラリなどを介して、様々な製品設計者に分配することができる。コンピュータ５４６は、メモリ５５０に結合された１つまたは複数のプロセシングコアのような、プロセッサ５４８を含んでもよい。プリント配線基板（ＰＣＢ）ツールがメモリ５５０においてプロセッサ実行可能命令として保存されてもよく、ユーザーインターフェイス５４４を介してコンピュータ５４６のユーザーから受け取ったＰＣＢ設計情報５４２を処理することができる。ＰＣＢ設計情報５４２は、回路基板上のパッケージングされた半導体デバイスの、および図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応するパッケージングされた半導体デバイスの、物理的な位置情報を含んでもよい。
コンピュータ５４６は、ＰＣＢ設計情報５４２を変換し、ＧＥＲＢＥＲファイル５５２のようなデータファイルを生成するように構成することができる。ＧＥＲＢＥＲファイル５５２は、配線やビアのような電気的な接続のレイアウトとともに、回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含むデータを有する。ここで、パッケージングされた半導体デバイスは、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されたデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有してもよい。
ＧＥＲＢＥＲファイル５５２は、基板組み立てプロセス５５４において受け取られてよく、ＧＥＲＢＥＲファイル５５２内に保存された設計情報にしたがって製造される、代表的なＰＣＢ５５６のようなＰＣＢを作成するのに使用することができる。例えば、ＧＥＲＢＥＲファイル５５２は、ＰＣＢ製造プロセスの様々なステップを実行するための、１つまたは複数の機械にアップロードされてもよい。ＰＣＢ５５６は、パッケージ５４０を含む電子部品が備えられていてよく、代表的なプリント回路アセンブリ（ＰＣＡ）５５８を形成する。
ＰＣＡ５５８は、製品製造プロセス５６０において受け取られてもよく、第１の代表的な電子機器５６２および第２の代表的な電子機器５６４のような、１つまたは複数の電子機器に組み込まれてもよい。例示的な、限定的ではない例として、第１の代表的な電子機器５６２、第２の代表的な電子機器５６４、またはその両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択することができる。別の例示的な、限定的ではない例として、１つまたは複数の電子機器５６２および５６４は、携帯電話、携帯型パーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末のようなポータブルデータユニット、グローバルポジショニングシステム（ＧＰＳ）対応機器、ナビゲーション機器、メーター読み取り装置のような固定位置データユニット、またはデータもしくはコンピュータ命令を保存し、読み出す任意の他の機器、またはこれらの機器の任意の組合せのような、遠隔装置であってよい。図５は本開示の教示にしたがった遠隔装置を示すが、本開示はこれらの例示的に示された装置に制限されない。本開示の実施形態は、試験または特性評価のためのメモリおよびオンチップ回路を含む、能動集積回路を含む任意の機器において、好適に実施することができる。
したがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せは、例示的なプロセス５００で記載されたように、製造し、処理し、電子機器に組み込むことができる。図１〜４に関して開示された実施形態の１つまたは複数の態様は、ライブラリファイル５１２、ＧＤＳＩＩファイル５２６、ＧＥＲＢＥＲファイル５５２などの様々なプロセスの段階で含まれていてもよく、また、基板組み立てプロセス５５４のような様々な段階で使用される、研究用コンピュータ５０６のメモリ５１０、設計用コンピュータ５１４のメモリ５１８、コンピュータ５４６のメモリ５５０、１つまたは複数の他のコンピュータまたはプロセッサ（図示せず）のメモリに保存されてもよい。上記の態様はまた、マスク５３２、ダイ５３６、パッケージ５４０、ＰＣＡ５５８、プロトタイプ回路もしくは機器（図示せず）のような他の製品、またはこれらの任意の組合せのような、１つまたは複数の他の物理的な実施形態に組み込まれてもよい。例えば、ＧＤＳＩＩファイル５２６または製造プロセス５２８は、コンピュータが実行可能な命令を保存する、コンピュータ可読で有形の媒体を含むことができる。上記の命令は、磁気トンネル接合構造のフリー層上へのキャップ材料の堆積を開始してキャップ層を形成する、コンピュータが実行可能な命令と、キャップ材料の一部分の酸化を開始して酸化された材料の層を形成する、コンピュータが実行可能な命令とを含む。キャップ材料はマグネシウムを含んでよく、キャップ材料を酸化してマグネシウム酸化物を形成することにより、フリー層のスピンポンピング効果を低減することができる。物理的なデバイス設計から最終製品に至るまで、製造における様々な代表的段階が示されているが、他の実施形態では、段階はより少なくてもよく、または追加の段階が含まれてもよい。同様に、プロセス５００は単一の構成要素で実行されてもよく、またプロセス５００の様々な段階を実行する１つまたは複数の構成要素によって実行されてもよい。
本明細書で開示された実施形態に関連して記載された様々な例示的な論理ブロック、構成、モジュール、回路、および方法のステップは、電子的ハードウェア、プロセシングユニットによって実行されるコンピュータソフトウェア、またはこれら両方の組合せによって実装できることを、当業者はさらに理解するだろう。ハードウェアと実行するソフトウェアの間のこの互換性を明確に説明するために、様々な例示的な部品、ブロック、構成、モジュール、回路、およびステップが、概してその機能の観点から、上で記載されてきた。そのような機能がハードウェアで実装されるか、実行可能な処理命令で実装されるかは、特定の用途と、システム全体に課せられた設計制約によって決まる。当業者は、それぞれの特定の用途について、様々な方法で記載された機能を実装できるが、そのような実装方法についての判断は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
本明細書で開示された実施形態と関連して記載された方法またはアルゴリズムのステップは、直接にハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組合せによって、具体化される。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去およびプログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている任意の他の形態の記憶媒体に存在してよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、また記憶媒体へ情報を書き込むことができるように、プロセッサに結合される。別の方法として、記憶媒体はプロセッサに組み込まれてもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に存在することができる。ＡＳＩＣは、コンピューティング機器またはユーザー端末内に存在することができる。別の方法として、プロセッサおよび記憶媒体は、コンピューティング機器またはユーザー端末内の個別の部品として存在することができる。
開示された実施形態の上記の記述は、当業者が、開示された実施形態を実現できるように、または使用できるようにするために与えられる。これらの実施形態に対する様々な変更が、当業者には容易に明らかになるであろう。本明細書で明らかにされた原理は、本開示の範囲から逸脱することなく、他の実施形態に適用することができる。したがって、本開示は本明細書で示された実施形態に制限されることを意図しておらず、以下の特許請求の範囲で定義される原理および新規の特徴に合致する、可能な限り最も広い範囲まで認められるべきである。
１００ ＳＴＴ−ＭＲＡＭの素子
１０１ 磁気トンネル接合（ＭＴＪ）デバイス
１０２ ビット線アクセス電極
１０３ シード層
１０４ 反強磁性（ＡＦＭ）ピン止め層
１０６ ピン層
１０８ トンネルバリア層
１１０ フリー層
１１２ キャップ層
１１４ アクセストランジスタ電極
１１６ アクセストランジスタ
１１８ ビット線
１１９ ワード線
１２０ ソースコンタクト
１２２ 読み出し動作
１２４ 磁気モーメント
１２５ 磁気モーメント
１２６ 基板
１３０ ドレイン領域
１３２ ソース領域
１４０ 距離ｄ１
１４２ 距離ｄ２
１９０ 金属部分
１９２ 酸化された金属部分
２００ メモリシステム
２０２ トップコンタクト
２０３ シード層
２０４ 反強磁性（ＡＦＭ）ピン止め層
２０６ ピン層
２０８ トンネルバリア層
２１０ フリー層
２１２ キャップ層
２１８ ボトムコンタクト
２２２ ビット線
２２４ 磁気モーメント
２２５ 磁気モーメント
２２８ アクセストランジスタ
２３０ ワード線
２３２ ソース線
２８０ メモリアレイ
２８２ メモリセル
２８４ センスアンプ
２８６ アンプ出力
２９０ 第１の材料の第１の層
２９２ 第２の材料の第２の層
２９４ 第３の層
５００ 製造プロセス
５０２ 物理的なデバイス情報
５０４ ユーザーインターフェイス
５０６ 研究用コンピュータ
５０８ プロセッサ
５１０ メモリ
５１２ ライブラリファイル
５１４ 設計用コンピュータ
５１６ プロセッサ
５１８ メモリ
５２０ ＥＤＡツール
５２２ 回路設計情報
５２４ ユーザーインターフェイス
５２６ ＧＤＳＩＩファイル
５２８ 製造プロセス
５３０ マスク製造機
５３２ マスク
５３４ ウェハ
５３６ ダイ
５３８ パッケージングプロセス
５４０ パッケージ
５４２ ＰＣＢ設計情報
５４４ ユーザーインターフェイス
５４６ コンピュータ
５４８ プロセッサ
５５０ メモリ
５５２ ＧＥＲＢＥＲファイル
５５４ 基板組み立てプロセス
５５６ ＰＣＢ
５５８ プリント回路アセンブリ（ＰＣＡ）
５６０ 製品製造プロセス
５６２ 電子機器
５６４ 電子機器

Claims (20)

  1. 磁気トンネル接合デバイスであって、
    バリア層と、
    フリー層と、
    キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、傾斜層を含むキャップ層と、を備える磁気トンネル接合デバイス
    を備え、
    前記傾斜層は、
    酸化された金属の第１の濃度と比較して大きい金属の第１の濃度を有する第１の側と、
    第１の側とは反対側に位置し、金属の第２の濃度と比較して大きい酸化された金属の第２の濃度を有する第２の側とを含む、装置。
  2. 前記金属がマグネシウムを含み、前記酸化された金属が酸化マグネシウムを含む、請求項１に記載の装置。
  3. 第１の金属部分の前記第１の側が前記フリー層と直接接触し、第１の金属部分の第２の側が酸化された金属部分と接触する、請求項１に記載の装置。
  4. ピン層をさらに備える、請求項１に記載の装置。
  5. 少なくとも１つの半導体ダイに組み込まれた、請求項１に記載の装置。
  6. 前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１に記載の装置。
  7. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項６に記載の装置。
  8. 前記第１の側が前記フリー層と前記第２の側との間に位置する、請求項１に記載の装置。
  9. 閾値電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段と、
    バリアを通る伝導電子の量子力学的トンネル効果によって、前記保存する手段に前記伝導電子を与えるための、トンネルバリア手段と、
    スピンポンピング効果を低減するためのキャップ手段であって、前記キャップ手段が傾斜層を含み、前記保存する手段が前記トンネルバリア手段と前記キャップ手段の間に位置するキャップ手段と
    を備え、
    前記傾斜層は、
    酸化された金属の第１の濃度と比較して大きい金属の第１の濃度を有する第１の側と、
    第１の側とは反対側に位置し、金属の第２の濃度と比較して大きい酸化された金属の第２の濃度を有する第２の側とを含む、装置。
  10. 少なくとも１つの半導体ダイに組み込まれた、請求項９に記載の装置。
  11. 前記保存する手段、前記トンネルバリア手段、前記キャップ手段を含むメモリアレイをさらに備える、請求項９に記載の装置。
  12. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１１に記載の装置。
  13. 磁気トンネル接合デバイスであって、
    フリー層と、
    前記フリー層に隣接するバリア層と、
    前記フリー層に隣接するキャップ層と、を備える磁気トンネル接合デバイス
    を備え、
    前記キャップ層は、
    第１の材料の第１の層と、
    第２の材料の第２の層であって、前記第１の層が前記フリー層から第１の距離に位置し、前記第２の層が前記フリー層から第２の距離に位置し、前記第２の距離が前記第１の距離よりも大きい、第２の層と、
    前記第１の層と前記フリー層との間に介在するバッファ層と、
    を備える、装置。
  14. 前記バッファ層がタンタル、窒化タンタル、ハフニウム、ジルコニウム、マグネシウム、またはそれらの組み合わせを含む、請求項１３に記載の装置。
  15. 前記バッファ層が実質的に非磁性の金属材料の層を含む、請求項１３に記載の装置。
  16. 前記実質的に非磁性の金属材料がタンタルを含む、請求項１５に記載の装置。
  17. 前記バリア層が前記フリー層の第１の側に隣接し、前記キャップ層が前記フリー層の第２の側に隣接し、前記第２の側が前記第１の側の反対側に位置する、請求項１３に記載の装置。
  18. 磁気トンネル接合デバイスが少なくとも１つの半導体ダイに組み込まれた、請求項１３に記載の装置。
  19. 前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１３に記載の装置。
  20. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１９に記載の装置。
JP2014085713A 2009-03-02 2014-04-17 磁気トンネル接合デバイスおよび製造 Expired - Fee Related JP5795659B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/396,359 US8120126B2 (en) 2009-03-02 2009-03-02 Magnetic tunnel junction device and fabrication
US12/396,359 2009-03-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011551324A Division JP5832301B2 (ja) 2009-03-02 2010-03-02 磁気トンネル接合デバイスおよび製造

Publications (2)

Publication Number Publication Date
JP2014140075A true JP2014140075A (ja) 2014-07-31
JP5795659B2 JP5795659B2 (ja) 2015-10-14

Family

ID=42126109

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011551324A Active JP5832301B2 (ja) 2009-03-02 2010-03-02 磁気トンネル接合デバイスおよび製造
JP2014085713A Expired - Fee Related JP5795659B2 (ja) 2009-03-02 2014-04-17 磁気トンネル接合デバイスおよび製造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011551324A Active JP5832301B2 (ja) 2009-03-02 2010-03-02 磁気トンネル接合デバイスおよび製造

Country Status (7)

Country Link
US (3) US8120126B2 (ja)
EP (1) EP2404332B1 (ja)
JP (2) JP5832301B2 (ja)
KR (1) KR101251363B1 (ja)
CN (1) CN102334207B (ja)
TW (1) TW201115802A (ja)
WO (1) WO2010101862A1 (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8441850B2 (en) * 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8493695B1 (en) * 2011-06-28 2013-07-23 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having an improved signal to noise ratio
US8422176B1 (en) * 2011-11-15 2013-04-16 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having a bilayer magnetic seed layer
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
CN102928651A (zh) * 2012-11-26 2013-02-13 王建国 Tmr电流传感器
US9379315B2 (en) * 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102025256B1 (ko) 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9461242B2 (en) * 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US20150279904A1 (en) * 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US20170263853A1 (en) * 2014-09-03 2017-09-14 Intel Corporation Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
JP6294971B2 (ja) * 2014-09-03 2018-03-14 株式会社日立製作所 半導体集積回路装置
CN104393169B (zh) * 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
KR102376480B1 (ko) * 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
KR20160073851A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104659202A (zh) * 2015-02-13 2015-05-27 西南应用磁学研究所 提高隧道结薄膜磁电阻效应的制备方法
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
WO2016148395A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
KR102397904B1 (ko) * 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
KR101642955B1 (ko) 2015-11-06 2016-07-26 이정미 비계용 접이식 해치
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
WO2018118091A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Magneto-electric spin orbit (meso) structures having functional oxide vias
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182642A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low resistance cap layer
US10276779B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory
KR102470367B1 (ko) * 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
KR102514506B1 (ko) 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10950782B2 (en) 2019-02-14 2021-03-16 Headway Technologies, Inc. Nitride diffusion barrier structure for spintronic applications
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
KR102657361B1 (ko) 2019-07-05 2024-04-17 삼성전자주식회사 자기 메모리 장치
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN112864315B (zh) * 2019-11-27 2022-09-20 浙江驰拓科技有限公司 Mtj器件的制作方法
US11698423B2 (en) * 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method
CN115595541A (zh) * 2021-06-28 2023-01-13 北京超弦存储器研究院（Cn） 一种可基于溅射功率调整ra值原理的隧穿磁电阻和磁性随机存储器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268251A (ja) * 2004-03-16 2005-09-29 Yamaha Corp トンネル接合素子と複合酸化膜の形成方法
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
JP2008010745A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 磁気抵抗効果素子、その製造方法、および磁気記憶装置
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
KR100490652B1 (ko) 2002-12-30 2005-05-24 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조방법
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7252852B1 (en) * 2003-12-12 2007-08-07 International Business Machines Corporation Mg-Zn oxide tunnel barriers and method of formation
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7819979B1 (en) * 2005-01-31 2010-10-26 Western Digital (Fremont), Llc Method and system for cleaning magnetic artifacts using a carbonyl reactive ion etch
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7770282B2 (en) * 2005-09-01 2010-08-10 Hitachi Global Storage Technologies Netherlands B.V. Method of making a magnetic sensing device having an insulator structure
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US7780820B2 (en) 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7479394B2 (en) * 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7535069B2 (en) * 2006-06-14 2009-05-19 International Business Machines Corporation Magnetic tunnel junction with enhanced magnetic switching characteristics
US20080133551A1 (en) * 2006-11-30 2008-06-05 Ava Mobile, Inc. System, method, and computer program product for managing rights of media in collaborative environments
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device
JP2008263031A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
US7629182B2 (en) * 2007-04-17 2009-12-08 Freescale Semiconductor, Inc. Space and process efficient MRAM and method
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TWI492367B (zh) * 2007-12-03 2015-07-11 Renesas Electronics Corp Ｃｍｏｓ半導體裝置之製造方法
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US8238681B2 (en) * 2008-11-25 2012-08-07 Nokia Corporation Adaptive configuration of windows-of-interest for accurate and robust focusing in multispot autofocus cameras
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268251A (ja) * 2004-03-16 2005-09-29 Yamaha Corp トンネル接合素子と複合酸化膜の形成方法
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
JP2008010745A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 磁気抵抗効果素子、その製造方法、および磁気記憶装置
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Also Published As

Publication number Publication date
US9043740B2 (en) 2015-05-26
TW201115802A (en) 2011-05-01
EP2404332B1 (en) 2015-12-23
CN102334207A (zh) 2012-01-25
JP5832301B2 (ja) 2015-12-16
US20120107966A1 (en) 2012-05-03
WO2010101862A1 (en) 2010-09-10
US8580583B2 (en) 2013-11-12
JP2012518910A (ja) 2012-08-16
KR101251363B1 (ko) 2013-04-05
US20140038312A1 (en) 2014-02-06
CN102334207B (zh) 2016-09-21
KR20110133595A (ko) 2011-12-13
US8120126B2 (en) 2012-02-21
JP5795659B2 (ja) 2015-10-14
US20100219491A1 (en) 2010-09-02
EP2404332A1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
JP5795659B2 (ja) 磁気トンネル接合デバイスおよび製造
TWI418068B (zh) 磁性穿隧接面器件及其製造
JP6000908B2 (ja) スピントルク移動磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）のソースローディング効果の低減
US10832749B2 (en) Perpendicular magnetic memory with symmetric fixed layers
US20160111634A1 (en) Amorphous alloy spacer for perpendicular mtjs
US8238143B2 (en) Magnetic tunnel junction device and fabrication
KR102434466B1 (ko) 낮은 표류 필드 자기 메모리
US9064589B2 (en) Three port MTJ structure and integration
KR102384258B1 (ko) 감소된 스위칭 전류를 갖는 수직 자기 메모리

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150813

R150 Certificate of patent or registration of utility model

Ref document number: 5795659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees