CN102334207B - 磁性隧道结装置及制造 - Google Patents

磁性隧道结装置及制造 Download PDF

Info

Publication number
CN102334207B
CN102334207B CN201080009085.XA CN201080009085A CN102334207B CN 102334207 B CN102334207 B CN 102334207B CN 201080009085 A CN201080009085 A CN 201080009085A CN 102334207 B CN102334207 B CN 102334207B
Authority
CN
China
Prior art keywords
layer
magnesium
capping
free layer
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080009085.XA
Other languages
English (en)
Other versions
CN102334207A (zh
Inventor
李康浩
朱晓春
李霞
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102334207A publication Critical patent/CN102334207A/zh
Application granted granted Critical
Publication of CN102334207B publication Critical patent/CN102334207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/309—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices electroless or electrodeposition processes from plating solution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种磁性隧穿结装置及制造方法。在一特定实施例中，所述方法包括：在磁性隧穿结结构的自由层(110)上沉积封盖材料(112)，以形成封盖层；及氧化所述封盖材料的一部分以形成氧化材料层。

Description

磁性隧道结装置及制造
技术领域
本发明大体上涉及磁性隧道结(MTJ)装置及制造，且特定言的，涉及并入有封盖层的MTJ结构。
背景技术
可使用MTJ元件产生磁性随机存取存储器(MRAM)。通常，MTJ元件包括钉扎层、磁性隧道势垒，及自由层，其中位值由在所述自由层中的磁矩表示。MTJ元件存储的位值是通过自由层的磁矩相对于钉扎层所载运的固定磁矩的方向的方向而确定。所述钉扎层的磁化为固定的，而自由层的磁化可切换。
当电流流经MTJ元件时，自由层的磁化方向可在电流超过阈值(即，临界切换电流(Ic))时改变。根据J·斯隆泽维斯基(J.Sloneczewski)的自旋力矩转移模型，Ic与自由层的有效阻尼常数(α)、饱和磁化(Ms)及厚度(tfree)成比例，即Ic～αMs tfree。降低临界切换电流使得STT-MRAM技术的低功率消耗及较小芯片面积成为可能，其可通过减小α、Ms及tfree而实现。具体来说，减少α可不使MTJ的热稳定性(EB)降级，然而，因为EB～Mstfree，所以EB可能随着Ms及tfree的减少而退化。大体来说，薄铁磁性金属膜(例如自由层)的有效阻尼常数很大程度上可受膜及周围层的组合物的厚度的影响。具体来说，邻近于自由层的非磁性金属可经由自旋泵效应(spin pumping effect)显著增加有效阻尼常数。常规MTJ膜结构可包括在自由层的顶部上的封盖层，其用以保护MTJ膜不受MTJ膜沉积之后的随后制造工艺步骤的破坏。已利用可与硅CMOS工艺兼容的非磁性金属(例如，Ta或TaN)作为封盖层。
自由层的有效阻尼常数通常大于对应于所述自由层的块材料的固有阻尼常数，这是因为其包括表示来自所述自由层的磁化的角动量的损失的阻尼分量，所述损失归因于与能离开自由层的自由电子的交换耦合。此“自旋泵”效应导致需要更多电流来改变所述自由层的磁矩的方向。抑制自旋泵效应可减小MTJ装置的临界切换电流密度。
为了抑制来自封盖层的自旋泵效应且减小α，已研究出多种用于封盖层的材料及方案。作为一实例，已提出“双MgO”MTJ结构。所述双MgO MTJ结构通过在自由层顶部并入有经RF溅镀的MgO而展现低临界切换电流(～0.52MA/cm2)，其是减小的自旋泵效应的结果。然而，额外MgO层使电阻-面积乘积(RA)增加且使磁阻(MR)降级，其对于确保用于STT-MRAM位单元(bitcell)的操作裕量大体来说不理想。因此，在不牺牲RA及MR的情况下用于抑制自旋泵效应的更实用的方法将有利于帮助确保STT-MRAM装置具有足够的写入及读取性能。
发明内容
邻近于MTJ装置的自由层的封盖层可由金属层及金属氧化物层形成。包括金属氧化物的封盖层可减小切换电流密度，同时金属层可在磁性退火步骤期间防止氧从氧化物层扩散，且借此防止MR减小。此外，高质量金属/金属氧化物封盖层可通过使自旋极化电子的相干隧穿能够通过双势垒而不增加RA。
在一特定实施例中，揭示一种包括MTJ装置的装置。所述MTJ装置包括势垒层、自由层及封盖层。所述自由层定位于势垒层与封盖层之间。封盖层包括第一金属部分及氧化金属部分。
在另一特定实施例中，揭示一种包括MTJ装置的装置。所述MTJ装置包括自由层、邻近于所述自由层的势垒层，及邻近于所述自由层的封盖层。所述封盖层包括第一材料的第一层、第二材料的第二层，及缓冲层。所述第二材料包括所述第一材料的氧化物。
在另一特定实施例中，揭示一种设备，所述设备包括用于存储作为磁矩的定向的数据值的装置，所述磁矩可通过超过临界切换电流密度的自旋极化电流来编程。所述设备还包括隧穿势垒装置，所述隧道势垒装置足够薄以通过传导电子通过势垒的量子力学隧穿而将充足的传导电子提供到所述用于存储的装置。所述设备进一步包括用于减小自旋泵效应的封盖装置。所述封盖装置包括第一金属部分及氧化金属部分。所述用于存储的装置定位于隧穿势垒装置与封盖装置之间。
在另一特定实施例中，揭示一种方法，其包括在MTJ结构的自由层上沉积封盖材料以形成封盖层。所述方法还包括氧化所述封盖材料的一部分以形成氧化材料层。
在另一实施例中，所述方法包括：形成势垒层；形成自由层；及形成封盖层。所述势垒层邻近于所述自由层，且所述封盖层邻近于所述自由层。所述封盖层包括大体上非磁性材料的第一层及大体上非磁性材料的氧化物的第二层。
所揭示的实施例中的至少一者提供的一个特定优点是减小切换电流密度，其通过以下方式而实现：与不包括氧化物封盖层的MTJ装置相比，减小有效阻尼常数，同时与使用仅氧化物的封盖层的MTJ装置相比，同时增加MTJ的磁阻(MR)且减小电阻-面积(RA)乘积。本发明的其它方面、优点及特征将在审阅包括以下部分的完整申请案之后变得显而易见：附图说明、具体实施方式及权利要求书。
附图说明
图1为包括具有金属/金属氧化物封盖层的磁性隧穿结(MTJ)装置的自旋力矩转移磁性随机存取存储器(STT-MRAM)的元件的说明性实施例；
图2为包括具有薄金属缓冲/金属/金属氧化物封盖层的磁性隧穿结(MTJ)结构的存储器阵列的说明性实施例；
图3为形成磁性隧穿结(MTJ)装置的方法的第一说明性实施例的流程图；
图4为形成磁性隧穿结(MTJ)装置的方法的第二说明性实施例的流程图；及
图5为说明用于磁性隧穿结(MTJ)装置的制造过程的数据流程图。
具体实施方式
参看图1，描绘了自旋力矩转移磁性随机存取存储器(STT-MRAM)的元件的第一说明性实施例，且大体上以100命名。STT-MRAM 100的元件包括具有在衬底126上的磁性隧穿结(MTJ)装置101及存取晶体管116的存储器单元。MTJ装置101包括存取晶体管电极114、种子层103、反铁磁性(AFM)钉扎层104、经钉扎层106、隧道势垒层108、自由层110、封盖层112，及耦合到位线118的位线存取电极102。存取晶体管电极114耦合到存取晶体管116的漏极区130。存取晶体管116由字线119选通，且具有耦合到源极接触件120的源极区132。
种子层103与存取晶体管电极114接触。种子层103提供用于MTJ膜沉积的表面，且可由若干不同层构成。AFM钉扎层104与种子层103接触。AFM钉扎层104使得经钉扎层106的磁矩125的定向钉扎于特定方向上。经钉扎层106与AFM钉扎层104接触，且可由铁磁性材料构成。
隧道势垒层108与经钉扎层106接触，且将经钉扎层106与自由层110物理地隔离，同时使电流能够经由跨越隧道势垒层108的电子隧穿而流动。隧道势垒层108可由非磁性材料构成。在一说明性实施例中，隧道势垒层108包括氧化镁(MgO)。
自由层110与隧道势垒层108接触，且位于距衬底126的距离d1 140处。自由层110具有磁矩124，其可与经钉扎层106的磁矩125平行或反平行对准。经钉扎层106可在距衬底126的距离d2 142处，其中距离d2 142小于距离d1 140。自由层110的磁矩124可通过超过临界切换电流的电流来写入，且可使用小于临界切换电流的电流来读取。举例来说，读取电流可比临界切换电流小得多，以防止读取干扰。在一说明性实施例中，自由层110可为单一铁磁性层。在另一说明性实施例中，自由层110可为合成铁磁性层。
封盖层112与自由层110接触。封盖层112经配置以通过减小自旋泵效应而减小自由层110的有效阻尼常数，且因此在不经由MTJ装置101引入大量串联电阻的情况下减小临界切换电流。封盖层112包括金属部分190及氧化金属部分192。举例来说，金属部分190可主要为镁(Mg)(例如，意外地或有意地带有杂质的Mg)，且所述氧化金属部分192可主要为氧化镁(MgO)(例如，意外地或有意地带有杂质的MgO)。隧道势垒层108也可包括镁(Mg)及氧化镁(MgO)，使得能够将相同材料用于多个层，且减小在制造STT-MRAM 100的元件期间所使用的材料的数目。
在一说明性实施例中，封盖层112包括渐变MgxMgO1-x层，所述渐变MgxMgO1-x层是通过沉积镁以形成具有总厚度(t)的金属层且接着执行氧化过程以形成氧化金属部分192而形成。可设定所述氧化过程以比其它沉积技术更可靠地控制所得MgO层的厚度及变化。举例来说，封盖层112的总厚度可小于一纳米，且氧化金属部分192的厚度可为(例如)五埃(0.5纳米)、四埃、三埃或任何其它厚度。
在一特定实施例中，氧化金属部分192的材料可具有减小自旋泵效应且因此减小自由层110的有效阻尼常数的物理性质。然而，归因于通过额外氧化物绝缘体添加的串联电阻，氧化金属部分192的材料可将高电阻引入到MTJ装置101。通过经由金属部分190的部分氧化形成金属氧化物层，MTJ装置101的电阻可经由自旋极化电子跨越双MgO势垒的相干隧穿而不显著增加，同时归因于氧化金属部分192也可获得自由层110的经减小的有效阻尼常数的有益影响。举例来说，封盖层112可使MTJ装置101的串联电阻增加二百欧姆或更少，同时使临界切换电流密度减小百分之三十或更多。较小的临界切换电流密度可使得较小的装置、较高密度存储器阵列、较低功率操作、较高的时钟频率或其任何组合成为可能。
金属部分190可由广泛种类的材料形成。举例来说，在一特定实施例中，金属部分190包括铪(Hf)、锆(Zr)、Mg或其任何组合。举例来说，带有低负电性的元素(例如Hf、Zr，及Mg)可能能够在磁性退火期间吸掉自由层110中的氧，且增强MR。为了说明，Mg比钽(Ta)具有更低的负电性，且带有Mg封盖层的MTJ可比带有Ta封盖层的相似MTJ展示更高的MR。因此，在封盖层112的金属部分190中的低负电性元素(例如Mg)可辅助维持或甚至增强MR。然而，在其它实施例中，封盖层可不包括Hf、Zr、Mg，或Hf、Zr或Mg的任何组合，且可替代地包括其它材料。
写入电流通过MTJ装置101的方向确定了自由层110的磁矩124是平行对准还是反平行对准于经钉扎层106的磁矩125。在一说明性实施例中，可通过使第一写入电流从位线存取电极102流到存取晶体管电极114以使磁矩124反平行对准于磁矩125，而存储数据“1”值。可通过使第二写入电流从存取晶体管电极114流到位线存取电极102以使磁矩124平行对准于磁矩125，而存储数据“0”值。
当在STT-MRAM 100处执行读取操作122时，读取电流可从位线存取电极102流到源极120，或读取电流可从源极120流到位线存取电极102。在一特定实施例中，可基于提供最大读取信号的方向而确定读取电流的方向。在一特定实施例中，当在STT-MRAM 100的元件上执行读取操作122时，读取电流在从位线存取电极102到存取晶体管电极114的方向上流经位线(BL)118。经由MTJ装置101的读取电流遭遇对应于磁矩125与磁矩124的相对定向的电阻。当经钉扎层106的磁矩125具有与自由层110的磁矩124平行的定向时，读取电流遭遇一不同于当经钉扎层106的磁矩125具有与自由层110的磁矩124反平行的定向时的电阻。
因此，位单元可作为存储器装置(例如STT-MRAM)的元件使用。通过使用封盖层112，自由层110的有效阻尼常数可大体上减小，从而减少临界切换电流密度(JC)，而不会像使用仅氧化物封盖材料一样增加电阻-面积(RA)乘积且使磁阻(MR)降级。较低功率操作及较少的热产生可由减少JC产生，而大体上不减少MR且大体上不增加RA，且还能够实现使用较短的写入脉冲长度及较高的时钟频率的操作。
参看图2，描绘存储器系统的另一说明性实施例，且大体上以200命名。存储器系统200包括存储器阵列280(例如STT-MRAM存储器阵列)，其包括多个存储器单元(包括代表性存储器单元282)，及存储逻辑高值及逻辑低值的参考单元的代表性对。读出放大器284经耦合以接收来自选定存储器单元的输出并接收来自参考单元的输出。读出放大器284经配置以产生指示存储于选定存储器单元处的值的放大器输出286。
存储器单元282包括耦合到存取晶体管228的MTJ结构201。MTJ结构201包括顶部接触件202、封盖层212、具有磁矩224的自由层210、隧道势垒层208、具有经钉扎磁矩225的经钉扎层206、反铁磁性(AFM)钉扎层204、种子层203，及底部接触件218。存取晶体管228耦合到底部接触件218，且耦合到字线230及源极线232。
顶部接触件202提供到位线222的第一电接触。AFM钉扎层204固定经钉扎层206的磁矩225的定向。经钉扎层206可为包括多个层的合成经钉扎层(未图示)。隧道势垒层208可限制自由电子存取，但使电流能够隧穿到自由层210。自由层210可存储作为磁矩224的定向的数据值，磁矩224可通过施加超过临界切换电流的自旋极化电流而编程。自由层210定位于隧道势垒层208与封盖层212之间，使得隧道势垒层208邻近于自由层210的第一侧，且封盖层212邻近于自由层210的第二侧，其中第二侧与第一侧相对。
封盖层212减小自旋泵效应以减小自由层210的有效阻尼常数。封盖层212包括第一材料的第一层290及第二材料的第二层292。在一特定实施例中，第一材料为金属，且第二材料为第一材料的氧化物。举例来说，第一层290可为金属层，且第二层292可为氧化金属层。封盖层212还可包括第三层294，其可为薄金属缓冲层。在一特定实施例中，第三层294为非磁性材料层。第三层294可经选择以提供用于高质量氧化物生长的适当表面。在一说明性实施例中，第一层290的第一材料主要为Mg，且第二层292的第二材料主要为氧化镁(MgO)。
第一层290可具有厚度t1，且可经定位于距自由层210的第一距离d1处。第二层292可具有厚度t2，且可经定位于距自由层210的第二距离d2处。在一特定实施例中，第二距离d2大于第一距离d1。封盖层212可包括第三层294。在其它实施例中，封盖层212可不包括第三层294，或可包括一个或一个以上额外层(未图示)。
在一特定实施例中，第一层290及第二层292可通过沉积一材料(例如Mg)的单一层达总厚度t，且接着氧化所述材料以在第一层290上方形成第二层292而形成。第二层292可具有厚度t2，且第一层290可具有厚度t1，其中t1与t2的总和大致等于总厚度t。或者，在其它实施例中，封盖层212的一个或一个以上层可通过射频(RF)溅镀或其它类型的制造工艺来形成。
封盖层212可以一种大体上类似于图1的封盖层112的操作的方式减小自由层210的有效阻尼常数。此外，与不包括第一层290的MTJ结构相比，第一材料可经选择及经配置以减小自由层210与第二层292之间的串联电阻。类似地，第三层294的材料可经选择以提供用于沉积第一层290的适当表面，减少自旋反转散射，提供其它物理特性或其任何组合。
在图2中描绘的存储器阵列280可包括大体上类似于代表性存储器单元282的多个单元。可在嵌入式存储器(作为说明性实例，例如二级(L2)高速缓冲存储器或其它类型的嵌入式存储器)中实施存储器阵列280或使用图1的MTJ装置101或图2的MTJ结构201的任何其它单元阵列。MTJ单元的此种阵列可经实施作为STT-MRAM存储器以代替使用(例如)静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或快闪存储器技术的存储器阵列。
图3为形成磁性隧穿结(MTJ)装置的方法的第一说明性实施例的流程图。在一说明性实施例中，MTJ装置可为图1的MTJ装置101或图2的MTJ结构201。在一特定实施例中，所述方法包括：在302处，通过沉积种子层材料以形成种子层来形成磁性隧穿结；在304处，在种子层上沉积反铁磁性(AFM)材料以形成AFM层；在306处，在AFM层上形成经钉扎层；在308处，在经钉扎层上沉积势垒材料以形成势垒层；及在310处，在势垒层上形成MTJ的自由层。
继续到312，在磁性隧道结结构的自由层上沉积封盖材料以形成封盖层。封盖层可具有小于一纳米的厚度。在一特定实施例中，封盖材料包括镁。
前进到314，氧化封盖材料的一部分以形成氧化材料层(例如，MgO)。在一特定实施例中，与不具有封盖层的MTJ的临界电流密度相比，封盖材料的氧化减小了MTJ的临界电流密度。
可通过集成到电子装置(例如经配置以控制制造机械的计算机)中的处理器来控制所述沉积及氧化。通过氧化封盖材料，可比其它涂覆材料的技术(例如RF溅镀)更准确地控制氧化材料层的厚度。举例来说，氧化材料层可经控制以具有小于四埃的厚度以及增强的均匀性。
图4为形成磁性隧穿结(MTJ)装置的方法的第二说明性实施例的流程图。在一说明性实施例中，MTJ装置可为图1的MTJ装置101或图2的MTJ结构201。在402处，可形成经钉扎层。移到404，形成势垒层，及在406处，形成自由层。
继续到408，形成封盖层，其中势垒层邻近于自由层，且封盖层邻近于自由层。封盖层包括大体上非磁性材料的第一层，及大体上非磁性材料的氧化物的第二层。在一特定实施例中，所述大体上非磁性材料包括镁(Mg)，且所述氧化物包括氧化镁(MgO)。
举例来说，势垒层可邻近于自由层的一侧，且封盖层可邻近于自由层的第二侧，其中，第二侧与第一侧相对。第一层可经定位比第二层更靠近自由层，使得第一层与自由层之间的第一距离小于第二层与自由层之间的第二距离。
在其它实施例中，可以不同于所描绘次序的次序来执行图4的方法。举例来说，可在形成自由层之前形成封盖层。在一替代实施例中，所形成的MTJ装置可具有与图1所描绘的结构(自由层比封盖层更靠近衬底)颠倒的结构，其封盖层比自由层更靠近衬底。
前文所揭示的装置及功能性(例如图1或图2的装置、图3或图4的方法，或其任何组合)可经设计及经配置到存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER，等)中。可提供一些或全部这些文件到基于这些文件来制造装置的制造处置者。所得产品包括半导体晶片，所述半导体晶片接着被切成半导体裸片且封装到半导体芯片中。接着在电子装置中使用所述半导体芯片。图5描绘电子装置制造过程500的特定说明性实施例。
在制造过程500中(例如在研究计算机506处)接收物理装置信息502。物理装置信息502可包括表示半导体装置(例如图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息502可包括经由耦合到研究计算机506的用户接口504而输入的物理参数、材料特性及结构信息。研究计算机506包括处理器508(例如一个或一个以上处理核心)，其耦合到计算机可读媒体(例如存储器510)。存储器510可存储计算机可读指令，可执行所述计算机可读指令以使处理器508变换物理装置信息502以符合文件格式，且产生库文件512。
在一特定实施例中，库文件512包括至少一个包括经变换的设计信息的数据文件。举例来说，库文件512可包括半导体装置的库(包括图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合)，其经提供以供电子设计自动化(EDA)工具520使用。
库文件512可结合EDA工具520而在包括耦合到存储器518的处理器516(例如一个或一个以上处理核心)的设计计算机514处使用。EDA工具520可在存储器518处经存储为处理器可执行指令，以使设计计算机514的用户能够使用库文件512的图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合来设计电路。举例来说，设计计算机514的用户可经由耦合到设计计算机514的用户接口524输入电路设计信息522。电路设计信息522可包括表示半导体装置(例如图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合)的至少一个物理性质的设计信息。为了说明，电路设计性质可包括在电路设计中的特定电路及与其它元件的关系的识别、定位信息、特征尺寸信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机514可经配置以变换设计信息(包括电路设计信息522)以符合文件格式。为了说明，文件形成可包括表示平面几何形状、文字卷标及关于阶层式格式(例如图形数据系统(GDSII)文件格式)中的电路布局的其它信息的数据库二进制文件格式。设计计算机514可经配置以产生包括经变换的设计信息的数据文件，例如包括描述图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合的信息以及其它电路或信息的GDSII文件526。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，其包括图2的存储器阵列280且还包括SOC内的额外的电子电路及组件。
可在制造过程528处接收GDSII文件526以根据在GDSII文件526中的经变换的信息制造图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合。举例来说，装置制造过程可包括将GDSII文件526提供到掩模制造商530以产生一个或一个以上掩模，例如经说明为代表性掩模532的用于光刻处理的掩模。掩模532可在制造过程期间使用以产生一个或一个以上晶片534，其可经测试且分离成若干裸片(例如代表性裸片536)。裸片536包括电路，所述电路包括图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合。
可将裸片536提供到封装过程538，其中将裸片536并入到代表性封装540中。举例来说，封装540可包括单个裸片536或多个裸片(例如系统级封装(SiP)布置)。封装540可经配置以符合一个或一个以上标准或规格，例如联合电子装置工程设计会议(Joint Electron Device Engineering Council；JEDEC)标准。
关于封装540的信息可(例如)经由存储于计算机546处的组件库而分配到多种产品设计者。计算机546可包括耦合到存储器550的处理器548(例如一个或一个以上处理核心)。印刷电路板(PCB)工具可作为处理器可执行指令而存储于存储器550处，以处理经由用户接口544从计算机546的用户接收的PCB设计信息542。PCB设计信息542可包括电路板上的经封装半导体装置的物理定位信息，所述经封装半导体装置对应于包括图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合的封装540。
计算机546可经配置以变换PCB设计信息542以产生数据文件，例如具有包括电路板上的经封装半导体装置的物理定位信息以及例如迹线及通孔等电连接件的布局的数据的GERBER文件552，其中所述经封装半导体装置对应于包括图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合的封装540。在其它实施例中，经变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件552可在板组装过程554处经接收，且用以产生根据存储于GERBER文件552内的设计信息制造的PCB，例如代表性PCB 556。举例来说，GERBER文件552可经上载到一个或一个以上机器以用于执行PCB生产工艺的多种步骤。可用电子组件(包括封装540)填充PCB 556，以形成代表性印刷电路组合件(PCA)558。
PCA 558可在产品制造过程560处经接收，且集成到一个或一个以上电子装置中，例如第一代表性电子装置562及第二代表性电子装置564。作为说明性非限制实例，第一代表性电子装置562、第二代表性电子装置564或所述两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机的群组。作为另一说明性非限制实例，电子装置562及564中的一者或一者以上可为远程单元，例如移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具有全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备等固定位置数据单元或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图5说明根据本发明的教示的远程单元，但本发明不限于这些示范性说明单元。本发明的实施例可适当地用于包括有源集成电路的任何装置中，所述有源集成电路包括用于测试及特性化的存储器及芯片上电路。
因此，图1的MTJ装置101、图2的存储器阵列280、图2的存储器单元282、图2的MTJ结构201或其任何组合可经制造、处理及并入到如说明性过程500中所描述的电子装置中。关于图1到4所揭示的实施例的一个或一个以上方面可在多种处理阶段包括于(例如)库文件512、GDSII文件526及GERBER文件552内，以及存储于研究计算机506的存储器510、设计计算机514的存储器518、计算机546的存储器550、在多种阶段(例如板组装过程554)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到一个或一个以上其它物理实施例(例如掩模532、裸片536、封装540、PCA 558、例如原型电路或装置(未图示)等其它产品或其任何组合)中。举例来说，GDSII文件526或制造过程528可包括存储可由计算机执行的指令的计算机可读有形媒体，所述指令包括：可由计算机执行以起始在磁性隧穿结结构的自由层上沉积封盖材料以形成封盖层的指令，及可由计算机执行以起始氧化封盖材料的一部分以形成氧化材料层的指令。封盖材料可包括镁，且氧化所述封盖材料以形成氧化镁可减小自由层的自旋泵效应。虽然描绘了从物理装置设计到最终产品的生产的多种代表性阶段，但在其它实施例中可使用较少阶段或可包括额外阶段。类似地，可通过单一实体或通过执行过程500的多种阶段的一个或一个以上实体来执行过程500。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、由处理单元执行的计算机软件或两者的组合。为清晰说明硬件与执行软件的此可互换性，各种说明性组件、块、配置、模块、电路及步骤已在上文大体上按其功能性加以描述。所述功能性是实施为硬件还是可执行处理指令视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但所述实施决策不应解释为会引起脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或所述两者的组合中。软件模块可驻存于随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。所述处理器及存储媒体可驻留于专用集成电路(ASIC)中。所述ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使得所属领域的技术人员能够制造或使用所揭示的实施例。所属领域的技术人员将显而易见对这些实施例的各种修改，且可在不偏离本发明的范围的情况下将本文中所定义的原理应用于其它实施例。因此，本发明既定不限于本文中所展示的实施例，而应被赋予与如由所附权利要求书界定的原理及新颖特征一致的最宽可能范围。

Claims (40)

1.一种包含磁性隧穿结装置的设备，其包含：
磁性隧穿结装置，其包含：
势垒层；
自由层；及
封盖层，其中所述自由层经定位于所述势垒层与所述封盖层之间，且其中所述封盖层包括第一金属部分、所述第一金属部分上方的氧化金属部分，以及所述第一金属部分和所述氧化金属部分中间的渐变部分，其中所述渐变部分是通过沉积金属以形成金属层且接着对所述金属层执行氧化处理以形成所述氧化金属部分而形成的。
2.根据权利要求1所述的设备，其中所述金属部分包括镁，且其中所述氧化金属部分包括氧化镁。
3.根据权利要求1所述的设备，其中所述第一金属部分的第一侧与所述自由层接触，且其中所述第一金属部分的第二侧与所述渐变部分接触。
4.根据权利要求1所述的设备，其进一步包含经钉扎层。
5.根据权利要求1所述的设备，其集成到至少一个半导体裸片中。
6.根据权利要求1所述的设备，其进一步包含存储器阵列，所述存储器阵列包括所述磁性隧穿结装置。
7.根据权利要求6所述的设备，其进一步包含装置，所述装置选自由下列各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，所述存储器阵列集成在所述装置中。
8.一种包含磁性隧穿结装置的设备，其包含：
磁性隧穿结装置，其包含：
自由层；
势垒层，其邻近于所述自由层；及
封盖层，其邻近于所述自由层，其中所述封盖层包括第一材料的第一层、所述第一层上方的第二材料的第二层、渐变层及缓冲层，其中所述第二材料包括所述第一材料的氧化物，并且所述渐变层包括所述第一材料和所述第二材料，其中所述渐变层是通过沉积所述第一材料以形成所述第一材料的层且接着对所述第一材料的层执行氧化处理以形成所述第二层而形成的。
9.根据权利要求8所述的设备，其中所述第二材料是通过氧化所述第一材料的一部分而形成。
10.根据权利要求9所述的设备，其中所述第一材料主要为镁，且其中所述第二材料主要为氧化镁。
11.根据权利要求8所述的设备，其中所述第一层定位于距所述自由层的第一距离处，且所述第二层定位于距所述自由层的第二距离处，所述第二距离大于所述第一距离。
12.根据权利要求8所述的设备，其中所述缓冲层包括大体上非磁性金属材料的层。
13.根据权利要求8所述的设备，其中所述势垒层邻近于所述自由层的第一侧，且其中所述封盖层邻近于所述自由层的与所述第一侧相对的第二侧。
14.根据权利要求8所述的设备，其中，所述磁性隧穿结装置集成到至少一个半导体裸片中。
15.根据权利要求8所述的设备，其进一步包含存储器阵列，所述存储器阵列包括所述磁性隧穿结装置。
16.根据权利要求15所述的设备，其进一步包含装置，所述装置选自由下列各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，所述存储器阵列集成在所述装置中。
17.一种磁性隧穿结设备，其包含：
用于存储作为磁矩的定向的数据值的装置，所述磁矩可通过超过阈值电流密度的自旋极化电流来编程；
隧穿势垒装置，其用于通过使传导电子通过势垒的量子力学隧穿而将所述传导电子提供到所述用于存储的装置；及
封盖装置，其用于减小自旋泵效应，其中所述封盖装置包括第一金属部分、渐变部分及所述第一金属部分上方的氧化金属部分，其中所述渐变部分被定位在所述第一金属部分和所述氧化金属部分中间，其中所述用于存储的装置定位于所述隧穿势垒装置与所述封盖装置之间，且其中所述渐变部分是通过沉积金属以形成金属层且接着对所述金属层执行氧化处理以形成所述氧化金属部分而形成的。
18.根据权利要求17所述的设备，其中，所述用于存储作为磁矩的定向的数据值的装置、所述隧穿势垒装置和所述封盖装置集成到至少一个半导体裸片中。
19.根据权利要求17所述的设备，其进一步包含存储器阵列，所述存储器阵列包括所述用于存储的装置、所述隧穿势垒装置及所述封盖装置。
20.根据权利要求19所述的设备，其进一步包含装置，所述装置选自由下列各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，所述存储器阵列集成在所述装置中。
21.一种用于形成磁性隧穿结结构的方法，其包含：
在磁性隧穿结结构的自由层上沉积封盖材料，以形成封盖层；及
氧化所述封盖材料的一部分以形成氧化材料层，
其中所述封盖层包括封盖材料层、所述封盖材料层上方的氧化材料层，以及所述封盖材料层和所述氧化材料层中间的渐变层。
22.根据权利要求21所述的方法，其中所述封盖材料包括镁。
23.根据权利要求21所述的方法，其中氧化所述封盖材料减小所述自由层的自旋泵效应。
24.根据权利要求21所述的方法，其中通过集成到电子装置中的处理器来控制所述沉积及所述氧化。
25.一种用于形成磁性隧穿结结构的方法，其包含：
第一步骤，用于在磁性隧穿结结构的自由层上沉积封盖材料以形成封盖层；及
第二步骤，用于氧化所述封盖材料的一部分以形成氧化材料层，
其中所述封盖层包括封盖材料层、所述封盖材料层上方的氧化材料层，以及所述封盖材料层和所述氧化材料层中间的渐变层。
26.根据权利要求25所述的方法，其中通过集成到电子装置中的处理器来控制所述第一步骤及所述第二步骤。
27.一种用于制造磁性隧穿结装置的方法，其包含：
形成势垒层；
形成自由层；及
形成封盖层，其中所述势垒层邻近于所述自由层，且所述封盖层邻近于所述自由层，且其中所述封盖层包括大体上非磁性材料的第一层、所述第一层上方的所述大体上非磁性材料的氧化物的第二层，以及所述第一层和所述第二层中间的渐变层，其中所述渐变层是通过沉积所述大体上非磁性材料以形成所述大体上非磁性材料的层且接着对所述大体上非磁性材料的层执行氧化处理以形成所述第二层而形成的。
28.根据权利要求27所述的方法，其中所述大体上非磁性材料包括镁。
29.根据权利要求27所述的方法，其中所述第一层与所述自由层之间的第一距离小于所述第二层与所述自由层之间的第二距离。
30.根据权利要求27所述的方法，其中所述势垒层邻近于所述自由层的第一侧，且所述封盖层邻近于所述自由层的第二侧，所述第二侧与所述第一侧相对。
31.根据权利要求27所述的方法，其进一步包含形成邻近于所述势垒层的经钉扎层。
32.一种用于生成制造半导体装置的数据的方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包括：
势垒层；
自由层；及
封盖层，其中所述自由层定位于所述势垒层与所述封盖层之间，其中所述封盖层包括镁部分、所述镁部分上方的氧化镁部分，以及所述镁部分和所述氧化镁部分中间的渐变MgxMgO1-x部分，且其中所述渐变MgxMgO1-x部分是通过沉积镁以形成镁层且接着对所述镁层执行氧化处理以形成所述氧化镁部分而形成的；变换所述设计信息以符合文件格式；及
产生包括所述经变换的设计信息的数据文件。
33.根据权利要求32所述的方法，其中所述数据文件具有GDSII格式。
34.一种用于制造半导体装置的方法，其包含：
接收包括对应于半导体装置的设计信息的数据文件；及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包括：
势垒层；
自由层；及
封盖层，其中所述自由层定位于所述势垒层与所述封盖层之间，其中所述封盖层包括镁部分、所述镁部分上方的氧化镁部分，以及所述镁部分和所述氧化镁部分中间的渐变MgxMgO1-x部分，且其中所述渐变MgxMgO1-x部分是通过沉积镁以形成镁层且接着对所述镁层执行氧化处理以形成所述氧化镁部分而形成的。
35.根据权利要求34所述的方法，其中所述数据文件具有GDSII格式。
36.一种用于生成制造半导体装置的数据的方法，其包含：
接收包括电路板上的经封装的半导体装置的物理定位信息的设计信息，所述经封装的半导体装置包括半导体结构，所述半导体结构包含：
势垒层；
自由层；及
封盖层，其中所述自由层定位于所述势垒层与所述封盖层之间，其中所述封盖层包括镁部分、所述镁部分上方的氧化镁部分，以及所述镁部分和所述氧化镁部分中间的渐变MgxMgO1-x部分，且其中所述渐变MgxMgO1-x部分是通过沉积镁以形成镁层且接着对所述镁层执行氧化处理以形成所述氧化镁部分而形成的；及变换所述设计信息以产生数据文件。
37.根据权利要求36所述的方法，其中所述数据文件具有GERBER格式。
38.一种用于制造电路板的方法，其包含：
接收包括设计信息的数据文件，所述设计信息包括电路板上的经封装的半导体装置的物理定位信息；及
根据所述设计信息制造所述电路板，所述电路板经配置以接纳所述经封装的半导体装置，其中所述经封装的半导体装置包括包含至少一个存储器单元的半导体存储器阵列，所述至少一个存储器单元包括：
势垒层；
自由层；及
封盖层，其中所述自由层定位于所述势垒层与所述封盖层之间，其中所述封盖层包括镁部分、所述镁部分上方的氧化镁部分，以及所述镁部分和所述氧化镁部分中间的渐变MgxMgO1-x部分，且其中所述渐变MgxMgO1-x部分是通过沉积镁以形成镁层且接着对所述镁层执行氧化处理以形成所述氧化镁部分而形成的。
39.根据权利要求38所述的方法，其中所述数据文件具有GERBER格式。
40.根据权利要求38所述的方法，其进一步包含将所述电路板集成到装置中，所述装置选自由下列各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。
CN201080009085.XA 2009-03-02 2010-03-02 磁性隧道结装置及制造 Expired - Fee Related CN102334207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/396,359 US8120126B2 (en) 2009-03-02 2009-03-02 Magnetic tunnel junction device and fabrication
US12/396,359 2009-03-02
PCT/US2010/025837 WO2010101862A1 (en) 2009-03-02 2010-03-02 Magnetic tunnel junction device and fabrication

Publications (2)

Publication Number Publication Date
CN102334207A CN102334207A (zh) 2012-01-25
CN102334207B true CN102334207B (zh) 2016-09-21

Family

ID=42126109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080009085.XA Expired - Fee Related CN102334207B (zh) 2009-03-02 2010-03-02 磁性隧道结装置及制造

Country Status (7)

Country Link
US (3) US8120126B2 (zh)
EP (1) EP2404332B1 (zh)
JP (2) JP5832301B2 (zh)
KR (1) KR101251363B1 (zh)
CN (1) CN102334207B (zh)
TW (1) TW201115802A (zh)
WO (1) WO2010101862A1 (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8441850B2 (en) * 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8493695B1 (en) * 2011-06-28 2013-07-23 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having an improved signal to noise ratio
US8422176B1 (en) * 2011-11-15 2013-04-16 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having a bilayer magnetic seed layer
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
CN102928651A (zh) * 2012-11-26 2013-02-13 王建国 Tmr电流传感器
US9379315B2 (en) * 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102025256B1 (ko) 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9461242B2 (en) * 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US20150279904A1 (en) * 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
WO2016035171A1 (ja) * 2014-09-03 2016-03-10 株式会社日立製作所 半導体集積回路装置
EP3189522A4 (en) * 2014-09-03 2018-02-21 Intel Corporation Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
CN104393169B (zh) * 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
US9349945B2 (en) * 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
KR20160073851A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102376480B1 (ko) * 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104659202A (zh) * 2015-02-13 2015-05-27 西南应用磁学研究所 提高隧道结薄膜磁电阻效应的制备方法
WO2016148395A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
KR102397904B1 (ko) * 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
KR101642955B1 (ko) 2015-11-06 2016-07-26 이정미 비계용 접이식 해치
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10957844B2 (en) * 2016-12-23 2021-03-23 Intel Corporation Magneto-electric spin orbit (MESO) structures having functional oxide vias
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182642A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low resistance cap layer
US10276779B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory
KR102470367B1 (ko) * 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
KR102514506B1 (ko) 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10950782B2 (en) 2019-02-14 2021-03-16 Headway Technologies, Inc. Nitride diffusion barrier structure for spintronic applications
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
KR102657361B1 (ko) 2019-07-05 2024-04-17 삼성전자주식회사 자기 메모리 장치
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN112864315B (zh) * 2019-11-27 2022-09-20 浙江驰拓科技有限公司 Mtj器件的制作方法
US11698423B2 (en) * 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method
CN115595541A (zh) * 2021-06-28 2023-01-13 北京超弦存储器研究院（Cn） 一种可基于溅射功率调整ra值原理的隧穿磁电阻和磁性随机存储器的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162756A (zh) * 2006-10-13 2008-04-16 株式会社东芝 磁阻元件和磁存储器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
KR100490652B1 (ko) 2002-12-30 2005-05-24 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조방법
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7252852B1 (en) * 2003-12-12 2007-08-07 International Business Machines Corporation Mg-Zn oxide tunnel barriers and method of formation
JP2005268251A (ja) 2004-03-16 2005-09-29 Yamaha Corp トンネル接合素子と複合酸化膜の形成方法
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7819979B1 (en) * 2005-01-31 2010-10-26 Western Digital (Fremont), Llc Method and system for cleaning magnetic artifacts using a carbonyl reactive ion etch
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7770282B2 (en) * 2005-09-01 2010-08-10 Hitachi Global Storage Technologies Netherlands B.V. Method of making a magnetic sensing device having an insulator structure
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US7780820B2 (en) 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7479394B2 (en) * 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7535069B2 (en) * 2006-06-14 2009-05-19 International Business Machines Corporation Magnetic tunnel junction with enhanced magnetic switching characteristics
JP2008010745A (ja) 2006-06-30 2008-01-17 Fujitsu Ltd 磁気抵抗効果素子、その製造方法、および磁気記憶装置
US20080133551A1 (en) * 2006-11-30 2008-06-05 Ava Mobile, Inc. System, method, and computer program product for managing rights of media in collaborative environments
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device
JP2008263031A (ja) 2007-04-11 2008-10-30 Toshiba Corp 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
US7629182B2 (en) * 2007-04-17 2009-12-08 Freescale Semiconductor, Inc. Space and process efficient MRAM and method
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TWI492367B (zh) * 2007-12-03 2015-07-11 Renesas Electronics Corp Ｃｍｏｓ半導體裝置之製造方法
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US8238681B2 (en) * 2008-11-25 2012-08-07 Nokia Corporation Adaptive configuration of windows-of-interest for accurate and robust focusing in multispot autofocus cameras
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162756A (zh) * 2006-10-13 2008-04-16 株式会社东芝 磁阻元件和磁存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Improvement of Transport Properties in Magnetic Tunneling Junctions by Capping Materials;Chih-Ta Shen et. al.;《IEEE TRANSACTIONS ON MAGNETICS》;20070630;第43卷(第6期);2785-2787 *

Also Published As

Publication number Publication date
CN102334207A (zh) 2012-01-25
KR20110133595A (ko) 2011-12-13
US8580583B2 (en) 2013-11-12
EP2404332A1 (en) 2012-01-11
EP2404332B1 (en) 2015-12-23
JP5832301B2 (ja) 2015-12-16
TW201115802A (en) 2011-05-01
JP2014140075A (ja) 2014-07-31
JP2012518910A (ja) 2012-08-16
US9043740B2 (en) 2015-05-26
US20140038312A1 (en) 2014-02-06
WO2010101862A1 (en) 2010-09-10
US8120126B2 (en) 2012-02-21
US20100219491A1 (en) 2010-09-02
US20120107966A1 (en) 2012-05-03
KR101251363B1 (ko) 2013-04-05
JP5795659B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102334207B (zh) 磁性隧道结装置及制造
JP6000908B2 (ja) スピントルク移動磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）のソースローディング効果の低減
TWI418068B (zh) 磁性穿隧接面器件及其製造
EP2601655B1 (en) Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
CN103124998B (zh) 具有双二极管存取装置的基于电阻的存储器
US8238143B2 (en) Magnetic tunnel junction device and fabrication
CN105720189A (zh) 磁性隧道结装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160921

Termination date: 20210302