TW201108901A - Embedded wiring board and method for fabricating the same - Google Patents

Embedded wiring board and method for fabricating the same Download PDF

Info

Publication number
TW201108901A
TW201108901A TW098128484A TW98128484A TW201108901A TW 201108901 A TW201108901 A TW 201108901A TW 098128484 A TW098128484 A TW 098128484A TW 98128484 A TW98128484 A TW 98128484A TW 201108901 A TW201108901 A TW 201108901A
Authority
TW
Taiwan
Prior art keywords
conductive
buried
conductive pillar
wiring board
board according
Prior art date
Application number
TW098128484A
Other languages
English (en)
Other versions
TWI392425B (zh
Inventor
Cheng-Po Yu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098128484A priority Critical patent/TWI392425B/zh
Priority to US12/613,072 priority patent/US8217278B2/en
Publication of TW201108901A publication Critical patent/TW201108901A/zh
Priority to US13/474,735 priority patent/US9210815B2/en
Application granted granted Critical
Publication of TWI392425B publication Critical patent/TWI392425B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

201108901 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種線路板及其製造方法,且特別是 有關於一種内埋式線路板及其製造方法。 【先前技術】 線路板是手機、電腦與數位相機等電子裝置(electronic device ),以及電視、洗衣機與冰箱等家電用品所需要的元 φ 件。詳言之,線路板能承載及組裝晶片(chip)、被動元件 (passive component)與主動元件(active component)等 多種電子元件(electronic component ),並讓這些電子元件 彼此電性連接。如此,電訊號可以在這些電子元件之間傳 遞,而讓上述電子裝置及家電用品運作。 【發明内容】 本發明提供一種内埋式線路板,其能與多個電子元件 ®組裝。 本發明提供一種内埋式線路板的製造方法,用來製造 上述内埋式線路板。 本發明提供一種内埋式線路板,包括一上線路層、一 下線路層、一絕緣層、一第一導電柱以及一第二導電柱。 上線路層包括一上接墊,而下線路層包括一下接墊。絕緣 層具有一上表面以及一相對上表面的下表面。上線路層位 於上表面’而下線路層位於下表面,其中上接墊内埋於上 201108901 表面’而下接塾内埋於下表面。第—導電柱位於絕緣層内, 並具有-被上表面所暴露的端面,其中第—導電柱相對於 上表面的高度大於上接墊相對於上表面的厚度。第二導電 柱位於絕緣層内,並連接於第—導電㈣下接塾之間。 在本發明-實施射,上述上線路層更包括一内埋於 上表面的走線,第—導電柱相對於上表面的高度大於走線 相對於上表面的厚度。 在本發明一實施例中,上述第一導電柱相對於上表面 的而度不小於第二導電柱相對於下接墊的高度。 在本發明一實施例中,上述第一導電柱的外徑大於第 一導電柱的外徑。 在本發明一實施例中’上述第一導電柱為空心柱體。 在本發明一實施例中,上述内埋式線路板更包括一填 充材料,而第一導電柱具有一通孔,其中填充材料填入通 孔内。 在本發明一實施例中,上述填充材料為一有機絕緣材 料或一無機絕緣材料。 在本發明一實施例中,上述填充材料為一導電材料, 其中導電材料為石墨、金屬材料或導電高分子材料。 在本發明一實施例中,上述第二導電柱從第—導電柱 朝向下接塾漸縮。 在本發明一實施例中,上述絕緣層包括一高分子材料 與多個分佈於高分子材料中的觸媒顆粒(eatalyst 201108901 particles ) 〇 在本發明一實施例中,上述内埋式線路板更包括一配 • 置於下表面的内層基板。 • 本發明另提供一種内埋式線路板的製造方法。首先, 提供一絕緣層與一下線路層,其中絕緣層具有一上表面與 一相對上表面的下表面,而下線路層位於下表面,並包括 一内埋於下表面的下接墊。接著,於上表面形成一凹槽與 一凹刻圖案,其中凹槽相對於上表面的深度大於凹刻圖案 ® 相對於上表面的深度。之後,於凹槽的一底面形成一暴露 下接塾的盲孔(blind via )。接著,形成一上線路層於凹刻 圖案(intaglio pattern )内。接著,形成一第一導電柱於凹 槽内,以及形成一第二導電柱於盲孔内,其中第二導電柱 連接於第一導電柱與下接墊之間。 在本發明一實施例中,形成凹槽的方法包括照射一第 一雷射光束(laser beam )於上表面,以燒餘(ablating )絕 φ 緣層。 在本發明一實施例中,上述第一雷射光束的空間能量 分布呈高斯分布(Gaussian distribution)。 在本發明一實施例中,上述凹刻圖案是由第一雷射光 束燒蝕絕緣層而形成。 在本發明一實施例中,形成盲孔的方法包括照射一第 二雷射光束於底面,以燒钱絕緣層。 在本發明一實施例中,上述第二雷射光束的空間能量 201108901 分布呈高帽狀(Top-Hat shape)分布。 在本發明一實施例中,上述形成凹槽的方法包括機械 鑽孔。 在本發明一實施例中,上述凹槽相對於上表面的深度 不小於盲孔相對於下接墊的深度。 在本發明一實施例中,上述凹槽的寬度大於盲孔的孔 徑。 在本發明一實施例中,形成上線路層、第一導電柱以 及第二導電柱的方法包括無電電鍍(electroless plating )。 在本發明一實施例中,形成上線路層、第一導電柱與 第二導電柱的方法更包括有電電鍍(electroplating )。 在本發明一實施例中,上述絕緣層包括一高分子材料 與夕個分佈於高分子材料中的觸媒顆粒。在形成凹槽、凹 刻圖案與盲孔之後,一些觸媒顆粒裸露並活化於凹槽、凹 刻圖案與盲孔内。 由於第二導電柱連接於第一導電柱與下接墊之間,因 此上線路層與下線路層得以電性導通,而透過上接墊與下 接塾’本發明的内埋式線路板能與電子元件組農。 以下特舉實施例,並配合所附圖式,作詳細說明如下。 【實施方式】 圖1A至圖1E為本發明一實施例的内埋式線路板的製 造方法的流程剖面示意圖。請先參閱圖1E,在此先介紹本 201108901 實施例的内埋式線路板100的結構。内埋式線路板1〇〇包 括一上線路層110、一下線路層12〇、一絕緣層13〇、至少 •一第一導電柱140以及至少一第二導電柱15〇。 具體而έ,絕緣層130具有一上表面13〇a以及一下表 面13〇b,而下表面130b相對於上表面13〇&,其中上線路 層110位於上表面130a,而下線路層12〇位於下表面13〇b。 也就是說,上線路層110與下線路層12〇分別位於絕緣層 130的相對二側。 鲁 上線路層110包括至少一上接墊112,而下線路層120 包括至少一下接墊122,其中上接墊112内埋於上表面 130a ’而下接墊122内埋於下表面130b。另外,上線路層 11〇可以更包括多條内埋於上表面130a的走線114,而下 線路層120也可以更包括多條走線124,其中至少一條走 線114電性連接上接墊112。 雖然圖1E所示的上接墊112與下接墊122二者的數量 • 都是一個,但是在其他未繪示的實施例中,上線路層11〇 所包括的上接塾112的數量可以是多個,而下線路層12〇 所包括的下接墊122的數量也可以是多個。此外,在其他 未繪示的實施例中,上線路層11〇可以僅包括一條走線 114,而下線路層120也可以僅包括一條走線124。 第一導電柱140位於絕緣層π〇内,並具有一端面 142 ’其中絕緣層130的上表面i3〇a暴露端面142,而在 本實施例中’端面142可以是實質上與上表面13〇a切齊。 201108901 另外,第-導電柱刚相對於上表面13〇a的高度m大於 上接墊112相對於上表面130a的厚度H2,如圖所示。 這些走線114相對於上表面13〇a的厚度實質上也可'以 等於厚度H2。因此,第一導電柱14M目對於上表面咖 的高度H1亦大於走線114相對於上表面13加的厚度。此 外,在其他未繪示的實施例中,不論上接墊ιΐ2的厚度Η] 是否相當於走線U4的厚度,高度m仍大於走線114^目對 於上表面130a的厚度。 第二導電柱150位於絕緣層13〇内,並連接於第一導 電柱M0與下接塾m之間,其中第二導電柱㈣配置於 第—導電柱140與下接墊122之間,而第二導電柱15〇從 第—導電柱140向下延伸至下接墊122。此外,第二導電 桎150可以是從第一導電柱14〇朝向下接墊漸縮,而 第二導電桎150的形狀可以是一種錐狀體。此外,第一導 電柱140與第二導電柱15〇可以是一體成型。 承上述,第一導電柱140相對於上表面13〇a的高度 Ή1與第二導電柱150相對於下接墊122的高度H3,二者 的比值可以大於0.5 ’例如此比值可不小於0.75,即等於或 大於0.75。此外,第一導電柱14〇相對於上表面13〇a的高 度H1可以不小於第二導電柱15〇相對於下接墊122的高 度H3 ’即高度hi可以是大於或等於高度H3,例如高度 與兩度H3的比值可以不小於1。當高度hi等於高度 Η3時’第—導電柱14〇與第二導電柱15〇二者的長度(即 201108901 高度HI與H3)實質上相等。另外,第一導電柱140的外 徑W1可以大於第二導電柱15〇的外徑W2。 • 第一導電柱140可以是空心柱體,並具有一通孔144, • 而内埋式線路板100可更包括一填充材料160。填充材料 160填入通孔144内,且可以是導電材料,其例如是石墨、 金屬材料或導電高分子材料,其中金屬材料例如是銀膠等 導電膠,或例如是銅膏等導電膏。此外,填充材料160也 可以是絕緣材料,其例如是有機絕緣材料或無機絕緣材料。 • 另外,内埋式線路板100可以更包括一内層基板170, 其中内層基板170配置於絕緣層130的下表面130b,而下 線路層120位於内層基板170與絕緣層130之間。詳細而 言,内層基板170可以是一種線路基板,即内層基板170 具有佈線(layout,圖1E未繪示)與多個導電連接結構 (conductive connection structure,圖 1E 未繪示)。 上述導電連接結構例如是導電通孔結構(conductive Φ through hole structure)或導電盲孔結構(conductive blind via structure),而下線路層120電性連接這些導電連接結 構。如此,下線路層120得以電性連接内層基板170,而 内埋式線路板100可以是一種包括多層線路的多層線路板 (multilayer wiring board)。 然而,必須說明的是,在其他未繪示的實施例中,内 埋式線路板1〇〇可以是一種雙面線路板(double-side wiring board)。也就是說,内埋式線路板100可以不需要内層基 11 201108901 板170’而僅包括上線路層110與下線路層12〇二層線路。 因此’圖1E所示的内層基板170僅供舉例說明,並非限制 本發明的技術特徵。 值得一提的是’在圖1E中’絕緣層130可以包括一言 分子材料134以及多個分佈於高分子材料134中的觸媒顆 粒132。這些觸媒顆粒132可以是多個奈米顆粒,並可具 有金屬成分。
詳細而言,這些奈米顆粒的成分含有金屬原子或金屬 離子,而這些觸媒顆粒132的材料包括一種金屬配位化合 物。此金屬配位化合物例如是金屬氧化物、金屬氮化物: 鈀、鉑、鈷、錢 銀、銦、鐵、猛、鉻、銦、僞、叙、组、欽或這些金 意組合。 金屬錯合物或金屬螯合物,其中金屬配位化合物的材料例 如是選自於鋅、銅、銀、金、鎳、鋁 ^ 屬的任 另外,觸媒顆粒132的材料可以包括多種金屬 “。詳細而言,觸媒顆粒132的材料可以是選 乳化物、金屬氮化物、金屬錯合物、金屬螯合物或這些化 合物的任意組合。 — ^舉例來說’這些觸媒顆粒132可包括金屬氧化物、金 ,氮化物或金屬錯合物’或者觸媒顆粒也可包括金屬 氧化物與金屬錯合物等多種金屬配位化合物,其中觸媒顆 步132例如疋氮化銘、氧化銅、氮化鈦、翻雙金屬氮化 物(C〇2M〇3队)顆粒或銳金屬顆粒。 12 201108901 而分子材料134的材料例如是選自於環氡樹脂、改質 的環氧樹脂、聚脂(polyester)、丙烯酸酯、氟素聚合物 (fluoro-polymer )、聚亞笨基氧化物(p〇iyphenylene , oxide)、聚醯亞胺(P〇lyimide)、酚醛樹脂(phenolicresin)、 t 石風(polysulfone )、石夕素聚合物(siHcone p〇iymer )、雙順 丁婦 一 S文-二氮雜本樹脂(bismaleimide triazine modified epoxy,即所谓的BT樹脂)、氰酸聚g旨(Cyanate ester )、聚 乙稀(polyethylene )、聚碳酸酉旨樹脂(polycarbonate,PC )、 丙烯-丁二烯-苯乙烯共聚.合物 (acrylonitrile-butadiene-styrene copolymer , ABS copolymer )、聚對苯二曱酸乙二酯樹脂(polyethylene terephthalate ,PET )、聚對苯二曱酸丁二酯樹脂 (polybutylene terephthalate,PBT)、液晶高分子(liquid crystal polymers,LCP )、聚醯胺 6 ( polyamide 6,PA 6 )、 尼龍(Nylon)、共聚聚甲酸·(polyoxymethylene,POM)、 Φ 聚苯硫_ ( polyphenylene sulfide,PPS )、環狀烯烴共聚高 分子(cyclic olefin copolymer,COC)或這些材料的任意 組合。 這些觸媒顆粒132在内埋式線路板1〇〇的製造過程 中,能促使上線路層110、下線路層120、第一導電柱140 以及第二導電柱150的形成,而有關觸媒顆粒132的作用, 將會在後續内容中說明。然而,必須強調的是,在其他未 繪示的實施例中,絕緣層130可以是線路板技術領域中常 13 201108901 見的半固化膠片(prepreg )或樹脂層,而不需要這些觸媒 顆粒132。因此,這些觸媒顆粒132並不是必要元件。 • 以上僅介紹内埋式線路板100的結構,接下來將配合 • 圖1A至圖1E,詳細說明内埋式線路板100的製造方法。 請參閱圖1A,關於内埋式線路板100的製造方法,首 先,提供絕緣層130與下線路層120,其中下線路層120 位於絕緣層130的下表面130b,並包括内埋於下表面130b 的下接墊122。絕緣層130可包括高分子材料134與這些 ® 觸媒顆粒132,但在其他未繪示的實施例中,絕緣層130 可為半固化膠片或樹脂層,且不需要這些觸媒顆粒132。 另外,本實施例更可以提供内層基板170,而内層基 板170配置於絕緣層130的下表面130b,且可以是線路基 板。詳細而言,在下線路層120與内層基板170二者形成 之後,可以形成絕緣層130於内層基板170上,其中絕緣 層130全面性覆蓋下線路層120,並且可通過壓合半固化 • 膠片或是含有這些觸媒顆粒132的膠材而形成。 必須說明的是,在其他未繪示的實施例中,並不需要 提供内層基板170。詳細而言,絕緣層130可採用空白核 心層等質地較硬的絕緣板材,而下線路層120可以事先形 成於下表面130b,其中下線路層120可利用無電電鍍或有 電電鍍來形成。因此,圖1A至圖1E所示的内層基板170 僅供舉例說明,並非限制本發明的技術特徵。 請參閱圖1A與圖1B,接著,於絕緣層130的上表面 14 201108901 130a形成至少一凹槽S1與一凹刻圖案S2,其中凹槽SI 相對於上表面130a的深度D1大於凹刻圖案S2相對於上 ' 表面130a的深度D2,且凹槽S1的深度D1小於絕緣層130 - 的厚度H4,即凹槽S1並不是貫穿絕緣層130而形成。 形成凹槽S1的方法可以是機械鑽孔,或者是照射一第 一雷射光束L1於上表面130a,以燒蝕絕緣層130。如此, 凹槽S1得以形成。此外,凹刻圖案S2也可以是由第一雷 射光束L1燒蝕絕緣層130而形成。或者,凹刻圖案S2也 鲁 可是由微影(lithography )與钱刻(etching )方法而形成。 請參閱圖1B與圖1C,接著,於凹槽S1的一底面B1 形成一盲孔VI,其中盲孔VI暴露下線路層120的下接墊 122。也就是說,盲孔VI是從底面B1延伸至下接墊122。 凹槽S1的寬度W3可大於盲孔VI的孔徑W4,且凹槽S1 相對於上表面130a的深度D1與盲孔VI相對於下接墊122 的深度D3二者的比值可以大於0.5,例如此比值可以不小 • 於0.75,即等於或大於0.75。此外,在其他實施例中,深 度D1可以不小於深度D3,即深度D1可以大於或實質上 等於深度D3,例如深度D1與深度D3的比值可以不小於1。 形成盲孔VI的方法可以是照射一第二雷射光束L2於 底面B1,以燒蝕絕緣層130。如此,盲孔VI得以形成。 此外,關於雷射光束LI、L2,二者的波長可以是在可見光、 紅外光或紫外光的範圍内。因此,發出雷射光束LI、L2 的雷射光源可以是紅外線雷射、紫外線雷射、石榴石雷射 15 201108901 (Yttrium Aluminum Garnet,YAG laser)、二氧4匕碳雷射、 準分子雷射(excimer laser )或遠紅外線雷射。 • 其次,第一雷射光束L1與第二雷射光束L2二者的空 • 間能量分布有所不同。請參閱圖2A與圖2B,其中圖2A 繪示第一雷射光束L1的空間能量分布示意圖,而圖2B繪 示第二雷射光束L2的空間能量分布示意圖。 在圖2A與圖2B中,橫軸X代表雷射光束在其截面 (section )上,相對於光軸(optical axis,亦為雷射光束的 ® 中心軸)的距離及位置,而縱軸Y代表雷射光束的能量, 其中橫軸X上的原點〇代表光軸在截面上的所在位置。 承上述,從圖2A所示的能量分布曲線C1來看,圖1A 的第一雷射光束L1的空間能量分布是呈現高斯分布,即第 一雷射光束L1的能量是從其光轴向外遞減。因此,第一雷 射光束L1在其光軸的能量最大,在邊緣處的能量最小。 從圖2B所示的能量分布曲線C2來看,圖1B的第二 • 雷射光束L2的空間能量分布是呈高帽狀分布。也就是說, 第二雷射光束L2在其截面的任何地方的能量差異很小,因 此第二雷射光束L2的能量在空間上呈現實質上均勻分布。 請參閱圖1C與圖1D,在形成盲孔VI後,形成上線 路層110於凹刻圖案S2内,形成第一導電柱140於凹槽 S1内,以及形成第二導電柱150於盲孔VI内。形成上線 路層110、第一導電柱140與第二導電柱150的方法可採 用無電電鍍。至此,基本上内埋式線路板100已製造完成。 16 201108901 由於絕緣層可包括高分子材料與這些分佈於 高分子材料134中的觸媒顆粒132 ’因此在形成凹槽S1、 . 凹刻圖案S2與盲孔VI之後,一些觸媒顆粒132裸露並活 • 化於凹槽S1、凹刻圖案S2與盲孔VI内,如圖1C所示。 詳細而言,這些觸媒顆粒132的化學鍵(chemical bond )可以被雷射光束與電漿(plasma )所打斷,所以活 化這些觸媒顆粒132的方法可以是對絕緣層130進行雷射 燒蝕或電漿蝕刻。也就是說’雷射光束LI、L2不僅能燒 鲁 餘絕緣層130,同時更可以活化位於凹槽S1、凹刻圖案S2 與盲孔VI内的這些觸媒顆粒132。
承上述,形成上線路層110、第一導電柱140以及第 二導電柱150所採用的無電電鍍,其所使用的化學藥劑能 直接與活化後的觸媒顆粒132產生反應,以在凹刻圖案 S2、凹槽S1以及盲孔V1内沉積金屬材料,進而形成上線 路層110、第一導電柱140以及第二導電柱15〇。此外,除 了無電電鍍,也可以採用化學氣相沉積(C—、〇Γ Deposit· ’CVD)來形成上線路層li〇 與第二導電柱150。 由於在其他未繪示 的實細*例中’絕緣層130可不包} 這些觸媒顆粒132,並可,、,3 , 亚了以疋半固化膠片或樹脂層,因4 形成上線路層110、笫一 年導電柱140以及第二導電柱15 的総可間時採用無電電鑛及有電電鍍。 詳而口可以先進行無電電鍍,在凹刻圖案S2、c 17 201108901 槽S1以及盲孔VI内形成電鍍種子層(electroplate seed layer)。之後,通入電流以進行有電電鍍,並在凹刻圖案 S2、凹槽S1以及盲孔V1内沉積金屬材料。如此,上線路 層110、第一導電柱14〇與第二導電柱15〇得以形成。此 外’不論是單採用無電電鍍,或是同時採用無電電鍍及有 電電鍍,第一導電柱140與第二導電柱15〇二者可以同時 形成,且第一導電柱140與第二導電柱150可為一體成型。 基於上述内容,深度D1與深度D3 (請參考圖1C)的 比值可大於0.5,而相較於習知線路板的盲孔,盲孔vi具 有較小的縱橫比,所以有利於進行無電電鍍或有電電鍍, 讓金屬材料容易沉積在盲孔VI内,提高第二導電柱150 的電性品質與内埋式線路板100的良率(yield)。 其次’深度D1與深度D3的比值更可以不小於〇 75, 或不小於1 ’而當深度D1與深度D3的比值增加時,第二 導電柱150與下接墊122之間的接觸面j的寬度W5與面 積亦可增加,進而提高第二導電柱15〇與下接墊122之間 的電性連接品質與信賴度(reliability)。 另外’在其他未繪示的實施例中,可以利用有電電鍍, 將凹槽S1與盲孔vi填滿,使得第一導電柱“ο與第二導 電柱150二者成為實心柱體。因此,第一導電柱14〇不僅 可以疋空心柱體,在其他未繪示的實施例中,也可以是一 種實心柱體。 請參閱圖1E,當第一導電柱140為空心柱體時,在形 201108901 成上線路層110、第一導電柱MO與第二導電柱15〇之後, 可以填入填充材料於第一導電柱140的通孔144内, • 以填平通孔144,其中填充材料16〇可以是用印刷的方式 • 來填入通孔144内。 综上所述,上線路層與下線路層二者經由第一導電柱 與第二導電柱而得以電性導通,而利用上接墊與下接墊, 本發明的内埋式線路板得以與電子元件組裝,進而讓多個 鲁電子元件彼此電性連接。 其-人,由於凹槽相對於線路板的上表面的深度大於凹 刻圖案相對於此上表面的深度,因此本發明能降低凹槽下 方的盲孔的縱橫比。如此,本發明有利於利用無電電鑛或 有電電錢來形成第二導電柱’進而提高第二導電柱的電性 品質與内埋式線路板的良率。 ^ /、人與t知技術相比,在本發明的内埋式線路板中, 第二導電柱以及與其連接的下接墊之間具有較大的接觸面 積因此,本發明能提高第二導電柱與下接勢之間的電性 連接品質以及信賴度。 —雖然本發明以前述實施例揭露如上,然其並非用以限 ^發月任何熟f相像技藝者’在残離本發明之精神 ^範圍内’所作更動與潤飾之等效替換,仍為本發明之專 利保護範圍内。 19 201108901 【圖式簡單說明】 圖1A至圖1E為本發明一實施例的内埋式線路板的製造方 ‘法的流程剖面示意圖。 •圖2A是形成圖1B中的凹槽所採用的雷射光束的空間能量 分佈示意圖。 圖2B是形成圖1C中的盲孔所採用的雷射光束的空間能量 分佈示意圖。 • 【主要元件符號說明】 0 原點 100 内埋式線路板 110 上線路層 112 上接墊 114 、 124 走線 120 下線路層 122 下接墊 130 絕緣層 130a 上表面 130b 下表面 132 觸媒顆粒 134 两分子材料 140 第一導電柱 142 端面 20 B1 Cl、C2 Dl、D2、D3 L1 201108901 144 150 ' 160 • 170 w L2
HI > H3 H2、H4 I 51
52 VI
• W1 ' W2 W3、W5 W4 X Y 通孔 第二導電柱 填充材料 内層基板 底面 能量分布曲線 深度 第一雷射光束 第二雷射光束 高度 厚度 接觸面 凹槽 凹刻圖案 盲孔 外徑 寬度 孔徑 橫軸 縱軸 21

Claims (1)

  1. 201108901 七、申請專利範圍: 1. 一種内埋式線路板,包括: 一上線路層,包括一上接墊; • 一下線路層,包括一下接墊; 一絕緣層,具有一上表面以及一相對該上表面的 下表面,該上線路層位於該上表面,而該下線路層位 於該下表面,該上接墊内埋於該上表面,而該下接墊 内埋於該下表面; 一第一導電柱,位於該絕緣層内,並具有一被該 上表面所暴露的端面,其中該第一導電柱相對於該上 表面的高度大於該上接墊相對於該上表面的厚度;以 及 一第二導電柱,位於該絕緣層内,並連接於該第 一導電柱與該下接墊之間。 2. 如申請專利範圍第1項所述之内埋式線路板,其中該 ® 上線路層更包括一内埋於該上表面的走線,該第一導 電柱相對於該上表面的高度大於該走線相對於該上表 面的厚度。 3. 如申請專利範圍第1項所述之内埋式線路板,其中該 第一導電柱相對於該上表面的高度與該第二導電柱相 對於該下接墊的高度二者的比值大於0.5。 4. 如申請專利範圍第1項所述之内埋式線路板,其中該 第一導電柱相對於該上表面的高度不小於該第二導電 22 201108901 柱相對於該下接墊的高度。 5. 如申請專利範圍第1項所述之内埋式線路板,其中該 • 第一導電柱的外徑大於該第二導電柱的外徑。 , 6.如申請專利範圍第1項所述之内埋式線路板,其中該 第一導電柱為空心柱體。 7. 如申請專利範圍第6項所述之内埋式線路板,更包括 一填充材料,該第一導電柱具有一通孔,而該填充材 料填入該通孔内。 ® 8.如申請專利範圍第7項所述之内埋式線路板,其中該 填充材料為一有機絕緣材料或一無機絕緣材料。 9. 如申請專利範圍第7項所述之内埋式線路板,其中該 填充材料為一導電材料,而該導電材料為石墨、金屬 材料或導電高分子材料。 10. 如申請專利範圍第1項所述之内埋式線路板,其中該 第一導電柱與該第二導電柱為一體成型。 • 11.如申請專利範圍第1項所述之内埋式線路板,其中該 第一導電柱與該第二導電柱皆為實心柱體。 12. 如申請專利範圍第1項所述之内埋式線路板,其中該 第二導電柱從該第一導電柱朝向該下接墊漸縮。 13. 如申請專利範圍第1項所述之内埋式線路板,其中該 絕緣層包括一高分子材料與多個分佈於該高分子材料 中的觸媒顆粒。 14. 如申請專利範圍第1項所述之内埋式線路板,更包括 23 201108901 一配置於該下表面的内層基板。 15. —種内埋式線路板的製造方法,包括: • 提供一絕緣層與一下線路層,其中該絕緣層具有 - 一上表面與一相對該上表面的下表面,而該下線路層 位於該下表面,並包括一内埋於該下表面的下接墊; 於該上表面形成一凹槽與一凹刻圖案,其中該凹 槽相對於該上表面的深度大於該凹刻圖案相對於該上 表面的深度; ® 於該凹槽的一底面形成一暴露該下接墊的盲孔; 形成一上線路層於該凹刻圖案内; 形成一第一導電柱於該凹槽内;以及 形成一第二導電柱於該盲孔内,其中該第二導電 柱連接於該第一導電柱與該下接墊之間。 16. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中形成該凹槽的方法包括照射一第一雷射光 • 束於該上表面,以燒蝕該絕緣層。 Π.如申請專利範圍第16項所述之内埋式線路板的製造 方法,其中該第一雷射光束的空間能量分布呈高斯分 布。 18. 如申請專利範圍第16項所述之内埋式線路板的製造 方法,其中該凹刻圖案是由該第一雷射光束燒蝕該絕 緣詹而形成。 19. 如申請專利範圍第15項所述之内埋式線路板的製造 24 201108901 方法,其中形成該盲孔的方法包括照射一第二雷射光 束於該底面,以燒钱該絕緣層。 20.如申請專利範圍第19項所述之内埋式線路板的製造 - 方法,其中該第二雷射光束的空間能量分布呈高帽狀 分布。 21. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中形成該凹槽的方法包括機械鑽孔。 22. 如申請專利範圍第15項所述之内埋式線路板的製造 ® 方法,其中該凹槽相對於該上表面的深度與該盲孔相 對於該下接墊的深度二者的比值大於0.5。 23. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中該凹槽相對於該上表面的深度不小於該盲 孔相對於該下接墊的深度。 24. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中該凹槽的寬度大於該盲孔的孔徑。 • 25.如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中形成該上線路層、該第一導電柱以及該第 二導電柱的方法包括無電電鍍。 26. 如申請專利範圍第25項所述之内埋式線路板的製造 方法,其中形成該上線路層、該第一導電柱與該第二 導電柱的方法更包括有電電鍍。 27. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中該絕緣層包括一高分子材料與多個分佈於 25 201108901 該高分子材料中的觸媒顆粒,在形成該凹槽、該凹刻 圖案與該盲孔之後,一些觸媒顆粒裸露並活化於該凹 • 槽、該凹刻圖案與該盲孔内。 • 28.如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中該第一導電柱為空心柱體,而在形成該第 二導電柱之後,更包括填入一填充材料於該第一導電 柱的一通孔内。 29. 如申請專利範圍第28項所述之内埋式線路板的製造 ® 方法,其中該填充材料是用印刷的方式來填入於該通 孔内。 30. 如申請專利範圍第28項所述之内埋式線路板的製造 方法,其中該填充材料為一有機絕緣材料或一無機絕 緣材料。 31. 如申請專利範圍第28項所述之内埋式線路板的製造 方法’其中該填充材料為' —導電材料*而該導電材料 鲁 為石墨、金屬材料或導電南分子材料。 32. 如申請專利範圍第15項所述之内埋式線路板的製造 方法,其中該第一導電柱與該第二導電柱同時形成。
    26
TW098128484A 2009-08-25 2009-08-25 內埋式線路板及其製造方法 TWI392425B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098128484A TWI392425B (zh) 2009-08-25 2009-08-25 內埋式線路板及其製造方法
US12/613,072 US8217278B2 (en) 2009-08-25 2009-11-05 Embedded wiring board and a manufacturing method thereof
US13/474,735 US9210815B2 (en) 2009-08-25 2012-05-18 Method of manufacturing embedded wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098128484A TWI392425B (zh) 2009-08-25 2009-08-25 內埋式線路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201108901A true TW201108901A (en) 2011-03-01
TWI392425B TWI392425B (zh) 2013-04-01

Family

ID=43623160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128484A TWI392425B (zh) 2009-08-25 2009-08-25 內埋式線路板及其製造方法

Country Status (2)

Country Link
US (2) US8217278B2 (zh)
TW (1) TWI392425B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695368A (zh) * 2011-03-23 2012-09-26 欣兴电子股份有限公司 线路板的内埋式线路结构的制造方法
TWI458413B (zh) * 2011-10-05 2014-10-21 Three - dimensional surface laser guided through filling line method
CN106471873A (zh) * 2014-05-19 2017-03-01 塞拉电路公司 嵌入迹线
CN106717137A (zh) * 2014-05-19 2017-05-24 塞拉电路公司 嵌入迹线
CN107408506A (zh) * 2015-03-09 2017-11-28 英特尔公司 集成电路(ic)衬底的选择性金属化
CN104349574B (zh) * 2013-07-31 2018-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
TWI686115B (zh) * 2014-06-05 2020-02-21 美商凱特聯有限責任公司 嵌入跡線
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
TWI812074B (zh) * 2022-03-16 2023-08-11 大陸商芯愛科技(南京)有限公司 封裝基板及其製法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
DK2584065T3 (da) * 2009-12-17 2014-07-14 Byd Co Ltd Overflademetalliseringsmetode, metode til fremstilling af plastgenstand og plastgenstand fremstillet derved
TWI405515B (zh) * 2009-12-30 2013-08-11 Unimicron Technology Corp 線路板及其製程
US9435035B2 (en) 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Tdk株式会社 多層配線板及び多層配線板の製造方法
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101895416B1 (ko) * 2011-12-23 2018-09-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
WO2014112108A1 (ja) 2013-01-18 2014-07-24 株式会社メイコー 部品内蔵基板及びその製造方法
JP6228454B2 (ja) * 2013-12-26 2017-11-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
US20160278206A1 (en) * 2014-05-19 2016-09-22 Sierra Circuits, Inc. Printed circuit board
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP6870608B2 (ja) * 2015-02-23 2021-05-12 凸版印刷株式会社 印刷配線板及びその製造方法
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9922951B1 (en) 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
EP3478033A1 (en) * 2017-10-25 2019-05-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding component with pre-connected pillar in component carrier
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
CN111508893B (zh) * 2019-01-31 2023-12-15 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
US11737208B2 (en) * 2019-02-06 2023-08-22 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
CN112584611A (zh) * 2019-09-27 2021-03-30 奥特斯奥地利科技与系统技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
JP2773578B2 (ja) * 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5721155A (en) * 1995-02-13 1998-02-24 Lg Semicon Co., Ltd. Method for forming a via contact of a semiconductor device
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
DE69926939T2 (de) * 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
TWI281367B (en) * 2005-02-04 2007-05-11 Lite On Technology Corp Printed circuit board and forming method thereof
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695368A (zh) * 2011-03-23 2012-09-26 欣兴电子股份有限公司 线路板的内埋式线路结构的制造方法
TWI458413B (zh) * 2011-10-05 2014-10-21 Three - dimensional surface laser guided through filling line method
CN104349574B (zh) * 2013-07-31 2018-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN106717137B (zh) * 2014-05-19 2019-12-10 塞拉电路公司 嵌入迹线
CN106717137A (zh) * 2014-05-19 2017-05-24 塞拉电路公司 嵌入迹线
CN106471873A (zh) * 2014-05-19 2017-03-01 塞拉电路公司 嵌入迹线
TWI686109B (zh) * 2014-05-19 2020-02-21 美商凱特聯有限責任公司 嵌入跡線
CN111970841A (zh) * 2014-05-19 2020-11-20 卡特拉姆有限责任公司 嵌入迹线
TWI686115B (zh) * 2014-06-05 2020-02-21 美商凱特聯有限責任公司 嵌入跡線
CN107408506A (zh) * 2015-03-09 2017-11-28 英特尔公司 集成电路(ic)衬底的选择性金属化
CN107408506B (zh) * 2015-03-09 2021-07-06 英特尔公司 集成电路(ic)衬底的选择性金属化
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
TWI812074B (zh) * 2022-03-16 2023-08-11 大陸商芯愛科技(南京)有限公司 封裝基板及其製法

Also Published As

Publication number Publication date
US20120231179A1 (en) 2012-09-13
TWI392425B (zh) 2013-04-01
US20110048783A1 (en) 2011-03-03
US9210815B2 (en) 2015-12-08
US8217278B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
TW201108901A (en) Embedded wiring board and method for fabricating the same
TWI418268B (zh) 內埋式線路板及其製造方法
CN101193502B (zh) 电路板结构的制作方法
CN100342526C (zh) 有电性连接垫金属保护层的半导体封装基板结构及其制法
CN105441903A (zh) 纳米结构制造过程中的导电助层的沉积和选择性移除
KR20090038375A (ko) 배선 기판의 제조 방법
TWI399150B (zh) 線路板及其製程
US9572250B2 (en) Printed circuit board and method for manufacturing the same
US8365401B2 (en) Circuit board and manufacturing method thereof
US9907164B2 (en) Printed circuit board and method for manufacturing the same
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
TW201234945A (en) Printed circuit board and method for manufacturing the same
TWI405515B (zh) 線路板及其製程
TW201021652A (en) Process of fabricating circuit board
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR101897013B1 (ko) 인쇄회로기판 및 이의 제조 방법
TWI393508B (zh) 線路板及其製程
TWI494037B (zh) 線路板及其製造方法
CN101808462A (zh) 线路板及其制造方法
TWI411368B (zh) 線路板的線路結構的製造方法
KR20120113633A (ko) 인쇄회로기판 및 그의 제조 방법
RU2382532C1 (ru) Способ изготовления печатных плат
TWI292613B (zh)
KR101543023B1 (ko) 인쇄회로기판 제조방법
TWI299969B (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees