TWI292613B - - Google Patents

Download PDF

Info

Publication number
TWI292613B
TWI292613B TW95111377A TW95111377A TWI292613B TW I292613 B TWI292613 B TW I292613B TW 95111377 A TW95111377 A TW 95111377A TW 95111377 A TW95111377 A TW 95111377A TW I292613 B TWI292613 B TW I292613B
Authority
TW
Taiwan
Prior art keywords
layer
ball
forming
package substrate
semiconductor package
Prior art date
Application number
TW95111377A
Other languages
English (en)
Other versions
TW200737461A (en
Inventor
Pao Hung Chou
Original Assignee
Phoenix Prec Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology filed Critical Phoenix Prec Technology
Priority to TW095111377A priority Critical patent/TW200737461A/zh
Publication of TW200737461A publication Critical patent/TW200737461A/zh
Application granted granted Critical
Publication of TWI292613B publication Critical patent/TWI292613B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1292613 九、發明說明: 【發明所屬之技術,域】 / I明係、广1形成半導體封裝基板的方法,尤 :二種使用㈣導孔(Via_in_Pad)製程之㈣半導體封 衣土板的方法其面銅(surface c〇卯er)只需___次鍵銅 的製程’可以減少面鋼之厚度’因此可廣泛應用於微小錫 球間距(fine ball pitch)之設計。 【先前技術】
Ik著電子產品輕薄短小化的發展趨勢,半導體晶片半導 體封裂基板(或稱1C載板)製造業者為了提高基板面積的 運用效率,提出了墊内導孔製程,以達到高密度連結的要 求。 圖一 A至圖一Η係為一習知形成封裝基板之方法之示意 圖。在圖一 Α中,首先提供一基板1〇〇,其兩側分別設有 銅箔105。接著,以雷射或機械穿鑿的方式定義出通孔 (through-hole) 110的位置,如圖一 B所示。在電路板 100之兩側表面以及通孔110内電鍍形成一第一導電金屬 層 115,形成電鑛導通孔(plated through-hole, PTH) 110’如圖一 C所示。並且,在電鍍導通孔11〇’内填入樹 脂材料120,如圖一 D所示。接著,電鍍形成一第二導電 金屬層130,以覆蓋該第一導電層115以及電鍍導通孔 110’ ,如圖一 E所示。之後,以光學微影、餘刻等方式在 電路板100置晶側1001與球侧1002之銅箔105、第一導 電金屬層115與第二導電金屬層130内形成圖案化之線路 5 1292613 層140及,如圖一 ρ所示。在圖一 g中,形成絕緣保護層 150以覆蓋圖一 之圖案化之線路層14〇,並且以光學微影 定義出複數個開口 151,曝露出該圖案化線路層140之部 分以形成複數個金屬連接墊141,其中,該球側1〇〇2之該 複數個開口 151係對應於該電鍍導通孔110,之位置,以 形成出複數個金屬連接墊141。最後,在該複數個金屬連 接墊141上形成阻障層18〇,以完成一封裝基板,如圖一 所示。 n
'二而上述之方法的缺點在於必須進行兩次電鑛製程於 電路板兩=全部表面形成導電金屬層,一般均以鍍鋼=式 形成,使得電路板兩側表面銅厚度過厚,無法滿足軔: 小之趨勢。 工噚沃且 因此·’亟需一種形成封裝基板之方法,其使用墊内導 孔(Via in-Pad)製程,並且其電路板兩側表面鋼只兩一 次鍍銅的製程,可以減少電路板兩齡面銅之厚度,: 可廣泛應用於微小錫球間距之設計。 【發明内容】 有鑑於習知技術之缺失,本發明之一主要目的在於接 供一種形成半導體封裝基板的方法,其使用墊内導孔掣 程’並且其電路板兩側表面銅尸、需一次鑛銅的製程,可$ 減少電路板兩側表面銅之厚度,因此可廣泛應甩於 球間距之設計。 砀 為達上述目的,本發明提供一種形成半導體封 的方法,包括以下步驟: 卷板 1292613 , I * - 提供一已完成圖案化線路製程之電路板,該電路板之置 - 晶侧與球側形成有圖案化線路層,其中,該圖案化線 路層包括有至少一電鍍導線,其延伸至電路板之邊 ^ 緣,並作為後續電鍍製程之導線,以及複數個電鍍導 ,通孔貫穿該電路板並導通電路板置晶侧與球側之圖 案化線路層; 形成導電層,分別覆蓋該置晶侧與該球侧之該圖案化線 路層; • 形成阻層,分別覆蓋該置晶侧與該球側之該導電層; 形成複數個第一開口於該球侧之該阻層内,並使該球侧 之該複數個第一開口位於該電鍍導通孔之位置,以曝 露出該球侧之金屬連接墊; 形成一導電金屬層於該球側阻層之該複數個第一開口 内; 移除該阻層以及該阻層所覆蓋之該導電層; 形成絕緣保護層,以覆蓋該置晶側與該球侧之表面,並 • 且形成複數個第二開口於該絕緣保護層内,曝露出該 ^ 圖案化線路層之部分,分別於置晶側上形成複數個之 金屬連接墊並曝露出球侧金屬連接墊上之導電金屬 ’ 層,其中,該球側絕緣保護層之第二開口係對應於該 電鍍導通孔,且該置晶側與該球側之金屬連接墊係可 電性導通;以及 - 形成阻障層於該置晶侧與該球側之該複數個金屬連接 墊上。 本發明.更提供一種形成半導體封裝基板的方法,包括 1292613 . 以下步驟: - 提供一已完成圖案化線路製程之電路板,該電路板之置 晶側與球側形成有圖案化線路層,其中,該圖案化線 / 路層包括複數個電鍍導通孔貫穿該電路板並導通電 ·Λ 路板置晶側與球側之圖案化線路層; 形成第一導電層,分別覆蓋該置晶侧與該球侧之該圖案 化線路層; 形成第一阻層,分別覆蓋該置晶侧與該球侧之該第一導 • 電層; 形成複數個第一開口於該球侧之該阻層内,並使該球侧 第一阻層之該複數個第一開口位於該電鍍導通孔之 位置,以曝露出該球側之金屬連接墊; 形成一導電金屬層於該球側第一阻層之該複數個第一 開口内; 形成第一阻障層於該球側第一阻層之該複數個第一開 口内; # 移除該第一阻層以及該第一阻層所覆蓋之該第一導電 , 層; 形成絕緣保護層,以覆蓋該置晶侧與該球侧之表面,並 且形成複數個第二開口於該絕緣保護層内,曝露出該 圖案化線路層之部分,分別於置晶側上形成複數個之 金屬連接墊並曝露出球侧金屬連接墊上之第一阻障 …層,其中,該球側絕緣保護層之第二開口係對應於該 電鍍導通孔,且該置晶側與該球侧之金屬連接墊係可 電性導通; 8 1292613 形成第二導電層於該球側絕緣保護層上,以及形成第二 阻層覆蓋該第二導電層; 形成第一阻障層於該置晶側之金屬連接墊上;以及 移除該第二阻層以及該第二阻層所覆蓋之該第二導電 層0 【實施方式】 為使貴審查委員能對本發明之特徵、目的及功能有 • 更進一步的認知與暸解,茲配合圖式詳細說明如後。 圖二A至圖二K為本發明較佳具體實施例之形成半導 體封裝基板的方法之示意圖。 在圖二A中,首先提供一基板2〇〇,其兩側分別設有 銅箔205。接著,以雷射或機械穿鑿的方式定義出通孔21〇 的位置,如圖二B所示。在銅箔205之兩側以及通孔210 内形成第一導電金屬層215及電鑛導通孔21〇,,如圖二c 所示。並且,在通孔210内填入樹脂材料22〇,如圖二d ❿ 所示。接著,以光學微影、蝕刻等方式在電路板200置晶 / 側2001與該球側2002之銅箔205與第一導電金屬層215 内形成圖案化之線路層240。其中,該圖案化線路層240 包括有至少一電鍍導線240’ ,其延伸至電路板200之邊 緣,並作為後續電艘製程之導線,如圖二E所示。在圖二 F中,形成導電層265’以覆盖圖二E之圖案化之線路層 _ 240以及該電鍍導通孔210’之樹脂材料220。接著,形成 阻層270以覆蓋該導電層265,並且定義出複數個第一開 口 271,並使該球側2002阻層275之該複數個第一開口 271 9 1292613 , - 者。 惟本發明並不以上述材質與手段為限,任何具有本技 術領域之一般技藝者當能構思出其他變化之材質與手段。 由以上所述,可知本發明所形成半導體封裝基板僅需 , 在該球侧對應於電鍍導通孔之第二開口上電鍍形成導電金 屬層,較先前技術之進行兩次電鍍製程於電路板兩侧全部 表面形成導電金屬層,電路板兩侧表面銅少進行一次形成 導電金屬層之製程,因此可以減小電路板兩侧表面銅之厚 ❿ 度。 另外,本發明亦提供另一具體實施例之方法,如圖三A 至圖三N所示。 在圖三A中,首先提供一基板300,其兩側表面分別 設有銅箔305。接著,以雷射或機械穿鑿的方式定義出通 孔310的位置,如圖三B所示。在銅箔305之兩侧以及通 孔310内形成第一導電金屬層315與電鍍導通孔310’ , 如圖二C所不。並且’在電鑛導通孔310 内填入樹脂材 鲁 料320,如圖三D所示。接著,以光學微影、蝕刻等方式 . 在基板300置晶側3001與球側3002之銅箔305與第一導 電金屬層315内形成圖案化之線路層340。其中,該圖案 化線路層340不包括有任何電鍍導線,故須於後續製程形 成導電層作為電鍍置晶侧金屬連接墊阻障層之導線,如圖 三E所示。在圖三F中,形成第一導電層365,以覆蓋圖 — 三E之圖案化之線路層340以及該電鍍導通孔310’之樹 脂材料320。接著,形成第一阻層370以覆蓋該第一導電 層365,並且定義出複數個第一開口 371,並使該球侧3002

Claims (1)

1292613 — 一―— 一 • (案號第〇95111377號專利案之說明書修正) ?辦/二,U歧的止替換頁 琴!"^^1*""阳.•"“1· l· -u-.ί -. ,w J-Γ TJ 十、申請專利範圍: ™ 1. 一種形成半導體封裝基板的方法,包括以下步驟: 提供一已完成圖案化線路製程之電路板,該電路板之置 晶侧與球側形成有圖案化線路層,其中,該圖案化線 路層包括有至少一電鍍導線,其延伸至電路板之邊 緣,並作為後續電鍍製程之導線,以及複數個電鍍導 通孔貫穿該電路板並導通電路板置晶侧與球侧之圖案 化線路層; ^ 形成導電層,分別覆蓋該置晶側與該球侧之該圖案化線 路層; 形成阻層,分別覆蓋該置晶側與該球側之該導電層; 形成複數個第一開口於該球側之該阻層内,並使該球側 阻層之該複數個第一開口位於該電鍍導通孔之位置, 以曝露出該球側之導電層; 形成一導電金屬層於該球側阻層之該複數個第一開口 内; 丨移除該阻層以及該阻層所覆蓋之該導電層; ; 形成絕緣保護層,以覆蓋該置晶侧與該球側之表面,並 且形成複數個第二開口於該絕緣保護層内,曝露出該 圖案化線路層之部分,分別於置晶側上形成複數個之 金屬連接墊並曝露出球侧金屬連接墊上之導電金屬 層,其中,該球側絕緣保護層之第二開口係對應於該 電鍍導通孔,且該置晶側與該球側之金屬連接墊係可 電性導通;以及 形成阻障層於該置晶側與該球侧之該複數個金屬連接墊 修(βύ正替換 1292613 '(案號第095111377號專利案之說明劃_ 上。 2·如申凊專利範圍第1 方法,其中爷蛆产岛总力、斤述之形成半導體封裝基板的 & 層係騎輪金金屬層。 方法,其中二『1項所述之形成半導體封裝基板的 層電路板。"係為—已完成線路圖案化製程之雙 4·如申請專利範圍第頊 方法,其中所返之形成半導體封裝基板的 層電路板。1板心為—巳完成線路圖案化製程之多 5·方項所述之形成半導體封裝基板的 方法,Λ = 所述之形成半導體封裝基板的 7.如申过專利Γ錢導通孔係以雷射及電鑛方式形成。 方法Λ中=圍弟1項所述之形成半導體封裝基板的 /、中5亥阻層係為乾膜。 8·方第1躺叙形成半導體封裝基板的 ,、中5亥弟—導電層係包括錫(Sn)、銅(Cu)、鉻 —者鈀(Pd)、鎳(Nl )、錫/鉛(Sn/Pb)與其合金之 I方1 申,範圍第8項所述之形成半導體封裝基板的 形成,、中邊導電層係以濺鍍、蒸鍍及化學沈積之一者 10方!I申請專利範圍第1項所述之形成半導體封裝基板的 π ’ ’其中該導電層係包括導電高分子。 .如申請專利範圍第10項所述之形成半導體封裝基板 1292613 · •(案號第_丨377號專利案之說明II修正) 層係以旋轉塗佈、噴1 12.η=圍第1項所述之形成半導體封敦基板的 於該阻層第=護層第二開口係可大於、等於或小 13· -種形成半導體封裝基板的方法,包括 提^已完成_化線路製程之㈣板,該電=之 晶側與球侧形成有圖案化線路層,其中, =物電觀孔貫穿該電路板 ,板置/日側與球側之圖案化線路層; 化線路1%層’分別覆蓋該置晶側與該球側之該圖案 形ΐ第—阻層’分別覆蓋該置晶側與該球側之該第一導 電層; 、 形數t第—開口於該球側之該阻層内,並使該球側 開口位於該電鍍導通孔之位置,以曝 路出戎球側之第一導電層; 形^導電金屬層於該球側第—阻層之該複數個第一開口 μ , 开1弟叫層於該球側第―阻層之該複數個第-開口 ^ 4第阻層以及該第一阻層所覆蓋之該第一導電 , 形成絕緣保護層,以覆蓋該置晶侧與該球側之表面,並 且形成複數個第二開口於該絕緣保護層内,曝露出該 1292613 • (案號第095⑴377號專利案之說明劃飩) ^ 圖案化線路層之部分,分別於置晶側上形成複數個之 金屬連接墊並曝露出球侧金屬連接墊上之第—阻障 =,其中,該球側絕緣保護層之第二開口係對應於該 電鑛導通孔,且該置晶侧與該球側之金屬連接塾係 電性導通·, ^ 形成第二導電層於該球側絕緣保護層上,以及 阻層覆蓋該第二導電層; 障層於該置晶側之金屬連接塾上;以及 私=弟二阻層以及該第二阻層所覆蓋之該第二導電 14的==範圍第13項所述之形成半導崎 15 , , 中忒弟一阻障層係為一電鍍鎳/金全屬# ㈣二;所述之形成半導體二 16.如申請專觸圍導金:屬層。 的方法,其&成+導體封裝基板 雙層電路板〆 已完成線路圖案化製程之 如申凊專利範圍第13項所 的方法,苴中兮/ 之元成+導體封裝基板 多層電路板。,係為一已完成線路圖案化製程之 18的G請項,述之形成半導體封裝基板 成。 "电鑛導通孔係以機械鑽孔及電錢方^形 9的:申請專利範圍第13項所述之开^本 的方法,其中該· 成+導體封裳基板 W射U糸Μ雷射及電鑛方式形成。 1292613 ,(案號第〇951丨丨377號專利案之說__ 2〇.的=請圍第13項所述之形成半導體封裝基板 ^ 其中该弟一阻層係為乾膜。 7万二去其中该弟二阻層係為—乾膜。 22·如申請專利範圍第 的方法,並中:二:所边之形成半導體封裝基板 !夂〔「導電層係包括錫(Sn)、銅(Cu)、 之一 ^。、’巴(Pd)、鎳(Ni)、錫/斜(Sn/Pb)與其合金 23·如申請專利範圍第 的方法,其中項所叙形成半導體封裝基板 積之一者^ 電層係㈣鍍、蒸鍍以及化學沈 24·如申請專利笳圍筮 的方法,項料之形辭導體封裝基板 25如申電層係包括導電高分子。 的方二中項所述之形成半導體封裝基板 網印以及壓印二電層係以旋轉塗佈、噴墨印刷、 26.如申請專利範圍第 的方法,1中$镇...員所述之形成半導體封裝基板 鉻⑹、銳二電層係包括錫㈤、銅(㈤、 之一者。 、臬(Nl)、錫/錯(Sn/Pb)與其合金 27·如申請專利範圍第…、 的方法,其中該第—J、所述之形成半導體封裝基板 積之-者形成。—導€層係以濺鍍、蒸鍍以及化學沈 28·如申請專利範圍第 的方法,其中該第—、」碩所述之形成半導體封裝基板 ^〜導電層係包括導電高分子。 1292613 • (案號第〇95丨丨丨377號專利案之說明書修正) 、/ /、中σ亥弟一導電層係以旋轉塗佈、噴墨印刷 網印以及壓印之一者形成。 、土丨剝 30::t睛ΐ利範圍* 13項所述之形成半導體封裝基板 、/ /、中5亥絕緣保護層第二開口係可大於、等於或 小於該第一阻層第一開口者。 、 1292613
月4日修/)正替換頁 141
圖一 G
圖一 Η
TW095111377A 2006-03-31 2006-03-31 Method for forming semiconductor package substrate TW200737461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095111377A TW200737461A (en) 2006-03-31 2006-03-31 Method for forming semiconductor package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095111377A TW200737461A (en) 2006-03-31 2006-03-31 Method for forming semiconductor package substrate

Publications (2)

Publication Number Publication Date
TW200737461A TW200737461A (en) 2007-10-01
TWI292613B true TWI292613B (zh) 2008-01-11

Family

ID=45067578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095111377A TW200737461A (en) 2006-03-31 2006-03-31 Method for forming semiconductor package substrate

Country Status (1)

Country Link
TW (1) TW200737461A (zh)

Also Published As

Publication number Publication date
TW200737461A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
CN101193502B (zh) 电路板结构的制作方法
US8633392B2 (en) Circuit board with high-density circuit patterns
US7754598B2 (en) Method for manufacturing coreless packaging substrate
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
JP2009088469A (ja) 印刷回路基板及びその製造方法
US20090242238A1 (en) Buried pattern substrate
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
CN103416110A (zh) 印刷电路板及其制造方法
JP2014501451A (ja) 印刷回路基板及びその製造方法
TW200838386A (en) Circuit board structure and a manufacturing method thereof
TWI268130B (en) Method for fabricating a multi-layer packaging substrate
TWI292613B (zh)
JP2005244104A (ja) 配線基板の製造方法
TW200838385A (en) Circuit board structure having fine circuits and fabrication method thereof
US20040105955A1 (en) Lamination process and structure of high layout density substrate
TW201132246A (en) Side packaged type printed circuit board
TWI383724B (zh) 印刷電路板及其製造方法
TW592007B (en) Build-up circuit board with conductive barrier structure and method for fabricating the same
TWI296438B (zh)
KR20120137173A (ko) 인쇄회로기판 및 그의 제조 방법
TW201225758A (en) Multi-layer PCB modules with lateral conductive pads and fabrication methods thereof
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
TWI299898B (zh)
TWI425898B (zh) 線路板的線路結構的製造方法
TWI317163B (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees