CN107408506B - 集成电路（ic）衬底的选择性金属化 - Google Patents

集成电路（ic）衬底的选择性金属化 Download PDF

Info

Publication number
CN107408506B
CN107408506B CN201580077587.9A CN201580077587A CN107408506B CN 107408506 B CN107408506 B CN 107408506B CN 201580077587 A CN201580077587 A CN 201580077587A CN 107408506 B CN107408506 B CN 107408506B
Authority
CN
China
Prior art keywords
metal
dielectric material
dielectric
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580077587.9A
Other languages
English (en)
Other versions
CN107408506A (zh
Inventor
B.C.马林
T.戈什达斯蒂达尔
D.塞内维拉特恩
李勇刚
S.查瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107408506A publication Critical patent/CN107408506A/zh
Application granted granted Critical
Publication of CN107408506B publication Critical patent/CN107408506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本公开的实施例描述了集成电路（IC）衬底的选择性金属化。在一个实施例中，一种集成电路（IC）衬底可以包括：介电材料；以及具有多面体形状的金属晶体，其分散在所述介电材料中并且与配体键合，所述配体在被暴露于所述激光时烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于选择性无电镀金属沉积的催化剂。可以描述和/或要求保护其他实施例。

Description

集成电路（IC）衬底的选择性金属化
技术领域
本公开的实施例一般涉及集成电路（IC）组件的领域，并且更特别地涉及IC衬底的选择性金属化。
背景技术
无电镀铜沉积一般利用催化剂来发起铜沉积过程。例如，在常规技术中，可以使介电材料粗糙化并在离子或胶体溶液中将其暴露于催化剂。催化剂分子可以与介电材料复合，并且可以使用活化步骤（例如，应用诸如氢化硼二甲基胺（DMAB）的还原化学物）来将催化剂带入理想的氧化状态以促进沉积活动。然后可以将经活化的衬底暴露于所期望金属和还原剂的溶液，从而导致在具有催化剂的区域中的沉积。由于衬底上的电路尺寸持续收缩，用以更接近于其他铜特征地沉积铜特征的技术可能是合期望的。
本文中提供的背景描述是出于一般性地呈现本公开的情景的目的。除非本文中另有指示，否则在此章节中描述的材料并非是对于本申请中的权利要求而言的现有技术，并且不因包括在此章节中而被承认是现有技术。
附图说明
将通过结合附图进行的以下详细描述来容易地理解实施例。为了促进该描述，相同的附图标记标明了相同的结构元素。在附图的各图中作为示例而并非作为限制来图示实施例。
图1示意性地图示了根据一些实施例的示例集成电路（IC）组件的横截面侧视图。
图2示意性地图示了根据一些实施例的IC衬底上的选择性无电镀金属沉积的横截面侧视图。
图3示意性地图示了根据一些实施例的具有保护层的IC衬底上的选择性无电镀金属沉积的横截面侧视图。
图4示意性地图示了根据一些实施例的具有下方中间层的IC衬底上的选择性无电镀金属沉积的横截面侧视图。
图5示意性地图示了根据一些实施例的在IC衬底上的选择性无电镀金属沉积的方法的流程图。
图6示意性地图示了根据一些实施例的包括如本文中描述的IC衬底的计算设备。
具体实施方式
本公开的实施例描述了IC衬底的选择性金属化。在以下描述中，将使用由本领域技术人员常用的术语来描述说明性实施方式的各种方面，以将他们工作的实质内容传达给其他本领域技术人员。然而，对于本领域技术人员来说将会显而易见的是，可以利用所描述的方面中的仅一些方面来实践本公开的实施例。出于解释的目的，阐述了具体的数目、材料和配置以便提供对所述说明性实施方式的透彻理解。然而，对于本领域技术人员来说将会显而易见的是，可以在没有所述具体细节的情况下实践本公开的实施例，在其他实例中，省略或简化了公知特征以便不使所述说明性实施方式含糊难懂。
在以下详细描述中，对形成其一部分的附图进行参考，贯穿其中相同的标号标明相同的部分，并且其中以图示的方式示出了可以在其中实践本公开的主题的实施例。要理解的是，可以利用其他实施例，并且可以做出结构或逻辑改变而不脱离本公开的范围。因此，不应以限制性含义来看待以下详细描述，并且实施例的范围由随附权利要求及其等价方式来限定。
出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
描述可能使用诸如顶部/底部、之中/之外、之上/之下等等的基于透视的描述。这样的描述仅用于促进讨论，而不意图将本文中描述的实施例的应用约束于任何特定方向。
描述可能使用短语“在一个实施例中”或“在实施例中”，其可以均指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等等是同义的。
在本文中可能使用术语“与……耦合”以及其派生词。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多个元件处于直接的物理或电气接触。然而，“耦合”也可以意指两个或更多个元件间接地彼此接触，但是又仍与彼此协作或交互，并且可以意指一个或多个其他元件被耦合或连接在被说成是与彼此耦合的元件之间。
在各种实施例中，短语“第一特征被形成、沉积或以其他方式部署在第二特征上”可以意指该第一特征被形成、沉积或部署在该第二特征之上，并且该第一特征的至少一部分可以与该第二特征的至少一部分处于直接接触（例如，直接的物理和/或电气接触）或间接接触（例如，在该第一特征与该第二特征之间具有一个或多个其他特征）。
如本文中使用的，术语“模块”可以指代下述各项、下述各项的一部分或者包括下述各项：专用集成电路（ASIC）、电子电路、片上系统（SoC）、执行一个或多个软件或固件程序的处理器（共享的、专用的或群组）和/或存储器（共享的、专用的或群组）、组合式逻辑电路和/或提供所描述的功能性的其他适当部件。
图1示意性地图示了根据一些实施例的示例集成电路（IC）组件100的横截面侧视图。在一些实施例中，IC组件100可以包括一个或多个管芯（后文中为“管芯102”），所述一个或多个管芯与IC衬底121（有时也称为“封装衬底”）电气和/或物理耦合。在一些实施例中，IC衬底121可以与电路板122电气耦合，如可以看到的那样。
管芯102可以表示使用与形成互补金属氧化物半导体（CMOS）器件相关地使用的半导体制造技术（诸如薄膜沉积、光刻、蚀刻等）由半导体材料（例如，硅）制成的分立产品。在一些实施例中，管芯102可以是射频（RF）管芯，包括射频（RF）管芯，或者是射频（RF）管芯的一部分。在其他实施例中，管芯可以是下述各项、包括下述各项，或者是下述各项的一部分：处理器、存储器、SoC或ASIC。
在一些实施例中，可以在管芯102与IC衬底121之间部署底部填充材料108（有时也称为“密封剂”）来促进粘附和/或保护管芯102和IC衬底121的特征。底部填充材料108可以由电绝缘材料构成并且可以密封管芯102和/或管芯级互连结构106的至少一部分，如可以看到的那样。在一些实施例中，底部填充材料108与管芯级互连结构106处于直接接触。
可以根据各种各样的适当配置来将管芯102附连到IC衬底121，所述配置包括例如以倒装芯片配置将管芯102与IC衬底121直接耦合，如所描绘的那样。在倒装芯片配置中，使用管芯级互连结构106（诸如凸块、立柱或者也可以将管芯102与IC衬底121电气耦合的其他适当结构）将管芯102的包括有源电路的有源侧S1附连到IC衬底121的表面。管芯102的有源侧S1可以包括晶体管器件，并且可以与有源侧S1相对地部署非有源侧S2。如可以看到的那样。
管芯102一般可以包括半导体衬底102a、一个或多个器件层（在后文中为“器件层102b”）以及一个或多个互连层（后文中为“互连层102c”）。半导体衬底102a可以基本上由块体半导体材料构成，所述块体半导体材料在一些示例中诸如例如是硅。器件层102b可以表示下述区域，在该区域处在半导体衬底102a上形成诸如晶体管器件之类的有源器件。器件层102b可以例如包括诸如晶体管器件的沟道本体和/或源极/漏极区域之类的结构。互连层102c可以包括被配置成向或从器件层102b中的有源器件路由电信号的互连结构。例如，互连层102c可以包括沟槽和/或通孔以提供电路由和/或电接触。
在一些实施例中，管芯级互连结构106可以被配置成在管芯102和其他电器件之间路由电信号。所述电信号可以包括例如与管芯102的操作相关地使用的输入/输出（I/O）信号和/或电源/接地信号。
IC衬底121可以包括电路由特征（在图1中未示出），诸如例如被配置成向或从管芯102路由电信号的迹线、焊盘、贯穿孔、通孔或线路。例如，IC衬底121可以被配置成在管芯102与电路板122之间、或者在管芯102与同IC衬底121耦合的另一电气部件（例如，另一管芯、插入机构、接口、用于无线通信的部件等）之间路由电信号。在一些实施例中，IC衬底121可以与本文中针对选择性金属化所描述的实施例一致。例如，IC衬底121可以由介电材料构成，所述介电材料具有分散于其中的催化剂粒子，以促进通过无电镀沉积形成电路由特征。在一些实施例中，IC衬底121可以由环氧堆积层叠层构成，并且电路由特征可以由铜构成。在其他实施例中，IC衬底121和/或电路由特征可以由其他适当的材料构成。
电路板122可以是由电绝缘材料（诸如环氧层叠件）构成的印刷电路板（PCB）。例如，电路板122可以包括电绝缘层，其由以下构成：诸如例如聚四氟乙烯之类的材料，诸如阻燃剂4（FR-4）、FR-1、棉纸之类的酚醛棉纸材料，以及诸如CEM-1或CEM-3之类的环氧材料，或者使用环氧树脂半固化材料层叠在一起的玻璃织物材料。诸如迹线、沟槽或通孔之类的互连结构（未示出）可以被形成为穿过电绝缘层，以穿过电路板122路由管芯102的电信号。在其他实施例中，电路板122可以由其他适当的材料构成。在一些实施例中，电路板122是母板（例如，图6的母板602）。电路板122可以包括根据本文中描述的技术和配置来选择性沉积的金属化。亦即，在一些实施例中，电路板122可以称为IC衬底。
诸如例如焊锡球112之类的封装级互连可以与IC衬底121和/或电路板122耦合，以形成对应的焊接接头，其被配置成进一步在IC衬底121和电路板122之间路由电信号。可以在其他实施例中使用用以将IC衬底121与电路板122物理地和/或电气地耦合的其他适当技术。
在其他实施例中，IC组件100可以包括各种各样的其他适当的配置，所述配置包括例如倒装芯片和/或引线接合配置、插入机构、多芯片封装配置（包括系统级封装（SiP）和/或封装叠加（PoP）配置）的适当组合。可以在一些实施例中使用用以在管芯102与IC组件100的其他部件之间路由电信号的其他适当技术。
图2示意性地图示了根据一些实施例的IC衬底上的选择性无电镀金属沉积的横截面侧视图。根据各种实施例，可以使用催化剂粒子202来促成、促进或允许在IC衬底上的选择性无电镀金属沉积。例如，在一些实施例中，催化剂粒子202可以包括金属晶体。在其他实施例中，催化剂粒子202可以包括填料材料，其在一些实施例中可以是填料介电材料。
在其中催化剂粒子202表示金属晶体的实施例中，催化剂粒子202可以表示立方体形状的纳米晶体。主题不在此方面进行限制，并且金属晶体在其他实施例中可以具有各种各样的其他适当的多面体形状，包括例如，球形、类球形、盘状、八面体等等。不同的形状可以暴露晶体的不同的面，这可以导致该晶体针对各种反应的或多或少的催化活性。立方体纳米晶体可以有丰富的平面（100）面密度，这可以为无电镀铜沉积提供高度催化活性的面。
在一些实施例中，金属晶体可以包括例如钯（Pd）、银（Ag）、金（Au）和/或铜（Cu）。在一个实施例中，金属晶体是Pd纳米立方体。在一些实施例中，金属晶体可以具有范围从5纳米（nm）至100nm的厚度。在一些实施例中，该厚度可以表示金属晶体的平均厚度。在其他实施例中，金属晶体可以包括其他适当的金属或金属组合和/或其他厚度。
根据各种实施例，可以在间歇反应（batch reaction）中合成所述金属晶体。可以将金属晶体与IC衬底221A的介电材料204混合。例如，在一些实施例中，可以将金属晶体与用在介电堆积层中使用的环氧材料（例如，树脂）混合并且被固化以产生具有嵌入的金属晶体的IC衬底221A。在一些实施例中，可以将金属晶体随机地和/或均质地分散在介电材料204中。在其他实施例中，介电材料204可以包括其他适当的材料。
在一些实施例中，可以将金属晶体与配体键合。在一个实施例中，可以将配体键合到金属晶体的表面以维持金属晶体的形状。在一些实施例中，将配体制定成在被暴露于激光时烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于在IC衬底221A上进行选择性无电镀金属沉积的催化剂。配体可以由小分子（50道尔顿到400道尔顿）或聚合物构成，所述聚合物诸如例如是基于烷基的季铵阳离子（诸如十六烷基三甲基铵或鲸蜡基吡啶鎓离子）、烷硫醇（诸如辛硫醇、氨基己硫醇或苯硫酚）和/或聚乙烯吡咯烷酮，并且所述配体可以是可通过诸如例如拉曼光谱术之类的光谱术来检测的。在一些实施例中，金属晶体可以是可通过扫描和/或透射电子显微术来检测的。
可以将具有分散在介电材料204中的金属晶体的IC衬底221A暴露于激光以同时形成诸如沟槽208的凹处并且使配体烧蚀，从而使金属晶体暴露用于催化作用，如在IC衬底221B中描绘的那样。移除配体可以活化被暴露的金属晶体，以在部署了经暴露的催化剂的地方提供用于无电镀金属沉积的催化剂。经活化的催化剂粒子202A可以被部署在介电材料204与要形成金属层208的位置的分界面处。在激光暴露之前，催化剂粒子202可以处于非活性状态。
可以将IC衬底221B浸没在无电镀溶液中以导致在部署了经暴露的金属晶体的位置处（例如，已经通过激光烧蚀所图案化的区域）的选择性沉积，以提供IC衬底221C。亦即，可以仅沉积诸如例如铜层的金属层208，或者可以更加有利地在部署了经暴露的金属晶体（例如，经活化的催化剂粒子202A）的地方（例如，在沟槽206中）沉积所述金属层208。经暴露的金属晶体可以具有更高的反应率。经暴露的金属晶体可以对将金属层208从溶液沉积到IC衬底221C上进行催化，从而导致可以由烧蚀激光的精确度所约束的选择性图案化。金属层208可以被部署在IC衬底221C的表面上。经暴露的金属晶体中的至少一个或多个可以被部署在介电材料204和金属层208之间的分界面处，并且可以通过形成了沟槽206的激光来从配体解键合。在一些实施例中，金属晶体在被嵌入在IC衬底221A的介电材料204中时可以是催化活性的。例如，在一些实施例中，可以不将金属晶体与配体强力键合，或者可以完全不将金属晶体与配体键合。
在一些实施例中，催化剂粒子202可以表示填料材料。填料材料可以包括例如，氮化铝（AlN）、氧化铝（Al2O3)、钛酸锶（SrTiO3）、锆酸铅钛（PbTi1-xZrxO3）、碳化硅（SiC）或硝酸银（AgNO3），其中x是范围从0到1的值。在一些实施例中，填料材料可以具有从2nm至2微米的厚度。在其中细小填料大小是合期望的一个实施例中，填料材料可以具有从2nm至20nm的厚度。在一些实施例中，该厚度可以表示填料材料粒子的平均厚度。在其他实施例中，填料材料可以包括其他适当的材料和/或厚度。在激光暴露之前，催化剂粒子202可以处于非活性状态。
可以将填料材料混合到介电材料204中，以便以与针对金属晶体所描述的类似的方式来提供IC衬底221A。填料材料可以是用于无电镀金属沉积（例如，铜沉积）的光活化的催化剂。在一些实施例中，填料材料（例如，Al2O3、SrTiO3、PbTi1-xZrxO3或SiC）可以通过在暴露于激光（例如，紫外激光）时形成带电晶格空位（F-中心）来进行活化。这样的色心（colourcenter）可以在无电镀沉积中的甲醛催化氧化中充当电子供体。在一些实施例中，填料材料（例如，AgNO3）可以通过将硝酸银光致还原成元素银（Ag）而被光活化为催化剂。在一些实施例中，填料材料可以通过暴露于在IC衬底221B中形成凹处（诸如沟槽206）的激光而被催化活化。例如，经活化的催化剂粒子202A可以表示被暴露于激光的填料材料。在无电镀溶液中浸没可以导致在激光烧蚀的区域（诸如沟槽206）中的金属层208（诸如铜层）的选择性金属沉积。
在一些实施例中，填料材料的热膨胀系数（CTE）可以被选择或被调整成提供更紧密地匹配要被安装在IC衬底221C上的管芯的CTE的介电材料204。在一些实施例中，填料材料（例如，Al2O3、SrTiO3、PbTi1-xZrxO3）还可以充当高K材料以增加介电材料204的介电常数，例如以用于构成具有增加电容的区域的目的。在一些实施例中，填料材料可以是可使用光谱术（诸如例如X射线光电子光谱术（XPS）、能量色散X射线光谱术（EDS）或拉曼光谱术）来检测的，以便检测填料材料的重金属。
图3示意性地图示了根据一些实施例的具有保护层310的IC衬底（例如，IC衬底321D）上的选择性无电镀金属沉积（例如，金属层308）的横截面侧视图。根据各种实施例，IC衬底321A可以包括掺杂有催化剂粒子的诸如环氧材料的介电材料（后文中为“掺杂介电质304”）。在一些实施例中，掺杂介电质304可以包括如与图2相关地描述的催化剂粒子202。例如，在一些实施例中，掺杂介电质304可以包括具有小于1微米的最大填料大小和/或小于0.3微米的平均填料大小的填料材料。
在一些实施例中，保护层310可以被沉积在掺杂介电质304上以促进穿过无电镀沉积对金属层的遮蔽选择性图案化。例如，保护层310可以被部署在掺杂介电质304上以防止在沉积金属层308时在掺杂介电质304上的无电镀金属沉积。在一些实施例中，保护层310可以是IC衬底321D的永久特征。
在一些实施例中，保护层310可以足够强健以禁得住严酷的化学环境（诸如与去污过程相关联的那些化学环境），其可能具有高度碱性且强氧化性的环境。例如，在一些实施例中，保护层310可以由与基于氰酸酯或酚醛酯的固化过程混合的环氧酰亚胺或环氧酚醛构成。在其他实施例中，保护层310可以由其他适当的材料构成。
根据各种实施例，保护层310可以不具有填料材料或者可以具有细小填料大小（例如，最大填料大小小于100nm），以避免与无电镀过程的任何潜在的副反应。在一些实施例中，保护层310可以具有从1微米到5微米的厚度。保护层310的相对较小的厚度可以有助于缓解与相邻的层或材料的任何CTE失配。
可以使用任何适当的过程来沉积保护层310。在一些实施例中，保护层310的沉积可以通过旋转涂布/狭缝涂布、薄膜层叠或自下而上的沉积技术来实现。
激光烧蚀可以穿过保护层310和掺杂介电质304形成诸如沟槽306的凹处，以形成IC衬底321B。在其中掺杂介电质304包括由激光所活化的催化剂粒子（例如，光活化的填料材料）的实施例中，激光烧蚀还可以同时活化掺杂介电质304和沟槽306的交界面处的催化剂粒子。
可以将IC衬底321B浸没在活化溶液中，所述活化溶液被制定成将掺杂介电质304中的催化剂粒子带入到针对最大催化活性的理想氧化状态（例如，IC衬底321C的活化层304A）。可以将IC衬底321C浸没在无电镀溶液（诸如例如铜盐、还原剂和水相介质中的pH介体）中以允许在IC衬底321D的沟槽306内在活化层304A上对金属层308（例如，铜层）的选择性金属沉积。
可以使用任何适当的技术来检测包括IC衬底321C的最终产品中的保护层310。例如，在一些实施例中，可以通过扫描和/或透射电子显微术来检测保护层310。可以通过离子分析法来检测掺杂介电质304中的催化剂粒子，所述离子分析法诸如是离子色谱分析术或离子散射光谱术（例如，卢瑟福背向散射、低能离子散射等）。可以通过扫描电子显微镜（SEM）或透射电子显微镜（TEM）来检测催化剂粒子或填料的大小。
图4示意性地图示了根据一些实施例的具有下方中间层（后文中为“中间层404”）的IC衬底上（例如，IC衬底421C）的选择性无电镀金属沉积（例如，金属层308）的横截面侧视图。
根据各种实施例，可以在掺杂介电质304层之间部署中间层404，如可以在IC衬底421A中看到的那样。保护层310可以形成在掺杂介电质304上，并且中间层404可以包括嵌入在其中的金属互连结构408（例如，铜路由）。可以将中间层404制定成维持一定黏度以提供金属互连结构408与部署在该金属互连结构408下方的掺杂介电质304之间的更无缝的交界面。在一些实施例中，中间层404可以与掺杂有细小填料材料的掺杂介电质304一起使用。
在一些实施例中，中间层404可以具有与掺杂介电质304的组成相同或类似的聚合物组成。在一些实施例中，中间层404不包括催化剂粒子（例如，介电填料材料）。中间层404可以具有大于掺杂介电质304的平均填料大小的平均填料（例如，硅填料）大小，以便将中间层404的黏度降低至允许层304、404之间的平面性和无缝匹配的值。黏度可以取决于可能逐产品而变化的嵌入互连的纵横比以及堆积层的厚度而变化。可以将黏度调整成将在较高黏度下的不想要的空隙产生与在较低黏度下的不想要的表面粗糙的产生相平衡。例如，中间层404可以包括具有比掺杂介电质304的金属晶体或填料材料更大的平均大小的填料。可以通过SEM检测不同的填料大小以及中间层404与掺杂介电质304之间的交界面。
可以执行通过激光进行的图案化来形成一个或多个凹处（例如，沟槽306），如针对IC衬底421B所描绘的那样，并且可以在所述一个或多个凹处中形成金属层308，如针对IC衬底421C所描绘的那样。在一些实施例中，可以根据与图3相关地描述的技术来执行金属层308的图案化和沉积。
图5示意性地图示了根据一些实施例的在IC衬底上的选择性无电镀金属（例如，铜）沉积的方法500的流程图。方法500可以与结合图1-4所描述的技术一致，并且反之亦然。
在502处，方法500可以包括：提供包括介电材料（例如，图2的介电材料204）并且具有分散在该介电材料中的催化剂粒子（例如，图2的催化剂粒子202）的衬底（例如，图2的IC衬底221A）。催化剂粒子可以包括例如如本文中描述的金属晶体或填料材料。在一些实施例中，可以根据结合图3所描述的原理在该衬底上形成保护层（例如，图3的保护层310）以促进选择性无电镀金属沉积。在一些实施例中，该衬底可以包括中间层（例如，图4的中间层404）和结合图4所描述的相关联的结构。
在504处，方法500可以包括将介电材料和催化剂粒子暴露于激光以同时地在介电材料中形成凹处（例如，图2的沟槽206）并且活化催化剂粒子的催化作用。例如，在一些实施例中，催化剂粒子可以包括与配体键合的金属晶体，所述配体当被暴露于激光时被烧蚀以使得所述金属晶体被活化以提供用于选择性金属沉积的催化作用。在其他实施例中，催化剂粒子可以包括当被暴露于激光时被光活化的填料材料。在一些实施例中，将所述介电材料和所述催化剂粒子暴露于激光可以在所述介电材料中形成沟槽。
在506处，方法500可以包括通过使用催化剂粒子的催化作用的无电镀过程来在凹处中选择性沉积金属（例如，图2的金属层208或图3的金属层308）。例如，可以将铜选择性沉积在该衬底的区域（例如，沟槽）上以形成其中催化剂粒子已经通过暴露于激光而被活化的铜层。在其中在暴露于激光之前在介电材料上形成保护层的实施例中，保护层可以抑制在选择性沉积金属时在介电材料上的金属沉积。各种操作被以最有助于理解所要求保护的主题的方式描述为依次进行的多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。
可以使用任何适当的硬件和/或软件将本公开的实施例实现到系统中以按照期望进行配置。图6示意性地图示了根据一些实施例的包括如本文中描述的IC衬底（例如，图1的IC衬底121、图2的IC衬底221C、图3的IC衬底321D或图4的IC衬底421C）的计算设备600。计算设备600可以（例如，在外壳608中）容纳诸如母板602之类的板。母板602可以包括多个部件，包括但不限于处理器604和至少一个通信芯片606。处理器604可以物理地或电气地耦合到母板602。在一些实施方式中，所述至少一个通信芯片606也可以物理地或电气地耦合到母板602。在另外的实施方式中，通信芯片606可以是处理器604的一部分。
取决于其应用，计算设备600可以包括其他部件，所述其他部件可以物理地和电气地耦合到母板602或者可以不物理地和电气地耦合到母板602。这些其他部件可以包括但不限于，易失性存储器（例如，DRAM）、非易失性存储器（例如，ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机以及大容量存储设备（诸如硬盘驱动器、紧凑盘（CD）、数字万用盘（DVD）等）。
通信芯片606可以使得能够实现无线通信以用于向和从计算设备600传输数据。术语“无线”及其派生词可以用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用经调制的电磁辐射通过非固体介质来传送数据。该术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中它们可能不包含。通信芯片606可以实现多种无线标准或协议中的任意，包括但不限于，包括WiGig、Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如，IEEE 802.16-2005修订）在内的电子电气工程师协会（IEEE）标准，长程演进（LTE）项目以及任何修订、更新和/或修正（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。兼容IEEE 802.16的宽带无线接入（BWA）网络一般称为WiMAX网络，其是代表全球微波接入互操作性的首字母缩合词，其是用于通过了针对IEEE 802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片606可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络来进行操作。通信芯片606可以根据GSM演进增强数据（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来进行操作。通信芯片606可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、数据优化演进（EV-DO）、其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议来进行操作。在其他实施例中，通信芯片606可以根据其他无线协议进行操作。
计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短程无线通信（诸如WiGig、Wi-Fi和蓝牙），并且第二通信芯片606可以专用于较长程无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其他）。
计算设备600的处理器604可以与如本文中描述的IC衬底（例如，图1的IC衬底121、图2的IC衬底221C、图3的IC衬底321D或图4的IC衬底421C）耦合。例如，图1的电路板122可以是母板602，并且处理器604可以是安装在图1的IC衬底121上的管芯102。IC衬底121和母板602可以使用封装级互连（诸如焊球112）耦合在一起。可以根据本文中描述的实施例实现其他适当的配置。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。
通信芯片606也可以包括可以与如本文中描述的IC衬底（例如，图1的IC衬底121、图2的IC衬底221C、图3的IC衬底321D或图4的IC衬底421C）耦合的管芯（例如，RF管芯）。在另外的实施方式中，容纳在计算设备600内的另一部件（例如，存储器设备或其他集成电路设备）可以包括可以与如本文中描述的IC衬底（例如，图1的IC衬底121、图2的IC衬底221C、图3的IC衬底321D或图4的IC衬底421C）耦合的管芯。
在各种实施方式中，计算设备600可以是膝上型设备、上网本设备、笔记本设备、超级本设备、智能电话、平板设备、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字录像机。在一些实施例中，计算设备600可以是移动计算设备。在另外的实施方式中，计算设备600可以是处理数据的任何其他电子设备。
示例
根据各种实施例，本公开描述了一种装置。集成电路（IC）衬底的示例1可以包括：介电材料；以及具有多面体形状的金属晶体，其分散在所述介电材料中并且与配体键合，所述配体要在被暴露于激光时烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于选择性无电镀金属沉积的催化剂。示例2可以包括示例1的IC衬底，其中所述金属是铜，所述IC衬底还包括被部署在所述介电材料的表面上的铜层，其中将具有多面体形状并且被部署在所述介电材料与所述铜层之间的分界面处的至少一个或多个金属晶体从所述配体解键合。示例3可以包括示例2的IC衬底，其中所述铜层被部署在形成于所述介电材料中的沟槽中。示例4可以包括示例3的IC衬底，还包括保护层，其被部署在所述介电材料上以防止在沉积所述铜层时在所述介电材料上的无电镀铜沉积。示例5可以包括示例1-4中的任一个的IC衬底，其中所述介电材料包括环氧树脂。示例6可以包括示例1-4中的任一个的IC衬底，其中所述金属晶体包括钯（Pd）、银（Ag）、金（Au）或铜（Cu）。示例7可以包括示例1的IC衬底，其中所述金属晶体具有范围从5纳米（nm）至100nm的厚度。示例8可以包括示例1-4中的任一个的IC衬底，其中所述多面体形状包括立方体或八面体形状。示例9可以包括示例1-4中的任一个的IC衬底，其中所述配体是小分子或聚合物。示例10可以包括示例1-4中的任一个的IC衬底，其中所述介电材料是被部署在第二介电层上的第一介电层的一部分，所述第二介电层具有与所述第一介电层相同的聚合物组成，所述第二介电层包括嵌入在所述第二介电层中的金属互连结构，所述第二介电层不包括所述金属晶体，以及所述第二介电层包括具有比所述金属晶体更大的平均大小的填料。
根据各种实施例，本公开描述了另一种装置。集成电路（IC）衬底的示例11可以包括：介电材料；以及填料材料，其分散在所述介电材料中，其中所述填料材料要在所述填料材料被暴露于激光时活化为用于选择性无电镀金属沉积的催化剂。示例12可以包括示例11的IC衬底，其中所述金属是铜，所述IC衬底还包括被部署在所述介电材料的表面上的铜层，其中被部署在所述介电材料与所述铜层之间的分界面处的所述填料材料中的至少一些已经被活化为用于选择性无电镀铜沉积的催化剂。示例13可以包括示例12的IC衬底，其中所述铜层被部署在形成于所述介电材料中的沟槽中。示例14可以包括示例13的IC衬底，还包括保护层，其被部署在所述介电材料上以防止在沉积所述铜层时在所述介电材料上的无电镀铜沉积。示例15可以包括示例11-14中的任一个的IC衬底，其中所述介电材料包括环氧树脂。示例16可以包括示例11-14中的任一个的IC衬底，其中所述填料材料包括氮化铝（AlN）、氧化铝（Al2O3)、钛酸锶（SrTiO3）、锆酸铅钛（PbTi1-xZrxO3）、碳化硅（SiC）或硝酸银（AgNO3），其中x是范围从0到1的值。示例17可以包括示例11-14中的任一个的IC衬底，其中所述填料材料具有范围从2纳米（nm）至2微米的厚度。示例18可以包括示例11-14中的任一个的IC衬底，其中所述介电材料是被部署在第二介电层上的第一介电层的一部分，所述第二介电层具有与所述第一介电层相同的聚合物组成，所述第二介电层包括嵌入在所述第二介电层中的金属互连结构，所述第二介电层不包括所述填料材料，以及所述第二介电层包括具有比所述填料材料更大的平均大小的填料。
根据各种实施例，本公开描述了一种方法。方法的示例19可以包括：提供包括介电材料且具有分散在所述介电材料中的催化剂粒子的衬底，将所述介电材料和所述催化剂粒子暴露于激光以活化所述催化剂粒子的催化作用，以及通过使用所述催化剂粒子的所述催化作用的无电镀过程来选择性沉积铜，其中将铜选择性沉积在所述衬底的区域上以形成铜层，在所述铜层处所述催化剂粒子已经通过暴露于所述激光而被活化。示例20可以包括示例19的方法，其中将所述介电材料和所述催化剂粒子暴露于激光同时地在所述介电材料中形成沟槽，以及选择性沉积铜包括在所述沟槽中选择性沉积所述铜层。示例21可以包括示例19的方法，其中所述催化剂粒子是具有多面体形状的金属晶体，其分散在所述介电材料中并且与配体键合，所述配体在被暴露于所述激光时被烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于选择性沉积铜的催化作用。示例22可以包括示例21的方法，其中所述金属晶体包括钯（Pd）、银（Ag）、金（Au）或铜（Cu）。示例23可以包括示例19的方法，其中所述催化剂粒子是填料材料，其包括氮化铝（AlN）、氧化铝（Al2O3)、钛酸锶（SrTiO3）、锆酸铅钛（PbTi1-xZrxO3）、碳化硅（SiC）或硝酸银（AgNO3），其中x是范围从0到1的值。示例24可以包括示例19-23中的任一个的方法，还包括：在将所述介电材料和所述催化剂粒子暴露于所述激光之前在所述介电材料上形成保护层，以抑制当选择性沉积铜时在所述介电材料上的铜沉积。
各种实施例可以包括上述实施例的任何适当的组合，所述实施例包括上文以结合形式（和）描述的实施例的替换（或）实施例（例如，所述“和”可以是“和/或”）。此外，一些实施例可以包括具有存储于其上的指令的一个或多个制品（例如，非暂时性计算机可读介质），所述指令在被执行时导致任何上述实施例的动作。另外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当装置的设备或系统。
对所说明的实施方式的以上描述（包括在摘要中描述的内容）并不意图是穷举的或意图将本公开的实施例限于所公开的明确形式。虽然本文中出于说明性目的描述了具体实施方式和示例，但是在本公开的范围内各种等价修改是可能的，如相关领域技术人员将人认识到的那样。
可以按照上面的详细描述对本公开的实施例进行这些修改。在随附权利要求中使用的术语不应被解释为将本公开的各种实施例限于在说明书和权利要求中公开的具体实施方式。而是，要由随附权利要求来整体地确定范围，要根据权利要求解译的确立原则来解释随附权利要求。

Claims (22)

1.一种集成电路（IC）衬底，包括：
介电材料；以及
具有多面体形状的金属晶体，其分散在所述介电材料中并且与配体键合，所述配体要在被暴露于激光时烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于选择性无电镀金属沉积的催化剂，
其中所述介电材料是被部署在第二介电层上的第一介电层的一部分；
所述第二介电层具有与所述第一介电层相同的聚合物组成；
所述第二介电层包括嵌入在所述第二介电层中的金属互连结构；
所述第二介电层不包括所述金属晶体；以及
所述第二介电层包括具有比所述金属晶体更大的平均大小的填料。
2.根据权利要求1所述的集成电路衬底，其中所述金属是铜，所述集成电路衬底还包括：
被部署在所述介电材料的表面上的铜层，其中将具有多面体形状并且被部署在所述介电材料与所述铜层之间的分界面处的至少一个或多个金属晶体从所述配体解键合。
3.根据权利要求2所述的集成电路衬底，其中所述铜层被部署在形成于所述介电材料中的沟槽中。
4.根据权利要求3所述的集成电路衬底，还包括保护层，其被部署在所述介电材料上以防止在沉积所述铜层时在所述介电材料上的无电镀铜沉积。
5.根据权利要求1-4中的任一项所述的集成电路衬底，其中所述介电材料包括环氧树脂。
6.根据权利要求1-4中的任一项所述的集成电路衬底，其中所述金属晶体包括钯（Pd）、银（Ag）、金（Au）或铜（Cu）。
7.根据权利要求1所述的集成电路衬底，其中所述金属晶体具有范围从5纳米（nm）至100nm的厚度。
8.根据权利要求1-4中的任一项所述的集成电路衬底，其中所述多面体形状包括立方体或八面体形状。
9.根据权利要求1-4中的任一项所述的集成电路衬底，其中所述配体是小分子或聚合物。
10.一种集成电路（IC）衬底，包括：
介电材料；以及
分散在所述介电材料中的填料材料，其中所述填料材料要在所述填料材料被暴露于激光时活化为用于选择性无电镀金属沉积的催化剂，
其中所述介电材料是被部署在第二介电层上的第一介电层的一部分；
所述第二介电层具有与所述第一介电层相同的聚合物组成；
所述第二介电层包括嵌入在所述第二介电层中的金属互连结构；
所述第二介电层不包括所述填料材料；以及
所述第二介电层包括具有比所述填料材料更大的平均大小的填料。
11.根据权利要求10所述的集成电路衬底，其中所述金属是铜，所述集成电路衬底还包括：
被部署在所述介电材料的表面上的铜层，其中被部署在所述介电材料与所述铜层之间的分界面处的所述填料材料中的至少一些已经被活化为用于选择性无电镀铜沉积的催化剂。
12.根据权利要求11所述的集成电路衬底，其中所述铜层被部署在形成于所述介电材料中的沟槽中。
13.根据权利要求12所述的集成电路衬底，还包括保护层，其被部署在所述介电材料上以防止在沉积所述铜层时在所述介电材料上的无电镀铜沉积。
14.根据权利要求10-13中的任一项所述的集成电路衬底，其中所述介电材料包括环氧树脂。
15.根据权利要求10-13中的任一项所述的集成电路衬底，其中所述填料材料包括氮化铝（AlN）、氧化铝（Al2O3)、钛酸锶（SrTiO3）、锆酸铅钛（PbTi1-xZrxO3）、碳化硅（SiC）或硝酸银（AgNO3），其中x是范围从0到1的值。
16.根据权利要求10-13中的任一项所述的集成电路衬底，其中所述填料材料具有范围从2纳米（nm）至2微米的厚度。
17.一种方法，包括：
提供包括介电材料且具有分散在所述介电材料中的催化剂粒子的衬底，其中所述介电材料是被部署在第二介电层上的第一介电层的一部分；所述第二介电层具有与所述第一介电层相同的聚合物组成；所述第二介电层包括嵌入在所述第二介电层中的金属互连结构；所述第二介电层不包括填料材料；以及所述第二介电层包括具有比所述填料材料更大的平均大小的填料；
将所述介电材料和所述催化剂粒子暴露于激光以活化所述催化剂粒子的催化作用；以及
通过使用所述催化剂粒子的所述催化作用的无电镀过程来选择性沉积金属，其中将金属选择性沉积在所述衬底的区域上以形成金属层，在所述金属层处所述催化剂粒子已经通过暴露于所述激光而被活化，其中所述选择性沉积的金属包括铜。
18.根据权利要求17所述的方法，其中：
将所述介电材料和所述催化剂粒子暴露于激光同时地在所述介电材料中形成沟槽，以及
选择性沉积金属包括在所述沟槽中选择性沉积所述金属层。
19.根据权利要求17所述的方法，其中所述催化剂粒子是具有多面体形状的金属晶体，其分散在所述介电材料中并且与配体键合，所述配体在被暴露于所述激光时被烧蚀，以使得具有经烧蚀配体的金属晶体被活化以提供用于选择性沉积金属的催化作用。
20.根据权利要求19所述的方法，其中所述金属晶体包括钯（Pd）、银（Ag）、金（Au）或铜（Cu）。
21.根据权利要求17所述的方法，其中所述催化剂粒子是填料材料，其包括氮化铝（AlN）、氧化铝（Al2O3)、钛酸锶（SrTiO3）、锆酸铅钛（PbTi1-xZrxO3）、碳化硅（SiC）或硝酸银（AgNO3），其中x是范围从0到1的值。
22.根据权利要求17-21中的任一项所述的方法，还包括：
在将所述介电材料和所述催化剂粒子暴露于所述激光之前在所述介电材料上形成保护层，以抑制当选择性沉积金属时在所述介电材料上的金属沉积。
CN201580077587.9A 2015-03-09 2015-03-09 集成电路（ic）衬底的选择性金属化 Active CN107408506B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/019524 WO2016144320A1 (en) 2015-03-09 2015-03-09 Selective metallization of an integrated circuit (ic) substrate

Publications (2)

Publication Number Publication Date
CN107408506A CN107408506A (zh) 2017-11-28
CN107408506B true CN107408506B (zh) 2021-07-06

Family

ID=56878719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580077587.9A Active CN107408506B (zh) 2015-03-09 2015-03-09 集成电路（ic）衬底的选择性金属化

Country Status (6)

Country Link
US (1) US10290557B2 (zh)
EP (1) EP3268985B1 (zh)
KR (1) KR102391246B1 (zh)
CN (1) CN107408506B (zh)
TW (1) TWI619172B (zh)
WO (1) WO2016144320A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020033673A1 (en) * 2018-08-08 2020-02-13 The Curators Of The University Of Missouri Three-dimensional laser-assisted printing of structures from nanoparticles
US11737208B2 (en) 2019-02-06 2023-08-22 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
WO2021240305A1 (en) * 2020-05-29 2021-12-02 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
TWI726747B (zh) * 2020-06-16 2021-05-01 國立臺灣科技大學 線路基板及其製造方法
KR102456059B1 (ko) * 2021-03-26 2022-10-19 한국생산기술연구원 수용성 고분자를 이용한 선택적 금속 패턴 형성 방법
CN114231956B (zh) * 2021-12-17 2023-11-17 南京麦德材料有限公司 免铜箔柔性线路活化材料、薄膜、柔性线路、制备及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243187A (ja) * 2006-03-10 2007-09-20 Internatl Business Mach Corp <Ibm> ミドル・オブ・ザ・ライン（ｍｏｌ）用途のための無電解コバルト含有ライナ
TW201108901A (en) * 2009-08-25 2011-03-01 Unimicron Technology Corp Embedded wiring board and method for fabricating the same
CN102421256A (zh) * 2010-09-24 2012-04-18 光宏精密股份有限公司 非导电性载体形成电路结构的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139818A (en) * 1991-06-06 1992-08-18 General Motors Corporation Method for applying metal catalyst patterns onto ceramic for electroless copper deposition
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
US6156221A (en) * 1998-10-02 2000-12-05 International Business Machines Corporation Copper etching compositions, processes and products derived therefrom
TW539763B (en) * 1999-06-18 2003-07-01 Ibm Method for printing a catalyst on substrates for electroless deposition
FR2822167B1 (fr) * 2001-03-15 2004-07-16 Nexans Procede de metallisation d'une piece substrat
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
TWI265762B (en) * 2003-01-14 2006-11-01 Sharp Kk Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
US7294449B1 (en) * 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
US8323802B2 (en) * 2004-10-20 2012-12-04 E I Du Pont De Nemours And Company Light activatable polyimide compositions for receiving selective metalization, and methods and compositions related thereto
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2007027312A (ja) * 2005-07-14 2007-02-01 Fujifilm Holdings Corp 配線基板の製造方法および配線基板
TW201032689A (en) * 2009-02-20 2010-09-01 Unimicron Technology Corp Composite circuit substrate structure
KR101096031B1 (ko) * 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
CN101894823B (zh) * 2009-05-18 2012-07-25 欣兴电子股份有限公司 复合材料结构、包括复合材料的电路板结构与其形成方法
TWI418083B (zh) 2010-04-26 2013-12-01 Nat Univ Chung Hsing 高效能與高分散性之電極觸媒製備方法
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法
CN105009695B (zh) * 2013-02-18 2018-09-18 奥博泰克有限公司 两步直接刻写激光金属化
US9944768B2 (en) 2013-04-01 2018-04-17 Sabic Global Technologies B.V. High modulus laser direct structuring polycarbonate composites with enhanced plating performance and broad laser window and methods for the manufacture and use thereof
TWI561132B (en) * 2013-11-01 2016-12-01 Ind Tech Res Inst Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure
US20150125674A1 (en) * 2013-11-05 2015-05-07 Thomas B. Brust Forming conductive metal patterns using reactive polymers
WO2016002660A1 (ja) * 2014-06-30 2016-01-07 三菱エンジニアリングプラスチックス株式会社 レーザーダイレクトストラクチャリング層形成用組成物、キット、およびメッキ層付樹脂成形品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243187A (ja) * 2006-03-10 2007-09-20 Internatl Business Mach Corp <Ibm> ミドル・オブ・ザ・ライン（ｍｏｌ）用途のための無電解コバルト含有ライナ
TW201108901A (en) * 2009-08-25 2011-03-01 Unimicron Technology Corp Embedded wiring board and method for fabricating the same
CN102421256A (zh) * 2010-09-24 2012-04-18 光宏精密股份有限公司 非导电性载体形成电路结构的制造方法

Also Published As

Publication number Publication date
TWI619172B (zh) 2018-03-21
WO2016144320A1 (en) 2016-09-15
US10290557B2 (en) 2019-05-14
US20180033707A1 (en) 2018-02-01
KR20170122187A (ko) 2017-11-03
KR102391246B1 (ko) 2022-04-26
EP3268985A4 (en) 2018-12-12
CN107408506A (zh) 2017-11-28
EP3268985B1 (en) 2021-05-19
TW201703147A (zh) 2017-01-16
EP3268985A1 (en) 2018-01-17

Similar Documents

Publication Publication Date Title
US10770387B2 (en) Integrated circuit package substrate
CN107408506B (zh) 集成电路（ic）衬底的选择性金属化
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
US10128177B2 (en) Multi-layer package with integrated antenna
CN107004668B (zh) 用于串扰缓解的接地过孔群集
US9917044B2 (en) Package with bi-layered dielectric structure
US10390438B2 (en) Integrated circuit package substrate
US10535634B2 (en) Multi-layer package
US11737208B2 (en) Microelectronic assemblies having conductive structures with different thicknesses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant