TW200939456A - Memory element and display device - Google Patents

Memory element and display device Download PDF

Info

Publication number
TW200939456A
TW200939456A TW097137803A TW97137803A TW200939456A TW 200939456 A TW200939456 A TW 200939456A TW 097137803 A TW097137803 A TW 097137803A TW 97137803 A TW97137803 A TW 97137803A TW 200939456 A TW200939456 A TW 200939456A
Authority
TW
Taiwan
Prior art keywords
data
gate
capacitor
thin film
written
Prior art date
Application number
TW097137803A
Other languages
English (en)
Other versions
TWI371100B (zh
Inventor
Makoto Takatoku
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200939456A publication Critical patent/TW200939456A/zh
Application granted granted Critical
Publication of TWI371100B publication Critical patent/TWI371100B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200939456 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種記憶體元件。更詳而言之，係關於一 種對於主動矩陣（active matrix)型之顯示裝置之像素驅動較 理想之記憶體元件。此外，關於一種將此種記憶體元件形 • 成於各像素之主動矩陣型之顯示裝置。 • 【先前技術】 主動矩陣型之液晶顯示裝置係具備有列狀之閘極線、行 ❿ 狀之資料線、及配置兩者交又之部分之像素。在各像素係 形成有藉由液晶單元所代表之光電元件、及將此予以驅動 之薄膜電晶體等之主動元件》薄膜電晶體之閘極係連接於 閘極線’而源極係連接於資料線，汲極係連接於光電元 件。主動矩陣型之顯示裝置係將閘極線依線順序掃描，另 一方面配合此而將影像訊號（資料）供給至行狀之資料線， 藉此而將與影像訊號對應之圖像顯示於像素陣列。 主動矩陣型之顯示裝置係依每1圖場（field)將閘極線依線 擊順序掃描’且配合此而將影像訊號供給至資料線。動畫顯 不之情形下，由於依每1圖場切換畫面，因此資料線需依 • 每1圖場重複影像訊號之充放電。於驅動主動矩陣型之顯 不裝置之面板之際，消耗電力之大半係耗費在資料線之充 放電。 為了要抑制此程度之消耗電力，係以將圖像之覆寫頻率 (圖場頻率）降低為有效。然而，若將圖場頻率降到3 0〜60 Hz以下’則會於畫面產生被稱為閃爍（fUcker)之參差不 132636.doc 200939456 齊’且顯示特性會滑落，此已廣為所知。因此，以往以來 作為節約消耗電力而不會使圖場頻率下降之方法而言，係 提案一種藉由使各像素内具有記憶體功能，而將充放電次 數降低之方式。例如在以下之專利文獻i及非專利文獻1中 有記载。 [專利文獻1]日本特開平11-52416號公報 ’ [非專利文獻 1] M.Senda et. al. "Ultra low power polysilicon AMLCD with full integration" SID2002p790 ❿ 【發明内容】 [發明所欲解決之問題] 在顯示靜止畫之情形等，於輸入影像訊號未變化時，係 進行藉由持續顯示由像素内之記憶體功能所保持之資料， 而減低資料線之充放電次數，且低消耗電力化之技術之研 究。 例如為了在液晶面板之像素内嵌入記憶體功能，乃提案 一種將SRAM記憶體元件集積形成於各像素之方式。然 而’ SRAM記憶體元件係使用每1位元至少6個電晶體。因 此，在設為每1像素6位元之64灰階顯示之情形下，需集積 形成每像素6x6=36個電晶體’隨該程度而壓迫像素之有效 . 開口面積。由於可穿透顯示所需之背光源（backlight)之光 之像素開口面積減少，而無法獲得明亮之畫面。因而若將 習知之記憶體元件直接嵌入像素’則多位元化變得困難， 而在高精細之多灰階顯示產生制約，而成為應解決之問 題。 132636.doc 200939456 在專利文獻1中，作為實現嵌入像素之記憶體功能，記 載有一種使用鐵電趙之例。由於在各像素不需形成電晶體 等之電路元件，因此無壓迫開口面積之虞，惟缺乏適於具 備己隐體功之鐵電體之材料，而未能達到實用水準。若 重複覆寫資料，則鐵電體特性及絕緣性容易變化，而難以 確保記憶體功能之可靠性。 [解決問題之技術手段] 有鑑於上述之習知技術之間題，本發明之目的係提供一 Φ 料嵌入像素之超小型記憶趙元件。此外，其目的係提供 一種嵌入有此種記憶體元件之主動矩陣型顯示裝置。為了 達成此種目的，採取以下之方法。即，本發明之記憶體元 件之特徵為：包含薄膜電晶體與電容，前述薄膜電晶體具 有半導體薄膜、及介隔絕緣膜將該半導體薄膜從上下包爽 之一對閘極電極，前述電容連接於一對閘極電極中之第】 閘極電極，於連接於第〗閘極電極之該電容儲存資料控 _ 制對閘極電極中之第2閘極電極而將儲存於該電容之資 料讀出。 較佳為前述薄膜電晶體具有成為資料輸入側之輸入電流 #、及成為資料輸出側之輸出電流端，具備配置於該輸出 電流端與該電容之間之開關，資料寫入時，在使該開關導 通之狀下控制第2閘極電極，而將從輸入電流端所供給 之資料寫入於該電容，資料讀出時，在使該開關關斷之狀 態下控制該第2閘極電極，而將寫入於該電容之資料讀出 至輸出電流端。此外，前述薄膜電晶體係臨限電壓藉由與 132636.doc 200939456 寫入於該電容之資料對應之電壓施加於該 變化，控制該第2閘極電& @極電極而 ❹
薄膜電晶體之導通狀態與關斷狀態之變化而讀出資料為該 配^二發明係具備列狀之閘極線、行狀之資料線、及 叉之部分之像素，各像素包含記憶體元件與 疋件，别述5己憶體元件記憶從資料線所供給之資料， 並且依據從閘極線所供給之訊號而讀出資料’前述光電元 件呈現與該記憶之資料對應之亮度，且前述記憶體元件包 含薄膜電晶體與電容，前述薄膜電晶體具有半導體薄膜、 及介隔絕緣膜將該半導體薄膜從上下包夾之—對閉極電 極’前述電容連接於一對閘極電極中之第旧極電極，於 ❹Ml Μ該電容儲存f料’從該閉極線控制 第2閘極電極而將儲存於該電容之資料讀出。 較佳為前述薄膜電晶體具有連接於㈣線之輸人電流 端、及連接於該光電元件之輸出電流端，具備配置於該輸 出電流端與該電容之間之開關’資料寫入時在使該開關 導通之狀態下從閘極線控制第2閘極電極，而將從輸入電 流端所供給之資料寫入於該電容，資料讀出時，在使該開 關關斷之狀態下從閘極線控制該第2閘極電極，而將寫入 於該電容之資料讀出至輸出電流端。此外，前述開關亦包 含薄膜電晶體，且為防止資料洩漏，被與外光遮蔽。在一 態樣中，前述像素包含串聯連接於資料線與光電元件之間 之複數個記憶體元件，藉由與各記憶體元件對應之複數個 閘極線分時控制各記憶體元件而寫入與多灰階對應之多位 132636.doc 200939456 兀資料it 一步依據所寫入之多位元資料分時驅動將該光 電70件卩對光電疋件之亮度進行多灰階控制。在另一態 樣中前述像素被面積分割成複數個區域各區域包括光 電元件與》己憶體元件，將多位元資料寫入配置於複數個區 域之複數個記憶體元件，以依據所寫人之多位元資料而對 該像素之亮度進行多灰階控制。 [發明之效果] 依據本發明，記憶體元件係由至少1個雙閘極（dual gate) 型薄膜電晶體與1個電容所構成。依情形有時會在此加上 由薄膜電晶體所組成之開關。在此情形下，記憶體元件亦 可由合計2個薄膜電晶體與1個電容所構成，相較於習知之 SRAM，電路規模非常單純化，且小型化。如此小型化之 記憶體元件容易在像素内嵌入複數個，並可以小面積將多 位元構成之記憶體内建於像素内。因此，可以實用性之像 素尺寸來實現可多灰階顯示之主動矩陣型顯示裝置。 由於可將多位元記憶體内建於像素，故可削減佔有背光 源以外之能源消耗電力大半之資料線之充放電所需之消耗 電力。因而，以低消耗電力可驅動之主動矩陣型液晶顯示 裝置面板成為可能。藉由將此種液晶面板嵌入攜帶機器之 監視器，不僅電池之充電間隔延長化，電池容積之縮小亦 成為可能，可使攜帶機器更小型化。 【實施方式】 以下，參照圖式詳細說明本發明之實施形態。圖1係為 表示本發明之記憶體元件之構成之模式性剖面圖。本發明 132636.doc 200939456 之記憶體元件基本上包含薄膜電晶體與電容，且形成於基 板SUB之上。薄膜電晶體係具有含多晶矽等之半導體薄膜 PSI、及介隔絕緣膜1GOX、2GOX而將半導體薄膜PSI從上 下包夾之一對閘極電極F-GATE、S-GATE。雖未圖示，惟 電容係連接於一對閘極電極之中第1閘極電極F_GATE。此 電容’係可將與第1閘極電極F-G ATE同一之導電層設為第 1電極’且將與半導體薄膜PSI同一且低電阻化之層設為第 2電極且將配置兩者之間之絕緣膜丨G〇x設為介電體膜而形 成。另外在圖示之例中’連接於電容之第1閘極電極F_ GATE雖係成為雙閘極型薄膜電晶體之下側電極，惟本發 明並不限定於此。第1閘極電極亦可考慮使用雙閘極型薄 臈電晶體之上側之閘極電極之構成。 作為本發明之特徵事項，記憶體元件係成為在連接於第 1閘極電極F-GATE之電容儲存資料，且控制一對閘極之中 第2閘極電極S-GATE而將儲存於電容之資料讀出之構成。 在本實施形態中雖係第2閘極電極S_GATE成為上側之閘極 電極，惟不限定於此，亦可將下側之閘極電極設為第2閘 極電極。如此本發明之記憶體元件基本上係包含上下一對 閘極電極F-GATE、S-GATE之雙閘極型之薄膜電晶體（亦稱 三明治（sandwich)結構之薄臈電晶體）、及電容所構成，相 較於一般之SRAM記憶體，電路構成成為非常簡略。 成為記憶體元件之本體部之雙閘極型之薄膜電晶體及電 容（未圖示），係由第1層間絕緣膜1INS所被覆。在其表面 係連接有金屬布線IN、CTL、ουτ。金屬布線_連接於 I32636.doc 200939456 成為雙閘極型薄膜電晶體之輸入電流端之源極。金屬布線 CTL係連接於成為雙閘極型薄膜電晶體之控制端之第2閘 極電極S-GATE。剩餘之金屬布線OUT係連接於成為雙閘 極型薄膜電晶體之輸出電流端之汲極。此等金屬布線IN、 CTL、OUT係由第2層間絕緣膜2INS所被覆。在此第2層間 絕緣膜2INS之上係配有成為記憶體元件之驅動對象之像素 電極LPT。此像素電極LPT係經由開口於第2層間絕緣膜 2INS之接觸孔（contact hole)而連接於輸出金屬布線out。 ❹ ❹ 由以上之說明可明瞭’成為本發明之記憶體元件之主要 部分之雙閘極型之薄膜電晶體’係具有成為資料之輸入側 之輸入電流端、及成為資料之輸出側之輸出電流端。在較 佳之態樣中，係在輸出電流端與資料保持用之電容之間具 備有包含相同溥膜電晶體之開關β此情形下，記憶艎元件 係於資料之寫入時，在使此開關導通之狀態下控制第2閘 極電極S-GATE而將從輸入電流端所供給之資料寫入於電 容。另一方面於資料之讀出時，係在使此開關關斷之狀態 下控制第2閘極電極S-GATE而將寫入於電容之資料讀出於 輸出電流端。此情形下，雙閘極型之薄膜電晶體係藉由將 與寫入於電容之資料對應之電壓施加於第丨閘極電極f_ GATE而使臨限電壓變化。$ 一方面控制第2閘極電極s· GATE而將此臨限電壓之變化設為雙閘極型薄膜電晶體之 導通狀態與關斷狀態之變化而讀出資料。 圖2係為表示圖！所示之雙閘極型薄臈電晶體之動作特性 之曲線圖。橫軸係取為閘極電壓Vgs，縱轴係取為汲極電 132636.doc 200939456 流Ids。此閘極電壓Vgs係為施加於雙閘極型薄臈電晶體之 第2閘極電極S-GATE之電壓。汲極電流Ids係為流通於相同 雙閘極型薄膜電晶體之源極（輸入電流端）與汲極（輸出電流 端）之間之電流。此曲線圖係將第！閘極電極F_GATE之閘極 電位取為參數。此閘極電位係依據寫入於記憶體元件之資 料而變化。在本說明書中，係將寫入於單位元（one bh)記 憶體元件之二進位資料（binary data)以L、Η來表示。圖2之 曲線圖係區分為F-GATE=L(亦即二進位資料〇寫入於單位 © 元δ己憶體元件之情形）與F-GATE==H(亦即二進位資料i寫入 於單位元記憶體元件之情形）之2個而表示雙閘極型薄膜電 晶體之Vgs-Ids特性。從曲線圖可明瞭，雙閘極型薄膜電晶 體係依據第1閘極電極F-GATE之電位而使臨限電壓vth變 化。在圖示之例中，臨限電壓Vth係於f_gate=l時變高， 而於F-GATE=H時變低。本記憶體元件係檢測雙閘極型薄 膜電晶邀之此臨限電壓Vth之變化，而讀出二進位資料。 若將Η位準之電壓施加於例如雙閘極型電晶體之控制 (亦即第2閘極電極S-GATE)，則雙閘極型薄膜電晶體即導 通’且汲極電流Ids流通。接下來，若將控制端切換成低 位準L(S-GATE=L)，則沒極電流Ids係依據第1閘極電極F-GATE之電位而切換。亦即’於f_GATE=L時，Ids不流通而 雙閘極型薄膜電晶體係關斷。另一方面，於f_gATE=h 時’雙閘極型薄膜電晶體係成為導通狀態而使電流流通。 如此’若設為S-GATE=L，則雙閘極型薄膜電晶體係依據 第1閘極電極F-GATE之電位而切換導通關斷。換言之，薄 132636.doc 12- 200939456 膜電晶體係依據寫入於記憶體元件之資料而切換導通關 斷。再者，若將控制端之電壓設為s_gate=：ll，則雙閘極 型之薄膜電晶體不論寫入於記憶體元件之資料之值，均成 為關斷狀態。例如，總是將薄膜電晶體設為導通狀態之s_ GATE=H之位準係為5〜6.5 V。另―方面總是將薄膜電晶體 設為關斷狀態S-GATE=LL之位準係例如為_8 v。相對於 此’用以讀出寫入於記憶體元件之資料之閘極電極s· GATE=L係例如為〇 v。 圖3係為將圖2所示之記憶體元件之動作表示於真值表之 表。第1閘極電極F-GATE側之位準L·、Η係與二進位資料之 〇、1資料對應。另一方面第2閘極電極S-GATE側之位準 LL、L、Η係表示記憶體元件之讀出用之控制電壓。 例如將記憶體元件之S-GATE在L/H切換之情形下，薄膜 電晶體係依據寫入於記憶體元件之資料L、η而切換導通 關斷。在圖示之真值表中，若觀看S_GATE側之L、Η之組 合、及F-GATE側之L、Η之組合，則可明瞭本記憶艎元件 係作為或閘極（Or Gate)元件而動作◊亦即可明瞭僅於s_ GATE=L且F-GATE=L時，記憶體元件係成為〇FF，而在其 他之組合係所有成為ON而作為或閘極元件而動作。 圖4係為表示嵌入本記憶體元件之雙閘極型薄膜電晶體 之Ids/Vgs特性之實測資料之曲線圖。如前所述，Vgs係為 施加於成為控制端之閘極電極S_GATE之電壓，Ids係為流 通於輸入電流端與輸出電流端之間之電流。此曲線圖係為 將施加於第1閘極電極F_GATE之電壓切換成〇 V~4 V之5階 132636.doc 13 200939456 段之情形之資料。從圖可明瞭，可得知藉由使施加於第i 閘極電極f-gate之電壓變化，而使雙閘極型薄膜電晶體 之臨限電壓位移（Shift)。本發明係利用此雙閘極型薄膜電 晶體之特性，而應用於記憶體元件者。 圖5係為表示本發明之記憶體元件之製造方法之模式性 程序圖。首先如（A)所示，例如藉由濺鍍法使金屬膜1〇2、 1 〇3成膜在玻璃基板1 〇 1上。下側之金屬膜1 〇2係例如為 鋁，其厚度係100 nm。上側之金屬膜103係例如為鈦，厚 度為50 nm。將此2層之金屬膜1〇2、1〇3配合元件區域之形 狀進行圖案化，而設為遮光膜。 接下來如（B)所示’為了將遮光用之金屬膜丨〇2、1〇3予 以絕緣被覆，例如藉由電漿cVD(Chemical Vap〇r
Deposition ’化學氣相沉積）法將矽氧化膜ι〇4例如以ι〇〇 nm之厚度成膜。 接下來如（C)所示’將成為第1閘極電極之金屬膜1〇5例 如藉由濺鍍法以100 nm成膜在絕緣膜1〇4之上，且以成為 閘極電極之形狀之方式進行圖案化。另外程序（c)以下之 圖式刻度（scale)係較程序（B)之前之圖式之刻度更縮小。 接著，如圈（D)所示，在作為第】閘極電極圖案化之金屬 膜105之上，形成第1閘極絕緣膜10ό。此閘極絕緣膜1〇6係 例如將氮化矽膜50 nm與氧化矽膜5〇 nm予以疊層者。再者 將非晶矽半導體層107以50 nm之厚度成膜於此第1閘極絕 緣膜106之上。閘極絕緣膜1 〇6及非晶矽半導體層1 〇7係以 電漿CVD法連續成膜。其後照射準分子（excimer)雷射光， 132636.doc 200939456 將非晶矽半導體層107多結晶化。 接下來如（E)所示在將經多結晶化之半導體薄膜ι〇7之上 以遮罩被覆之狀態下，藉由離子摻雜（d〇ping)裝置選擇性 地將N型或P型雜質打入於多結晶矽薄膜1〇7，而形成源極 區域及汲極區域。接下來使甩RTA(急速加熱）裝置而使打 入於半導體薄膜1〇7之雜質活性化。再者將矽薄膜1〇7配合 元件區域之形狀而圖案化為島狀。 最後如（F)所示，將第2閘極絕緣膜1〇8堆積於半導體薄 〇 膜107之上。例如將氧化矽膜50 nm與氮化矽膜5〇 nm以電 漿CVD法連續地成膜，而設為第2閘極絕緣膜1〇8。其後將 成為第2閘極電極之金屬膜1〇9例如以滅鍍法成膜於第2閘 極絕緣膜108之上。例如將金屬钥（m〇iybdeniim)以減;鍍法 成膜100 nm。將此金屬膜1〇9配合閘極電極之形狀而進行 遮罩。經由此遮罩而將金屬膜109進行蝕刻，加工為第2閘 極電極。藉由以上，形成成為本發明之記憶體元件之主要 部分之雙閘極型薄膜電晶體之基本結構。 ❹ 在程序（E)中’係於將多結晶矽臈1〇7進行圖案化之際， 同時亦形成電容。雖未圖示，此電容係將與成為第2閘極 電極之金屬膜105同層之金屬圖案設為下側電極，且將與 半導體薄膜107同層之經低電阻化之半導體層之圖案設為 上側電極，且將與包夾於上下電極之閘極絕緣膜1〇6同層 之絕緣膜設為介電體。 程序（F)之後，將雙閘極型結構之薄膜電晶體及電容之 表面，以第1層間絕緣膜被覆。此第1層間絕緣膜係例如以 132636.doc •15· 200939456 電漿CVD法將氧化矽膜30〇 nm與氮化矽膜300 nm分別成 膜。再者為了將多結晶矽膜1〇7氫化而改質，進行4〇〇〇c左 右之退火（anneal)。使接觸孔開口在以此方式形成之第1層 間絕緣膜《再者，在第丨層間絕緣膜之上形成金屬層且 圖案化為特定之形狀而設為布線電極IN、OUT、CTL。此 布線電極係如圖1所示。成為布線之金屬層，係例如具有3 . 層結構，且將下層鈦50 nm與中層鋁500 nm與上層鈦5〇 nm 予以疊層者。最後將第2層間絕緣膜（誘發平坦化膜）塗佈於 〇 布線電極之上，且將此等完全被覆。在此第2層間絕緣膜 (有機平坦化膜）形成接觸孔，且於其上使透明導電膜ιτ〇 成膜。將此透明導電膜ΙΤ0圖案化為特定之形狀而加工成 像素電極。以此方式完成之記憶體元件係成為如圖丨所示 之剖面結構。 參照囷6〜圖12，詳細說明利用圖丨〜圖5所示之本發明之 記憶體元件之主動矩陣型之液晶顯示裝置。首先，為使本 & 發明之背景明確，圖6係表示習知之主動矩陣型之構成。 如圖所示，習知之主動矩陣型之液晶顯示裝置係具備有列 狀之閘極線GATE與行狀之資料線SIG、及配置兩者交又之 部分之像素》各像素包含液晶單元LC與保持電容Cs與驅 動用之電晶體Tr。驅動電晶體Tr係其閘極連接於所對應之 閘極線GATE，其源極連接於所對應之資料線81(}，其汲極 連接於所對應之液晶單元LC及保持電容Cs。液晶單元LC 係由連接於電晶體Tr之沒極之像素電極 '形《於對向基板 侧之對向電極（共通電極）、及保持於兩電極之間之液晶所 132636.doc -16 - 200939456 構成。 列狀之閘極線GATE係藉由閘極線驅動電路（v掃描 器）YD，依每1圖場線依序掃描，另一方面行狀之資料線 SIG係連接於資料線驅動電路（H掃描器）XD。資料線驅動 電路XD係將資料供給至行狀之資料線SIG。閘極線gate 之線依序掃描係依每1圖場進行，且配合此而切換資料線 . SIG上之資料，因此產生資料線SIG之充放電《此充放電係 佔有主動矩陣型顯示裝置之電力消耗之主要部分。每1圖 © 場之資料覆寫操作，不僅動畫顯示，在將靜止晝顯示於像 素陣列之情形亦需進行。此係因為在驅動電晶體Tr有電流 洩漏，而為了此對策，需以例如6〇 Ηζ之圖場頻率進行資 料線之覆寫操作。亦即為了洩漏對策需以圖場週期將靜止 畫面刷新（refresh)。 圖7係為為了削減伴隨著資料線SIG之充放電之消耗電 力，而表示形成記憶體於各像素之主動矩陣型之液晶顯示 ❹裝置之模式性俯視圖》為了易於理解，對於與圏6所示之 液晶顯示裝置對應之部分係使用對應之參照符號。如圖所 不，本液晶顯示裝置係在各像素具備記憶體Μ，且在保持 電容Cs保持資料’並且配合線依序掃描而讀出資料，且驅 • 動液晶單元LC。藉由在各像素配置記憶體M，於靜止畫顯 不時即可削減資料線SIG之充放電次數。如靜止畫顯示不 需資料覆寫時，係可設為停止資料掃描之低消耗電力模 式。 圖8係為表示本發明之液晶顯示裝置之1像素份之電路 132636.doc -17- 200939456 圖°換言之’係為將圖7所示之液晶顯示裝置所含之1像素 份予以放大顯示之電路圖。如圖所示，1個像素係包括記 憶體元件Μ與光電元件。記憶體元件μ係記憶從資料線SIG 所供給之資料’並且依據從閘極線GATe所供給之訊號而 讀出資料。光電元件係呈現與所記憶之資料對應之亮度。 在本實施形態中’此光電元件包含液晶單元LC ^此液晶單 元LC係為保持於像素電極與對向電極之間之液晶。在對向 電極係施加有共通電位VCOM。 記憶體元件Μ包含薄膜電晶體Trl與電容c。另外，在圖 8中係為了易於理解，將圖7所示之保持電容Cs表記為記憶 體元件Μ内之電容C。薄膜電晶體Trl係具有半導體薄膜與 介隔絕緣膜而將半導體薄膜從上下包夾之一對閘極電極， 而成為所謂雙閘極結構。電容C係一方之電極連接於一對 閘極電極之中第1閘極電極，另一方之電極係連接於共通 電位VCOM。具有此種構成之記憶體元件M係在連接於雙 閘極型薄膜電晶體Trl之第1閘極電極之電容^儲存資料， 且從閘極線GATE控制第2閘極電極而將儲存於電容c之資 料讀出。 雙閘極型之薄膜電晶體Trl係具有連接於資料線SI(}之輸 入電流端（源極）、及連接於液晶單元LC之像素電極之輸出 電流端（汲極）。在此輸出電流端（汲極）與電容c之間介設有 包含薄臈電晶體Tr2之開關。在開關用之薄膜電晶體Tr2之 閘極係連接有與閘極線GATE平行配設之寫入線write。 此種構成之記憶體元件Μ ’係於資料之寫入時，在經由寫 132636.doc -18- 200939456 入線WRITE而使開關用電晶體Tr2導通之狀態下，從閘極 線GATE控制雙閘極型電晶體Trl之第2閘極電極，而將從 輸入電流端所供給之資料寫入於電容C。另一方面在資料 之讀出時，係在經由寫入線WRITE而使開關用電晶體Tr2 關斷之狀態下從閘極線GATE控制雙閘極型薄膜電晶體Trl ' 之第2閘極電極，而將寫入於電容C之資料讀出於輸出電流 • 端。另外開關用之薄膜電晶體Tr2係予以遮光以避免外 光，用以防止資料之洩漏。 〇 在此茲將圖8之記憶體元件Μ之動作區分為寫入動作與 讀出動作加以彙整。首先雖為寫入動作，惟將閘極線 GATE設為Η位準而將薄膜電晶體Trl設為導通狀態。此外 寫入線WRITE亦設為Η位準而開關電晶體Tr2亦導通。在此 狀態下對於資料線SIG供給Η或L之二進位資料。此資料 Η、L係經由處於導通狀態之電晶體Trl、Tr2而寫入於電容 C。寫入於電容C之資料L、Η係施加於雙閘極型電晶體Trl 之第1閘極電極。 ® 另一方面在讀出動作中，係將閘極線GATE切換為L位 準，而寫入線WRITE亦設為L位準。另一方面資料線SIG係 設為共通電位VCOM。藉此開關電晶體Tr2即關斷，因此雙 閘極型電晶體Trl之輸出電流端係從電容C切離。在此寫入 於電容C之資料為Η之情形下，雙閘極型電晶體Trl係成為 導通狀態，而對於液晶單元LC之像素電極係從資料線SIG 施加VCOM。由於液晶單元LC之像素電極及對向電極均成 為VCOM，因此對於液晶單元LC不施加電壓。另一方面寫 132636.doc -19- 200939456 入於電容C之資料為L位準時，雙閘極型之薄膜電晶體Trl 係成為關斷狀態，而資料線SIG係從液晶單元LC之像素電 極切離。在液晶單元LC之像素電極係對於對向電極側之 VCOM持續施加特定之電壓，因此維持顯示狀態。 圖9係為表示圖8所示之像素之應用例之模式圖。圖9係 ' 表示RGB3像素份，且各像素係將像素電極予以面積分 • 割。換言之，液晶單元LC係被面積分割，從面積最大之液 晶單元LC 1至面積最小之液晶單元LC4包含有4個。各液晶 φ 單元LC4、LC3、LC2、LC1係依序按倍增加面積。與各液 晶單元LC1-LC4對應而連接有記憶體單元Ml〜M4。各記憶 體單元Ml〜M4係連接於共通之閘極線GATE與寫入線 WRITE。另一方面各記憶體單元Ml〜M4係連接有分別對應 之資料線SIG1〜SIG4。 在寫入時係將閘極線GATE及寫入線WRITE設為高位 準，而從各資料線SIG1〜SIG4將多位元資料寫入於對應之 記憶體單元Ml〜M4。本例之情形係將4位元資料寫入於4個 W 記憶體Ml〜M4之組，而使2之4乘方=16灰階之顯示成為可 能。 圖10係為表示本發明之液晶顯示裝置之其他實施形態之 . 模式圖，且表示1像素份之電路構成。本實施形態之情形 下，1個像素係包括串聯連接於資料線SIG與液晶單元LC 之間之4個記憶體元件Ml〜M4。藉由與各記憶體元件 Ml〜M4對應之複數個閘極線GATE1〜GATE4將各記憶體元 件M1-M4依時分割控制，而寫入與多灰階對應之多位元資 132636.doc -20- 200939456 料。再者，依據所寫入之多位元資料而時分割駆動液晶單 兀LC，藉以將液晶單元LC之亮度進行多灰階控制。本實 施形態之情形下，由於係將單位元記憶體元件M使用 Ml〜M4共4個，因此可以2之4乘方=16灰階來控制液晶單元 LC之焭度。只要在！像素内連接6個記憶體元件，即可進行 2之6乘方=64灰階之亮度控制。 圖11係為表示圖1〇所示之像素之寫入動作之時序圖。在 圖1〇之實施形態中，係對於串聯連接之記憶體元件 M1-M4，從最接近液晶單元Lc之記憶體單元“4依序寫入 二進位資料。在寫入動作開始時序丁〇之前，所有閘極線 GATE1-GATE4係處於位準LL，而對應之雙閘極型薄膜電 晶體係全部成為關斷。資料線SIG係為位準L。此外寫入線 WRITE係為L位準，且開關電晶體亦關斷。若成為寫入開 始時序TO ’所有閘極線GATE1〜GATE〇p上升為η位準，所 有雙閘極電晶體即導通。此外資料線SIG係上升為η位 準。再加上寫入線WRITE亦上升為η位準，因此所有開關 電晶體亦導通。 此狀態係持續到時序Τ1。在時序το〜時序Τ1之間，資料 線SIG係處於Η位準。因此，此資料Η係一旦寫入於所有記 憶體元件Ml〜Μ4。若成為時序T1則僅閘極線GATE4返回 LL位準’而對應之雙閘極型薄膜電晶體關斷。因此，寫入 於最接近液晶單元LC之記憶體單元M4之資料η係在時序 Τ1之時點固定為該狀態。亦即，在時序τ〇_τι之期間，資 料Η係寫入於記憶體單元Μ4。另外在時序τ〇-Τ1之時點若 132636.doc 21 200939456 資料線SIG為L位準，資料L即寫入於記憶體單元M4。 接下來在時序T1-T2之間，資料線SIG係成為L位準。因 此，在記憶體單元M3、M2、Ml中，先前被寫入之Η位準 係被覆寫成這一次之L位準。再者，若成為時序Τ2，則閘 極線GATE3即切換為LL位準，而對應之雙閘極型薄膜電晶 • 體即關斷。因而寫入於記憶體單元M3之資料L係在時序Τ2 之時點被固定，且保持為該狀態。 接下來若成為時序Τ2-Τ3之期間，則資料線SIG成為Η位 〇 準。藉此，記憶體單元M2、Ml係從L位準被覆寫為Η位 準。再者時序Τ3時，閘極線GATE2下降，而記憶體單元 M2之雙閘極型電晶體關斷。在此時點資料Η係保持固定於 記憶體元件M2。以下以同樣方式，在時序Τ4係將從資料 線SIG所供給之Η位準之資料寫入於最後之記憶體元件 Ml。如此一來，供給至資料'線SIG之Η、L之二進位資料即 依時分割而從記憶體元件Μ4依序寫入到Ml。 圖12係為表示圖10所示之記憶體元件Ml〜M4之讀出動作 ® 之時序圖。首先在時序T0，所有閘極線GATE1〜GATE4係 為Η位準，所有雙閘極型薄膜電晶體係為導通狀態。因此 資料線SIG係成為藉由_聯連接之導通狀態之雙閘極型電 晶體而連接於液晶單元LC之像素電極之狀態。此時資料線 SIG係以共通電位VCOM為中心而處於Η位準側。此Η位準 若進入下一個圖場，則切換為L位準。如此一來，本發明 之液晶顯示裝置，即將依每圖場施加於液晶單元LC之電壓 之極性，相對於VCOM反轉而進行交流驅動。寫入線 132636.doc • 11、 200939456 WRITE係保持於L位準，且各記憶體元件M1〜M4i開關電 晶趙係所有處在關斷狀態。 若進入時序T0-T1之期間，則僅閘極線gATE1成為L位 準，其他閘極線GATE2〜GATE4係保持於Η位準。因此記憶 體元件M2、M3、Μ4之雙閘極型電晶體係維持導通狀態， 另一方面僅記憶體元件Ml之雙閘極型電晶體處在選擇狀 態。亦即寫入於記憶體元件M1之資料若為Η位準，則該雙 閘極型電晶趙即成為導通狀態，而串聯連接之4個雙閘極 電晶體所有成為導通，而使資料線SIG與液晶單元LC之像 素電極連接’且液晶單元LC係成為點燈狀態。亦即只要資 料Η寫入於記憶體元件μ 1，則液晶單元lc在Τ0-Τ1之間係 處在點燈狀態。反之，在資料L寫入於記憶體元件M1之情 形下’該雙閘極型電晶體係成為關斷。因此串聯連接之4 個雙閘極電晶體之1個成為關斷，故液晶單元Lc係從資料 線SIG切離，成為滅燈狀態。亦即資料[寫入於記憶體元件 Ml之情形下，液晶單元LC係在T〇_T1之間成為滅燈狀態。 接下來若成為時序Τ1-Τ2，則僅閘極線GATE2成為L位 準’而其他閘極線GATE1、GATE3、GATE4成為Η位準。 因此第2個記憶體元件Μ2處在選擇狀態，另一方面剩餘之 記憶體元件ΜΙ、M3、Μ4所含之雙閘極型電晶體係所有成 為導通狀態《在此記憶體元件M2成為選擇狀態之期間TITS 係成為 較記憶 體元件 成為選 擇期間 之 τ〇_τ1 更長 2 倍。只要資料Η寫入於記憶體元件Μ2，則液晶單元lc即點 燈。反之只要資料L寫入於記憶體元件Μ2，則液晶單元lc 132636.doc -23- 200939456 在T1-T2之期間即處在滅燈狀態。 接下來在T2-T3之期間中，記憶體元件M3係處在選擇狀 態，而剩餘之記憶體元件之雙閘極型電晶體係所有成為導 通狀態。記憶體兀件M3成為選擇狀態之期間T2 T3，相較 於記憶體元件M2之選擇期間Τ1·Τ2係長度成為2倍。液晶 單元LC係在Τ2-Τ3之期間，依據寫入於記憶體元件Μ3之二 進位資料之值L、Η，而選擇導通狀態/關斷狀態，而在τ2_ Τ3之期間液晶單元LC係處在點燈或滅燈狀態。 最後在Τ3-Τ4之期間，閘極線GATE4成為L位準，而記憶 體元件M4處在選擇狀態。剩餘之記憶體元件Μι、M2、 M3之雙閘極型電晶體係為導通狀態。在此期間τ3_τ42 間，液晶單元LC係依據寫入於記憶體元件Μ4之資料之值 Η、L而點燈或滅燈。 由以上之說明可明瞭，只要二進位資料Η寫入於所有記 憶體7C件Ml〜Μ4，則液晶單元Lc即遍及全期間T〇T4而處 在點燈狀態。反之若資料L寫入於所有記憶體元件 Ml〜Μ4，則液晶單元LC遍及全期間T〇_T4成為滅燈狀態。 在全點燈狀態與全滅燈狀態之間，液晶單元LC係依據寫入 於記憶體兀件Ml〜M4之多位元資料，區分點燈狀態與滅燈 狀態相當於由該多位元資料所表示之時間。如此一來，圖 10所示之液晶顯示裝置’係可依據寫入於各像素之記憶體 單元m〜M4之多位元資料而將液晶單元Lc時分割驅動， 藉以將液晶單元LC之亮度進行多灰階控制。 圖13係為適用本發明之電視，包括由前面㈣、渡光片 132636.doc -24· 200939456 ⑼㈣玻璃13等所構成之影像顯示晝面u，藉由將本發明 之顯示裝置使用於該影像顯示畫面^而製作。 _為適用本發明之數位相機，上為俯視圖， 面圖。此數位相機係包括攝像透鏡、閃光用之發光部Η 顯示部16、調節開關、選單開關、快門叫，藉由將本發 明之顯示裝置使用於該顯示部16而製作。 圖15係為適用本發明之筆記型個人電腦，包括輸入文—
等於本體20時所操作之鍵盤21，μ括在本體罩蓋顯示: 像之顯示部22，藉由將本發明之顯示裝置使用於該顯示部 22而製作。 圖16係為適用本發明之行動末端裝置，左邊表示打開之 狀態，右邊表示關閉之狀態。此行動末端《置係包括上侧 框體23、下側框體24、連結部（在此係為鉸鏈（hinge) 部）25、顯示器26、副顯示器27、圖像燈（picture light)28、及相機29等，藉由將本發明之顯示裝置使用於 該顯示器26及副顯示器27而製作。由於本發明之顯示裝置 係可將多位兀資料内建於多位元資料，因此可削減佔有背 光源以外之面板消耗電力之大半之資料線之充放電所需之 /肖耗電力。因此可以低消耗電力驅動之主動矩陣型之液晶 顯示裝置面板即成為可能。藉由將此種液晶面板嵌入行動 末端機器之監視器，不僅電池之充電間隔之延長化，亦可 縮小電池容積，而可將行動末端機器更為小型化。 圖17係為適用本發明之視訊攝影機（video camera),包 括本體部30、朝向前方之側面被攝鱧攝影用之透鏡34、攝 132636.doc 25· 200939456 影時之啟動/停止開關35、監視器36等，藉由將本發明之 顯不裝置使用於該監視器36而製作。 【圖式簡單說明】 圖1係為表示本發明之記憶體元件之構成之模式性剖面 圖。 圖2係為供I所示之記憶體元件之動作說明之曲線圖。 圖3係為供相同圖丨所示之記憶體元件之動作說明之 表。 圖4係為表示圖丨所示之記憶體元件所含之雙閘極型電晶 體之電流/電壓特性之曲線圖。 圖5(A)-(F)係為圖丨所示之記憶體元件之製造程序圖。 圖6係為表示主動矩陣型液晶顯示裝置之參考例之模式 圖。 圖7係為表示本發明之主動矩陣型液晶顯示裝置之全體 構成之區塊圖。 圖8係為表示圖7所示之液晶顯示裝置之〗像素份之電路 圖。 、圖9係為表示本發明之液晶顯示裝置之實施形態之3像素 伤之像素電極布局之模式性俯視圖。 圖10係為表示本發明之液晶顯示裝置之其他實施形態之 1像素份之電圓。 圓11係為供圖10所示之像素之動作說明之時序圖。 圖12係為供相同圖10所示之像素之動作說明之時序圖。 圖13係為表示具備本發明之顯示裝置之電視機之立體 132636.doc -26 - 200939456 圖。 圖14係為表示具備本發明之顯示裝置之數位靜態相機之 立體圖。 圖15係為表示具備本發明之顯示裝置之筆記型個人電腦 之立體圖。 ’ 圖16係為表示具備本發明之顯示裝置之行動末端裝置之 • 模式圖。 圖17係為表示具備本發明之顯示裝置之視訊攝影機之立 ❹ 體圖。 【主要元件符號說明】 SUB 基板 F-GATE 第1閘極電極 1GOX 閘極絕緣膜 PSI 半導體薄膜 2GOX 閘極絕緣膜 S-GATE 第2閘極電極 ® LPT 像素電極 132636.doc -27-

Claims (1)

  1. 200939456 十、申請專利範圍： l 一種記憶體元件，其特徵為： 包含薄膜電晶體與電容； 前述薄膜電晶體具有半導體薄膜、及介隔絕緣膜而將 該半導體薄膜從上下包夾之一對閘極電極； 剛述電容連接於一對閘極電極中之第1閘極電極； . 於連接於第1閘極電極之該電容儲存資料；且 控制一對閘極電極中之第2閘極電極而將儲存於該電 0 容之資料讀出。 2. 如請求項1之記憶體元件，其中 剛述薄膜電晶體具有成為資料輸入側之輸入電流端、 及成為資料輸出側之輸出電流端；且 具備配置於該輸出電流端與該電容之間之開關； 資料寫入時，在使該開關導通之狀態下控制第2閘極 電極，而將從輸入電流端供給之資料寫入該電容； 資料之讀出時，在使該開關關斷之狀態下控制該第2 ® Μ極電極’而將寫人於該電容之資料讀出至輸出電流 端。 3. 如請求項2之記憶體元件，其中 前述薄膜電晶體係臨限電壓藉由與寫入於該電容之資 料對應之電壓施加於該第1閘極電極而變化； 控制該第2閘極電極，以該臨限電壓之變化作為該薄 膜電晶體之導通狀態與關斷狀態之變化而讀出資料。‘ 4. 一種顯示裝置，其特徵為： 132636.doc 200939456 具備列狀之閘極線、行狀之資料線、及配置於兩者交 又之部分之像素； 各像素包含記憶體元件與光電元件； 前述記憶體元件記憶從資料線供給之資料，並依據從 閘極線供給之訊號而讀出資料； 刚述光電元件呈現與該記憶之資料對應之亮度，且 前述記憶體元件包含薄膜電晶體與電容； 月IJ述薄膜電晶體具有半導體薄膜、及介隔絕緣膜而將 該半導體薄膜從上下包夾之一對閘極電極； 前述電容連接於一對閘極電極中之第1閘極電極； 於連接於第1閘極電極之該電容儲存資料； 從該閘極線控制第2閘極電極而將儲存於該電容之資 料讀出。 5.如請求項4之顯示裝置，其中 前述薄膜電晶體具有連接於資料線之輸入電流端、及 連接於該光電元件之輸出電流端；且 具備配置於該輸出電流端與該電容之間之開關； 資料寫入時，在使該開關導通之狀態下從閘極線控制 第2閘極電極’而將從輸入電流端供給之資料寫入於該 電容； 資料讀出時’在使該開關關斷之狀態下從閘極線控制 該第2閘極電極，而將寫入於該電容之資料讀出至輸出 電流端。 6·如請求項5之顯示裝置，其中 132636.doc 200939456 且為防止資料洩漏而被 前述開關亦包含薄膜電晶體， 與外光遮蔽。 如請求項4之顯示襄置，其中 料線與光電元件之間之複 月’J述像素包含串聯連接於資 數個記憶體元件； ▲藉由與各記憶體元件對應之複數個雜線分時控制各 記憶體元件而寫入與多灰階對應之多位元資料；
    進一步依據所寫入之多位元資料而分時驅動該光電元 件以對光電元件之亮度進行多灰階控制。 8.如請求項4之顯示裝置，其中 前述像素被面積分割成複數個區域； 各區域包含光電元件與記憶體元件； 將多位元資料寫入配置於複數個區域之複數個記憶體 元件’以依據所寫入之多位元資料而對該像素之亮度進 行多灰階控制。
    132636.doc
TW097137803A 2007-10-17 2008-10-01 Memory element and display device TW200939456A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270119A JP4524699B2 (ja) 2007-10-17 2007-10-17 表示装置

Publications (2)

Publication Number Publication Date
TW200939456A true TW200939456A (en) 2009-09-16
TWI371100B TWI371100B (zh) 2012-08-21

Family

ID=40562989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097137803A TW200939456A (en) 2007-10-17 2008-10-01 Memory element and display device

Country Status (5)

Country Link
US (1) US8144102B2 (zh)
JP (1) JP4524699B2 (zh)
KR (1) KR101455356B1 (zh)
CN (1) CN101414436B (zh)
TW (1) TW200939456A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482146B (zh) * 2012-03-15 2015-04-21 Japan Display West Inc 液晶顯示裝置，液晶顯示裝置之驅動方法，及電子設備

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121136B2 (ja) * 2005-11-28 2013-01-16 株式会社ジャパンディスプレイウェスト 画像表示装置、電子機器、携帯機器及び画像表示方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101022141B1 (ko) 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP2011112724A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
FR2953994B1 (fr) * 2009-12-15 2012-06-08 Commissariat Energie Atomique Source de photons resultants d'une recombinaison d'excitons localises
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101152575B1 (ko) 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2012015481A (ja) * 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
KR101928897B1 (ko) * 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US8987047B2 (en) 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103680344B (zh) * 2012-09-21 2016-01-20 群康科技(深圳)有限公司 显示装置
JP5767195B2 (ja) * 2012-11-05 2015-08-19 株式会社ジャパンディスプレイ 半透過型表示装置、電子機器及び半透過型表示装置の駆動方法
JP2015023079A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
KR102156762B1 (ko) * 2013-07-31 2020-09-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102293595B1 (ko) * 2015-03-24 2021-08-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107301879B (zh) * 2016-04-15 2020-06-02 东南大学 一种阈值电压可调的薄膜晶体管作为非易失性存储器的用途
CN106024781B (zh) 2016-07-22 2019-06-04 京东方科技集团股份有限公司 静电放电器件、其制造方法及阵列基板、显示面板和装置
US10777587B2 (en) * 2016-09-02 2020-09-15 Sharp Kabushiki Kaisha Active matrix substrate and display device provided with active matrix substrate
CN106920804B (zh) 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN110692099A (zh) * 2017-05-19 2020-01-14 株式会社半导体能源研究所 半导体装置或存储装置
JP2019039949A (ja) * 2017-08-22 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
CN109768053B (zh) 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
CN115312098B (zh) * 2022-07-07 2023-04-25 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980574B2 (ja) 1997-07-31 1999-11-22 株式会社東芝 液晶表示装置および薄膜トランジスタ
JP2000131713A (ja) * 1998-10-26 2000-05-12 Sony Corp 液晶表示装置
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP2003151990A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
CN100419835C (zh) * 2003-11-07 2008-09-17 三洋电机株式会社 像素电路及显示装置
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
JP2007000008A (ja) 2005-06-21 2007-01-11 Benhaa Hakari Kk 捕虫器
JP5078288B2 (ja) * 2005-06-28 2012-11-21 株式会社半導体エネルギー研究所 発光装置
CN100565868C (zh) * 2005-06-28 2009-12-02 株式会社半导体能源研究所 半导体器件
US7459743B2 (en) * 2005-08-24 2008-12-02 International Business Machines Corporation Dual port gain cell with side and top gated read transistor
TWI330726B (en) * 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
JP2008033241A (ja) * 2006-07-04 2008-02-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482146B (zh) * 2012-03-15 2015-04-21 Japan Display West Inc 液晶顯示裝置，液晶顯示裝置之驅動方法，及電子設備
US9583053B2 (en) 2012-03-15 2017-02-28 Japan Display Inc. Liquid crystal display device, driving method of liquid crystal display device and electronic apparatus, having pixels with memory functions
US10013932B2 (en) 2012-03-15 2018-07-03 Japan Display Inc. Liquid crystal display device, driving method of liquid crystal display device and electronic apparatus

Also Published As

Publication number Publication date
US20090102751A1 (en) 2009-04-23
JP4524699B2 (ja) 2010-08-18
KR101455356B1 (ko) 2014-10-27
CN101414436B (zh) 2013-08-14
JP2009099778A (ja) 2009-05-07
TWI371100B (zh) 2012-08-21
US8144102B2 (en) 2012-03-27
KR20090039611A (ko) 2009-04-22
CN101414436A (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
TW200939456A (en) Memory element and display device
JP7336546B2 (ja) 半導体装置
KR101513967B1 (ko) 메모리 소자 및 표시장치
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
TWI570936B (zh) 半導體裝置及其製造方法
CN101499498B (zh) 光学传感器元件、成像装置、电子设备和存储元件
JP5833833B2 (ja) 表示装置
US8633889B2 (en) Display device, driving method thereof, and electronic appliance
TW201021013A (en) Display device
KR20120127442A (ko) 표시 장치 및 표시 장치의 구동 방법
JP6063989B2 (ja) 半透過型の液晶表示装置
JP5965508B2 (ja) 液晶表示装置
EP1246159A2 (en) Active matrix display device with faster static memory circuit implemented at pixel level
KR100406454B1 (ko) 표시 장치 및 그 구동 방법
JP3442551B2 (ja) 液晶表示装置
KR100560705B1 (ko) 표시장치의 구동방법
TWI545546B (zh) 液晶顯示裝置以及液晶顯示裝置的驅動方法
JP2003177717A (ja) 表示装置
JP5107395B2 (ja) 表示装置
TWI468819B (zh) 液晶顯示裝置及其電子機器
JP2003058124A (ja) 表示装置の駆動方法及び表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees