JP2003151990A - 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来とは全く異なる発想に基づくプロセスを
採用することにより、装置の構造および各部の材料など
を自由に選択できる薄膜トランジスタ、液晶表示装置及
びこれらの製造方法を提供することを目的とする。 【解決手段】 薄膜トランジスタあるいは液晶表示装置
の形成方法として、支持基板上に素子構造の一部または
全部を形成した後、その支持基板を除去して異なる支持
基板に接着するという転写プロセスを用いた場合、その
支持基板を除去した直後に薄膜トランジスタ形成時の裏
面が露出することを利用し、裏面側から成膜や加工工程
を行うことにより、支持基板から順次に堆積させるのみ
ではなく、工程途中から支持基板を除去した面に電極を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジス
タ、液晶表示装置及びこれらの製造方法に関し、特に、
ポリシリコン（多結晶シリコン）や非晶質シリコンなど
を用いた薄膜トランジスタ、これら薄膜トランジスタ備
えたアクティブマトリックス型の液晶表示装置、及びこ
れらの製造方法に関する。

【０００２】

【従来の技術】現在広く普及しつつあるアクティブマト
リックス型の液晶表示装置は、素子形成プロセスの基板
として用いる無アルカリガラス基板などの支持基板を、
そのまま液晶表示装置の一部として用いている。

【０００３】例えば、チャネルを形成する半導体層にポ
リシリコンを用いた薄膜トランジスタを形成する場合に
は、各機能膜の形成時の処理温度などを考慮して、以下
の順序で形成されることになる。

【０００４】まず、支持基板上にガラスの微量成分が溶
出しないようにバリア層を形成し、その上に非晶質シリ
コン膜を形成する。その後、非晶質シリコン層を多結晶
化するために、エキシマレーザを用いた局所短時間加熱
を行い、固相または液相成長により結晶化させた後、多
結晶シリコン層の形状加工を行っている。

【０００５】そして、その上にゲート絶縁膜となる薄膜
を堆積させた後、ゲート電極及びゲート配線を形成する
金属膜を成膜し形状加工する。さらに、半導体層に接合
面を形成するために、イオンドーピング法によりゲート
電極をマスクとしてイオンの注入を行った後、活性化の
ための熱処理等を行っている。その後、信号線等とゲー
ト線との層間をとるための層間絶縁膜の成膜を行った
後、半導体層へのコンタクトホールを形成し、金属膜を
成膜後にソース及びドレイン電極となる形状加工を行っ
て、薄膜トランジスタや配線等が形成されている。

【０００６】以上説明したように、現在用いられている
薄膜トランジスタは、機能性膜の成膜と加工等を、基板
に近い側の部分から順次繰り返すことにより形成されて
いる。

【０００７】

【発明が解決しようとする課題】このように薄膜トラン
ジスタを無アルカリガラス基板等の上に形成する場合、
基板近傍側から積み上げていくことになるので、下層側
に位置する機能膜の材質や構造は、それより上層のプロ
セス時の影響を抑えるために制限を受けることになる。

【０００８】例えば、ポリシリコンを用いた薄膜トラン
ジスタの場合、無アルカリガラスの微量成分の溶出を防
止するためのバリア層を除けば、半導体層が最も下層に
配置される。これは、プロセス全体のうちで、ポリシリ
コン層の形成の際に最も高温が必要であるためであり、
結晶化方法にエキシマレーザアニール法を用いた場合で
も、短時間ではあるが局所的に、非晶質シリコン膜が溶
融状態かそれに近い状態まで昇温されることになる。し
たがって、ポリシリコン層よりも下層に、例えば配線等
の形状加工された機能膜を配置した場合には、ポリシリ
コン形成時の温度上昇の影響を強く受けることになり、
機能膜の変質や変形等が起こることになる。

【０００９】また、現在用いられている薄膜トランジス
タの場合、ゲート線に高融点金属であるモリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、タングステン（Ｗ）やその合
金などが多く用いられている。これらの金属が主として
用いられるのは、その熱的安定性や化学的安定性のため
である。これは、ゲート線形成後の層間絶縁膜を形成す
る際に、基板加熱が必要になるため、本工程時における
影響を抑えるために必要となる。

【００１０】しかし、これらの高融点金属は、アルミニ
ウム（Ａｌ）や、銅（Ｃｕ）、銀（Ａｇ）、ニッケル
（Ｎｉ）などのこれらより融点が低い金属と比べて抵抗
率が大きいため、ゲートパルスの遅延やパルス形状の変
化といった影響がある。この対策として、薄膜トランジ
スタの形成順序を入れ替えて、ゲート線をより上層に形
成することにより、アルミニウムや銀などを用いる方法
も考えられる。しかし、この場合、ゲート線とマトリッ
クス配置される信号線が、層間絶縁膜を介してゲート線
よりも下層に配置されることになるため、高融点金属を
用いる必要が生じ、信号線側においてパルスの遅延やパ
ルス形状の鈍りといった影響が起こることになる。

【００１１】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、従来とは全く異なる発
想に基づくプロセスを採用することにより、装置の構造
および各部の材料などを自由に選択でき、上述の如き問
題を解消することが可能な薄膜トランジスタ、液晶表示
装置及びこれらの製造方法を提供することにある。

【課題を解決するための手段】本発明は、薄膜トランジ
スタあるいは液晶表示装置の形成方法として、支持基板
上に素子構造の一部または全部を形成した後、その支持
基板を除去して異なる支持基板に接着するという転写プ
ロセスを用いた場合、その支持基板を除去した直後に薄
膜トランジスタ形成時の裏面が露出することを利用し、
裏面側から成膜や加工工程を行うことにより、支持基板
から順次に堆積させるのみではなく、工程途中から支持
基板を除去した面に機能性を導入することを、その手段
としている。

【００１２】すなわち、転写プロセスにおいて、支持基
板を除去し素子構造の裏面が露出したときに、露出した
面に金属膜等の成膜及び形状加工を行うことによって、
電極や配線等を支持基板からの積層順位に関わらず形成
することが可能になる。このとき、例えば、半導体層の
ポリシリコン形成や活性化処理及びシリコン酸化膜成膜
などの高温を必要とする工程は、裏面形成プロセス前に
終了しているので、支持基板に近い層にも関わらず低融
点金属や有機導電膜などが使用可能になる。

【００１３】したがって、ポリシリコン層よりも支持基
板側に従来例とは異なり電極や配線等が形成できるだけ
でなく、支持基板からの積層順位では使用できないよう
な諸材料がポリシリコン層と支持基板間に利用すること
が可能になる。

【００１４】さらに、転写プロセスを用いる場合、支持
基板を除去した後、別の支持基板に接着層を介して、接
合することが必要になる。このとき、例えば、接着層と
して絶縁性に優れたものを用いて、別の支持基板側に配
線を形成した場合、接着層は、支持基板と素子群を含む
面を接合するだけではなく、層間絶縁膜としても機能さ
せることができる。このとき、接着層は、接着時の接着
剤の粘度と接着時の圧力制御により、堆積膜と比較して
簡単に厚膜化できる。

【００１５】さらに、接着面に接する素子群を含む裏面
側は、ガラス等の支持基板との剥離可能な絶縁膜を選択
することにより、絶縁層の積層化構造が付加できること
になる。したがって、十分な層間距離をもち、リークパ
スが形成されにくい層間絶縁膜が比較的容易に形成でき
る。

【００１６】例えば、薄膜トランジスタとしては、基板
と、前記基板の上に設けられた接着層と、前記接着層の
上において側面まで埋め込まれた電極層と、前記電極層
の上面及びその周囲を取り囲む前記接着層の上面に接触
して設けられた絶縁膜と、前記絶縁膜の上に設けられ、
チャネル領域と、前記チャネル領域の両側に設けられた
第１及び第２のコンタクト領域と、を有する半導体層
と、前記半導体層の上に設けられた層間絶縁層と、前記
層間絶縁層を介して前記第１のコンタクト領域に接続さ
れた第１の電極と、前記層間絶縁層を介して前記第２の
コンタクト領域に接続された第２の電極と、を備えたこ
とを特徴とするものを提供することができる。

【００１７】より具体的には、本発明の第１の薄膜トラ
ンジスタは、基板と、前記基板の上に設けられた接着層
と、前記接着層の上に設けられ、アルミニウム（Ａ
ｌ）、銅（Ｃｕ）、銀（Ａｇ）及びニッケル（Ｎｉ）よ
りなる群から選択された少なくともいずれかを含むゲー
ト電極と、前記ゲート電極の上面に接触して設けられた
絶縁膜と、前記絶縁膜の上に設けられ、チャネル領域
と、前記チャネル領域の両側に設けられた第１及び第２
のコンタクト領域と、を有し、非結晶性のシリコン（Ｓ
ｉ）からなる半導体層と、前記半導体層の上に設けられ
た層間絶縁層と、前記層間絶縁層を介して前記第１のコ
ンタクト領域に接続された第１の電極と、前記層間絶縁
層を介して前記第２のコンタクト領域に接続された第２
の電極と、を備えたことを特徴とする。

【００１８】なお、本願明細書において「非結晶性のシ
リコン」とは、いわゆる完全な非晶質状態のシリコンの
みならず、例えば、微結晶あるいはマイクロクリスタル
などの微細な結晶粒や短範囲規則構造（short range or
der）などを含むものも包含する。

【００１９】また、本発明の第２の薄膜トランジスタ
は、基板と、前記基板の上に設けられた接着層と、前記
接着層の上に設けられたゲート電極と、前記ゲート電極
の上面に接触して設けられた絶縁膜と、前記絶縁膜の上
に設けられ、チャネル領域と、前記チャネル領域の両側
に設けられた第１及び第２のコンタクト領域と、を有
し、結晶性のシリコン（Ｓｉ）からなる半導体層と、前
記半導体層の上に設けられた層間絶縁層と、前記層間絶
縁層を介して前記第１のコンタクト領域に接続された第
１の電極と、前記層間絶縁層を介して前記第２のコンタ
クト領域に接続された第２の電極と、を備えたことを特
徴とする。

【００２０】なお、本願明細書において「結晶性のシリ
コン」とは、ポリシリコンすなわち多結晶状態のシリコ
ンと単結晶のシリコンとを包含する。

【００２１】また、本発明の第３の薄膜トランジスタ
は、基板と、前記基板の上に設けられた接着層と、前記
接着層の上に設けられた第１のゲート電極と、前記第１
のゲート電極の上面に接触して設けられた第１の絶縁膜
と、前記第１の絶縁膜の上に設けられ、チャネル領域
と、前記チャネル領域の両側に設けられた第１及び第２
のコンタクト領域と、を有し、結晶性のシリコン（Ｓ
ｉ）からなる半導体層と、前記半導体層の上に設けられ
た第２の絶縁膜と、前記第２の絶縁膜の上に設けられた
第２のゲート電極と、前記第２のゲート電極の上に設け
られた層間絶縁層と、前記層間絶縁層を介して前記第１
のコンタクト領域に接続された第１の電極と、前記層間
絶縁層を介して前記第２のコンタクト領域に接続された
第２の電極と、を備えたことを特徴とする。

【００２２】一方、本発明の第１の液晶表示装置は、対
向して設けられた第１及び第２の基板と、前記第１及び
第２の基板の間に挟持された液晶層と、前記第１の基板
の内側主面上に設けられた共通電極と、前記第２の基板
の内側主面上に設けられた接着層と、前記接着層の上に
画素毎に設けられ、アルミニウム（Ａｌ）、銅（Ｃ
ｕ）、銀（Ａｇ）及びニッケル（Ｎｉ）よりなる群から
選択された少なくともいずれかを含む画素容量電極と、
前記画素容量電極の上面に接触して設けられた第１の絶
縁膜と、前記第１の絶縁膜の上に画素毎に設けられ、チ
ャネル領域と、前記チャネル領域の両側に設けられた第
１及び第２のコンタクト領域と、を有し、非結晶性のシ
リコン（Ｓｉ）からなる半導体層と、前記半導体層の上
に設けられた第２の絶縁膜と、前記第２の絶縁膜の上に
おいて前記半導体層に対応して設けられたゲート電極
と、前記第２の絶縁膜の上において前記画素容量電極に
対応して設けられた画素電極と、前記ゲート電極及び前
記画素電極の上に設けられた層間絶縁層と、前記層間絶
縁層を介して前記第１のコンタクト領域に接続された第
１の電極と、前記層間絶縁層を介して前記第２のコンタ
クト領域及び前記画素電極に接続された第２の電極と、
を備えたことを特徴とする。

【００２３】また、本発明の第２の液晶表示装置は、対
向して設けられた第１及び第２の基板と、前記第１及び
第２の基板の間に挟持された液晶層と、前記第１の基板
の内側主面上に設けられた共通電極と、前記第２の基板
の内側主面上に設けられた接着層と、前記接着層の上に
画素毎に設けられた画素容量電極と、前記画素容量電極
の上面に接触して設けられた第１の絶縁膜と、前記第１
の絶縁膜の上に画素毎に設けられ、チャネル領域と、前
記チャネル領域の両側に設けられた第１及び第２のコン
タクト領域と、を有し、結晶性のシリコン（Ｓｉ）から
なる半導体層と、前記半導体層の上に設けられた第２の
絶縁膜と、前記第２の絶縁膜の上において前記半導体層
に対応して設けられたゲート電極と、前記第２の絶縁膜
の上において前記画素容量電極に対応して設けられた画
素電極と、前記ゲート電極及び前記画素電極の上に設け
られた層間絶縁層と、前記層間絶縁層を介して前記第１
のコンタクト領域に接続された第１の電極と、前記層間
絶縁層を介して前記第２のコンタクト領域及び前記画素
電極に接続された第２の電極と、を備えたことを特徴と
する。

【００２４】また、本発明の第３の液晶表示装置は、対
向して設けられた第１及び第２の基板と、前記第１及び
第２の基板の間に挟持された液晶層と、前記第１の基板
の内側主面上に設けられた共通電極と、前記第２の基板
の内側主面上に設けられたゲート線と、前記ゲート線の
上に設けられた接着層と、前記接着層を貫通して前記ゲ
ート線に接続された導電コンタクトと、前記接着層の上
に画素毎に設けられ前記導電コンタクトにより前記ゲー
ト線に接続されたゲート電極と、前記ゲート電極の上面
に接触して設けられた絶縁膜と、前記絶縁膜の上に画素
毎に設けられ、チャネル領域と、前記チャネル領域の両
側に設けられた第１及び第２のコンタクト領域と、を有
し、結晶性のシリコン（Ｓｉ）からなる半導体層と、前
記半導体層の上に設けられた層間絶縁層と、前記層間絶
縁層を介して前記第１のコンタクト領域に接続された第
１の電極と、前記層間絶縁層を介して前記第２のコンタ
クト領域に接続された第２の電極と、を備えたことを特
徴とする。

【００２５】一方、本発明の第１の薄膜トランジスタの
製造方法は、第１の基板の上に、第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜の上に、半導体層を形成す
る工程と、前記半導体層の上に層間絶縁層を形成する工
程と、前記層間絶縁層の上に第２の基板を接着する第１
の接着工程と、前記第１の接着工程の後に、前記第１の
基板を除去して前記第１の絶縁膜を露出させる工程と、
前記第１の絶縁膜の露出面にゲート電極を形成する工程
と、このゲート電極を形成した前記露出面に接着層を介
して第３の基板を接着する第２の接着工程と、前記第２
の接着工程の後に、前記第２の基板を剥離する工程と、
を備えたことを特徴とする。

【００２６】また、本発明の第２の薄膜トランジスタの
製造方法は、第１の基板の上に、第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜の上に、半導体層を形成す
る工程と、前記半導体層の上に、第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜の上に前記半導体層に対応
させて第１のゲート電極を形成する工程と、前記第１の
ゲート電極を覆うように層間絶縁層を形成する工程と、
前記層間絶縁層の上に第２の基板を接着する第１の接着
工程と、前記第１の接着工程の後に、前記第１の基板を
除去して前記第１の絶縁膜を露出させる工程と、前記第
１の絶縁膜の露出面に第２のゲート電極を形成する工程
と、前記第２のゲート電極を形成した前記露出面に接着
層を介して第３の基板を接着する第２の接着工程と、前
記第２の接着工程の後に、前記第２の基板を剥離する工
程と、を備えたことを特徴とする。

【００２７】一方、本発明の第１の液晶表示装置の製造
方法は、第１の基板の上に、第１の絶縁膜を形成する工
程と、前記第１の絶縁膜の上に、半導体層を画素毎に形
成する工程と、前記半導体層の上に、第２の絶縁膜を形
成する工程と、前記第２の絶縁膜の上において前記半導
体層に対応させてゲート電極を形成する工程と、前記ゲ
ート電極を覆うように層間絶縁層を形成する工程と、前
記層間絶縁層の上に第２の基板を接着する第１の接着工
程と、前記第１の接着工程の後に、前記第１の基板を除
去して前記第１の絶縁膜を露出させる工程と、前記第１
の絶縁膜の露出面に画素毎に蓄積容量電極を形成する工
程と、前記画素容量電極を形成した前記露出面に接着層
を介して第３の基板を接着する第２の接着工程と、前記
第２の接着工程の後に、前記第２の基板を剥離する工程
と、前記第２の基板を剥離した後、前記蓄積容量電極の
上の前記層間絶縁層を除去し、画素電極を形成する工程
と、前記層間絶縁層及び前記第２の絶縁膜を介して前記
半導体層にそれぞれ接続する第１の電極及び第２の電極
を形成する工程と、前記第１の電極及び第２の電極のい
ずれか一方と前記画素電極とを接続する工程と、前記第
１の電極及び第２の電極のいずれか他方と接続された信
号線を形成する工程と、第４の基板上に共通電極を形成
する工程と、前記第３の基板と前記第４の基板とを対向
させこれらの間に液晶を封入して封止する工程と、を備
えたことを特徴とする。

【００２８】また、本発明の第２の液晶表示装置の製造
方法は、第１の基板の上に、絶縁膜を形成する工程と、
前記絶縁膜の上に、半導体層を画素毎に形成する工程
と、前記半導体層を覆うように層間絶縁層を形成する工
程と、前記層間絶縁層の上に第２の基板を接着する第１
の接着工程と、前記第１の接着工程の後に、前記第１の
基板を除去して前記絶縁膜を露出させる工程と、前記絶
縁膜の露出面に画素毎にゲート電極を形成する工程と、
第３の基板の上にゲート線を形成する工程と、前記ゲー
ト電極を形成した前記露出面に接着層を介して第３の基
板を接着し前記ゲート電極と前記ゲート線とを接続する
第２の接着工程と、前記第２の接着工程の後に、前記第
２の基板を剥離する工程と、第４の基板上に共通電極を
形成する工程と、前記第３の基板と前記第４の基板とを
対向させこれらの間に液晶を封入して封止する工程と、
を備えたことを特徴とする。

【００２９】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。

【００３０】（第１の実施形態）図１は、本発明の第１
の実施の形態にかかる液晶表示装置の一部断面構造を表
す模式図である。すなわち、本実施形態の液晶表示装置
は、基板１１上に接着層１２、蓄積容量部を形成するた
めの電極１３、分離層１４、ポリシリコンを主体とする
半導体層１５、ゲート絶縁膜１６、ゲート電極１７、層
間絶縁膜１８、ソース電極１９、ドレイン電極２０など
から構成されている。またさらに、同図に例示したよう
に、薄膜トランジスタのコンタクト電極２１を介してド
レイン電極２０が画素電極２２に接続されている。

【００３１】図２は、本実施形態の液晶表示装置の要部
平面構造を例示する透視図である。すなわち、同図は、
液晶表示装置のひとつの画素の部分を例示したものであ
り、横方向に配線されたゲート線３２と縦方向に配線さ
れた信号線３４の交差箇所の付近に薄膜トランジスタが
配置されている。薄膜トランジスタのゲート電極１７は
ゲート線３２に接続され、ソース電極１９は信号線３４
に接続されている。そして、薄膜トランジスタのドレイ
ン電極２０はコンタクト電極２１を介して画素の大部分
を占める画素電極２２に接続されている。画素電極２２
の下には、これと略対向して配置された蓄積容量電極１
３が配置され、蓄積容量線３６に接続されている。

【００３２】以上説明した構成において、本実施形態に
よれば、基板１１と薄膜トランジスタとの間に、アルミ
ナなどからなる略平坦な分離層１４が設けられ、この基
板側に蓄積容量電極１３が形成されている。そして、こ
の蓄積容量電極１３を埋め込むように接着層１２が設け
られ、この接着層１２が基板１１と薄膜トランジスタと
を接着している。ここで、分離層１４を構成する材料と
しては、結晶質の酸化アルミニウムや酸化タンタル、窒
化珪素など、後に詳述する支持基板の剥離工程におい
て、耐久性を有する材料であることが望ましい。

【００３３】本発明によれば、薄膜トランジスタを構成
する半導体層１５よりも下側すなわち基板側に電極１３
を設けることにより、各部の構造及び材料の選択の範囲
が飛躍的に拡大し、トランジスタの性能及び信頼性を改
善することができる。

【００３４】このような独特の構造は、製造プロセスに
おいて支持基板の上にトランジスタの各部を形成し、し
かる後にこの支持基板を剥離することによって実現でき
る。以下、本実施例にかかる液晶表示装置の製造方法に
ついて説明する。

【００３５】図３及び図４は、本実施形態の液晶表示装
置の製造方法の要部を表す工程断面図である。

【００３６】まず、図３（ａ）に表したように、第１の
支持基板１１０の上に半導体層１５を形成する。具体的
には、十分に洗浄した無アルカリガラスからなる支持基
板１１０の上に、例えばトリメチルアルミニウムなどを
原料として用いたプラズマ励起有機金属化学気相堆積法
（ＰＥＭＯＣＶＤ法）などを用いて、耐フッ酸性に優れ
たアルミナ膜からなる分離層１４を堆積させる。このと
き、アルミナ膜の堆積のためには、基板温度を５００℃
以上にする必要がある。これは、有機金属錯体の熱分解
を促進する必要があること、耐フッ酸性に優れた諸構造
をもつアルミナ膜を形成するためには、基板近傍での反
応やマイグネーション促進のための熱エネルギーが必要
であるからである。

【００３７】なお、このアルミナからなる分離層１４
は、液晶表示装置の製造時における無アルカリガラス支
持基板１１０からの微量成分等の溶出を抑えること、及
び後に無アルカリガラス支持基板１１０を除去する際
に、無アルカリガラス支持基板１１０と薄膜トランジス
タ等の素子や配線部を確実に分離する役割を有する。

【００３８】次に、例えばプラズマ励起化学気相堆積法
（ＰＥＣＶＤ法）などを用いてアモルファス状のシリコ
ン膜を成長させ、ＫｒＦなどを用いたエキシマレーザー
を照射して瞬間的に溶融後結晶化させて多結晶化するこ
とによりポリシリコンからなる半導体層１５を形成す
る。

【００３９】そして、例えば、フッ素系ガスによる反応
性イオンエッチング法（ＲＩＥ法）を用いた異方性エッ
チング法により、多結晶シリコン層１５の素子分離を行
い、島状構造を形成する。

【００４０】次に、図３（ｂ）に表したように、層間絶
縁膜１８までの各層を形成する。

【００４１】具体的には、例えばプラズマ励起化学気相
堆積法（ＰＥＣＶＤ法）などを用いて、ゲート絶縁膜１
６となるシリコン酸化膜やシリコン窒化膜を成膜する。
そして、例えばスパッタリング法などを用いて、ゲート
絶縁膜１６の上にモリブデン（Ｍｏ）、タングステン
（Ｗ）、タンタル（Ｔａ）、またはこれらの合金などの
金属膜を堆積させる。そして、この金属膜上に図示しな
いフォトレジストを塗布し、フォトリソグラフィー法を
用いてレジストパターンを形成し、例えば、溶剤に含侵
させて選択的にレジストパターンのない部分の金属膜を
除去することにより、ゲート電極１７及びゲート線群の
形状を加工する。

【００４２】次に、半導体層１５に接合面を形成するた
めに、薄膜トランジスタの不純物導入を行う。この不純
物としては、例えばリン（Ｐ）を用いることができる。
このとき、ゲート電極１７をマスクとして、イオンドー
ピング法によりイオン濃度が例えば１０^２２ｃｍ^−３程
度になるように導入することができる。

【００４３】そして、例えば常圧化学気相堆積法（ＡＰ
ＣＶＤ法）により層間絶縁膜１８となるシリコン酸化膜
やシリコン窒化膜を成膜する。なお、この層間絶縁膜１
８は、次に説明する転写プロセスにおいては、素子や配
線部の保護層としても機能する。

【００４４】次に、図３（ｃ）に表したように、第２の
支持基板１３０を接着する。具体的には、層間絶縁膜１
８の表面に、例えば紫外線光を照射すると接着力が弱ま
るような耐フッ酸性に優れた接着剤を隙間なく塗布して
仮着層１２０を形成する。そして、この仮着層１２０の
表面に、第２の支持基板１３０を接着する。第２の支持
基板１３０としては、耐フッ酸性に優れたフッ素系樹脂
シートなどを用いることができる。またこの場合、フッ
素系樹脂シートの接着面側を、仮着層１２０の有機材料
との接着性を良好にするために適宜コートしてもよい。

【００４５】次に、図３（ｄ）に表したように、第１の
支持基板１１０を除去する。具体的には、無アルカリガ
ラスからなる第１の支持基板１１０を、その裏面側から
研磨剤を用いて、０．１ｍｍ程度の厚みとなるまで、研
磨剤の荒さを調整しながら研磨する。さらに、フッ酸系
の溶剤に含侵させて、第１の支持基板１１０の残部の無
アルカリガラスを溶解させる。このとき、ガラス支持基
板１１０が薄くなった後には、例えばアンモニウムなど
を加えたフッ酸系溶液とし、エッチングレートを調整す
ることが望ましい。

【００４６】この基板エッチングの工程においては、ア
ルミナからなる分離層１４は耐フッ酸性が高いため、分
離層１４が露出した面でエッチングを停止することがで
きる。

【００４７】次に、図４（ａ）に表したように、蓄積容
量電極１３を形成する。具体的には、分離層１４の裏面
側に、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タング
ステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀
（Ａｇ）、ニッケル（Ｎｉ）などの金属、またはそれら
の合金あるいは積層膜などを、例えばスパッタリング法
などを用いて堆積させた後、ゲート電極１７の形成時と
同様にフォトエッチングプロセスを用いてパターニング
することにより、蓄積容量電極１３を形成する。

【００４８】ここで、アルミナなどからなる分離層１４
とゲート用の絶縁膜１６からなる積層膜は、蓄積容量部
を形成する絶縁膜として、そのまま利用することができ
る。さらに、従来のプロセスによる場合、基板により近
い配線の材料が、化学的に安定な高融点金属に限定され
るが、本実施形態においては、蓄積容量電極及びその配
線として、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａ
ｇ）、ニッケル（Ｎｉ）などの低い融点の金属も用いる
ことが可能である。

【００４９】次に、図４（ｂ）に表したように、基板１
１を貼り付ける。具体的には、蓄積容量電極１３を形成
した裏面側に、密着性に優れた接着剤などを用いて接着
層１２を全面に形成する。そして、この接着層１２の表
面に、真空ラミネート技術などを用いて、例えば０．３
ｍｍｔ程度の無アルカリガラス基板を基板１１して接着
する。

【００５０】ここで、本発明において接着層１２として
用いることができるものとしては、例えば、紫外線硬化
型の樹脂を始めとした各種の樹脂類、溶剤を用いた接着
剤、２液混合型の接着剤、ゴム類、水ガラスやセメント
類などの塗布して硬化可能な無機材料などの各種の材料
を挙げることができる。すなわち、ある程度の接着性が
あり、物理的あるいは化学的に所定の安定性を有するも
のであればよい。

【００５１】また、基板１１としては、無アルカリガラ
ス基板の他にも、例えばプラスチックや樹脂などからな
る基板なども用いることが可能である。例えば、本発明
者は、０．２５ｍｍｔのポリエチレンテレフタレート樹
脂フィルムでも形成可能なことを確認している。

【００５２】その後、第２の支持基板１３０の側から紫
外線光１４０を照射し、仮着層１２０の接着力を弱める
処理を施す。そして、樹脂シートからなる支持基板１３
０をゆっくりと剥していき、図４（ｃ）に表したように
層間絶縁膜１８を露出させる。

【００５３】このとき、層間絶縁膜１８の上には、仮着
層１２０の成分残りが発生するため、これを、例えば、
イソプノパノールなどの洗浄剤による有機洗浄法を用い
て除去して、層間絶縁膜１８の洗浄面を露出させる。こ
のとき、接着層１２については、この有機洗浄に耐えら
れることが必要となる。

【００５４】しかる後に、図４（ｄ）に表したように、
ソース・ドレイン電極を形成する。具体的には、層間絶
縁膜１８及びゲート用の絶縁膜１６を介して半導体層１
５とのコンタクトを行うためのスルーホールを形成す
る。スルーホールの形成は、フォトエッチングプロセス
を用いて行うことができる。そして、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミ
ニウム（Ａｌ）、ニッケル（Ｎｉ）などの金属、または
それらの合金や積層膜などを、例えばスパッタリング法
などを用いて堆積させた後、ゲート電極１７の形成時と
同様にフォトエッチングプロセスを用いて、ソース電極
１９と信号線群３４及びドレイン電極２０の形成を行
う。

【００５５】なお、以上の製造方法の説明は、液晶表示
装置の薄膜トランジスタの部分のみに限定したが、画素
電極２２などの製造方法については、従来例と同様とす
ることができる。

【００５６】また、以上の説明においては、蓄積容量電
極１３の材料として、アルミニウム（Ａｌ）などの金属
材料を用いた場合を例に挙げた。これは、反射型の液晶
表示装置を想定したためである。これに対して、本発明
を透過型の液晶表示装置に応用する場合には、蓄積容量
電極１３の材料として、酸化インジウムと酸化スズの化
合物などの透明電極を用いればよい。このとき、本発明
の製造方法によれば、薄膜トランジスタ部の作製のため
に必要な高温の工程は終了しているので、蓄積容量電極
１３として酸化インジウムと酸化スズの化合物などの透
明電極を形成することも容易である。

【００５７】また、本実施形態によれば、図５に例示し
たように画素電極２２と同等程度の面積をもつ蓄積容量
電極１３も形成可能となる。その結果として、大容量の
蓄積容量が必要な比較的誘電率の高い液晶なども動作可
能になる。さらに、このとき、従来例とは異なり、蓄積
容量線群３６については、ゲート線群３２に影響されず
に配線のひきまわしを可能にすることができる。

【００５８】またさらに、本実施形態によれば、図６に
表したように、蓄積容量電極１３と画素電極２２との間
に形成される補助容量の絶縁層として、分離層１４とゲ
ート絶縁膜１６との積層膜を用いることができる。この
ように、積層膜を蓄積容量の絶縁層として用いることに
より、リークや絶縁破壊などを抑制し、大面積で大容量
且つ信頼性の高い蓄積容量を形成することができる。

【００５９】（第２の実施の形態）次に、本発明の第２
の実施の形態として、半導体層としてポリシリコンを用
い、ゲート電極を半導体層と基板との間に配置して、ゲ
ート電極とソース・ドレイン電極のいずれについてもア
ルミニウム（Ａｌ）などの低抵抗の金属を用いることが
できる薄膜トランジスタ及びこれを備えた液晶表示装置
について説明する。

【００６０】図７は、本実施形態にかかる薄膜トランジ
スタの断面構造を表す模式図である。同図については、
図１乃至図６に関して前述した要素と同様のものには同
一の符号を付して詳細な説明は省略する。

【００６１】本実施形態の薄膜トランジスタの場合、分
離層１４の裏面側すなわち基板１１の側にゲート電極２
７が設けられている。このゲート電極２７は、後に詳述
するように、半導体層１５よりも後に形成するので、比
較的融点が低い金属により形成することができる。ま
た、ソース電極１９及びドレイン電極２０についても、
同様に半導体層１５よりも後に形成するので、融点が低
い金属により形成することができる。

【００６２】また、この薄膜トランジスタを用いて液晶
表示装置を構成する場合、これらの電極に接続されるゲ
ート線や信号線も、アルミニウムなどの低抵抗の金属を
用いて形成することが可能となり、信号パルスの遅延や
パルス波形の変形などの問題を解消することができる。

【００６３】またさらに、本実施形態の薄膜トランジス
タの場合、アルミナなどからなる分離層１４がゲート絶
縁膜として作用する。そして、この分離層１４がほぼ平
坦に形成され、その裏面にゲート電極２７が接触して形
成される。

【００６４】これに対して、半導体層の下側にゲート電
極を設けた従来の薄膜トランジスタの場合、ゲート絶縁
膜が平坦とはならない。

【００６５】図８は、比較例としての従来の薄膜トラン
ジスタの断面構造を例示する模式図である。同図に表し
た薄膜トランジスタは、いわゆる「逆スタッガード型」
などと称されるもので、基板５１０の上に、保護層５１
２、ゲート電極５１４、ゲート絶縁膜５１６、半導体層
５１８、層間絶縁層５２０がこの順に積層され、さらに
半導体層にソース電極５２２とドレイン電極５２４が半
導体層のソース・ドレイン領域にそれぞれ接続されてい
る。

【００６６】この薄膜トランジスタの場合、基板上にゲ
ート電極５１４をパターニング形成し、その上からゲー
ト絶縁膜５１６を堆積形成するため、ゲート絶縁膜５１
６は平坦にはならず、ゲート電極５１４の側面を覆う部
分において、段差Ｓが生ずる。この段差Ｓの部分におい
ては、ゲート絶縁膜５１６の膜厚は薄くなりやすく、ま
た欠陥が導入されやすいために、その膜質も低下しやす
い。その結果として、この段差部において、リークや絶
縁破壊などが生じやすくなるという問題があった。

【００６７】これに対して、本実施形態の薄膜トランジ
スタの場合、図７に表したように、ゲート絶縁膜すなわ
ち分離層１４はゲート電極２７の近傍においても平坦に
形成され、段差が生じない。このため、リークや絶縁破
壊などは解消され、良好な絶縁特性が得られる。

【００６８】次に、本実施形態の薄膜トランジスタの製
造方法について説明する。

【００６９】図９及び図１０は、本実施形態の薄膜トラ
ンジスタの製造方法の要部を表す工程断面図である。

【００７０】まず、図９（ａ）に表したように、第１の
支持基板１１０の上に半導体層１５を形成する。その詳
細は、図３（ａ）に関して前述したものと同様とするこ
とができる。

【００７１】次に、図９（ｂ）に表したように、層間絶
縁膜１８までの各層を形成する。すなわち、例えばフォ
トレジストを塗布し、フォトリソグラフィー法を用いて
レジストパターンを形成し、半導体層１５に不純物を注
入するためのマスクを形成する。そして、半導体層１５
に、ソース・ドレイン領域を形成するための不純物導入
を行う。具体的には、例えば不純物としてリン（Ｐ）を
用い、イオンドーピング法によりイオン濃度が１０^２２
ｃｍ^−３程度になるように導入する。

【００７２】次に、イオンドーピングによるレジストマ
スク表面の変質層を除去するために、酸素を用いたアッ
シングを行い、その後、レジスト剥離液でレジストマス
クを剥離した。

【００７３】そして、例えば常圧化学気相堆積法（ＡＰ
ＣＶＤ法）により層間絶縁膜１８となるシリコン酸化膜
やシリコン窒化膜を成膜する。なお、ここで形成する層
間絶縁膜１８は、第１実施形態に関して前述した薄膜ト
ランジスタの層間絶縁膜と比較して、薄膜化できる。こ
れは、第１実施形態では、層間絶縁膜１８は信号線３４
とゲート線３２との短絡や容量結合を抑制するために厚
く形成する必要があるが、本実施形態の場合、アルミナ
などからなる分離層１４も層間に設けられるため、これ
らの問題が軽減されるためである。

【００７４】なお、図７、図９及び図１０においては、
図１に表したゲート絶縁膜１６に対応する絶縁膜は設け
ていないが、これに対応する絶縁膜を設けると、さらに
層間絶縁を確実にし、寄生容量も低減することができ
る。

【００７５】次に、図９（ｃ）に表したように、仮着層
１２０により第２の支持基板１３０を貼り付け、図９
（ｄ）に表したように、第１の支持基板１１０を除去す
る。これらの工程の詳細については、第１実施形態に関
して前述したものと同様とするとができるので、ここで
は省略する。

【００７６】次に、図１０（ａ）に表したように、ゲー
ト電極２７を形成する。具体的には、分離層１４の裏面
側に、アルミニウム（Ａｌ）を例えばスパッタリング法
などにより堆積させる。このとき、アルミニウムの代わ
りに、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タング
ステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａ
ｇ）などの金属、またはそれらの合金や積層膜などを用
いることもできる。

【００７７】そして、第１実施形態の場合と同様に、フ
ォトエッチングプロセスを用いて、ゲート電極２７及び
ゲート線群３２を形成する。ここで、分離層１４は、半
導体層１５にチャネルを形成するためのゲート絶縁膜と
しても機能することになる。

【００７８】次に、図１０（ｂ）に表したように、接着
層１２を介して基板１１を貼り付ける。さらに、図１０
（ｃ）に表したように、第２の支持基板１３０を剥離す
る。これらの工程についても、第１実施形態に関して前
述したものと同様とすることができるので、その詳細は
省略する。

【００７９】次に、図１０（ｄ）に表したように、ソー
ス・ドレイン電極を形成する。すなわち、層間絶縁膜１
８を介してソース及びドレイン電極と半導体層１５との
コンタクトを行うためのスルーホールを形成する。そし
て、アルミニウムを、例えばスパッタリング法などを用
いて堆積させた後、ゲート電極２７の形成時と同様にフ
ォトエッチングプロセスを用いて、ソース電極１９と信
号線群３４及びドレイン電極２０の形成を行う。

【００８０】なお、図７、図９及び図１０においては、
蓄積容量電極や画素電極を省略したが、これらについて
も、第１実施形態と同様にして形成することができる。

【００８１】これまでのポリシリコンを用いた薄膜トラ
ンジスタの場合、信号線とゲート線との短絡や容量結合
を防ぐために良質な絶縁膜を十分な膜厚で形成する必要
があった。このため、層間絶縁膜１８形成の際に十分な
熱処理が必要になるため、アルミニウムなどの低融点金
属はゲート線形成の際に使用しにくい。半導体層１５の
形成に際して高温が必要とされる点についても同様であ
る。

【００８２】これに対して、本実施形態によれば、半導
体層１５や層間絶縁層１８を形成した後に、支持基板１
１０を除去してその裏面にゲート電極２７、表面側にソ
ース・ドレイン電極１９、２０、およびこれらに接続さ
れるゲート線や信号線をそれぞれ形成することができ
る。

【００８３】従って、これら電極及び配線の材料とし
て、耐熱性が低いが比抵抗の低い金属を用いることがで
き、高性能の薄膜トランジスタおよび液晶表示装置を実
現できる。

【００８４】さらに、ゲート電極とゲート線群の形成
後、これらの配線は表面を接着層で覆われるため、この
接着層が保護膜となり、エッチングプロセスにおけるダ
メージなどを低減することが可能である。

【００８５】またさらに、本発明によれば、ゲート絶縁
膜として機能する分離層を平坦に形成し、その裏面側に
ゲート電極を設けるので、ゲート絶縁膜に段差などが形
成されず、リークや絶縁破壊を抑制して良好な絶縁特性
が得られる。

【００８６】また、本実施形態は、半導体層１５として
アモルファスシリコンすなわち非結晶性のシリコンを用
いた場合にも同様に適用でき、同様の作用効果が得られ
る。特に、ゲート電極２７として、アルミニウム（Ａ
ｌ）、銅（Ｃｕ）、銀（Ａｇ）あるいはニッケル（Ｎ
ｉ）などの低抵抗金属を用いる場合に、パルスの遅延や
波形の劣化などの問題を抑止できる点で顕著な効果が得
られる。

【００８７】（第３の実施の形態）次に、本発明の第３
の実施の形態として、半導体層の上下にそれぞれゲート
電極を設けた「ダブルゲート構造」とすることにより機
能を向上させた薄膜トランジスタ及びそれを用いた液晶
表示装置について説明する。

【００８８】図１１は、本実施形態の薄膜トランジスタ
を搭載した液晶表示装置の要部を例示する模式図であ
り、同図（ａ）はそのひとつの画素の平面透視図、同図
（ｂ）はそのＡ−Ｂ線断面図、同図（ｃ）はそのＣ−Ｄ
線断面図である。同図については、図１乃至図１０に関
して前述したものと同様の要素には同一の符号を付して
詳細な説明は省略する。

【００８９】本実施形態の薄膜トランジスタは、半導体
層１５の上にゲート絶縁膜１６を介してトップゲート電
極１７が設けられ、一方、半導体層１５の下にはゲート
絶縁膜として作用する分離層１４を介してボトムゲート
電極２７が設けられた「ダブルゲート構造」を有する。

【００９０】本発明によれば、このようなダブルゲート
構造において、上下のゲート電極をいずれも耐熱性が低
いが低抵抗のアルミニウムなどにより形成することがで
きる。その結果として、信号遅延やパルス波形の劣化な
どを抑制したダブルゲート構造の薄膜トランジスタを実
現できる。

【００９１】また、半導体層１５とボトムゲート電極２
７との間に設けられる分離層１４を平坦に形成すること
ができるので、図８に関して前述したようなゲート絶縁
膜の「段差」を解消し、リークや絶縁不良などを抑制し
て良好な絶縁特性を確保できる。

【００９２】ここで、図１１（ａ）に表した平面構造か
ら分かるように、トップゲート電極１７はトップゲート
線３２に接続され、ボトムゲート電極２７はボトムゲー
ト線３３に接続されて、それぞれ独立にバイアスを印加
可能とされている。ここで、同図に表した具体例の場
合、トップゲート線３２とボトムゲート線３３とは、平
行に配線されている。

【００９３】図１２は、図１１（ａ）に表した平面構造
に対応する回路図である。すなわち、同図は、マトリク
ス状に配置された画素のうちの、（ｍ、ｎ）番目の画素
を表したものである。すなわち、同図の薄膜トランジス
タＴＦＴのトップゲートは図中横方向に配線されたｎ番
目のトップゲート線３２（ｎ）に配線され、そのボトム
ゲートはｎ番目のボトムゲート線３３（ｎ）に配線さ
れ、またドレインは図中縦方向に配線されたｍ番目の信
号線３４（ｍ）に配線されている。さらに、薄膜トラン
ジスタＴＦＴのソースは、液晶セルＬＣと補助容量ＣＳ
にそれぞれ接続されている。

【００９４】ここで、本実施形態の薄膜トランジスタを
「４端子構造」の薄膜トランジスタと称することにす
る。また、これに対して、半導体層の上または下のいず
れか一方のみにゲート電極を設けた薄膜トランジスタを
「３端子構造」の薄膜トランジスタと称することにす
る。

【００９５】本実施形態によれば、４端子構造を採用す
ることにより、３端子構造薄膜トランジスタと比較し
て、ソースまたはドレイン電極の各電位に大きく左右さ
れずに、チャネル形成のための電界設計が可能になる。
また、このとき、選択されたゲート電極群を含むゲート
線に、例えば、図１３に例示したしたような波形で、ト
ップ及びボトムゲート電極に分圧して電圧印加すること
により、３端子構造の薄膜トランジスタを用いた場合よ
り、低電圧動作が可能となる。

【００９６】これは、図１４に例示したようなゲート電
圧（ＶＧＳ）とソース・ドレイン間に流れる電流（Ｉｄ
ｓ）の関係において、薄膜トランジスタが同じオン（ｏ
ｎ）状態となる電流値を得るために必要なＶＧＳを、ト
ップゲート電極１７とボトムゲート電極２７とで分圧す
ることができるからである。

【００９７】具体的には、図１４において、ゲート電圧
が−ａボルトの状態は、薄膜トランジスタがオフであ
り、ゲート電圧が＋ｂボルトにおいて、トランジスタは
オンする。この時、図１３（ａ）に表したように、トッ
プゲート線３２に＋ｂ／２ボルト、ボトムゲート線３３
に−ｂ／２ボルトを印加すると、結果としてｂボルトの
電位差が得られてトランジスタがオンし、信号線３４に
印加した信号電位をソース側に与える。

【００９８】一方、同図（ｂ）に表したように、トップ
ゲート線３２とボトムゲート線３３の電位がいずれもオ
フレベルの場合には、トランジスタはオフ状態となり、
信号線３４の電位はソース側に与えられない。

【００９９】このように上下のゲート電極で分圧する
と、低電圧動作が可能となるばかりでなく、例えばコレ
ステリック液晶のような所定の動作のために比較的高い
電圧が必要な液晶材料を用いる場合でも、低電圧での動
作が可能となり、比較的安価な低電圧動作型のゲート線
ドライバを利用できるようになる。

【０１００】さらに、薄膜トランジスタの動作において
は、「バックゲート効果」と呼ばれる基板電位の揺らぎ
による不安定な動作が発生することがあるが、４端子構
造を採用した場合、このバックゲート効果も抑制できる
ため、さらなる安定動作が可能になる。

【０１０１】次に、本実施形態の薄膜トランジスタの製
造方法について説明する。

【０１０２】図１５及び図１６は、本実施形態の薄膜ト
ランジスタの製造方法の要部を表す工程断面図である。

【０１０３】まず、図１５（ａ）に表したように、第１
の支持基板１１０の上に半導体層１５を形成する。その
詳細は、図３（ａ）に関して前述したものと同様とする
ことができる。

【０１０４】次に、図１５（ｂ）に表したように、層間
絶縁膜１８までの各層を形成する。しかる後に、図１５
（ｃ）に表したように、第２の支持基板１３０を接着
し、図１５（ｄ）に表したように、第１の支持基板１１
０を除去する。これらの工程についても、図３（ｂ）乃
至（ｄ）に関して前述したものと同様とすることができ
るので、その詳細はここでは省略する。

【０１０５】次に、図１６（ａ）に表したように、ボト
ムゲート電極２７を形成する。この工程の詳細について
は、図１０（ａ）に関して前述したものと同様とするこ
とができる。

【０１０６】次に、図１６（ｂ）に表したように、接着
層１２を介して基板１１を貼り付ける。なお、この際
に、基板１１の側にゲート線３３を形成しておき、凹部
１１Ｒを利用して位置合わせに行うことができるが、こ
れに関しては、図１８を参照しつつ後に詳述する。

【０１０７】この後、図１０（ｃ）に表したように、第
２の支持基板１３０を剥離する。そして、図１０（ｄ）
に表したように、ソース・ドレイン電極を形成する。こ
れらの工程についても、図４あるいは図１０に関して前
述したものと同様とすることができるので、その詳細に
はここでは省略する。

【０１０８】以上説明したように、本実施形態によれ
ば、分離層１４を設けて支持基板を適宜剥離することに
より、半導体層１５の裏面側にも低抵抗のゲート電極２
７を形成でき、高性能のダブルゲート構造の薄膜トラン
ジスタを製造できる。

【０１０９】図１７は、比較例としての従来の薄膜トラ
ンジスタにおいてダブルゲート構造を得る場合の製造方
法を表す工程断面図である。

【０１１０】すなわち、従来は、同図（ａ）に表したよ
うに、基板７１１の上にボトムゲート電極７２７を形成
し、その上にゲート絶縁膜７１４を形成してから、同図
（ｂ）に表したように、半導体層７１５を形成する。し
かる後に、図１７（ｃ）に表したようにゲート絶縁膜７
１６を形成し、トップゲート電極７１７を形成する。そ
して、図１７（ｄ）に表したようにイオン注入によりソ
ース・ドレイン領域を形成し、同図（ｅ）に表したよう
に層間絶縁層７１８を堆積し、スルーホールを形成して
同図（ｇ）に表したようにソース電極７１９、ドレイン
電極７２０をそれぞれ形成する。

【０１１１】以上説明した従来の方法の場合、ボトムゲ
ート電極７２７及びこれに付随するボトムゲート線群の
形成後に、ポリシリコンからなる半導体層１５を形成す
る必要がある。しかし、ポリシリコン層の形成方法とし
て、固相成長法、液相成長法、気相成長法のいずれを用
いた場合にも、その形成に際して、例えば基板温度が６
００℃以上、あるいは局所短時間急加熱といったような
比較的大きな熱衝撃の処理が必要になる。このため、ボ
トムゲート電極７２７及びボトムゲート線群について
は、非常に優れた化学的安定性を持ち、例えばプラチナ
（Ｐｔ）といったような貴金属に代表される比較的高温
に耐えうる材料が必要とされる。

【０１１２】しかし、例えばプラチナを用いた場合に
は、ゲート電極の形状加工の際、その化学的反応性の低
さのために加工が難しくなることや、半導体における不
純物としてはその除去が難しくなるといったような諸問
題が生ずる。

【０１１３】これに対して、本発明によれば、ボトムゲ
ート電極７２７及びボトムゲート線については、アルミ
ニウムなどの耐熱性が低い金属を含めて多くの金属やそ
の他の導電性材料が適応可能であり、容易に高性能のダ
ブルゲート構造を形成できる。

【０１１４】またここで、本発明においては、例えば、
図１６（ｂ）に表したように第１の支持基板１１０を除
去した後に基板１１を貼り合わせる際に、基板１１の側
にゲート線を形成しておき、基板１１の位置合わせを確
実且つ容易に行うことも可能である。

【０１１５】図１８は、基板１１を貼り合わせる工程を
表す要部拡大図である。すなわち、同図（ａ）に表した
ように、ボトムゲート電極２７の所定の位置に予め所定
のサイズのプラグ２７Ｐを形成しておく。また、基板１
１には、これに対応する凹部１１Ｒを形成しておき、そ
の表面にゲート配線３３を形成しておく。

【０１１６】ここで、プラグ２７Ｐとしては、例えば、
ゲート電極２７のほぼ中央に高さが約２μｍ程度になる
ように導電性の感光性樹脂などを設けることにより形成
することができる。一方、凹部１１Ｒとしては、例え
ば、基板１１となる０．７ｍｍｔの無アルカリガラス基
板の表面に、プラグ２７Ｐと対応させて深さｄが１μｍ
程度となるように形成することができる。

【０１１７】しかる後に、図１８（ｂ）に表したよう
に、プラグ２７Ｐと凹部１１Ｒとを整合させることによ
り、基板１１の位置合わせを確実且つ容易に行うことが
できる。

【０１１８】ここで、図１８に表したように、プラグ２
７Ｐと凹部１１Ｒのサイズの関係は、ａ＜ｃ、ｂ＞ｄ、
α＜βであることが重要である。これは、基板１１の接
着の際に、プラグ２７Ｐと凹部１１Ｒとの間に多少の
「合わせズレ」が生じても、接着の際の圧力によって自
己整合的に位置を合わせることが可能になるからであ
る。

【０１１９】さらに、角度αを小さくすることにより、
凹部１１Ｒの端部におけるゲート線３３の断線の可能性
を低減できる。ここで、プラグ２７Ｐと凹部１１Ｒと
は、ｂ＞ｄを満たすため、プラグ２７Ｐと凹部１１Ｒと
の位置関係は、接着後には図１８（ｂ）のようになる。
すなわち、接着時にプラグ部２７Ｐとゲート線３３との
間の接着剤は押し出されて、プラグ２７Ｐの先端面とゲ
ート線３３とが密着し、且つ、接着剤が、分離層１４と
基板１１との間を埋めるようになる。このとき、接着剤
による層間絶縁膜（接着層）が（ｂ−ｄ）の厚みで形成
される。

【０１２０】以上説明したように、本発明においては、
基板１１の貼り合わせに際して、プラグなどの凸部と、
基板に設けた凹部とを整合させることにより、位置合わ
せを確実且つ容易に行うことが可能となる。

【０１２１】さらに、この場合、ゲート線３３は基板１
１の側に形成されるので、その上に設けられるゲート線
３２や信号線３４との間の層間絶縁をさらに良好にし、
寄生容量も低減させることができる。

【０１２２】なお、図１８に例示した方法は、本発明の
第３実施形態には限定されず、例えば、本発明の第１実
施形態や第２実施形態、あるいは次に説明する第４実施
形態においても同様に適用して同様の作用効果が得られ
る。

【０１２３】例えば、第１実施形態に適用した場合、蓄
積容量線３６を基板１１の側に形成しておき、分離層１
４の裏面に設けた蓄積容量電極１３と導電コンタクトを
介して接続させることができる。

【０１２４】また、第２実施形態や第４実施形態に適用
した場合は、本実施形態と同様に、基板１１の側にゲー
ト線３３を形成しておき、分離層１４の裏面に形成した
ゲート電極２７と導電コンタクトを介して接続させるこ
とができる。

【０１２５】さらに、これらの構造において、基板１１
の側に凹部１１Ｒを設けなくてもよい。つまり、凹部１
１Ｒを設ける代わりに、例えば、位置合わせマーカーな
どの各種の手段を用いて基板１１の位置合わせを行って
もよい。

【０１２６】（第４の実施の形態）次に、本発明の第４
の実施の形態として、ダブルゲート構造の薄膜トランジ
スタを用いることにより、信号線電位に依存することな
く、マトリクス配線された複数のゲート線により任意の
位置の画素選択が可能となる液晶表示装置について説明
する。

【０１２７】図１９は、本実施形態にかかる液晶表示装
置の画素部の要部平面構造を表す透視図である。

【０１２８】また、図２０は、ここで用いられる４端子
型の薄膜トランジスタの断面図である。

【０１２９】さらに、図２１は、本実施形態にかかる液
晶表示装置の画素部の回路図である。 これらの図面に
ついては、図１乃至図１８に関して前述したものと同様
の要素には同一の符号を付して詳細な説明は省略する。

【０１３０】本実施形態においては、トップゲート電極
１７が接続されているトップゲート線群３２と、ボトム
ゲート電極２７が接続されているボトムゲート線群３３
とが、マトリクス状に配線されている。このように、ト
ップゲート線群３２とボトムゲート線群３３とをマトリ
クス状に配線した場合、これらゲート線のそれぞれを選
択することにより、マトリクス状に配置された画素のう
ちの任意のものを指定することができる。すなわち、ト
ップゲート線群３２のうちのいずれかと、ボトムゲート
線群３３のうちのいずれかに、それぞれ所定のバイアス
電圧を印加することにより、これら選択されたゲート線
３２、３３に接続されている薄膜トランジスタのみをオ
ンさせることができる。このためには、これらゲート線
のいずれか一方のみでは、トランジスタがオンせず、ト
ップゲートとボトムゲートとに同時にバイアスが印加さ
れた時のみにトランジスタがオンとなるように、トップ
ゲートとボトムゲートのバイアスを決定すればよい。

【０１３１】図２２は、本実施形態にかかる液晶表示装
置の全体構成を表す概念図である。本実施形態において
は、任意画素駆動に対応するために、トップゲート線群
３２とバックゲート線群３３とがマトリックス状に配線
されている。すなわち、選択されたトップゲート線３２
と選択されたバックゲート線３３との交差部の画素のみ
がオンされて、信号線からの電位供給ができることにな
る。

【０１３２】この動作においては、トップゲート線３２
とバックゲート線３３、または信号線３４とバックゲー
ト線３３とが容量結合し、それぞれの配線電位に影響を
与えることが懸念される。さらに、層間短絡による問題
も懸念される。特に、両ゲート線３２、３３には、信号
線３４と比較して高い電位を印加する必要があるため、
層間絶縁膜が重要になる。

【０１３３】本発明の構造及び製造を採用すれば、トッ
プゲート線３２とバックゲート線３３との間の層間絶縁
は、トップゲートのゲート絶縁膜１６とバックゲートの
ゲート絶縁膜（分離層）１４の２重層とすることができ
るので、リークや絶縁不良を効果的に抑止でき、同時に
寄生容量も低減できる。

【０１３４】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、上述した各
具体例に限定されるものではない。

【０１３５】例えば、本発明の薄膜トランジスタは、前
述した具体例には限定されず、その各要素の形状、材
料、寸法、導電型などに関しては、当業者が適宜設計変
更したものも、本発明の特徴を有する限り本発明の範囲
に包含される。

【０１３６】例えば、本発明の薄膜トランジスタにおい
て用いる半導体層１５は、ポリシリコンには限定され
ず、単結晶シリコンでもよい。単結晶シリコンを形成す
る場合、アモルファスあるいは多結晶状のシリコン膜を
堆積して、それをレーザなどにより再結晶化させたり、
あるいは薄膜を面内方向に結晶成長させる、いわゆる
「ラテラル成長」の手法を用いる。これらの工程は、特
に高温が必要とされるので、本発明を適用して顕著な効
果が得られる。

【０１３７】また一方、本発明において用いる半導体層
は、アモルファスシリコンすなわち非結晶性のシリコン
により形成することもできる。

【０１３８】また、本発明の薄膜トランジスタを適用し
うる対象としては、前述の如く液晶表示装置以外にも各
種の自発光タイプの表示装置やマトリックス駆動が必要
なデバイス全般、その他の各種のスイッチング動作が必
要な装置を挙げることができる。

【０１３９】また、表示装置の画素の配置関係や画素
数、あるいは色要素の種類や数についても、当業者が適
宜選択することができる。

【０１４０】すなわち、本発明は各具体例に限定される
ものではなく、その要旨を逸脱しない範囲で、種々変形
して実施することが可能であり、これらすべては本発明
の範囲に包含される。

【０１４１】

【発明の効果】以上詳述したように、本発明によれば、
基板からみた各要素の配置の順序に依存することなく、
薄膜トランジスタを形成することが可能になる。このた
め、従来は、用いることが困難であった材料や構造が導
入できるようになる。

【０１４２】さらに本発明によれば、立体配線が多い場
合でも、層間絶縁性に優れ、且つ、配線間の容量結合を
抑えることができる液晶表示装置を容易に実現できる。

【０１４３】すなわち、本発明によれば、高性能の薄膜
トランジスタ及びこれを用いた液晶表示装置を実現でき
産業上のメリットは多大である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる液晶表示装
置の一部断面構造を表す模式図である。

【図２】本発明の第１実施形態の液晶表示装置の要部平
面構造を例示する透視図である。

【図３】本発明の第１実施形態の液晶表示装置の製造方
法の要部を表す工程断面図である。

【図４】本発明の第１実施形態の液晶表示装置の製造方
法の要部を表す工程断面図である。

【図５】画素電極２２と蓄積容量電極１３を表す模式図
である。

【図６】蓄積容量電極１３と画素電極２２との間に形成
される補助容量を表す断面図である。

【図７】本発明の第２実施形態にかかる薄膜トランジス
タの断面構造を表す模式図である。

【図８】従来の薄膜トランジスタの断面構造を例示する
模式図である。

【図９】本発明の第２実施形態の薄膜トランジスタの製
造方法の要部を表す工程断面図である。

【図１０】本発明の第２実施形態の薄膜トランジスタの
製造方法の要部を表す工程断面図である。

【図１１】本発明の第３実施形態の薄膜トランジスタを
搭載した液晶表示装置の要部を例示する模式図であり、
同図（ａ）はそのひとつの画素の平面透視図、同図
（ｂ）はそのＡ−Ｂ線断面図、同図（ｃ）はそのＣ−Ｄ
線断面図である。

【図１２】図１１（ａ）に表した平面構造に対応する回
路図である。

【図１３】トップ及びボトムゲート電極に分圧して電圧
印加する具体例を表すパルス図である。

【図１４】ゲート電圧（ＶＧＳ）とソース・ドレイン間
に流れる電流（Ｉｄｓ）との関係を表すグラフ図であ
る。

【図１５】第３実施形態の薄膜トランジスタの製造方法
の要部を表す工程断面図である。

【図１６】第３実施形態の薄膜トランジスタの製造方法
の要部を表す工程断面図である。

【図１７】従来の薄膜トランジスタにおいてダブルゲー
ト構造を得る場合の製造方法を表す工程断面図である。

【図１８】基板１１を貼り合わせる工程を表す要部拡大
図である。

【図１９】本発明の第４実施形態にかかる液晶表示装置
の画素部の要部平面構造を表す透視図である。

【図２０】本発明の４端子型の薄膜トランジスタの断面
図である。

【図２１】本発明の第４実施形態にかかる液晶表示装置
の画素部の回路図である。

【図２２】本発明の第４実施形態にかかる液晶表示装置
の全体構成を表す概念図である。

【符号の説明】

１１ 基板（第３の基板） １１Ｒ 凹部 １２ 接着層 １３ 蓄積容量電極 １４ 分離層（ゲート絶縁膜） １５ 半導体層 １６ ゲート絶縁膜 １７ ゲート電極（トップゲート電極） １８ 層間絶縁層 １９ ソース電極 ２０ ドレイン電極 ２１ コンタクト電極 ２２ 画素電極 ２７ ゲート電極（ボトムゲート電極） ２７Ｐ プラグ ３２ ゲート線（トップゲート線） ３３ ゲート線（ボトムゲート線） ３４ 信号線 ３６ 蓄積容量線 ５１０ 基板 ５１２ 保護層 ５１４ ゲート電極 ５１６ ゲート絶縁膜 ５１８ 半導体層 ５２０ 層間絶縁層 ５２２ ソース電極 ５２４ ドレイン電極 ７１４ ゲート絶縁膜 ７１５ 半導体層 ７１６ ゲート絶縁膜 ７１７ トップゲート電極 ７１８ 層間絶縁層 ７１９ ソース電極 ７２０ ドレイン電極 ７２７ ボトムゲート電極 ＴＦＴ 薄膜トランジスタ ＬＣ 液晶 ＣＳ 補助容量

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年１月２３日（２００２．１．２
３）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図６】

【図１３】

【図３】

【図４】

【図５】

【図７】

【図８】

【図９】

【図２０】

【図１０】

【図１１】

【図１２】

【図１４】

【図１９】

【図２１】

【図１５】

【図１６】

【図１７】

【図１８】

【図２２】

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｎ (72)発明者 中島 充雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 原 雄二郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 小野塚 豊 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 2H092 GA17 GA25 GA34 GA42 GA43 JA24 JB24 JB33 5C094 AA43 AA48 BA03 BA43 CA19 DA15 EA04 EA07 FB06 5F110 AA02 AA03 AA06 AA23 BB01 BB02 CC02 CC07 CC08 DD01 DD02 DD12 EE02 EE03 EE04 EE06 EE30 EE44 FF01 FF02 FF03 FF30 GG02 GG12 GG13 GG14 GG45 HJ01 HJ04 HJ12 HL02 HL03 HL04 HL06 HL11 HL23 NN02 NN23 NN24 NN35 NN72 PP03 QQ10 QQ11 QQ16 QQ19

Claims (9)

【特許請求の範囲】
1. 【請求項１】基板と、 前記基板の上に設けられた接着層と、 前記接着層の上に設けられ、アルミニウム（Ａｌ）、銅
   （Ｃｕ）、銀（Ａｇ）及びニッケル（Ｎｉ）よりなる群
   から選択された少なくともいずれかを含むゲート電極
   と、 前記ゲート電極の上面に接触して設けられた絶縁膜と、 前記絶縁膜の上に設けられ、チャネル領域と、前記チャ
   ネル領域の両側に設けられた第１及び第２のコンタクト
   領域と、を有し、非結晶性のシリコン（Ｓｉ）からなる
   半導体層と、 前記半導体層の上に設けられた層間絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域に接
   続された第２の電極と、 を備えたことを特徴とする薄膜トランジスタ。
2. 【請求項２】基板と、 前記基板の上に設けられた接着層と、 前記接着層の上に設けられたゲート電極と、 前記ゲート電極の上面に接触して設けられた絶縁膜と、 前記絶縁膜の上に設けられ、チャネル領域と、前記チャ
   ネル領域の両側に設けられた第１及び第２のコンタクト
   領域と、を有し、結晶性のシリコン（Ｓｉ）からなる半
   導体層と、 前記半導体層の上に設けられた層間絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域に接
   続された第２の電極と、 を備えたことを特徴とする薄膜トランジスタ。
3. 【請求項３】基板と、 前記基板の上に設けられた接着層と、 前記接着層の上に設けられた第１のゲート電極と、 前記第１のゲート電極の上面に接触して設けられた第１
   の絶縁膜と、 前記第１の絶縁膜の上に設けられ、チャネル領域と、前
   記チャネル領域の両側に設けられた第１及び第２のコン
   タクト領域と、を有し、結晶性のシリコン（Ｓｉ）から
   なる半導体層と、 前記半導体層の上に設けられた第２の絶縁膜と、 前記第２の絶縁膜の上に設けられた第２のゲート電極
   と、 前記第２のゲート電極の上に設けられた層間絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域に接
   続された第２の電極と、 を備えたことを特徴とする薄膜トランジスタ。
4. 【請求項４】対向して設けられた第１及び第２の基板
   と、 前記第１及び第２の基板の間に挟持された液晶層と、 前記第１の基板の内側主面上に設けられた共通電極と、 前記第２の基板の内側主面上に設けられた接着層と、 前記接着層の上に画素毎に設けられ、アルミニウム（Ａ
   ｌ）、銅（Ｃｕ）、銀（Ａｇ）及びニッケル（Ｎｉ）よ
   りなる群から選択された少なくともいずれかを含む画素
   容量電極と、 前記画素容量電極の上面に接触して設けられた第１の絶
   縁膜と、 前記第１の絶縁膜の上に画素毎に設けられ、チャネル領
   域と、前記チャネル領域の両側に設けられた第１及び第
   ２のコンタクト領域と、を有し、非結晶性のシリコン
   （Ｓｉ）からなる半導体層と、 前記半導体層の上に設けられた第２の絶縁膜と、 前記第２の絶縁膜の上において前記半導体層に対応して
   設けられたゲート電極と、 前記第２の絶縁膜の上において前記画素容量電極に対応
   して設けられた画素電極と、 前記ゲート電極及び前記画素電極の上に設けられた層間
   絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域及び
   前記画素電極に接続された第２の電極と、 を備えたことを特徴とする液晶表示装置。
5. 【請求項５】対向して設けられた第１及び第２の基板
   と、 前記第１及び第２の基板の間に挟持された液晶層と、 前記第１の基板の内側主面上に設けられた共通電極と、 前記第２の基板の内側主面上に設けられた接着層と、 前記接着層の上に画素毎に設けられた画素容量電極と、 前記画素容量電極の上面に接触して設けられた第１の絶
   縁膜と、 前記第１の絶縁膜の上に画素毎に設けられ、チャネル領
   域と、前記チャネル領域の両側に設けられた第１及び第
   ２のコンタクト領域と、を有し、結晶性のシリコン（Ｓ
   ｉ）からなる半導体層と、 前記半導体層の上に設けられた第２の絶縁膜と、 前記第２の絶縁膜の上において前記半導体層に対応して
   設けられたゲート電極と、 前記第２の絶縁膜の上において前記画素容量電極に対応
   して設けられた画素電極と、 前記ゲート電極及び前記画素電極の上に設けられた層間
   絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域及び
   前記画素電極に接続された第２の電極と、 を備えたことを特徴とする液晶表示装置。
6. 【請求項６】対向して設けられた第１及び第２の基板
   と、 前記第１及び第２の基板の間に挟持された液晶層と、 前記第１の基板の内側主面上に設けられた共通電極と、 前記第２の基板の内側主面上に設けられたゲート線と、 前記ゲート線の上に設けられた接着層と、 前記接着層を貫通して前記ゲート線に接続された導電コ
   ンタクトと、 前記接着層の上に画素毎に設けられ前記導電コンタクト
   により前記ゲート線に接続されたゲート電極と、 前記ゲート電極の上面に接触して設けられた絶縁膜と、 前記絶縁膜の上に画素毎に設けられ、チャネル領域と、
   前記チャネル領域の両側に設けられた第１及び第２のコ
   ンタクト領域と、を有し、結晶性のシリコン（Ｓｉ）か
   らなる半導体層と、 前記半導体層の上に設けられた層間絶縁層と、 前記層間絶縁層を介して前記第１のコンタクト領域に接
   続された第１の電極と、 前記層間絶縁層を介して前記第２のコンタクト領域に接
   続された第２の電極と、 を備えたことを特徴とする液晶表示装置。
7. 【請求項７】第１の基板の上に、絶縁膜を形成する工程
   と、 前記絶縁膜の上に、半導体層を形成する工程と、 前記半導体層の上に層間絶縁層を形成する工程と、 前記層間絶縁層の上に第２の基板を接着する第１の接着
   工程と、 前記第１の接着工程の後に、前記第１の基板を除去して
   前記絶縁膜を露出させる工程と、 前記絶縁膜の露出面にゲート電極を形成する工程と、 このゲート電極を形成した前記露出面に接着層を介して
   第３の基板を接着する第２の接着工程と、 前記第２の接着工程の後に、前記第２の基板を剥離する
   工程と、 を備えたことを特徴とする薄膜トランジスタの製造方
   法。
8. 【請求項８】第１の基板の上に、第１の絶縁膜を形成す
   る工程と、 前記第１の絶縁膜の上に、半導体層を画素毎に形成する
   工程と、 前記半導体層の上に、第２の絶縁膜を形成する工程と、 前記第２の絶縁膜の上において前記半導体層に対応させ
   てゲート電極を形成する工程と、 前記ゲート電極を覆うように層間絶縁層を形成する工程
   と、 前記層間絶縁層の上に第２の基板を接着する第１の接着
   工程と、 前記第１の接着工程の後に、前記第１の基板を除去して
   前記第１の絶縁膜を露出させる工程と、 前記第１の絶縁膜の露出面に画素毎に蓄積容量電極を形
   成する工程と、 前記画素容量電極を形成した前記露出面に接着層を介し
   て第３の基板を接着する第２の接着工程と、 前記第２の接着工程の後に、前記第２の基板を剥離する
   工程と、 前記第２の基板を剥離した後、前記蓄積容量電極の上の
   前記層間絶縁層を除去し、画素電極を形成する工程と、 前記層間絶縁層及び前記第２の絶縁膜を介して前記半導
   体層にそれぞれ接続する第１の電極及び第２の電極を形
   成する工程と、 前記第１の電極及び第２の電極のいずれか一方と前記画
   素電極とを接続する工程と、 前記第１の電極及び第２の電極のいずれか他方と接続さ
   れた信号線を形成する工程と、 第４の基板上に共通電極を形成する工程と、 前記第３の基板と前記第４の基板とを対向させこれらの
   間に液晶を封入して封止する工程と、 を備えたことを特徴とする液晶表示装置の製造方法。
9. 【請求項９】第１の基板の上に、絶縁膜を形成する工程
   と、 前記絶縁膜の上に、半導体層を画素毎に形成する工程
   と、 前記半導体層を覆うように層間絶縁層を形成する工程
   と、 前記層間絶縁層の上に第２の基板を接着する第１の接着
   工程と、 前記第１の接着工程の後に、前記第１の基板を除去して
   前記絶縁膜を露出させる工程と、 前記絶縁膜の露出面に画素毎にゲート電極を形成する工
   程と、 第３の基板の上にゲート線を形成する工程と、 前記ゲート電極を形成した前記露出面に接着層を介して
   第３の基板を接着し前記ゲート電極と前記ゲート線とを
   接続する第２の接着工程と、 前記第２の接着工程の後に、前記第２の基板を剥離する
   工程と、 第４の基板上に共通電極を形成する工程と、 前記第３の基板と前記第４の基板とを対向させこれらの
   間に液晶を封入して封止する工程と、 を備えたことを特徴とする液晶表示装置の製造方法。