CN101414436B - 存储元件和显示装置 - Google Patents

存储元件和显示装置 Download PDF

Info

Publication number
CN101414436B
CN101414436B CN2008101715171A CN200810171517A CN101414436B CN 101414436 B CN101414436 B CN 101414436B CN 2008101715171 A CN2008101715171 A CN 2008101715171A CN 200810171517 A CN200810171517 A CN 200810171517A CN 101414436 B CN101414436 B CN 101414436B
Authority
CN
China
Prior art keywords
data
gate
gate electrode
thin film
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101715171A
Other languages
English (en)
Other versions
CN101414436A (zh
Inventor
高德真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101414436A publication Critical patent/CN101414436A/zh
Application granted granted Critical
Publication of CN101414436B publication Critical patent/CN101414436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了存储元件和显示装置，该存储元件包括：被构造为具有半导体薄膜和一对栅电极的薄膜晶体管，所述一对栅电极在垂直方向上层叠着并将所述半导体薄膜夹在中间，且所述一对栅电极的第一栅电极与所述半导体薄膜之间以及所述一对栅电极的第二栅电极与所述半导体薄膜之间设有绝缘膜；以及被构造为与所述一对栅电极的第一栅电极相连的电容器，其中，与所述第一栅电极相连的所述电容器中存储有数据，并且通过控制所述一对栅电极的第二栅电极来将存储在所述电容器中的数据读出。本发明的存储元件具有非常简单的电路构造和缩小的尺寸，多个这样的小型存储元件可容易地结合在像素中，可实现能够用实际像素尺寸进行多灰度显示的有源矩阵显示装置。

Description

存储元件和显示装置
相关申请的交叉参考 
本发明包含与2007年10月17日向日本专利局提交的日本专利申请JP2007-270119相关的主题，在此将该日本专利申请的全部内容并入本文作为参考。 
技术领域
本发明涉及存储元件。具体地说，本发明涉及一种适合于有源矩阵显示装置的像素驱动的存储元件。此外，本发明涉及一种在每个像素中形成有这种存储元件的有源矩阵显示装置。 
背景技术
有源矩阵液晶显示装置包括各行的栅极线、各列的数据线以及设置在栅极线和数据线的交叉部处的像素。在每个像素中，形成有以液晶单元为典型的电光元件和诸如薄膜晶体管等用于驱动该电光元件的有源元件。薄膜晶体管的栅极与栅极线连接，薄膜晶体管的源极与数据线连接，而薄膜晶体管的漏极与电光元件连接。有源矩阵显示装置线序地扫描栅极线并将视频信号(数据)提供给与该栅极线扫描相关联的列数据线，从而显示像素阵列上与视频信号相对应的图像。 
具体地，有源矩阵显示装置逐个区域地线序扫描各栅极线，并将视频信号提供给与该扫描相关联的数据线。在显示动态图像的情况下，逐个区域地转变屏幕上的图像，因此需要逐个区域地重复数据线中视频信号的充电和放电。在驱动有源矩阵显示装置的面板时，大部分功耗是由于数据线的充电和放电引起的。 
为了抑制由于充电和放电引起的功耗，降低图像重写频率(场频)是有效的。然而，众所周知，当场频降到30～60Hz或更低的范围内的值时，屏幕上会出现闪动，因而使显示特性变差。为了解决这一问题，作为节约功耗而不降低场频的相关技术方案，提出了一种在每个像素中结合有存储功能从而减少充电和放电次数的系统。例如，这种系统被公开在日本专利申请公开公报No.Hei 11-52416和M.Senda等人的“Ultra low power polysilicon AMLCD with full integration”，SID2002，p790(发表在SID 2002第790页的“全集成超低功率多晶硅AMLCD”)中。 
对于减少数据线充电和放电次数的技术的研究已有所提高，因而当输入的视频信号不变化时，例如当显示静态图像等时，减少了持续显示由像素中的存储功能保持的数据所引起的功耗。 
例如，为了将存储功能结合到液晶面板的像素内，提出了一种在每个像素中集成有SRAM存储元件的系统。然而，对于SRAM存储元件，每一位使用至少六个晶体管。因此，如果为每一个像素分配六位并要求64灰度显示，则需要在每个像素上集成6×6＝36个晶体管，这相应地导致了这些像素的有效孔径面积的压力。由于让进行显示所必需的背光中的光束得以通过的像素孔径面积减小，因而不能获得明亮的屏幕。因此，在如这样将现有技术的存储元件结合在像素中的情况下，很难增加位的数量，这加大了对高清多灰度显示的限制；所以，应该解决这一问题。 
上述日本专利公开公报No.Hei 11-52416中公开了一个例子，其中使用铁电物质作为用于实现结合在像素中的存储功能的系统。在该系统中，由于不需要在每个像素中形成诸如晶体管等电路元件，因而不用担心会导致孔径面积上的压力。然而，适合于具有存储功能的铁电物质的材料非常少，因此这种系统还没有达到实用水平。特别地，据说通过反复进行数据重写会很容易改变铁电物质的特性和绝缘性能，因此很难保证存储功能的可靠性。 
目前需要提供一种可结合在像素中的超小存储元件，还需要提供一种结合有该存储元件的有源矩阵显示装置。根据本发明的实施例，提供了一种结合在像素中的存储元件，其包括：薄膜晶体管，其被构造为具有半导体薄膜和一对栅电极，所述一对栅电极在垂直方向上层叠着并将所述半导体薄膜夹在中间，且所述一对栅电极的第一栅电极与所述半导体薄膜之间以及所述一对栅电极的第二栅电极与所述半导体薄膜之间设有绝缘膜；以及电容器，其被构造为与所述一对栅电极的第一栅电极相连。与所述第一栅电极相连的所述电容器中存储有数据，并且，通过控 制所述一对栅电极的第二栅电极，将存储在所述电容器中的数据读出。 
根据本发明的另一个实施例，提供了一种显示装置，其包括各行的栅极线、各列的数据线和设在所述栅极线与所述数据线的交叉部处的像素。每个所述像素包括存储元件和电光元件。所述存储元件存储从所述数据线提供的数据并按照从所述栅极线提供的信号来读出数据。所述电光元件提供对应于所存储的数据的亮度。所述存储元件包括：薄膜晶体管，其被构造为具有半导体薄膜和一对栅电极，所述一对栅电极在垂直方向上层叠着并将所述半导体薄膜夹在中间，且所述一对栅电极的第一栅电极与所述半导体薄膜之间以及所述一对栅电极的第二栅电极与所述半导体薄膜之间设有绝缘膜；以及电容器，其被构造为与所述一对栅电极的第一栅电极相连。与所述第一栅电极相连的所述电容器中存储有数据，并且，通过用所述栅极线控制第二栅电极，将存储在所述电容器中的数据读出。 
根据本发明的实施例，所述存储元件包括至少一个双栅极薄膜晶体管和一个电容器。依照此情况，在所述存储元件上增加了由薄膜晶体管形成的开关。即使在这种情况下，所述存储元件也可由总共两个薄膜晶体管和一个电容器来形成。因此，所述存储元件与现有技术的SRAM相比具有非常简单的电路构造和缩小的尺寸。多个这样的小型存储元件可容易地结合在像素中，因而多位构造的存储器可结合在小面积的像素中。因此，可实现能够用实际像素尺寸进行多灰度显示的有源矩阵显示装置。 
由于多位存储器可结合在所述像素中，因此可减小由于数据线的充电和放电而引起的功耗，所述功耗占据除了背光的功耗之外的大部分面板功耗。因此，可获得能够以低功耗进行驱动的有源矩阵液晶显示装置面板。若将这种液晶面板结合在便携装置的监视器中，不仅能允许电池充电间隔的延长，还能允许电池体积的减小，这能够进一步减小便携装置的尺寸。 
图1是示出了本发明一个实施例的存储元件的结构的截面示意图； 
图2是说明图1所示存储元件的操作的曲线图； 
图3是说明图1所示存储元件的操作的真值表； 
图4是示出了图1所示存储元件中包括的双栅极晶体管的伏安特性的曲线图； 
图5A～图5F是示出了图1所示存储元件的制造步骤的视图； 
图6是示出了有源矩阵液晶显示装置的参考例的示意图； 
图7是示出了本发明实施例的有源矩阵液晶显示装置的整体构造的框图； 
图8是示出了图7所示液晶显示装置中一个像素的电路图； 
图9是本发明实施例的液晶显示装置中三个像素的像素电极布局的平面示意图； 
图10是本发明另一个实施例的液晶显示装置中一个像素的电路图； 
图11是说明图10所示像素的操作的时序图； 
图12是说明图10所示像素的操作的时序图； 
图13是示出了包括本发明实施例显示装置的电视机的立体图； 
图14A和图14B是示出了包括本发明实施例显示装置的数码相机的立体图； 
图15是示出了包括本发明实施例显示装置的笔记本电脑的立体图； 
图16A和图16B是示出了包括本发明实施例显示装置的便携终端设备的示意图；以及 
图17是示出了包括本发明实施例显示装置的摄像机的立体图。 
具体实施方式
下面参照附图详细说明本发明的实施例。图1是示出了本发明一个实施例的存储元件的结构的截面示意图。根据本发明实施例的存储元件基本上由薄膜晶体管和电容器构成，并形成在基板SUB上。所述薄膜晶体管具有由多晶硅等构成的半导体薄膜PSI以及一对栅电极F-GATE和S-GATE，这对栅电极F-GATE和S-GATE把半导体薄膜PSI沿垂直方向夹在中间，且在半导体薄膜PSI与栅电极F-GATE、S-GATE之间隔有绝缘膜1GOX、2GOX。虽然没有在附图中示出，但所述电容器与所述一对 栅电极中的第一栅电极F-GATE相连。可如下形成该电容器：具体地，与第一栅电极F-GATE相同的导电层用作电容器的第一电极，而与半导体薄膜PSI相同但具有减小的阻抗的层用作电容器的第二电极；此外，设置在第一电极与第二电极之间的绝缘膜1GOX用作电容器的电介质膜。在图1的示例中，与电容器相连的第一栅电极F-GATE是双栅极薄膜晶体管的下栅电极。然而，本发明不限于这种结构，也可使用将第一栅电极用作双栅极薄膜晶体管的上栅电极的结构。 
作为本发明实施例的特征，所述存储元件具有这样的构造，其中：将数据存储在与第一栅电极F-GATE相连的电容器中，并且通过控制这一对栅电极中的第二栅电极S-GATE来读出存储在电容器中的数据。在本实施例中，第二栅电极S-GATE用作上栅电极。然而，本发明不限于此，也可以将第二栅电极S-GATE用作下栅电极。如上所述，本发明实施例的存储元件基本上由具有一对上栅极和下栅极F-GATE和S-GATE的双栅极薄膜晶体管(也称作夹层结构薄膜晶体管)以及电容器构成。因此，这种存储元件的电路构造比典型的SRAM存储器简单得多。 
双栅极薄膜晶体管和电容器(图未示)是存储元件的主体部分，它们被第一层间绝缘膜1INS覆盖。金属配线IN、CTL和OUT分别连接至双栅薄膜晶体管和电容器的表面。金属配线IN与双栅极薄膜晶体管的源极相连以作为晶体管的输入电流端。金属配线CTL与第二栅电极S-GATE相连以作为双栅极薄膜晶体管的控制端。剩下的金属配线OUT与双栅极薄膜晶体管的漏极相连以作为晶体管的输出电流端。这些金属配线IN、CTL和OUT被第二层间绝缘膜2INS覆盖。在第二层间绝缘膜2INS上，设置有作为存储元件驱动对象的像素电极LPT。像素电极LPT通过开设在第二层间绝缘膜2INS中的接触孔与输出端金属配线OUT相连接。 
从上述说明中显然可知，作为本发明实施例的存储元件主要部分的双栅极薄膜晶体管具有作为数据输入侧的输入电流端和作为数据输出侧的输出电流端。在优选模式下，由薄膜晶体管形成的开关设置在输出电流端与用于保持数据的电容器之间。在这种情况下，在存储元件中，当写入数据时，在该开关处于开启状态的状态下，控制第二栅电极S-GATE，从而将由输入电流端提供的数据写入到电容器中。另一方面，当读出数 据时，在该开关处于关闭状态的状态下，控制第二栅电极S-GATE，从而将写入到电容器中的数据读出给输出电流端。在此情况下，对应于写入到电容器中的数据的电压被施加到第一栅电极F-GATE上，而该电压的施加改变了双栅极薄膜晶体管的阈值电压。另一方面，通过控制第二栅电极S-GATE并将阈值电压的变化作为双栅极薄膜晶体管开启状态与关闭状态之间的变化来读出数据。 
图2是示出了图1所示双栅极薄膜晶体管的操作特性的曲线图。在该曲线图中，横坐标表示栅极电压Vgs，而纵坐标表示漏极电流Ids。栅极电压Vgs是施加在双栅极薄膜晶体管的第二栅电极S-GATE上的电压。漏极电流Ids是在双栅极薄膜晶体管的源极(输入电流端)与漏极(输出电流端)之间流动的电流。对于此曲线图，第一栅电极F-GATE的栅极电位用作参量。该栅极电位根据写入到存储元件中的数据而改变。在本说明书中，用L和H代表写入到一位存储元件中的二进制数据。在图2所示的曲线图中，示出了如下两种情况的双栅极薄膜晶体管的Vgs-Ids特性：F-GATE＝L(即，当二进制数据0被写入到一位存储元件中时)和F-GATE＝H(即，当二进制数据1被写入到一位存储元件中时)。从曲线图中显然可知，双栅极薄膜晶体管的阈值电压Vth根据第一栅电极F-GATE的电位而变化。在图2的示例中，当F-GATE＝L时，阈值电压Vth高，而当F-GATE＝H时，阈值电压Vth低。上述存储元件检测双栅极薄膜晶体管的阈值电压Vth的变化从而读出二进制数据。 
例如，当将高电平(H leve1)的电压施加到双栅极薄膜晶体管的控制端(即，第二栅电极S-GATE)上时，双栅极薄膜晶体管开启，因而有漏极电流Ids流过。随后，当控制端上的电压转换为低电平(L level)(S-GATE＝L)时，漏极电流Ids根据第一栅电极F-GATE的电位而转变。具体地，当F-GATE＝L时，没有电流Ids流过，而双栅极薄膜晶体管处于关闭状态。另一方面，当F-GATE＝H时，双栅极薄膜晶体管处于开启状态，因而有电流流过。以这种方式，当S-GATE设为L时，双栅极薄膜晶体管的状态根据第一栅电极F-GATE的电位在开启状态与关闭状态之间转换。换句话说，双栅极薄膜晶体管的状态根据写入到存储元件中的数据在开启状态与关闭状态之间转换。此外，当控制端上的电压设为LL(S-GATE＝LL) 时，双栅极薄膜晶体管总处于关闭状态，而与写入到存储元件中的数据的值无关。例如，使所述薄膜晶体管总是处于开启状态的电平S-GATE＝H在5～6.5V范围内。另一方面，使所述薄膜晶体管总是处于关闭状态的电平S-GATE＝LL例如为-8V。此外，用于读出写入到所述存储元件中的数据的栅极电压S-GATE＝L例如为0V。 
图3是示出了图2所示存储元件的操作的真值表。第一栅电极F-GATE的电平L和H分别对应二进制数据0和1。第二栅电极S-GATE的电平LL、L和H表示用于读取存储元件的控制电压。 
例如，当存储元件的S-GATE在L与H之间转换时，所述薄膜晶体管的状态根据写入到所述存储元件中的数据L或H在开启状态与关闭状态之间转换。当考虑在真值表中示出的S-GATE的L与H的组合以及F-GATE的L与H的组合时，显然可见，该存储元件作为或门(OR-GATE)元件进行工作。具体地，仅当S-GATE＝L和F-GATE＝L时，该存储元件处于关闭(OFF)状态，而对于其它所有组合，该存储元件都处于开启(ON)状态；即，该存储元件作为OR-GATE元件进行工作。 
图4是示出了结合在存储元件中的双栅极薄膜晶体管的Ids-Vgs特性的实际测量数据的曲线图。如上所述，Vgs表示施加到作为控制端的栅电极S-GATE上的电压，而Ids表示在输入电流端与输出电流端之间流动的电流。该曲线图示出了当施加到第一栅电极F-GATE上的电压转变至0V～4V的五个阶段时所得到的数据。该曲线图明显地示出了双栅极薄膜晶体管的阈值电压根据施加到第一栅电极F-GATE上的电压的变化而转变。通过利用双栅极薄膜晶体管的这种特性并将其应用到存储元件上，来实现本发明的实施例。 
图5A～5F是示出了本发明实施例的存储元件制造方法的步骤示意图。首先，如图5A所示，通过例如溅射法将金属膜102和103沉积在玻璃基板101上。下层金属膜102由铝构成并具有例如100nm的厚度。上层金属膜103由钛构成并具有例如50nm的厚度。使这两层金属膜102和103成型以与元件区域的形状相匹配，从而用作光屏蔽膜。 
随后，如图5B所示，为了用绝缘体覆盖住光屏蔽金属膜102和103， 通过例如等离子体CVD(化学气相沉积，Chemical Vapor Deposition)法来沉积例如100nm厚度的氧化硅膜104。 
随后，如图5C所示，通过例如溅射法在绝缘膜104上沉积100nm厚度的用作第一栅电极的金属膜105，然后将其成型为栅电极的形状。图5C和后面附图的绘图比例小于图5A和图5B的绘图比例。 
随后，如图5D所示，在成型为第一栅电极的金属膜105上形成第一栅绝缘膜106。第一栅绝缘膜106由例如50nm厚的氮化硅膜和50nm厚的氧化硅膜进行层叠而形成。在第一栅绝缘膜106上，沉积有50nm厚的非晶硅半导体层107。第一栅绝缘膜106和非晶硅半导体薄膜107连续地通过等离子体CVD法进行沉积。此后，非晶硅半导体薄膜107受到准分子激光的照射，从而转变为多晶硅膜。 
随后，如图5E所示，在用掩模覆盖住已转变为多晶硅膜的半导体薄膜107的状态下，通过离子掺杂设备将N型和P型杂质选择性地注入到多晶硅薄膜107中，从而形成源极区域和漏极区域。随后，使用快速热退火(RTA)装置来活化注入到半导体薄膜107中的杂质。此外，使硅薄膜107成型为与元件区域的形状相匹配的岛形。 
随后，如图5F所示，在半导体薄膜107上沉积第二栅绝缘膜108。第二栅绝缘膜108例如这样形成：利用等离子体CVD法以连续的方式沉积50nm厚的氧化硅膜和50nm厚的氮化硅膜。此后，通过例如溅射法在第二栅绝缘膜108上沉积用作第二栅电极的金属膜109。例如，金属膜109利用溅射法通过沉积100nm厚的金属钼而形成。金属膜109经历与栅电极形状相匹配的掩模处理。使用该掩模来蚀刻金属膜109，从而将其加工成第二栅电极。通过上述步骤，形成了作为本发明实施例存储元件的主要部分的双栅极薄膜晶体管的基本结构。 
在图5E的步骤中，在使多晶硅膜107成型的同时也形成了电容器。尽管没有在附图中示出，但电容器的下电极由与用作第一栅电极的金属膜105为相同层的金属图案形成，并且电容器的上电极由与半导体薄膜107为相同层但具有减小的阻抗的半导体层形成。此外，电容器的电介质层由绝缘膜形成，该绝缘膜与夹在上、下电极之间的第一栅绝缘膜106 为相同层。 
在图5F的步骤之后，双栅极薄膜晶体管和电容器的表面被第一层间绝缘膜覆盖。该第一层间绝缘膜通过例如用等离子体CVD法沉积300nm厚的氧化硅膜和300nm厚的氮化硅膜而形成。此外，为了通过氢化作用提高多晶硅膜107的质量，在400℃左右的温度下进行退火。在由此形成的第一层间绝缘膜中开设接触孔。此外，在第一层间绝缘膜上形成金属层并将其成型为预定形状，从而将该金属层用作配线电极IN、OUT和CTL。这些配线电极如图1所示。用于配线的金属层具有例如三层结构，具体地，由50nm厚的钛下层、500nm厚的铝中层和50nm厚的钛上层进行层叠而形成。最后，将第二层间绝缘膜(有机平坦化膜)形成在配线电极上，从而完全覆盖这些配线电极。在该第二层间绝缘膜(有机平坦化膜)中形成接触孔，并在该接触孔上沉积透明导电膜ITO。将透明导电膜ITO成型为预定形状，从而将其加工成像素电极。因此，由此完成的存储元件具有如图1所示的截面结构。 
下面参照图6～图12，详细说明使用了图1～图5所示本发明实施例存储元件的有源矩阵液晶显示装置。首先，为了阐明本发明的背景，在图6中示出了现有技术的有源矩阵液晶显示装置的构造。如图6所示，现有技术的有源矩阵液晶显示装置包括各行的栅极线GATE、各列的数据线SIG以及设在栅极线和数据线的交叉部处的像素。每个像素包括液晶单元LC、保持电容器Cs和驱动晶体管Tr。驱动晶体管Tr的栅极与对应的栅极线GATE相连，其源极与对应的数据线SIG相连，并且其漏极与对应的液晶单元LC和对应的保持电容器Cs相连。液晶单元LC由与晶体管Tr的漏极相连的像素电极、在对向基板侧上形成的对向电极(公共电极)和支撑在这两电极之间的液晶构成。 
通过栅极线驱动电路(V扫描器)YD逐个区域地线序扫描上述各行栅极线GATE。各列数据线SIG与数据线驱动电路(H扫描器)XD相连。数据线驱动电路XD向各列数据线SIG提供数据。逐个区域地进行栅极线GATE的线序扫描，数据线SIG上的数据根据线序扫描而改变，这使得数据线SIG充电和放电。这种充电和放电所引起的功耗占据了有源矩阵显示装置的大部分功耗。在像素阵列上显示动态图像和显示静态图像 都需要进行每一个区域中的数据重写操作。其原因如下：具体地，驱动晶体管Tr涉及电流泄漏，因而需要例如60Hz场频下的数据线重写操作以作为预防电流泄漏的对策。也就是说，需要以场周期进行静态图像屏幕的刷新以解决该泄漏问题。 
图7是示出了为了减少由于数据线SIG的充电和放电而引起的功耗，在每个像素中形成有存储器的有源矩阵液晶显示装置的平面示意图。为了理解方便，与图6所示液晶显示装置相同的部分用相同的附图标记表示。如图7所示，该液晶显示装置在每个像素中包括存储器M。在该显示装置中，数据被保持在保持电容器Cs中并根据线序扫描而被读出，因此液晶单元LC被驱动。在每个像素中设置存储器M可使得在显示静态图像时数据线SIG的充电和放电次数减少。当不需要进行数据重写时，例如当显示静态图像时，可以使用不进行数据扫描的低功耗模式。 
图8是示出了本发明实施例的液晶显示装置中一个像素的电路图。换句话说，图8是图7所示液晶显示装置中包括的一个像素的放大电路图。如图8所示，一个像素包括存储元件M和电光元件。存储元件M存储由数据线SIG提供的数据，并根据由栅极线GATE提供的信号来读出数据。所述电光元件提供对应于所存储的数据的亮度。在本实施例中，该电光元件由液晶单元LC构成。液晶单元LC是支撑在像素电极与对向电极之间的液晶。将公共电位VCOM施加到对向电极上。 
存储元件M包括薄膜晶体管Tr1和电容器C。在图8中，为了理解方便，用存储元件M中的电容器C代替图7所示的保持电容器Cs。薄膜晶体管Tr1具有半导体薄膜和一对栅电极，这对栅电极隔着绝缘膜将该半导体薄膜垂直地夹在中间，因此薄膜晶体管Tr1具有所谓的双栅极结构。电容器C的一个电极与这对栅电极中的第一栅电极相连，而其另一个电极与公共电位VCOM相连。具有这种结构的存储元件M将数据存储在与双栅极薄膜晶体管Tr1的第一栅电极相连的电容器C中，并通过利用栅极线GATE对第二栅电极进行控制来读出在电容器C中存储的数据。 
双栅极薄膜晶体管Tr1具有与数据线SIG相连的输入电流端(源极)和与液晶单元LC的像素电极相连的输出电流端(漏极)。由薄膜晶体管 Tr2构成的开关设在输出电流端(漏极)与电容器C之间。在作为开关的薄膜晶体管Tr2的栅极上，连接有与栅极线GATE平行设置的写入线WRITE。在具有这种构造的存储元件M中，在写入数据时，在通过写入线WRITE使开关晶体管Tr2保持为开启状态的状态下，利用栅极线GATE来控制双栅极晶体管Tr1的第二栅电极，从而将从输入电流端提供的数据写入到电容器C中。另一方面，在读取数据时，在通过写入线WRITE使开关晶体管Tr2保持为关闭状态的状态下，利用栅极线GATE来控制双栅极薄膜晶体管Tr1的第二栅电极，从而将写入到电容器C中的数据读出给输出电流端。为了防止数据漏掉，使开关薄膜晶体管Tr2屏蔽外部光。 
下面概括图8所示存储元件M的操作的写入操作和读取操作。在写入操作中，栅极线GATE转向H电平，从而将薄膜晶体管Tr1转换为开启状态。此外，写入线WRITE也转向H电平，从而将开关晶体管Tr2开启。在此状态下，将二进制数据H或L提供给数据线SIG。通过处于开启状态的晶体管Tr1和Tr2将该数据H或L写入电容器C中。写入电容器C中的数据H或L被应用到双栅极晶体管Tr1的第一栅电极。 
在读取操作中，栅极线GATE转向L电平，并且写入线WRITE也转向L电平。数据线SIG设为公共电位VCOM。由于该操作，开关晶体管Tr2被关闭，因此双栅极晶体管Tr1的输出电流端与电容器C隔开。如果写入电容器C中的数据为H电平，则双栅极晶体管Tr1处于开启状态，从而将VCOM从数据线SIG施加到液晶单元LC的像素电极上。由于液晶单元LC的像素电极和对向电极均处于VCOM，因而没有电压施加到液晶单元LC上。另一方面，如果写入电容器C中的数据为L电平，则双栅极薄膜晶体管Tr1处于关闭状态，因而数据线SIG与液晶单元LC的像素电极隔开。因此，相对于对向电极侧的VCOM，预定电压被连续地施加到液晶单元LC的像素电极上，从而维持显示状态。 
图9是示出了图8所示像素的应用示例的示意图。图9示出了R、G和B三个像素。在每个像素中，进行像素电极的面积划分。换句话说，进行液晶单元LC的面积划分，并且每个像素包括从具有最大面积的液晶单元LC1到具有最小面积的液晶单元LC4的四个液晶单元。液晶单元 LC4、LC3、LC2和LC1的面积以2倍的关系依次增大。存储元件M1～M4分别与液晶单元LC1～LC4相连。各个存储元件M1～M4与公共栅极线GATE和公共写入线WRITE相连。存储元件M1～M4分别与对应的数据线SIG1～SIG4相连。 
在写入时，栅极线GATE和写入线WRITE都转向高电平，并分别将多位数据从数据线SIG1～SIG4写入对应的存储元件M1～M4中。在本实施例中，将四位数据写入有四个存储元件M1～M4的装置中，这允许16(等于二的四次方)灰度显示。 
图10是示出了本发明另一个实施例的液晶显示装置的示意图，并示出了一个像素的电路结构。在本实施例中，一个像素包括相互串联地连接在数据线SIG与液晶单元LC之间的四个存储元件M1～M4。通过分别对应于各个存储元件M1～M4的多条栅极线GATE1～GATE4，以时分方式控制各个存储元件M1～M4，从而写入对应于多灰度的多位数据。此外，根据写入的多位数据进行液晶单元LC的时分驱动，从而基于多灰度来控制液晶单元LC的亮度。在本实施例中，使用了四个一位存储元件M1～M4，因此可基于16(等于二的四次方)灰度来控制液晶单元LC的亮度。如果在一个像素中连接有六个存储元件，则也可基于64(等于二的六次方)灰度来进行亮度控制。 
图11是示出了图10所示像素的写入操作的时序图。在图10所示的实施例中，按照从最接近液晶单元LC的存储元件M4开始的顺序，将二进制数据依次写入相互串联连接的存储元件M1～M4。在写入操作起始时刻T0之前，全部栅极线GATE1～GATE4均处于LL电平，因此所有对应的双栅极薄膜晶体管都处于关闭状态。数据线SIG处于L电平。写入线WRITE处于L电平，因此开关晶体管也处于关闭状态。在写入起始时刻T0时，全部栅极线GATE1～GATE4的电位提高到H电平，因此所有双栅极晶体管都开启。此外，数据线SIG的电位提高到H电平。另外，写入线WRITE的电位也提高到H电平，因此全部开关晶体管都开启。 
该状态持续到时刻T1。在时刻T0～时刻T1期间，数据线SIG处于H电平。因此，该数据H被临时写入全部存储元件M1～M4中。在时刻T1，只有栅极线GATE4回到LL电平，因此对应的双栅极薄膜晶体管关 闭。因而，在时刻T1确定写入与液晶单元LC最接近的存储元件M4中的数据H。也就是说，在时刻T0～时刻T1期间，将数据H写入存储元件M4。如果数据线SIG在时刻T0～时刻T1期间内处于L电平，则将数据L写入存储元件M4。 
随后，在时刻T1～时刻T2期间，数据线SIG处于L电平。因此，先前写入存储元件M3、M2和M1中的H电平被重写为L电平。在时刻T2，栅极线GATE3转换为LL电平，因此对应的双栅极薄膜晶体管关闭。因而，在时刻T2确定写入存储元件M3中的数据L，且从时刻T2起将该数据L保持下去。 
随后，在时刻T2～时刻T3期间，数据线SIG处于H电平。这就使得存储元件M2和M1的数据从L电平重写为H电平。在时刻T3，栅极线GATE2的电位下降，因此存储元件M2中的双栅极晶体管关闭。此时，确定数据H并将其保持在存储元件M2中。此后，以类似的方式，在时刻T4将从数据线SIG提供的H电平的数据写入到最后的存储元件M1中。这样，提供给数据线SIG的二进制数据H或L以时分方式被顺序写入存储元件M4～M1中。 
图12是示出图10所示存储元件M1～M4的读取操作的时序图。在时刻T0，全部栅极线GATE1～GATE4均处于H电平，因此全部双栅极薄膜晶体管都处于开启状态。因此，数据线SIG通过相互串联连接并处于开启状态的双栅极晶体管与液晶单元LC的像素电极相连。此时，数据线SIG相对于公共电位VCOM处于H电平侧。在下一个区域开始时，该H电平转换为L电平。以这种方式，本发明实施例的液晶显示装置在从一个区域到另一个区域的基础上通过转换施加到液晶单元LC上的电压相对于VCOM的极性来进行交流驱动。写入线WRITE保持在L电平，因此存储元件M1～M4中的全部开关晶体管都保持在关闭状态。 
在时刻T0～时刻T1期间，只有栅极线GATE1处于L电平，而其它栅极线GATE2～GATE4都保持在H电平。因此，存储元件M2、M3和M4的双栅极晶体管都保持在开启状态，而只有存储元件M1的双栅极晶体管设为所选择的状态。具体地，如果写入存储元件M1中的数据处于H电平，则存储元件M1中的双栅极晶体管进入开启状态，因而相互串联 连接的四个双栅极晶体管全部均处于开启状态。因此，数据线SIG连接至液晶单元LC的像素电极，使得所述液晶单元LC处于发光状态。也就是说，如果数据H被写入存储元件M1中，则液晶单元LC在T0～T1期间保持在发光状态。相反地，如果数据L被写入存储元件M1中，则存储元件M1中的双栅极晶体管处于关闭状态。因此，相互串联连接的四个双栅极晶体管中的一个晶体管处于关闭状态，因而液晶单元LC与数据线SIG分隔开，这导致了无光状态。也就是说，如果数据L被写入存储元件M1中，则液晶单元LC在T0～T1期间保持在无光状态。 
随后，在时刻T1～时刻T2期间，只有栅极线GATE2处于L电平，而其它栅极线GATE1、GATE3和GATE4都保持在H电平。因此，第二存储元件M2设为所选择的状态，而剩下的存储元件M1、M3和M4中所包括的双栅极晶体管全部都处于开启状态。存储元件M2处于所选择状态的周期T1～T2长度是存储元件M1处于所选择状态的周期T0～T1长度的二倍。如果数据H被写入存储元件M2中，则液晶单元LC处于发光状态。相反地，如果数据L被写入存储元件M2中，则液晶单元LC在T1～T2期间保持在无光状态。 
随后，在T2～T3期间，存储元件M3设为所选择的状态，而剩下的存储元件中的双栅极晶体管全部都处于开启状态。存储元件M3处于所选择状态的周期T2～T3长度是存储元件M2处于所选择状态的周期T1～T2长度的二倍。在T2～T3期间，液晶单元LC的状态对应于写入到存储元件M3中的二进制数据的值L或H而选自开启状态和关闭状态，因此在T2～T3期间，液晶单元LC保持在发光状态或无光状态。 
最后，在T3～T4期间，栅极线GATE4转为L电平，因而存储元件M4设为所选择的状态。剩下的存储元件M1、M2和M3中的双栅极晶体管都处于开启状态。在T3～T4期间，液晶单元LC根据写入存储元件M4中的数据的值L或H而处于发光状态或无光状态。 
从上述说明可见，如果二进制数据H被写入全部存储元件M1～M4中，则液晶单元LC在整个T0～T4期间都保持在发光状态。相反地，如果数据L被写入全部存储元件M1～M4中，则液晶单元LC在整个T0～T4期间都保持在无光状态。在全部发光状态与全部无光状态之间的状态下， 对于由多位数据表示的各个周期，按照写入存储元件M1～M4中的多位数据分别将液晶单元LC设为发光状态和无光状态。以这种方式，如图10所示的液晶显示装置按照写入每个像素的存储元件M1～M4中的多位数据来进行液晶单元LC的时分驱动，从而能够基于多灰度来控制液晶单元LC的亮度。 
图13示出了应用本发明实施例的电视机。该电视机包括由前面板12和滤光玻璃13等构成的视频显示屏幕11，并通过使用本发明实施例的显示装置作为视频显示屏幕11来制成。 
图14A和图14B示出了应用本发明实施例的数码相机：图14A是数码相机的前视图，而图14B是其后视图。该数码相机包括成像透镜、用于闪光的发光器15、显示部16、控制开关、菜单开关和快门19等，并通过使用本发明实施例的显示装置作为显示部16来制成。 
图15示出了应用本发明实施例的笔记本电脑。该笔记本电脑的主体20包括在输入字符等时进行操作的键盘21等，而其机盖包括显示出图像的显示部22。该笔记本电脑通过使用本发明实施例的显示装置作为显示部22来制成。 
图16A和图16B示出了应用本发明实施例的便携终端装置：图16A示出了开启状态，而图16B示出了关闭状态。该便携终端装置包括上壳23、下壳24、连接件(铰链)25、显示器26、子显示器27、图片灯28和照相机29等。该便携终端装置通过使用本发明实施例的显示装置作为显示器26和子显示器27而制成。在本发明实施例的显示装置中，多位存储器可结合在像素中，因此可降低由数据线的充电和放电引起的功耗，该功耗占据了除背光的功耗以外的大部分面板功耗。因此，可获得能用低功耗进行驱动的有源矩阵液晶显示装置面板。若将这种液晶面板结合在便携终端装置的监视器中，不仅能允许电池充电间隔的延长，还能允许电池体积的减小，这可进一步减小便携终端装置的尺寸。 
图17示出了应用本发明实施例的摄像机。该摄像机包括主体30、设置在摄像机前端上并用于拍摄目标图像的镜头34、用于拍摄操作的开始/停止开关35以及监视器36等。该摄像机通过使用本发明实施例的显 示装置作为监视器36而制成。 
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合和改变。

Claims (6)

1.一种结合在像素中的存储元件，包括：
薄膜晶体管，其被构造为具有半导体薄膜和一对栅电极，所述一对栅电极在垂直方向上层叠着并将所述半导体薄膜夹在中间，且所述一对栅电极的第一栅电极与所述半导体薄膜之间以及所述一对栅电极的第二栅电极与所述半导体薄膜之间设有绝缘膜；以及
电容器，其被构造为与所述一对栅电极的第一栅电极相连，
其中，与所述第一栅电极相连的所述电容器中存储有数据，并且，
通过控制所述一对栅电极的第二栅电极，将存储在所述电容器中的数据读出，
所述薄膜晶体管具有作为数据输入侧的输入电流端和作为数据输出侧的输出电流端，
在所述输出电流端与所述电容器之间设有开关，
在写入数据时，在所述开关处于开启状态的状态下，控制所述第二栅电极，从而将从所述输入电流端提供的数据写入到所述电容器中，并且，
在读取数据时，在所述开关处于关闭状态的状态下，控制所述第二栅电极，从而将写入到所述电容器中的数据读出给所述输出电流端。
2.如权利要求1所述的存储元件，其中，
通过将对应于写入到所述电容器中的数据的电压施加到所述第一栅电极上，所述薄膜晶体管的阈值电压发生改变，并且，
通过控制所述第二栅电极并将所述阈值电压的变化作为所述薄膜晶体管的开启状态与关闭状态之间的变化，来读出数据。
3.一种显示装置，其包括各行的栅极线、各列的数据线和设在所述栅极线与所述数据线的交叉部处的像素，每个所述像素包括存储元件和电光元件，所述存储元件存储从所述数据线提供的数据并根据从所述栅极线提供的信号来读出数据，所述电光元件提供对应于所存储的数据的亮度，所述存储元件包括：
薄膜晶体管，其被构造为具有半导体薄膜和一对栅电极，所述一对栅电极在垂直方向上层叠着并将所述半导体薄膜夹在中间，且所述一对栅电极的第一栅电极与所述半导体薄膜之间以及所述一对栅电极的第二栅电极与所述半导体薄膜之间设有绝缘膜；以及
电容器，其被构造为与所述一对栅电极的第一栅电极相连，
其中，与所述第一栅电极相连的所述电容器中存储有数据，并且，
通过利用所述栅极线来控制第二栅电极，将存储在所述电容器中的数据读出，
所述薄膜晶体管具有与所述数据线连接的输入电流端和与所述电光元件连接的输出电流端，
在所述输出电流端与所述电容器之间设有开关，
在写入数据时，在所述开关处于开启状态的状态下，利用所述栅极线来控制所述第二栅电极，从而将由所述输入电流端提供的数据写入到所述电容器中，并且，
在读取数据时，在所述开关处于关闭状态的状态下，利用所述栅极线来控制所述第二栅电极，从而将写入到所述电容器中的数据读出给所述输出电流端。
4.如权利要求3所述的显示装置，其中，所述开关由薄膜晶体管构成并且为了防止数据漏掉而屏蔽外部光。
5.如权利要求3所述的显示装置，其中，
所述像素包括在所述数据线与所述电光元件之间相互串联连接的多个存储元件，
通过与各个所述存储元件相对应的多条栅极线以时分方式控制所述存储元件，从而写入与多灰度对应的多位数据，并且，
按照写入的多位数据进行所述电光元件的时分驱动，从而基于多灰度来控制所述电光元件的亮度。
6.如权利要求3所述的显示装置，其中，
所述像素经过面积划分而分成多个区域，
每个区域包括所述电光元件和所述存储元件，并且，
将多位数据写入到设置在多个区域中的多个存储元件，从而根据所写入的多位数据基于多灰度来控制所述像素的亮度。
CN2008101715171A 2007-10-17 2008-10-17 存储元件和显示装置 Active CN101414436B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007270119 2007-10-17
JP2007270119A JP4524699B2 (ja) 2007-10-17 2007-10-17 表示装置
JP2007-270119 2007-10-17

Publications (2)

Publication Number Publication Date
CN101414436A CN101414436A (zh) 2009-04-22
CN101414436B true CN101414436B (zh) 2013-08-14

Family

ID=40562989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101715171A Active CN101414436B (zh) 2007-10-17 2008-10-17 存储元件和显示装置

Country Status (5)

Country Link
US (1) US8144102B2 (zh)
JP (1) JP4524699B2 (zh)
KR (1) KR101455356B1 (zh)
CN (1) CN101414436B (zh)
TW (1) TW200939456A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299723B2 (en) 2010-05-21 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light-blocking layers

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121136B2 (ja) * 2005-11-28 2013-01-16 株式会社ジャパンディスプレイウェスト 画像表示装置、電子機器、携帯機器及び画像表示方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101022141B1 (ko) 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP2011112724A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
FR2953994B1 (fr) * 2009-12-15 2012-06-08 Commissariat Energie Atomique Source de photons resultants d'une recombinaison d'excitons localises
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101152575B1 (ko) 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
JP2012015481A (ja) * 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
KR101928897B1 (ko) * 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP5865134B2 (ja) * 2012-03-15 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
US8987047B2 (en) 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103680344B (zh) * 2012-09-21 2016-01-20 群康科技(深圳)有限公司 显示装置
JP5767195B2 (ja) * 2012-11-05 2015-08-19 株式会社ジャパンディスプレイ 半透過型表示装置、電子機器及び半透過型表示装置の駆動方法
JP2015023079A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
KR102156762B1 (ko) * 2013-07-31 2020-09-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102293595B1 (ko) * 2015-03-24 2021-08-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107301879B (zh) * 2016-04-15 2020-06-02 东南大学 一种阈值电压可调的薄膜晶体管作为非易失性存储器的用途
CN106024781B (zh) 2016-07-22 2019-06-04 京东方科技集团股份有限公司 静电放电器件、其制造方法及阵列基板、显示面板和装置
US10777587B2 (en) * 2016-09-02 2020-09-15 Sharp Kabushiki Kaisha Active matrix substrate and display device provided with active matrix substrate
CN106920804B (zh) 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN110692099A (zh) * 2017-05-19 2020-01-14 株式会社半导体能源研究所 半导体装置或存储装置
JP2019039949A (ja) * 2017-08-22 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
CN109768053B (zh) 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
CN115312098B (zh) * 2022-07-07 2023-04-25 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875394A (zh) * 2003-11-07 2006-12-06 三洋电机株式会社 像素电路及显示装置
CN1893058A (zh) * 2005-06-28 2007-01-10 株式会社半导体能源研究所 半导体器件
WO2007023011A2 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Dual port gain cell with side and top gated read transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980574B2 (ja) 1997-07-31 1999-11-22 株式会社東芝 液晶表示装置および薄膜トランジスタ
JP2000131713A (ja) * 1998-10-26 2000-05-12 Sony Corp 液晶表示装置
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP2003151990A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
JP2007000008A (ja) 2005-06-21 2007-01-11 Benhaa Hakari Kk 捕虫器
JP5078288B2 (ja) * 2005-06-28 2012-11-21 株式会社半導体エネルギー研究所 発光装置
TWI330726B (en) * 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
JP2008033241A (ja) * 2006-07-04 2008-02-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875394A (zh) * 2003-11-07 2006-12-06 三洋电机株式会社 像素电路及显示装置
CN1893058A (zh) * 2005-06-28 2007-01-10 株式会社半导体能源研究所 半导体器件
WO2007023011A2 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Dual port gain cell with side and top gated read transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299723B2 (en) 2010-05-21 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light-blocking layers

Also Published As

Publication number Publication date
US20090102751A1 (en) 2009-04-23
JP4524699B2 (ja) 2010-08-18
TW200939456A (en) 2009-09-16
KR101455356B1 (ko) 2014-10-27
JP2009099778A (ja) 2009-05-07
TWI371100B (zh) 2012-08-21
US8144102B2 (en) 2012-03-27
KR20090039611A (ko) 2009-04-22
CN101414436A (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
CN101414436B (zh) 存储元件和显示装置
US10527902B2 (en) Display device and electronic device
US7389476B2 (en) Display including a plurality of display panels
US7460093B2 (en) Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
EP1189193A2 (en) Active matrix display device
JP5619787B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP2002357850A (ja) アクティブマトリクスデバイスおよびディスプレイ
KR101013522B1 (ko) 액정 셀을 충전하기 위한 구동 회로 및 방법
CN101512628A (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
US7986376B2 (en) Liquid crystal display device
US7518571B2 (en) Display device
CN108319049A (zh) 液晶显示器及液晶显示器驱动方法
CN107958655A (zh) 一种液晶显示器和像素单元
US20040066360A1 (en) Image display unit
US20130147783A1 (en) Pixel circuit and display device
KR20020059226A (ko) 표시 장치 및 그 구동 방법
US20130106824A1 (en) Data signal line driving circuit, display device, and data signal line driving method
JP2002162947A (ja) 表示装置
CN100412630C (zh) 电光器件及其驱动装置、驱动方法和电子装置
JP7297175B2 (ja) 透過型液晶表示装置
JP7201742B2 (ja) 液晶表示装置
KR20010003871A (ko) 액티브 매트릭스 디스플레이의 데이타 입력 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121113

Address after: Aichi

Applicant after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corporation

C14 Grant of patent or utility model
GR01 Patent grant