TW200924068A - III-nitride devices with recessed gates - Google Patents

Description

200924068 九、發明說明： 【發明所屬之技術領域】 本發明係關於增強模式（enhacenment mode)III族氮化 物元件。 【先前技術】 迄今’典型地已以矽半導體材料來製造含有例如 Si 功率型金屬氧化物半導體場效電晶體（si p〇wer MOSFETs) 與碎絕緣閘極雙極性電晶體（Si Insulated Gate Bipolar Transistor, IGBT)等元件的近代功率型半導體元件。近 來’由於碳化矽（SiC)具有優越的性能，故已對其進行研 究。氮化鎵（GaN)半導體元件現今新興成為一引人注目的 選擇’以攜帶大量電流並提供具有極低電阻與快速切換時 間的高電壓。標準GaN高電子遷移率電晶體（High Electron Mobility Transistor，HEMT)與相關元件典型常態為開，此 代表其在0閘極電壓下傳導電流。第1圖顯示一標準Ga 面（Ga-face) GaN高電子遷移率電晶體結構。基板1〇可為 氮化鎵、碳化矽、藍寶石、矽或GaN元件技術的任何其他 合適基板。氮化鎵層14與AlxGa!-xN層18係以[〇 〇 〇 1 ] (C -平面）的方向定位。導電通道則由二維電子氣體 (two-dimensional electron gas, 2DEG)在靠近 AlxGai-xN/GaN介面處於氮化鎵層；14中形成。在源極與閘 極間的區域乃為源極進入區，而汲極與閘極間的區域乃為 汲極進入區。此元件通常為開啟或為空乏型元件（depleti〇n 200924068 mode device)。在0閘極電壓下，2DEG通道從源極延伸至 汲極接觸（d r a i n c ο n t a c t)，而元件係在導通（Ο N )狀態中。必 須施加一負閘極電壓以空乏在閘極下的 2 D E G，且因而將 元件轉換成關閉（OFF)。 所形成的 AlxGai_xN層1 8具有一最小厚度，以誘導 2DEG通道。此最小厚度視AlGaN中的 A1組成而定。A1 組成越低則最小厚度越高。第2圖顯示在具有或無A1N層 的結構中數種不同A1組成的情況下，以2 D E G片電荷密度 ns對AlGaN厚度作圖。就厚度高於最小厚度者，ns初始隨 厚度增加，但最後趨於平缓。而就AlGaM厚度低於最小厚 度者，施以大量足夠的正閘極電壓，將誘導在閘極下方的 2DEG，但無法誘導進入區中的2D EG。在此2D EG中的片 電荷密度ns會隨著閘極電壓進一步地增加而增大。 希望在功率電子裝置中，具有通常為關（off)的元件（其 在0閘極電壓下不進行導電），以藉由防止任何意外的元件 開啟來避免損害元件或其他電路構件。一種所需的增強模 式（enhancement-mode, e-mode)GaN 高電子遷移率電晶體 具有兩特徵。源極與汲極進入區含有一 2DEG，其在元件 於導通狀態下時，具有與通道區之導電率至少等大的導電 率。較佳地，使進入區之導電率儘可能的大，由於此可降 低進入電阻，故可降低導通電阻（〇N-resistance，Ron)。另 外，閘極下的通道區在〇閘極電壓下應不具有2DEG。因 此，需正閘極電壓來誘導於此區域中的 2DEG，進而使元 件導通。 6 200924068 仍需開發出當將閘極區維持在〇閘極電壓下無2DEG 時，改善增強模式（e-mode) GaN高電子遷移率電晶體進入 區導電率的方法與元件。 【發明内容】 於一態樣中，係描述一種增強模式之III族氮化物元 件。該元件具有一第一 GaN層於·一基板上；一 AlxGaN層 於該第一 GaN層上；一第二GaN層於該AlxGaN層之一進 入區中，其中該第二GaN層不在該AlxGaN層之一閘極區 中，且該第二GaN層不含ί呂；一 AlyGaN層於該第二GaN 層上；以及一閘極於該閘極區以及一源極與一汲極上，其 中該源極與該閘極區間的一區域，以及該汲極與該閘極區 間的一區域為該進入區。 元件的實施例可包含一或多個下述特徵。該 AlxGaN 層可為一 p型層，該元件更可包含一介於該第一 GaN層與 該AlxGaN層間的A1N層。該元件可包含一連接至該閘極 亦或該源極的場板。 於部份態樣中，係描述一種形成增強模式之ΠΙ族氮 化物元件的方法。該方法包含形成第一 GaN層、AlxGaN 層、第二GaN層以及AlyGaN層於基板上。形成源極與汲 極。於AlyGaN層中蝕刻一凹槽，並部份穿過第二GaN層。 於第二GaN層的一剩餘部份中蝕刻一凹槽，其中該凹槽露 出該 AlxGaN層。形成閘極於該凹槽中。可選地，於一剩 餘部份中蝕刻一凹槽的步驟可包含改變一蝕刻化學作用。 7 200924068 於另一態樣中，係描述一種形成一增強模式之I π族 氮化物元件的方法。該方法包含形成第一 G a Ν層、A1 x G a Ν 層、第二GaN層於基板上。於第二GaN層中蝕刻一凹槽， 該凹槽露出 AlxGaN層。形成一再生成遮罩於該露出的 AlxGaN層上。形成AlyGaN層於該第二GaN層的頂部。形 成源極與汲極。形成閘極於該凹槽中。可選地，在形成閘 極之前，移除該再生成遮罩。 於又一態樣中，係描述一種形成一增強模式之111族 氮化物元件的方法。該方法包含形成一 G a N層於一基板 上。形成一 AlGaN層的一第一部份於該GaN層上。形成 一再生成遮罩於該 AlGaN層之該第一部份的該閘極區 上。形成該 AlGaN層的一第二部份於該元件的一進入區 中。形成一閘極於該元件的一閘極區中。形成一源極與一 汲極於該閘極區的外側，並部份定義該進入區。 該方法之實施例可包含一或多個下述特徵或步驟。可 將該再生成遮罩移除。該再生成遮罩可為氮化鋁、氮化矽 或氧化矽中的一者。該方法可包含摻雜該AlGaN層的第二 部份。該AlGaN層的第一部份可為AlxGa^N，該AlGaN 層的第二部份可為AlyGai-yN，其中x#y°x亦可大於y。 該閘極區之一頂部表面可具有一在2 nm内的平坦度。該 AlGaN層可具有一均勻組成遍及該層的厚度。形成該 A1G a N層之步驟係將該A1G a N層的厚度控制在2 n m内。 AlGaN層係經摻雜。AlGaN層可以鐵進行摻雜。可形成一 絕緣區於該閘極與該AlGaN層之間。形成該AlGaN層之 200924068 第一部份的步驟可包含磊晶生成AlGaN。 於一增強模式（E-mode)元件中，臨界電壓 Vth必須大 於0伏特，就功率型半導體元件之應用而言較佳為2 - 3伏 特，並希望在源極與汲極進入區中具有高導電率。就閘極 下一特定的AlGaN厚度而言，增加元件之臨界電壓的一方 式係利用p型AlGaN。為了增加進入區中的ns，可採用數 種表面處理。描述了數種增強模式（E-mode) GaN高電子遷 移率電晶體結構，其可利用現今技術而容易地進行製造， 部份結構則牽涉到使用p型AlGaN。提供了各結構的製造 方法。部份元件包含一 GaN層間層在AlGaN蓋層内。此 允許使用餘刻-終止技術（etch-stop technology)來製造出閘 極底下的材料可被蝕刻的元件，進而可準確地控制蝕刻深 度，並使蝕刻深度均勻至數個奈米内。就具有GaN層間層 且其中進入區係再生成於GaN層間層中的元件而言，再生 成可直接於GaN層上進行。由於已證明直接於AlGaN上 再生成高品質材料具有些許難度，此方式較優於直接在 AlGaN上進行再生成。 本發明之一或多個實施例的細節，將參照附圖與下文 實施方式進行描述。本發明其他特徵、目的與優點將顯見 於實施方式、圖式與申請專利範圍。 【實施方式】 此述元件具有形成於元件之上層中的閘極凹槽，以助 於形成通常為關（off)之元件，即，具有大於〇伏特之臨界 9 200924068 電壓的元件。之後位於凹槽中的閘極則在至少一 GaN層與 一 AlGaN層上，並由AlGaN材料或由AlGaN與GaN材料 兩者環繞。此種結構可提供所需的臨界電壓與進入區中的 導電率兩者。 元件可選擇地包含A1N層間層。就第2圖所示之結構 而言，閘極下方AlxGaN厚度相對於A1組成以形成Vth = 0 之元件乃繪示於第3圖中。線205對應於不具A1N層間層 之元件，例如第2 A圖中的元件，而線2 1 0對應於具有0.6 n m A1N層間層之元件，例如第2 B圖中的元件。如第3圖 中所示，若使用Al2GaN建構增強模式元件，在未包含A1N 層的情況下，於閘極區中的AlxGaN厚度約為5nm或少於 5nm;而在含有A1N層的情況下，AlxGaN厚度約為lnm或 低於1 n m。 參照第4E圖，基板70係由GaN、SiC、藍寶石、矽 或GaN元件技術的其他合適基板形成。在基板70上，形 成 GaN 層 71、AlxGaN 層 72 與 AlyGaN 層 73。於 AlGaN 層（AlxGaN層72與AlyGaN層）中的鋁組成可為相同，但並 非一定如此。在AlxGaN層72中較高的銘組成會造成進入 區中較大的2DEG片電荷密度。然而，就層72中較大的鋁 組成而言，亦需將該層製作得較薄，以確保V t h > 0。即， Vth會隨著鋁組成的降低與層厚度的減少而增加。舉例而 言，在部份元件中，若鋁組成為0.2，AlxGaN層 72需為 5nm厚或更低。Vth的實際値係由鋁組成與AlxGaN層72 厚度兩者決定。當對第4 E圖中的元件施以0閘極電壓時， 10 200924068 其為關閉。當施加夠大的閘極電壓以誘導閘極下的 2DEG 時，元件為導通。 參照第4A-4E圖，其顯示形成第4E圖中之元件的製 程步驟。首先，在基板70上生成GaN層71與AlxGaN層 7 2 (第4 A圖）。接著，如第4 B圖所示，在閘極區之上沉積 再生成遮罩（regrowth mask)74。再生成遮罩材料可為A1N, SiN，Si02或其他用以進行GaN與A1 GaN再生成的合適遮 罩材料。接著，如第4C圖所示，AlyGaN層73係選擇地 再生成於進入區中。於GaN或AlGaN的再生成中，再生 成材料一般非特意地為掺雜η型材料，其為於此製程中不 欲見的。在不希望有η型摻雜的情形下，η型摻雜物可以 例如鐵來摻雜再生成材料而補償。最後，移除再生成遮罩 7 4 (第4 D圖），形成源極、汲極歐姆接觸 7 6、7 7，在此之 後沉積閘極金屬78，進而獲致第4Ε圖中的元件。與於閘 極區中使用凹槽蝕刻的製程相較，此製程（藉由此製程，閘 極下AlGaN層的厚度係由層72磊晶成長所至之厚度來決 定）乃為更可控制的且可再現的。於部份實施例中，並未移 除再生成遮罩，反倒是在形成閘極前，將再生成遮罩留在 其處，以例如形成閘極絕緣體。在如第4 A - 4 E圖中所不之 製造過程，由於AlGaN層72為磊晶成長至其最後所需厚 度，故可達到高度磊晶厚度控制（例如在約2nm的所需厚 度内，例如在1 n m的所需厚度内），以及表面平坦度（例如 低於約2 n m或低於1 n m的平坦度）。若與經由其他方式（例 如藉由在整個元件上形成層7 2、7 3，並接著在沉積閘極的 11 200924068 區域中，將層73蝕刻至其最後厚度的方式）來製造元 較，此方式更為均勻且提供更高度的厚度控制。於部 施例中，閘極區中的厚度均勻性可在2nm内，例如在 内或低於1 nm，而閘極區中頂部半導體層的厚度控制 2 n m内，例如在1 n m内或低於1 n m。 參照第5 A圖，基板40係由GaN、SiC、藍寶石 或GaN元件技術的其他合適基板形成。在基板40上 成 GaN 層 41、AlxGaN 層 43、GaN 層 44 與 AlyGaN 層 於AlGaN層（AlxGaN層43與AlyGaN層45)中的鋁組 為相同，但並非一定如此。在AlxGaN層43中較高的 成會造成進入區中較大的2DEG片電荷密度。然而， 4 3中較大的紹組成而言，亦需將該層製作得較薄，以 Vth > 0。即，Vth會隨著鋁組成的降低與層厚度的減 增加。舉例而言，若铭組成為0.2，A1X G a N層4 3需為 厚或更低。Vth的實際値係由鋁組成與AlxGaN層43 兩者決定。於一實施例中，GaN層44則不含鋁。 於第5B圖中，為在0閘極電壓下第5A圖中元件 極下方區的能帶圖（其中A1組成與層4 3之厚度分別i 與5nm)，其顯示在AlxGaN層43與GaN層41之界面 傳導帶Ec仍高於費米能階（Fermi level，EF)。由於傳 並未與費米能階交錯，故在閘極區中無2 D E G呈現， 無電壓施於閘極時元件為關閉。 第 6 A圖元件與第5 A圖的元件相似。在進入區 2DEG片電荷密度，如上述端視AlxGaN層43中的A1 件相 份實 1 nm 可在 、石夕 ，形 45 ° 成可 鋁組 就層 確保 少而 5 nm 厚度 之閘 ί 0.2 處， 導帶 且當 中的 組成 12 200924068 而定，且亦取決於AlyGaN層45的厚度與A1組成。第6B 與6C圖顯示在兩種不同的AlyGaN層45之鋁組成與厚度 下，進入區中的能帶圖與2DEG電荷分佈。於第6B圖中， GaN層44具有3nm厚度，且AlyGaN層45的y為0.2，而 AlxGaN層43的X為0.2°AlxGaN層43的厚度為5nm，而 AlyGaN層45的厚度為10nm。於第6C圖中，GaN層44 具有3nm厚度，且AlxGaN層43的X與AlyGaN層45的y 分別為0.2與0.3。Alx GaN層43的厚度為5nm，而AlyGaN 層45的厚度為5nm。就較高的A1組成而言，可降低AlyGaN 層45的厚度。在第6A_6C圖中的結構，第6B圖的結構使 得2DEG片電荷濃度較第6C圖低。 於第7A-7D圖中，顯示了製造第5A圖元件的製程流 程步驟。於此所示之製程牽涉到一閘極凹槽姓刻。首先， 如第7A圖所示，GaN層41、AlxGaN層43、GaN層44與 AlyGaN層45全都於基板40上生成。接著，如第7B圖所 示，沉積源極與汲極歐姆接觸4 8、4 9。參照第7 C圖，然 後蝕刻閘極區下至AlxGaN層43。此係利用可蝕刻AlGaN 與GaN兩者的蝕刻化學作用（例如Cl2反應性離子蝕刻法 (reactive ion etching，RIE)進行钮刻），先餘刻 AlyGaN 層 45與部份GaN層44而實現。接著，利用選擇性蝕刻GaN 但不蝕刻AlGaN的化學作用（例如BC13/SF6反應性離子蝕 刻法）來姓刻剩餘的G a N層4 4。

因此，A1X G a N層4 3作為I虫刻終止層，且進而可精準 地控制整個蝕刻過程。GaN層44則夠厚，以致可將AlyGaN 13 200924068 層45完全貫穿蝕刻，但並不會完全貫穿GaN層44。例如， 當使用 C12反應性離子蝕刻，此過程可重複的最小厚度約 為2-3nm。最後，沉積閘極金屬47，以形成第7D圖中的 元件，其與第5A、6A圖相同。用於凹槽蝕刻的同一光阻 層，亦可用於閘極金屬沉積，因而確保閘極金屬乃自身對 準於凹陷區域。於部份實施例中，源極與汲極歐姆接觸 4 8、4 9則在進行閘極凹槽蝕刻後沉積。

參照第8A-8F圖，顯示形成第5A圖中的元件之替代 製程步驟。首先，GaN層41、AlxGaN層43與GaN層44 全都於基板40上生成（如第8A圖所示）。接著，利用選擇 性蝕刻GaN但不蝕刻AlGaN的化學作用（例如BC13/SF6反 應性離子蝕刻法），來蝕刻閘極區中的GaN層 44(如第8B 圖所示）。AlxGaN層43係作為蝕刻終止層，使得蝕刻可精 準地停止於AlxGaN層43與GaN層44的界面。在钱刻之 後，如第8 C圖所示，沉積再生成遮罩4 6於閘極區上，即， 於AlxGaN顯露之處。再生成遮罩材料可為AIN、SiN、Si02 或其他用於GaN與AlGaN再生成的任何適合遮罩材料。 用於凹槽蝕刻的同一光阻層，亦可用於再生成遮罩沉積， 因而確保再生成遮罩乃自身對準於凹陷區域。接著，如第 8D圖所示，於進入區中選擇性再生成 AlyGaN層 45。於 GaN或AlGaN的再生成中，再生成材料一般非特意地為摻 雜η型材料，其於此製程中為不欲見的。在不希望有η型 摻雜的情形下，η型摻雜物可以例如鐵來摻雜再生成材料 而補償。於此製程中，AlyGaN層45乃直接再生成於GaN 14 200924068 上。由於已證明直接於AlGaN上再生成高品質材料具有些 許難度，故在GaN層頂部上的再生成可優於直接於AlGaN 上進行再生成。最後，移除再生成遮罩46(第8E圖），形 成源極、汲極歐姆接觸4 8、4 9，在此之後沉積閘極金屬4 7， 進而獲致第 8 F圖中的元件。於部份實施例中，並未移除 再生成遮罩，反倒是在形成閘極前，將再生成遮罩留在其 處，以例如形成閘極絕緣體。 參照第9A圖，顯示具有p型AlGaN層63於閘極下方 的結構。AlGaN層63為p型摻雜，其能使A1N層62在 AlGaN層63與GaN層61之間。若A1GaN層63非為p型 摻雜，並包含A1N層62，貝4 AlGaN層63可形成如一極薄 層（例如低於2nm)，以確保通常為關（off)的操作。在使用 p-AlGaN的情形下，可容易地設計含有A1N層62的元件， 其中在AlGaN層63中p-AlGaN的厚度，能與第5A圖中 AlGaN層43的厚度匹比。GaN層64與AlGaN層65乃形 成於AlGaN層63之上。AlGaN層65可包含AlyGaN，而 AlGaN 層 63 可包含 p 型 AlxGaN，其中 x = y ' y>x 或 y<x。 參照第9 B圖，顯示在0閘極電壓下第9 A圖中元件之 閘極下方區的能帶圖，其中A1組成與層6 3之厚度分別為 0.2 與 5nm，且 A1N 層 62 為 0.6nm 厚。在 A1N 層 62 與 GaN 層61之界面處，傳導帶Ec仍高於費米能階（EF)，這指出 無2DEG呈現，且因而當無電壓施於閘極時元件為關閉。 參照第10 A圖，其與第9 A圖中的元件類似，所形成 的元件具有P型AlxGaN層與A1N層在閘極下。在進入區 15 200924068 中的）DEG片電荷密度’乃視AlGaN層63與AlGaN層65 的A1組成與厚度而定。第10B與10C圖顯示在兩種不同 的層65之鋁組成與厚度下，進入區中的能帶圖與2DEG電 荷分佈。於第10B圖中’A1N層62具有〇.6nm的厚度’ 為p摻雜AiGaN的A1GaN層63具有5nm的厚度，GaN層 64具有3nm厚度’且AlGaN層65具有7nm的厚度。若 AlGaN 層 63 以 AlxGaN 形成，而 AlGaN 層 65 為 AlyGaN ’ 則 AlxGaN 層 63 與 AlyGaN 層 65 分別為 X = 〇·2 與 y = 0.2。 在第l〇C圖中’ A1N層62具有〇.6nm的厚度，p型AlGaN 的AlGaN層63具有5nm的厚度’ GaN層64具有3nm厚 度，以及AlGaN層65具有5nm厚度。若AlGaN層63以 AlxGaN 形成，而 AlGaN 層 65 為 AlyGaN，貝ij AlxGaN 層 63 與AlyGaN層65分別為X = 〇·2與y = 0.3。就較高的A1 組成而言，可降低層65的厚度。在第10B與10C圖中所 示的特定結構’第1 〇 B圖的結構使得2 D E G片電荷濃度較 第10C圖高。 除了在初期生成期間亦生成Α1Ν層62外，第9Α或 1〇Α圖所示元件的製造步驟可與第7A-7D圖所述過程或第 8A-8F圖所述過程相同。 第UA-11C圖繪示了第4Ε、5Α與9Α圖所示元件的部 份替代施行方式。該些元件皆包含一覆蓋進入區中之半導 體表面的保護層8 1、閘極絕緣體83舆斜場板（slant field plate)。保護層可為任意介電質，其使陷落電荷（trapped charge)的影響最小化’並確保良好的元件運作。在部份實 16 200924068 施例中，層81為SiN。閘極絕緣體83至少在 可朝源極與汲極接觸部份或一路延伸。

GaN 元件的典型材料生成方法可包々 MOCVD與MBE。此外，亦敘述了益於所有實 元件結構之改良。這些改良可亦或同時，亦或 應用於各實施例。於部份實施例中，元件係以 質（例如SiN)保護。以SiN或其他合適的介電 可使陷落電荷的影響最小化，並確保良好的元 部份實施例中，可包含利用單一或多場板的 (field plating)，其增加元件的擊穿電壓 voltage)，並進一步藉由降低靠近閘極的波峰電 衝擊最小化。場板（亦或分開，亦或與閘極層ί 可用以獲得高擊穿電壓。尤其是，斜場板可最 效益。於部份實施例中，閘極絕緣體乃於閘極 降低或消除了閘極漏電流的產生。於實施例中 處理可增加在Ga面GaN高電子遷移率電晶| ns。合適的表面處理包含但不限於鄰近表面之 掺雜（一般在上方l-5nm處），以及某些表面蓋 例如以CATCVD沉積SiN。於此述結構中，該 可用於進入區中，以僅增加這些區域的ns。當 一元件中結合一或多個前述特徵。例如，於進 ns的表面蓋層可用作保護。於部份圖式中，各 直接接觸的方式呈現。雖然於此說明書中並未 件之實施例可要求所顯示與另一層緊鄰之層， 閘極下，但 卜但不限於 施例的部份 一次一個地 合適的介電 質進行保護 件運作。在 電場板技術 (breakdown 場使陷落的 治形成結合） 大化場板的 下。絕緣體 ，數個表面 堂結構中的 材料的η型 層的沉積， 些表面處理 然，可於單 入區中增加 層係以彼此 指出，但元 實際上非與 17 200924068 另一層直接接觸。 上文已描述本發明數個實施例。然而，當理解在不背 離本發明之精神與範圍下，其可進行各種修飾。據此，其 他實施例係落於下述申請專利範圍所界定者中。 【圖式簡單說明】 第1圖是III族氮化物型電晶體之示意圖。 第2A-2B圖顯示在兩不同結構中，不同鋁組成的2DEG 片電荷密度ns對AlGaN厚度之圖。 第3圖係繪示在閘極下的臨界電壓為0伏特下，AlGaN 層中的IS含量對所需奈米尺寸AlGaN厚度之圖示。 第4A-4D圖顯示第4E圖元件的製造步驟。 第4E圖為III族氮化物型電晶體的示意圖。 第5A圖為III族氮化物型電晶體的示意圖。 第5 B圖為第5 A圖元件之閘極下的能帶圖。 第6A圖為III族氮化物型電晶體的示意圖。 第6B圖為第6A圖元件之進入區中，沿垂直點虛線的 能帶圖。 第6 C圖為第6 A圖元件之進入區中，沿垂直點虛線的 能帶圖。 第7 A-7D圖顯示第5 A圖元件的製造步驟。 第8A-8F圖顯示第5A圖元件的製造步驟。 第9A圖為III族氮化物型電晶體的示意圖。 18 200924068 第9 B圖為第9 A圖元件之閘極下的能帶圖。 第1 0A圖為III族氮化物型電晶體的示意圖。 第1 0B圖為第1 0A圖元件之進入區中，沿垂直點虛線 的能帶圖。 第1 0C圖為第1 0A圖元件之進入區中，沿垂直點虛線 的能帶圖。 第1 1 A-1 1 C圖為III族氮化物型電晶體的示意圖。 描述了實現增強模式（E-mode) GaN高電子遷移率電 晶體之實施例。就各結構而言，敘述亦包含了各種製造方 法。在描述結構期間，沿著元件的概略圖示，進行製作半 導體能帶圖一般性地採用。在所有的元件概略圖中，於高 電子遷移率電晶體元件中為電子通道或導電通道的 2D EG，則以長虛線表示。於不同的圖示中，相同的元件符 號代表圖中相同的部件。 【主要元件符號說明】 10基板 1 4氮化鎵層 18 AlxGa卜XN 層 4 0基板 41 GaN 層 43 AlxGaN 層 44 GaN 層 45 AlyGaN 層 46再生成遮罩 4 7閘極金屬 48源極歐姆接觸 4 9汲極歐姆接觸 62 A1N 層 61 GaN 層 19 200924068 6 3 A1 x G aN 層 64 GaN 層 6 5 Aly GaN 層 70基板 71 GaN 層 72 AlxGaN 層 73 AlyGaN 層 74再生成遮罩 7 6源極歐姆接觸 77汲極歐姆接觸 8 1保護層 8 3閘極絕緣體 20 5線 210線 20

Claims (1)

1. 200924068 十、申請專利範圍： 1. 一種增強模式之III族氮化物元件，其包含： 一第一 GaN層，於一基板上； 一 AlxGaN層，於該第一 GaN層上； 一第二GaN層，於該AlxGaN層之一進入區中，其中 該第二GaN層不在該AlxGaN層之一閘極區中，且該第二 GaN層不含鋁； 一 AlyGaN層於該第二GaN層上；以及 一閘極於該閘極區以及一源極與一汲極上，其中該源 極與該閘極區間的一區域，以及該汲極與該閘極區間的一 區域為該進入區。 2. 如申請專利範圍第1項所述之元件，其中該AlxGaN層 為一 p型層，該元件更包含一 A1N層，介於該第一 GaN層 與該AlxGaN層之間。 3. 如申請專利範圍第1項所述之元件，更包含一場板，連 接至該閘極或該源極。 4. 一種形成如申請專利範圍第1項所述之元件的方法，其 包含： 形成該第一 GaN層、該Alx GaN層、該第二GaN層以 及該AlyGaN層於該基板上； 21 200924068 形成該源極與該汲極； 於該AlyGaN層中蝕刻一凹槽，並部份穿過該第二GaN 層； 於該第二GaN層的一剩餘部份中蝕刻一凹槽，其中該 凹槽露出該AlxGaN層；以及 形成該閘極於該凹槽中。 5 ·如申請專利範圍第4項所述之方法，其中於一剩餘部份 中蝕刻一凹槽的步驟包含改變一蝕刻化學作用。 6. —種形成如申請專利範圍第1項所述之元件的方法，其 包含： 形成該第一 GaN層、該AlxGaN層、該第二GaN層於 該基板上； 於該第二GaN層中蝕刻一凹槽，該凹槽露出該AlxGaN 層； 形成一再生成遮罩於該露出的AlxGaN層上； 形成該AlyGaN層於該第二GaN層的頂部； 形成該源極與該汲極；以及 形成該閘極於該凹槽中。 7. 如申請專利範圍第6項所述之方法，更包含在形成該閘 極之前，移除該再生成遮罩。 22 200924068 8 · —種形成一增強模式之III族氮化物元件的方法，其包 含： 形成一 GaN層於一基板上； 形成一 AlGaN層的一第一部份於該GaN層上； 沉積一再生成遮罩於該 AlGaN層之該第一部份的該 閘極區上， 形成該 AlGaN層的一第二部份於該元件的一進入區 中； 形成一閘極於該元件的一閘極區中；以及 形成一源極與一汲極於該閘極區的外側，並部份定義 該進入區。 9 ·如申請專利範圍第8項所述之方法，更包含移除該再生 成遮罩。 1 0.如申請專利範圍第9項所述之方法，其中該再生成遮 罩為氣化銘、Ιι化石夕或氧化石夕中的一者。 1 1 ·如申請專利範圍第 8項所述之方法，更包含摻雜該 AlGaN層的該第二部份。 12.如申請專利範圍第8項所述之方法，其中該AlGaN層 23 200924068 的該第一部份為AlxGai-xN，該AlGaN層的該第二部份為 A1 y G a 1 - y N，其中 X 关 y。 1 3 .如申請專利範圍第1 2項所述之方法，其中χ < y。 14.如申請專利範圍第8項所述之方法，其中該閘極區之 一頂部表面具有一在2nm内的平坦度。 1 5.如申請專利範圍第8項所述之方法，其中該AlGaN層 具有一均勻組成遍及該層的一厚度。 1 6.如申請專利範圍第8項所述之方法，其中形成該AlGaN 層之步驟係將該AlGaN層的一厚度控制在2nm内。 1 7.如申請專利範圍第8項所述之方法，其中該AlGaN層 係經摻雜。 18.如申請專利範圍第17項所述之方法，其中該 AlGaN 層係經鐵摻雜。 1 9 ·如申請專利範圍第8項所述之方法，更包含形成一絕 緣區於該閘極與該AlGaN層之間。 24 200924068 20.如申請專利範圍第8項所述之方法，其中形成該AlGaN 層之該第一部份的步驟包含磊晶生成AlGaN。 \ 25