CN104025271B - 常断型异质结场效应晶体管 - Google Patents

常断型异质结场效应晶体管 Download PDF

Info

Publication number
CN104025271B
CN104025271B CN201280064746.8A CN201280064746A CN104025271B CN 104025271 B CN104025271 B CN 104025271B CN 201280064746 A CN201280064746 A CN 201280064746A CN 104025271 B CN104025271 B CN 104025271B
Authority
CN
China
Prior art keywords
shell
hfet
thickness
layer
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280064746.8A
Other languages
English (en)
Other versions
CN104025271A (zh
Inventor
J·K·特怀南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104025271A publication Critical patent/CN104025271A/zh
Application granted granted Critical
Publication of CN104025271B publication Critical patent/CN104025271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

常断型HFET包括：依次叠层的厚度为t1的未掺杂AlwGa1‑wN层(11)、厚度为t2的未掺杂AlxGa1‑ xN层(11b)和厚度为tch的未掺杂GaN沟道层(11a)；与沟道层电连接并且相互隔开地形成的源极电极(21)和漏极电极(22)；在源极电极与漏极电极之间在沟道层上形成的厚度为t3的未掺杂AlyGa1‑yN层(12)；在源极电极与漏极电极之间在AlyGa1‑yN层的部分区域上呈台面型形成的厚度为t4的AlzGa1‑zN层(13)；和在AlzGa1‑zN层上形成的肖特基势垒型栅极电极(23)，满足y＞x＞w＞z、t1＞t4＞t3和2wtch/(x‑w)＞t2＞1nm的条件。

Description

常断型异质结场效应晶体管
技术领域
本发明涉及利用氮化物半导体的异质结场效应晶体管(HFET)，特别涉及常断型(normally-off-type)HFET的改善。
背景技术
与Si类和GaAs类的半导体相比，GaN和AlGaN等氮化物半导体具有高的绝缘破坏电场和优异的耐热性，并且具有电子的饱和漂移速度快的优点，因此，被期待能够提供在高温动作和大功率动作等方面具有优异的特性的电子器件。
已知：在作为利用这样的氮化物半导体制作的电子器件的一种的HFET中，形成由氮化物半导体叠层结构中含有的异质结引起的二维电子云层，在源极电极与漏极电极之间利用相对于氮化物半导体层具有肖特基结的栅极电极来控制电流。
图18是表示利用AlGaN/GaN异质结的以往的典型的HFET的示意性的截面图。在该HFET中，在蓝宝石基板501上依次叠层有低温GaN缓冲层502、未掺杂GaN层503、和n型AlGaN层504，在n型AlGaN层504上形成有包括Ti层与Al层的叠层的源极电极505和漏极电极506。在源极电极505与漏极电极506之间形成有包括Ni层、Pt层和Au层的叠层的栅极电极507。该图18的HFET是常通型(normally-on-type)，在该常通型HFET中，由于在未掺杂GaN层503与n型AlGaN层504的异质界面产生的高浓度的二维电子云，即使在栅极电压为0V时也能够流动漏极电流。
但是，在将HFET用作功率晶体管的情况下，在包括常通型HFET的电路中，有在停电时等该电路在安全方面产生问题的情况。因此，为了将HFET作为功率晶体管使用，需要是在栅极电压为0V时不流动电流的常断型(normally-off-type)。为了满足该要求，专利文献1的日本特开2006-339561号公报提出了在栅极中利用台面结构(mesa structure)和pn结的HFET。
现有技术文献
专利文献
专利文献1：日本特开2006-339561号公报
发明内容
发明要解决的技术问题
图19表示专利文献1中公开的常断型HFET的示意性截面图。该HFET具备在蓝宝石基板101上依次叠层的厚度100nm的AlN缓冲层102、厚度2μm的未掺杂GaN层103、厚度25nm的未掺杂AlGaN层104、厚度100nm的p型GaN层105和厚度5nm的高浓度p型GaN层106。在该HFET中，未掺杂AlGaN层104由未掺杂Al0.25Ga0.75N形成，其上的p型GaN层105与高浓度p型GaN层106形成台面(mesa)。
在高浓度p型GaN层106上，设置有与其欧姆接合的Pd栅极电极111。另外，在未掺杂AlGaN层104上，设置有夹着p型GaN层105配置的包括Ti层与Al层的叠层的源极电极109和漏极电极110。这些电极设置在由元件分离区域107包围的区域内。氮化物半导体叠层结构的上侧表面由SiN膜108保护。
该图19的HFET的特征在于：栅极电极111与高浓度p型GaN层106欧姆接合，因此，在栅极区域形成pn结，该pn结由在未掺杂AlGaN层104与未掺杂GaN层103的界面形成的二维电子云层和p型GaN层105产生。与由肖特基结产生的势垒相比，由pn结产生的势垒更大，因此，在该HFET中，与以往的包含肖特基结的栅极电极的HFET相比，即使提高栅极电压也难以产生栅极漏电流。
另外，在图19的HFET中，在栅极电极111之下设置有高浓度p型GaN层106，因此，容易在与栅极电极111之间形成欧姆接合。一般而言p型氮化物半导体难以形成欧姆接合，因此设置有高浓度p型GaN层106。
在此，众所周知：在氮化物半导体中，使高浓度的p型杂质活化而生成高浓度的p型载流子并不容易。一般而言，为了使高浓度p型杂质活化而生成高浓度p型载流子，需要进行电子射线照射或高温退火等。另外，在图19的HFET中，还存在阈值电压Vth低，为了使其动作需要特别的驱动器的问题。
因此，本发明的目的是简便地以低成本提供具有高阈值电压和低导通电阻的常断型HFET。
用于解决技术问题的手段
本发明的一个方式的常断型HFET的特征在于，包括：依次叠层的厚度为t1的未掺杂AlwGa1-wN层、厚度为t2的未掺杂AlxGa1-xN层和厚度为tch的未掺杂GaN沟道层；与沟道层电连接并且相互隔开地形成的源极电极和漏极电极；在源极电极与漏极电极之间在沟道层上形成的厚度为t3的未掺杂AlyGa1-yN层；在源极电极与漏极电极之间在AlyGa1-yN层的部分区域上呈台面型形成的厚度为t4的AlzGa1-zN层；和在AlzGa1-zN层上形成的肖特基势垒型栅极电极，满足y＞x＞w＞z、t1＞t4＞t3和2wtch/(x-w)＞t2＞1nm的条件。
另外，优选满足w-z＞0.03的条件。另外，还优选满足t4/t3＞4的条件。栅极电极能够由Ni/Au叠层、WN层、TiN层、W层和Ti层中的任一个形成。另外，优选AlwGa1-wN层、AlxGa1-xN层、GaN沟道层、AlyGa1-yN层和AlzGa1-zN层均具有Ga原子面出现在作为(0001)面的上侧面上的Ga极性。
本发明的另一个方式的常断型HFET的特征在于，包括：依次叠层的厚度为t1的未掺杂AlwGa1-wN层和厚度为tch的未掺杂GaN沟道层；与沟道层电连接并且相互隔开地形成的源极电极和漏极电极；在源极电极与漏极电极之间在沟道层上形成的厚度为t3的未掺杂AlyGa1-yN层；在源极电极与漏极电极之间在AlyGa1-yN层的部分区域上呈台面型形成的厚度为t4的AlzGa1-zN层；和在AlzGa1-zN层上形成的肖特基势垒型栅极电极，满足y＞w＞z和t1＞t4＞t3的条件。
发明效果
根据以上那样的本发明，能够简便地以低成本提供具有高阈值电压和低导通电阻的常断型HFET。
附图说明
图1是表示与本申请发明密切相关的参考方式的HFET的示意性截面图。
图2是示意性地表示图1的HFET的能带结构的一个例子的图表。
图3是表示图1的HFET中包含的面电荷密度(sheet charge density)qns与源极-栅极间电压Vgs的关系的图表。
图4是在能带结构内示意性地表示基于在异质结界面相邻的2层的极化差产生的面固定电荷密度(fixed sheet charge density)σ的图表。
图5是表示求取图1的HFET中包含的多个氮化物半导体层的Al组成比与阈值电压Vth的关系的计算结果的图表。
图6是表示求取图1的HFET中包含的多个氮化物半导体层的厚度的比率与阈值电压Vth的关系的计算结果的图表。
图7是表示求取实际制作的HFET中的源极-栅极电压Vgs与漏极电流Id的关系而得到的实测数据的图表。
图8是表示求取实际制作的HFET中的源极-漏极电压Vds与漏极电流Id的关系而得到的实测数据的图表。
图9是表示本申请发明的一个实施方式的HFET的示意性截面图。
图10是示意性地表示图9的HFET中的能带结构的一个例子的图表。
图11是在能带结构内示意性地表示基于在异质结界面相邻的2层的极化差产生的面固定电荷密度σ的图表。
图12A是示意性地表示在图9的HFET不包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图12B是示意性地表示在图9的HFET包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图13A是示意性地表示在图1的HFET不包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图13B是示意性地表示在图1的HFET包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图14是表示本发明的另一个实施方式的HFET的示意性截面图。
图15是在能带结构内示意性地表示基于在异质结界面相邻的2层的极化差产生的面固定电荷密度σ的图表。
图16A是示意性地表示在图14的HFET不包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图16B是示意性地表示在图14的HFET包含深的杂质能级的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图17A是示意性地表示在图14的HFET包含大的厚度t2的AlxGa1-xN层11b的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图17B是示意性地表示在图14的HFET中的AlxGa1-xN层11b的x的值大的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图17C是示意性地表示在图14的HFET中的AlxGa1-xN层11b具有期望的厚度t2的情况下，在开关中途不存在空穴时的能带结构的一个例子的图表。
图18是表示以往的常通型HFET的一个例子的示意性截面图。
图19是表示专利文献1的常断型HFET的示意性截面图。
具体实施方式
(参考方式)
图1是表示与本发明密切相关的参考方式的HFET的示意性截面图。此外，在本申请的附图中，厚度、长度、宽度等，为了图面的清楚和简化，适当地进行了变更，没有表示出实际的尺寸关系。
在图1的HFET中，在蓝宝石等基板(未图示)上隔着缓冲层10堆积有厚度为t1的未掺杂AlwGa1-wN层11。以与该AlwGa1-wN层11电连接的方式，相互隔开地形成有源极电极21与漏极电极22。在源极电极21与漏极电极22之间，在AlwGa1-wN层11上堆积有厚度为t3的未掺杂AlyGa1-yN层12。另外，在源极电极21与漏极电极22之间，在AlyGa1-yN层12的部分区域上，呈台面型形成有厚度为t4的未掺杂AlzGa1-zN层13。在AlzGa1-zN层13上，形成有肖特基势垒型栅极电极23。此外，这些AlwGa1-wN层、AlyGa1-yN层和AlzGa1-zN层均具有Ga原子面出现在作为(0001)面的上侧面上的Ga极性。另外，在图1中，AlwGa1-wN层11中的虚线表示二维电子云。
图2的图表，示意性地表示图1的HFET中的能带结构的一个例子。即，该图表的横轴表示在深度方向上距AlzGa1-zN层13的上表面的距离(nm)，纵轴表示电子能级(eV)，将费米能级EF设为基准的0eV。另外，在图2的例子中，设定成：w＝0.04，t1＝1000nm，y＝0.21，t3＝10nm，z＝0，t4＝50nm。
图3是示意性地表示HFET中的源极-栅极间电压Vgs与面电荷密度qns的关系的图表。如该图表中的实线的曲线所示，使源极-栅极间电压Vgs增大，面电荷密度qns成为正值时的Vgs与阈值电压Vth对应。
图3的图表所示的实线的曲线中正值的部分，能够利用由虚线表示的直线近似，面电荷密度qns(C/cm2)能够用与Vgs成比例的下式(1)表示。此外，该式(1)能够从电容模型导出。
qns＝σ31+σ43·t4ε3/(t3ε4+t4ε3)+C·(Vgs-Vb) (1)
在此，q表示电子的电荷，ns表示面电子密度(sheet electron density)(cm-2)，σ31表示基于AlwGa1-wN层11与AlyGa1-yN层12的极化差的正的面固定电荷密度，σ43表示基于AlyGa1-yN层12与AlzGa1-zN层13的极化差的负的面固定电荷密度，t3和t4分别表示AlyGa1-yN层12和AlzGa1-zN层13的厚度，ε3和ε4分别表示AlyGa1-yN层12和AlzGa1-zN层13的介电常数，C表示沟道与栅极电极之间的单位面积电容(也称为栅极电容)，Vgs表示栅极-源极间电压，Vb表示(1/q)×(栅极电极的肖特基势垒高度)。
图4作为与式(1)相关的参考，在与图2对应的能带结构内示意性地表示面固定电荷密度σ31和σ43。
在HFET为常断型的情况下，在Vgs＝Vth(阈值电压)时必须qns＝0/cm2，因此，根据式(1)，式(2)成立，并能够变形为式(3)。
0＝σ31+σ43·t4ε3/(t3ε4+t4ε3)+C·(Vth-Vb) (2)
Vth＝Vb-(1/C)·{σ31+σ43·t4ε3/(t3ε4+t4ε3)} (3)
另外，因为1/C＝t3/ε3+t4/ε4，所以式(3)能够变形为式(4)。
Vth＝Vb-(t3/ε3+t4/ε4)·{σ31+σ43·t4ε3/(t3ε4+t4ε3)} (4)
在此，假定ε3≈ε4，因此，式(4)能够变形为式(5)。
Vth≈Vb-σ31(t3+t4)/ε4-σ43t4/ε4 (5)
另外，σ31依赖于AlwGa1-wN层11与AlyGa1-yN层12的Al组成比，能够用σ31＝a(y-w)表示，σ43依赖于AlyGa1-yN层12与AlzGa1-zN层13的Al组成比，能够用σ43＝a(z-y)表示。此外，a表示比例常数(C/cm2)。
因此，式(5)能够用式(6)表示，并能够变形为式(7)。
Vth≈Vb-a(y-w)(t3+t4)/ε4-a(z-y)t4/ε4 (6)
Vth≈Vb+a(w-z)t4/ε4-a(y-w)t3/ε4 (7)
在此，比例常数a能够通过实验求取，能够采用a＝8.65×10-6C/cm2的值。
图5的图表表示在式(7)中假定为t3＝10nm、t4＝50nm、y-w＝0.17且Vb＝1.0V的典型的值，依赖于(w-z)而得到的阈值电压Vth。即，图5的图表的横轴表示(w-z)，纵轴表示Vth(V)。由图5的图表可知，为了得到比Vth＝0V高的Vth＞1V的常断型的HFET，期望满足w-z＞0.03的条件。另外可知，能够通过提高w的值来提高Vth。
另外，图6的图表表示假定为w＝0.04、y＝0.21、z＝0、t3＝10nm且Vb＝1.0V的典型的值，在式(7)中依赖于t4/t3而得到的阈值电压Vth。即，图6的图表的横轴表示t4/t3，纵轴表示Vth(V)。由图6的图表可知，为了得到比Vth＝0V高的Vth＞1V的常断型的HFET，期望满足t4/t3＞4的条件。
图7的图表中的曲线D表示在图1的HFET中w＝0.05、t1＝1000nm、y＝0.25、t3＝10nm、z＝0且t4＝60nm，源极电极21和漏极电极22由TiAl层形成并且栅极电极由TiN层形成的情况下的实测的电压电流特性。
即，图7的图表的横轴表示源极-栅极间电压Vgs(V)，纵轴表示漏极电流Id(A/mm)。但是，源极-漏极间电压Vds被设定为与源极-栅极间电压Vgs相同的电压。在该图7的图表中可知，在Vgs大于2V之后Id上升，实际上阈值电压大于2V。
图8中的图表(A)表示在具有图(7)中的曲线D的特性的HFET中，与源极-漏极电压Vds的变化相伴的漏极电流Id的变化。即，图8中的图表的横轴表示源极-漏极间电压Vds(V)，纵轴表示漏极电流Id(A/mm)。但是，该图表(A)所示的多个曲线，按从下方的曲线向上方的曲线的顺序，与源极-栅极间电压Vgs从0V至6V每提高1V的条件对应。
在图表(A)中，在0V至2V的源极-栅极间电压Vgs下，没观察到电流Id，在3V以上的源极-栅极间电压Vgs下，观察到电流Id。这与在图7中的曲线D中阈值电压大于2V对应。但是，在图表(A)中可知，即使使源极-栅极间电压Vgs与源极-漏极间电压Vds增大，漏极电流的增大也少。这意味着HFET的导通电阻比较高。
(第一实施方式)
图9是表示本发明的第一实施方式的HFET的示意性截面图。与图1相比，该图9的HFET仅在以下方面不同：在AlwGa1-wN层11与AlyGa1-yN层12之间插入有10nm以上且小于50nm的厚度tch的未掺杂GaN沟道层11a。即，图1的HFET包含2重异质结，但是图9的HFET包含3重异质结。被插入的GaN沟道层11a不包含作为与Ga不同的种类的原子的Al，因此，由异种原子导致的电子散射少，能够作为产生高的电子迁移率的沟道层使用，从该观点出发优选。
图10的图表与图2的图表类似，示意性地表示图9的HFET包括厚度20nm的GaN沟道层11a的情况下的能带结构。即使在这样包含3重异质结的图9的HFET中，也能够与包含2重异质结的图1的HFET的情况同样地应用电容模型。即，图9的HFET中的面电荷密度qns(C/cm2)也能够与上述的式(1)同样地用下式(1a)表示。
qns＝(σ3ch+σch1)+σ43·t4ε3/(t3ε4+t4ε3)+C·(Vgs-Vb) (1a)
在此，σch1表示基于AlwGa1-wN层11与GaN沟道层11a的极化差的负的面固定电荷密度，σ3ch表示基于GaN沟道层11a与AlyGa1-yN层12的极化差的正的面固定电荷密度。
图11作为与式(1a)相关的参考，在与图10对应的能带结构内示意性地表示面固定电荷密度σch1、σ3ch和σ43。
将式(1a)与式(1)进行比较可知，不同点仅在于式(1)中的σ31在式(1a)中被替换为(σ3ch+σch1)。式(1a)能够与式(1)的情况同样地进行变形，能够得到与式(4)同样的下式(4a)。
Vth＝Vb-(t3/ε3+t4/ε4)·{(σ3ch+σch1)+σ43·t4ε3/(t3ε4+t4ε3)} (4a)
图7的图表中的曲线T表示图9的HFET中的实测的电压电流特性。在该情况下，具有曲线T的特性的图9的HFET与具有曲线D的特性的图1的HFET相比，不同点仅在于：在Al0.05Ga0.95N层11与Al0.25Ga0.75N层12之间插入有厚度tch＝20nm的GaN沟道层11a。如上所述，与AlGaN层相比，GaN层具有电子的高迁移率，因此，能够期待图9的HFET具有低导通电阻。
实际上，如通过图7中的曲线D与T的对比和图8中的图表(A)与(B)的对比证实的那样，可知：包括GaN沟道层11a的图9的HFET与图1的HFET相比，在相同的栅极-漏极电流间电压Vgs下呈现高的漏极电流Id，即具有低导通电阻。但是，在图7中的曲线D与T的对比中还可知：图1的HFET具有比2V高的阈值电压，而图9的HFET仅得到了约1V的比较低的阈值电压。这意味着，为了得到低导通电阻，优选图9的HFET，但是，为了得到高阈值电压，优选图1的HFET。
根据由上述的电容模型得到的式(4)和式(4a)的阈值电压Vth，期待在图9的HFET中也具有与图1的HFET同样的阈值电压Vth。但是，实际上，如图7所示，图9的HFET的阈值电压与图1的HFET相比明显降低。本发明人如以下那样对其理由进行了考察。
在通过MOCVD(有机金属气相沉积)使氮化物半导体层生长的情况下，来自反应容器中含有的二氧化硅的硅(Si)和来自作为氮化物半导体的原料的有机金属化合物的碳(C)，处于作为杂质被含有在沉积的氮化物半导体层内的趋势。这些杂质在远离导带的下限能级Ev的深的位置形成施主状杂质能级。可以认为，当这样的深的杂质能级位于费米能级附近时，该杂质能级成为固定电荷而对费米能级产生影响，其结果，对HFET的阈值电压产生不良影响。
在图9的HFET中w＝0.05、t1＝1000nm、tch＝20nm、y＝0.25、t3＝10nm、z＝0且t4＝60nm的情况下，图12A示意性地表示在不包含深的杂质能级的条件下不存在空穴时的能带结构，图12B示意性地表示在包含深的杂质能级的条件下不存在空穴时的能带结构。在图12B的情况下，杂质浓度Ndd为1017cm-3，深的杂质能级Edd位于比价电子带的上限Ev高1.42eV的位置。
在包含3重异质结的HFET中，如图12A所示，Al0.05Ga0.95N层11中的费米能级EF在其3重异质结的附近存在于价电子带的上限附近。但是，当在Al0.05Ga0.95N层11中存在深的杂质能级Edd时，如图12B所示，费米能级EF在深的杂质能级Edd附近被束缚。可以认为，其结果，使导带的下限EC降低，作为其结果，在包含3重异质结的HFET中，阈值电压Vth降低。
图13A和图13B示意性地表示关于与图12A和图12B相比仅在不包含GaN沟道层11a这一点不同的包含2重异质结的HFET的能带结构。在包含2重异质结的HFET中，如图13A所示，Al0.05Ga0.95N层11中的费米能级EF在其2重异质结附近也存在于禁带的大致中央。在该情况下，即使在Al0.05Ga0.95N层11中存在深的杂质能级Edd，如图13B所示，费米能级EF从深的杂质能级Edd受到的影响也小。因此，可以认为：导带的下限EC受到的影响也小，作为其结果，在包含2重异质结的HFET中，即使存在深的杂质能级，阈值电压Vth也几乎不降低。
(第二实施方式)
图14用示意性的截面图表示本发明的第二实施方式的HFET。与图9相比，该图14的HFET仅在以下方面不同：在AlwGa1-wN层11与GaN沟道层11a之间，插入有厚度为t2的AlxGa1-xN层11b。即，图9的HFET包含3重异质结，而图14的HFET包含4重异质结。
在这样包含4重异质结的图14的HFET中，也能够与包含3重异质结的图9的HFET的情况同样地应用电容模型。即，图14的HFET中的面电荷密度qns(C/cm2)也能够与上述的式(1a)同样地用下式(1b)表示。
qns＝(σ3ch+σch2+σ21)+σ43·t4ε3/(t3ε4+t4ε3)+C·(Vgs-Vb) (1b)
在此，σ21表示基于AlwGa1-wN层11与AlxGa1-xN层11b的极化差的正的面固定电荷密度，σch2表示基于AlxGa1-xN层11b与GaN沟道层11a的极化差的负的面固定电荷密度。
与图11类似的图15作为与式(1b)相关的参考，在能带结构内示意性地表示面固定电荷密度σ21、σch2、σ3ch和σ43。在该情况下，与图11所示的3重异质结相比，图14的4重异质结仅在包含厚度t2＝20nm的Al0.08Ga0.92N层11b这一点不同。
将式(1b)与式(1)进行比较可知，不同点仅在于式(1)中的σ31在式(1b)中被替换为(σ3ch+σch2+σ21)。式(1b)也能够与式(1)的情况同样地进行变形，能够得到与式(4)和式(4a)同样的下式(4b)。
Vth＝Vb-(t3/ε3+t4/ε4)·{(σ3ch+σch2+σ21)+σ43·t4ε3/(t3ε4+t4ε3)} (4b)
图7的图表中的曲线Q表示图14的HFET中的实测的电压电流特性。即，具有曲线Q的特性的图14的HFET与具有曲线D的特性的图1的HFET相比，不同点在于：不仅在Al0.05Ga0.95N层11与Al0.25Ga0.75N层12之间插入有厚度tch＝20nm的GaN沟道层11a，而且在Al0.05Ga0.95N层11与GaN沟道层11a之间插入有Al0.1Ga0.9N层11b。如上所述，与AlGaN层相比，GaN层具有电子的高迁移率，因此，能够期待图9的HFET也具有低导通电阻。
实际上，如通过图7中的曲线D与Q的对比和图8中的图表(A)与(C)的对比证实的那样，可知：包括GaN沟道层11a的图14的HFET与图1的HFET相比，在相同的栅极-漏极电流间电压Vgs下呈现高的漏极电流Id，即具有低导通电阻。另外，在图7中的曲线T与Q的对比和图8中的图表(B)与(C)的对比中还可知：虽然图14的HFET与图9的HFET相比具有稍高的导通电阻，但是在图9的HFET中仅得到了约1V的低阈值电压，而在图14的HFET中具有约2V的高阈值电压。本发明人如以下那样对其理由进行了考察。
图16A和图16B示意性地表示关于与图12A和图12B相比仅在附加地包括Al0.1Ga0.9N层11b这一点不同的包含4重异质结的HFET的能带结构。与关于包含2重异质结的HFET的图13A类似，在包含4重异质结的HFET中，如图16A所示，Al0.05Ga0.95N层11中的费米能级EF在其4重异质结附近也存在于禁带的大致中央。在该情况下，即使在Al0.05Ga0.95N层11中存在深的杂质能级Edd，如图16B所示，费米能级EF从深的杂质能级Edd受到的影响也小，导带的下限Ec受到的影响也小。可以认为，作为其结果，与包含2重异质结的HFET的情况类似，在包含4重异质结的HFET中也是，即使存在深的杂质能级，阈值电压Vth也不怎么降低。
以下，对图14的HFET中的AlxGa1-xN层11b的厚度t2的优选范围进行考察。首先，期望厚度t2大于1nm。这是因为，当t2为1nm以下时，实质上失去AlxGa1-xN层11b的插入效果，包含4重异质结的图14的HFET实质上变成与包含3重异质结的图9的HFET同样。
另一方面，由AlwGa1-wN层11、AlxGa1-xN层11b和GaN沟道层11a形成的异质结的附近的能带结构受到w、x、t2和tch影响。
图17A表示在t2为60nm的大的值、tch＝20nm、x＝0.1且w＝0.05的情况下，不存在空穴时的图14的HFET的能带结构。在该情况下，如图17A所示，在AlwGa1-wN层11与AlxGa1-xN层11b的异质界面产生二维电子云(2deg)，图14的HFET的阈值电压Vth降低。
图17B表示在x为比较大的0.2的值、t2＝20nm、tch＝20nm且w＝0.05的情况下，不存在空穴时的图14的HFET的能带结构。在该情况下也是，如图17B所示，在AlwGa1-wN层11与AlxGa1-xN层11b的异质界面产生二维电子云(2deg)，图14的HFET的阈值电压Vth降低。
在上述的图17A和图17B的情况下，均满足t2＞2wtch/(x-w)的关系。因此，为了避免图14的HFET的阈值电压Vth的降低，期望满足t2＜2wtch/(x-w)的条件。
图17C表示在满足t2＜2wtch/(x-w)的t2＝wtch/(x-w)的情况下，不存在空穴时的图14的HFET的能带结构。在该情况下，由图17C可知，在AlwGa1-wN层11与AlxGa1-xN层11b的异质界面不产生二维电子云(2deg)，能够避免图14的HFET的阈值电压Vth的降低。
此外，在上述的实施方式中对包括未掺杂GaN沟道层11a的HFET进行了说明，但是，可以出于提高沟道层11a中的电子的迁移率的目的，相对于Ga以0.05以下的小的组成比、例如0.03的组成比添加In。另外，在HFET中包含的未掺杂AlxGa1-xN层11b中，可以从其下表面侧向上表面侧，使x的值在0.05至0.15的范围内逐渐增加。另外，HFET中包含的台面型的AlzGa1-zN层13，在期望的情况下也能够用p型GaN层或InAlGaN层替换。
产业上的可利用性
如以上所述，根据本发明，能够简便地以低成本提供具有高阈值电压和低导通电阻的常断型HFET。
符号说明
10 缓冲层；
11 未掺杂AlwGa1-wN层；
11a 未掺杂GaN层；
11b 未掺杂AlxGa1-xN层；
12 未掺杂AlyGa1-yN层；
13 未掺杂AlzGa1-zN层；
21 源极电极；
22 漏极电极；
23 肖特基势垒型栅极电极。

Claims (7)

1.一种常断型HFET，其特征在于，包括：
依次叠层的厚度为t1的未掺杂AlwGa1-wN层、厚度为t2的未掺杂AlxGa1-xN层和厚度为tch的未掺杂GaN沟道层；
与所述沟道层电连接并且相互隔开地形成的源极电极和漏极电极；
在所述源极电极与所述漏极电极之间在所述沟道层上形成的厚度为t3的未掺杂AlyGa1-yN层；
在所述源极电极与所述漏极电极之间在所述AlyGa1-yN层的部分区域上呈台面型形成的厚度为t4的AlzGa1-zN层；和
在所述AlzGa1-zN层上形成的肖特基势垒型栅极电极，
满足y＞x＞w＞z、t1＞t4＞t3和2wtch/(x-w)＞t2＞1nm的条件。
2.如权利要求1所述的常断型HFET，其特征在于：
满足w-z＞0.03的条件。
3.如权利要求1或2所述的常断型HFET，其特征在于：
满足t4/t3＞4的条件。
4.如权利要求1或2所述的常断型HFET，其特征在于：
所述AlzGa1-zN层未掺杂。
5.如权利要求1或2所述的常断型HFET，其特征在于：
栅极电极包括Ni/Au叠层、WN层、TiN层、W层和Ti层中的任一个。
6.如权利要求1或2所述的常断型HFET，其特征在于：
所述AlwGa1-wN层、所述AlxGa1-xN层、所述GaN沟道层、所述AlyGa1-yN层和所述AlzGa1-zN层均具有Ga原子面出现在作为(0001)面的上侧面上的Ga极性。
7.一种常断型HFET，其特征在于，包括：
依次叠层的厚度为t1的未掺杂AlwGa1-wN层和厚度为tch的未掺杂GaN沟道层；
与所述沟道层电连接并且相互隔开地形成的源极电极和漏极电极；
在所述源极电极与所述漏极电极之间在所述沟道层上形成的厚度为t3的未掺杂AlyGa1-yN层；
在所述源极电极与所述漏极电极之间在所述AlyGa1-yN层的部分区域上呈台面型形成的厚度为t4的AlzGa1-zN层；和
在所述AlzGa1-zN层上形成的肖特基势垒型栅极电极，
满足y＞w＞z和t1＞t4＞t3的条件。
CN201280064746.8A 2011-12-27 2012-12-12 常断型异质结场效应晶体管 Active CN104025271B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-285857 2011-12-27
JP2011285857 2011-12-27
PCT/JP2012/082183 WO2013099602A1 (ja) 2011-12-27 2012-12-12 ノーマリオフ型ヘテロ接合電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN104025271A CN104025271A (zh) 2014-09-03
CN104025271B true CN104025271B (zh) 2017-03-01

Family

ID=48697094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280064746.8A Active CN104025271B (zh) 2011-12-27 2012-12-12 常断型异质结场效应晶体管

Country Status (4)

Country Link
US (1) US9269801B2 (zh)
JP (1) JP5680223B2 (zh)
CN (1) CN104025271B (zh)
WO (1) WO2013099602A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017210711A1 (de) 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP7025853B2 (ja) * 2016-08-24 2022-02-25 ローム株式会社 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924068A (en) * 2007-09-14 2009-06-01 Transphorm Inc III-nitride devices with recessed gates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4832768B2 (ja) * 2005-02-09 2011-12-07 日本電信電話株式会社 半導体装置
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7566918B2 (en) * 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200924068A (en) * 2007-09-14 2009-06-01 Transphorm Inc III-nitride devices with recessed gates

Also Published As

Publication number Publication date
JP5680223B2 (ja) 2015-03-04
CN104025271A (zh) 2014-09-03
WO2013099602A1 (ja) 2013-07-04
US20140367742A1 (en) 2014-12-18
JPWO2013099602A1 (ja) 2015-04-30
US9269801B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP6511645B2 (ja) 窒化物半導体デバイス
US9006791B2 (en) III-nitride P-channel field effect transistor with hole carriers in the channel
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
CN102484124B (zh) 氮化物半导体装置
US8772836B2 (en) Semiconductor device
JP5189771B2 (ja) ＧａＮ系半導体素子
US20140175455A1 (en) Field-effect transistor
CN102237402A (zh) 氮化物半导体元件
JP2015170821A (ja) 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
CN103493188B (zh) 常闭型异质结场效应晶体管
JP6755892B2 (ja) 半導体装置
CN104704615B (zh) 开关元件
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
CN104916679A (zh) 半导体装置
CN104025271B (zh) 常断型异质结场效应晶体管
CN108028204A (zh) 半导体装置
JP2012074689A (ja) 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
US9887267B2 (en) Normally-off field effect transistor
JP6314316B2 (ja) 窒化物半導体デバイス
CN111527592A (zh) 氮化物半导体装置
CN106206707B (zh) 半导体装置
CN104835834B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211110

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corporation

TR01 Transfer of patent right