CN116525669A - 具有纳米叠层绝缘栅极结构的宽带隙晶体管和制造工艺 - Google Patents
具有纳米叠层绝缘栅极结构的宽带隙晶体管和制造工艺 Download PDFInfo
- Publication number
- CN116525669A CN116525669A CN202310042338.2A CN202310042338A CN116525669A CN 116525669 A CN116525669 A CN 116525669A CN 202310042338 A CN202310042338 A CN 202310042338A CN 116525669 A CN116525669 A CN 116525669A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulated gate
- gate structure
- forming
- wide bandgap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000008569 process Effects 0.000 title abstract description 28
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 26
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 25
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000203 mixture Substances 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 11
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims description 43
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 38
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 37
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 3
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 3
- 229910000807 Ga alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 144
- 235000012431 wafers Nutrition 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 3C-SiC Chemical compound 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本公开涉及具有纳米叠层绝缘栅极结构的宽带隙晶体管和制造宽带隙晶体管的工艺。本公开涉及宽带隙晶体管，其包括半导体结构、绝缘栅极结构和栅极电极，该半导体结构具有至少一个氮化镓或碳化硅的宽带隙半导体层，该栅极电极通过绝缘栅极结构与半导体结构分离。绝缘栅极结构包含铝、铪和氧的混合物。
Description
技术领域
本公开涉及一种具有纳米叠层绝缘栅极结构的宽带隙晶体管以及一种用于制造宽带隙晶体管的工艺。
背景技术
具有宽带隙(WBG)的半导体材料，特别是具有大于1.1eV的带隙的能量值Eg、低导通电阻(RON)、高热导率值、高工作频率和高载流子饱和速度的半导体材料，特别适合于生产用于功率应用的电子组件，诸如MOSFET、JFET、HEMT(高电子迁移率晶体管)和MISHEMT(金属-绝缘体-半导体高电子迁移率晶体管)。
一种具有类似特性并且被设计用于制造电子组件的材料是不同多型体的碳化硅(SiC)(例如，3C-SiC、4H-SiC、6H-SiC)。
针对此目的有利开发的材料的另一个示例是氮化镓(GaN)。例如，基于在异质结处，即在具有不同带隙的半导体材料之间的界面处形成具有高迁移率的二维电子气(2DEG)层，已知高迁移率场效应晶体管。例如，已知HEMT晶体管基于在氮化铝镓(AlGaN)层和氮化镓(GaN)层之间的异质结。
在由SiC或GaN制成的功率晶体管中，使用高介电常数电介质有利于形成绝缘栅极结构。事实上，这些材料使得绝缘栅极结构内部的电场和器件的导通电阻RON两者都减小，并且此外，还带来阈值电压的好处。
目前使用的高介电常数材料的一个问题是当暴露于高温下时有劣化的趋势。特别地，在制造宽带隙器件的一些步骤中通常达到的温度下，纯高介电常数材料倾向于结晶，并且相位改变可能导致器件的漏电流增加。例如，欧姆接触的形成通常包括高温退火步骤，并且可能导致高介电常数电介质的结晶。因此，必须组织工艺流程，以便在形成绝缘栅极结构之前执行包括高温的步骤。然而，该工艺顺序可能包括不必要的附加步骤，这会增加生产成本。例如，必须执行附加的光刻来独立于绝缘栅极结构限定欧姆接触。
另一方面，诸如氧化硅的材料甚至可以耐受非常高的温度而不退化，但是不具有足够的介电常数来实现通常期望的高性能。
发明内容
本公开的各种实施例提供了宽带隙晶体管和用于制造宽带隙晶体管的工艺，其允许克服或至少减轻所描述的限制。
宽带隙晶体管包括半导体结构，具有至少一个氮化镓或碳化硅的宽带隙半导体层；绝缘栅极结构；和通过绝缘栅极结构与半导体结构分离的栅极电极。绝缘栅极结构包含铝、铪和氧的混合物。
附图说明
为了更好地理解本公开，现在将纯粹通过非限制性示例并且参考附图来描述本公开的一些实施例，其中:
图1示出了根据本公开实施例的宽带隙晶体管的横截面；
图2a示出了根据本公开实施例的工艺的步骤中的图1的晶体管的放大细节；
图2b示出了图2a在后续处理步骤中的细节；
图2c示出了根据本公开的不同实施例的工艺的后续处理步骤中的图2a的细节；
图3示出了根据本发明不同实施例的宽带隙晶体管的横截面；
图4-8示出了根据本公开的另一实施例的工艺的后续步骤期间半导体晶片的截面图；
图9示出了根据本发明另一实施例的宽带隙晶体管的横截面；
图10示出了根据本公开的又一实施例的工艺的后续步骤期间半导体晶片的截面图；
图11示出了根据本发明另一实施例的宽带隙晶体管的横截面；以及
图12-16示出了根据本公开的另一实施例的工艺的后续步骤期间半导体晶片的截面。
具体实施方式
本公开涉及绝缘栅极结构的制造，特别是在宽带隙晶体管中。图1示出了根据本公开实施例的宽带隙晶体管的横截面。参考图1，通常，宽带隙晶体管1包括半导体结构2，其中至少一层是宽带隙半导体材料，诸如氮化镓(GaN)或碳化硅(SiC)，源极电极3、漏极电极4和栅极电极7，其通过绝缘栅极结构8与半导体结构2分离。更准确地说，在GaN HEMT器件的情况下，半导体结构2可以包括氮化铝镓(AlGaN)和GaN异质结构-AlGaN/GaN异质结构-或者在SiC MOSFET的情况下，包括具有高掺杂水平(例如，1018原子/cm3或更高)的SiC衬底和具有较低掺杂水平(例如，1015-1016原子/cm3)的SiC外延层。图2a示出了根据本公开实施例的工艺的步骤中的图1的晶体管的放大细节；图2b示出了图2a在后续处理步骤中的细节；以及图2c示出了根据本公开的不同实施例的工艺的后续处理步骤中的图2a的细节。图2a-2c中更详细示出的绝缘栅极结构8包含铝、铪和氧的混合物。更准确地说，绝缘栅极结构8是通过连续交替保形沉积具有纳米厚度的多个氧化铝层8a和多个氧化铪层8b以形成栅极堆叠8′(图2a)，然后进行退火步骤(图2b、2c)而获得的。换句话说，多个氧化铝层8a中的每个通过多个氧化铪层8b中的至少一个与多个氧化铝层8a中的另一个分离。氧化铝层8a和氧化铪层8b可以例如各自具有0.5nm和10nm之间的厚度，是非晶的并且通过原子层沉积(ALD)被获得。在一个实施例中，氧化铝层8a和氧化铪层中的每个具有在1nm和5nm之间的厚度。层8a、8b的数目被确定，使得绝缘栅极结构8的总厚度具有期望值，例如包括在30nm和60nm之间。在非限制性实施例中，所有氧化铝层8a和氧化铪层8b具有相等的厚度。
在退火步骤期间，氧化铝和氧化铪在层8a、8b之间的界面处扩散并且混合。因此，铝、铪和氧的混合物至少存在于界面处。根据氧化铝层8a和氧化铪层8b的初始厚度、退火步骤的持续时间和温度，在最终的绝缘栅极结构8中，初始分层结构可以被部分保留(例如，参见图2b)，或者备选地，可以被丢失(例如，参见图2c)。例如，如图2b所示，氧化铝层8a和氧化铪层8b之间的界面相互被结合或混合，而氧化铝层8a和氧化铪层8b的剩余部分保持不变。相反，如图2c所示，氧化铝层8a和氧化铪层8b完全被集成或彼此混合，使得绝缘栅极结构8不再具有分层结构。退火步骤可以通过将栅极堆叠8′加热到包括在500℃和950℃之间，优选在600℃和800℃之间，例如800℃的退火温度来执行。退火持续时间可以被包括在30秒和600秒之间。然而，选择退火温度和退火持续时间，以避免绝缘栅极结构8由于氧化铝和氧化铪的扩散和混合而结晶。绝缘栅极结构8的介电常数和结晶温度介于氧化铝和氧化铪的介电常数和温度之间。因此，绝缘栅极结构8具有令人满意的介电常数值，并且同时能够在不改变结构的情况下承受在功率器件的制造步骤中出现的热应力，例如用于形成欧姆接触。由于不需要保护栅极结构免于暴露在高温下，因此可以优化工艺流程以避免不必要的步骤，例如通过减少光刻的数目。
图3示出了具有如上所述获得的绝缘栅极结构的HEMT器件10。HEMT器件10包括:衬底12，例如由硅或碳化硅(SiC)或氧化铝(Al2O3)制成；在衬底12上延伸的本征氮化镓(GaN)的沟道层14；在沟道层14上延伸的本征氮化铝镓(AlGaN)或更一般地基于氮化镓的三元或四元合金的化合物的阻挡层16，诸如AlxGa1-xN、AlInGaN、InxGa1-xN、AlxIn1-xAl；绝缘栅极结构17，在阻挡层16的与沟道层14相对的面16a上延伸；在源极电极20和漏极电极22之间的绝缘栅极结构17上延伸的栅极电极18。
沟道层14和阻挡层16形成异质结构13，在彼此的界面处具有异质结13a。因此，异质结构13在沟道层14的底侧和阻挡层16的顶侧16a之间延伸，沟道层14是与下面的衬底12的界面的一部分。
衬底12、沟道层14和阻挡层16在下文中作为整体被称为半导体结构15。在使用中，在半导体结构15中限定的有源区域13a容纳HEMT器件10的导电沟道。在图3的实施例中，栅极电极18在对应于(例如，直接覆盖)有源区域13a的区域中的绝缘栅极结构17上延伸。
参考图2a-2c已经示出的绝缘栅极结构17包含铝、铪和氧的混合物。更准确地说，绝缘栅极结构17是通过连续交替保形沉积具有纳米或亚纳米厚度的多个氧化铝层17a和多个氧化铪层17b，然后进行退火步骤而获得的。氧化铝层17a和氧化铪层17b是非晶的。
根据未示出的其他实施例，根据设计偏好，半导体本体15以及容纳在其中的有源区域13a可以包括单层或多层GaN或GaN合金，适当掺杂或本征类型。
在图3的实施例中，导电材料(例如金属)的源极20和漏极22专门延伸穿过绝缘栅极层17，直到它们到达阻挡层16的表面16a，而没有深入阻挡层16。
根据未示出的实施例，源极电极20和漏极电极22延伸阻挡层16的一部分厚度，终止于阻挡层16内。
根据未示出的其他实施例，源极电极20和漏极电极22深入延伸到半导体本体15中，完全地穿过阻挡层16，终止于阻挡层16和沟道层14之间的界面。
根据未示出的其他实施例，源极电极20和漏极电极22进一步部分延伸穿过沟道层14并且终止于沟道层14中。
下面将参照图4-8描述HEMT器件10的制造工艺的示例。具体而言，图4-8示出了在制造HEMT器件10的工艺的后续步骤期间半导体晶片的横截面。
最初，如图4所示，半导体晶片30包括衬底12，例如硅或碳化硅(SiC)或氧化铝(Al2O3)。氮化镓(GaN)的沟道层14和氮化铝镓(AlGaN)的阻挡层16被形成在衬底12上，在沟道层14上延伸。如前所述，阻挡层16和沟道层14形成异质结构13和异质结13a。
如参考图2a所述，然后形成栅极堆叠17′。具体地，通过连续交替保形沉积具有纳米或亚纳米厚度的多个氧化铝层17a(Al2O3)和多个氧化铪层17b(HfO2)，直到它们达到期望的总厚度，来获得栅极堆叠17′。换句话说，多个氧化铝层17a中的每个通过多个氧化铪层17b中的至少一个与多个氧化铝层17a中的另一个分离。氧化铝层17a和氧化铪层17b是非晶的，并且通过原子层沉积(ALD)形成，这确保了结构保形性和极其精确的厚度控制。
随后(图5)，例如抗蚀剂的第一牺牲层25被形成在栅极堆叠17′上，并且通过第一光刻工艺来限定。第一牺牲层25具有用于形成源极电极20和漏极电极22的开口26。第一牺牲层25被用作掩模，以通过开口26选择性地蚀刻栅极堆叠17′。
参考图6，在沉积金属层或多层以及剥离第一牺牲层25之后，在对应于相应开口26的位置中形成源极电极20和漏极电极22。
然后在例如500℃和950℃之间，优选地在600℃和800℃之间的温度下执行退火步骤，用于形成欧姆接触。同时，相邻的氧化铝层17a和氧化铪层17b在各自的界面处相互扩散，并且绝缘栅极结构17由栅极堆叠17′的剩余部分形成，如图7所示。根据设计偏好选择氧化铝层17a和氧化铪层17b的数目和厚度、退火温度和退火持续时间，使得绝缘栅极结构17保持(如图2b的示例中)或不保持起始层17a、17b的迹线(如图2c的示例中)，并且避免结晶。
然后在绝缘栅极结构17上、源极电极20上和漏极电极22上形成第二牺牲层27(图8)，并且通过第二光刻工艺限定。第二牺牲层27具有用于形成栅极电极18的开口28。
在沉积金属层或多层并且通过(等离子体或湿法)蚀刻剥离第二牺牲层27之后，在对应于开口28的位置中形成栅极电极18。可选地，在沉积金属层或多层之后，例如在400℃下，可以执行进一步的退火步骤
在常规并且未示出的最终处理步骤和半导体晶片30的切割之后，图3的HEMT器件10被获得。
退火期间氧化铝层17a和氧化铪层17b的扩散允许保持高介电常数值，通常在单一本征Al2O3和HfO2层的介电常数值之间，同时避免材料在随后的高温处理步骤期间结晶。特别地，耐高温有利地允许在形成具有相应欧姆接触的源极和漏极电极之前形成栅极堆叠17′,而不会使材料退化。以这种方式，可以使用单个光刻工艺和单个退火步骤两者来限定绝缘栅极结构17并且形成具有相应欧姆接触的源极电极和漏极电极。
图9示出了根据本发明另一实施例的宽带隙晶体管的横截面。在图9中，这里由38指示的栅极区域可以是凹陷型的，并且绝缘栅极结构40不是平面的。
图10示出了在制造图9中所示的宽带隙晶体管的工艺的后续步骤期间半导体晶片的横截面。在这种情况下，在形成通过ALD共形沉积的绝缘多层40′之前，阻挡层16被选择性地等离子体蚀刻以打开沟槽41。如图9所示，然后在沟槽41中形成栅极区域38。去除绝缘多层40′的部分，并且然后在阻挡层16上形成源极电极20和漏极电极22，如图9所示。
图11示出了根据本发明另一实施例的宽带隙晶体管的横截面。具体而言，图11示出了垂直MOSFET 100，其包括碳化硅(SiC)的半导体结构102，在半导体结构102的背面102a上具有漏极电极100a，并且在半导体结构102的正面102b上具有源极电极100b和栅极电极100c。半导体结构102又包括衬底103(其一面限定了背面100a)和外延层105(其一面限定了半导体结构102的正面102b)，两者都具有第一类型的导电性，例如N型。然而，SiC的N型衬底103具有较高的第一掺杂水平(例如，1018原子/cm3或更高)，而外延层103具有较低的第二掺杂水平(例如，1015-1016原子/cm3)。
具有第二类型导电性(此处为P型)的体阱107被形成在外延层105内部，并且容纳具有第一类型导电性(具体为N+)的相应源区域108和具有第二类型导电性(具体为P+)的接触区域109，并且与相应源区域108邻接。外延层105限定了电流扩散层(CSL)，其中嵌入了体阱107。
体阱107彼此分离的距离通常小于1μm，例如0.6μm。体阱107和包括在其间的外延层105的部分形成寄生JFET区域。
绝缘栅极结构110在源极区域108之间的外延层105(或增强层6，如有)上的半导体结构102的前侧102a上延伸，并且被栅极电极100b覆盖。参考图2a-2c已经示出的绝缘栅极结构110包含铝、铪和氧的混合物。更准确地说，绝缘栅极结构110是通过连续交替保形沉积具有纳米或亚纳米厚度的多个氧化铝层和多个氧化铪层，然后进行退火步骤而获得的。
下面将参照图12-16描述MOSFET 100的制造工艺的示例。特别地，图12-16示出了在制造MOSFET 100的工艺的后续步骤期间半导体晶片的横截面。
最初，如图12所示，半导体晶片130包括衬底103，外延层105在衬底103上生长以形成半导体结构102。然后通过不同掺杂种类的后续离子注入形成体阱107、源区域108和接触区域109。在注入之后，在高温下，例如在1600℃以上，执行激活退火步骤
然后(图13)，如参考图2a所述，形成栅极堆叠110′。具体地，通过连续交替保形沉积具有纳米厚度的多个氧化铝层110a和多个氧化铪层110b，直到它们达到总的期望厚度，来获得栅极堆叠110′。氧化铝层110a和氧化铪层110b通过原子层沉积(ALD)形成。
如图14所示，抗蚀剂的第一牺牲层112被形成在栅极堆叠110′上，并且由第一光刻工艺限定。第一牺牲层112具有用于形成源极电极100b的开口113，并且被用作选择性蚀刻栅极堆叠110′的掩模。
参考图15，在半导体结构102的前侧102b上沉积金属层或多层以及剥离第一牺牲层112之后，在对应于相应开口113的位置中形成源极电极100b。在前侧102b上沉积的同时或在前侧102b上沉积之后，金属层或多层也沉积在半导体结构102e的后侧102a上以形成漏极电极100a。在沉积漏极电极100a之前，衬底103可以被机械减薄(研磨)并且可能经受激光退火。
一旦形成了漏极电极100a和源极电极100b，就进行退火步骤，例如在800℃的退火温度下形成硅化物。在该步骤中，其中栅极堆叠110′被加热到退火温度，栅极堆叠110′的层110a、110b的氧化铝和氧化铪在界面处扩散并且混合。因此，至少在界面处，存在铝、铪和氧的混合物。根据氧化铝层110a和氧化铪层110b的初始厚度、退火步骤的持续时间和温度，在最终的绝缘栅极结构110中，初始分层结构可以被部分保留(如图2b的示例中所示)，或者备选地，可以被丢失(如图2c的示例中所示)。
退火后(图16)，在绝缘栅极结构110和源极电极100b上沉积与用于源极电极100b的材料不同的金属层或多层115，然后在金属层或多层115的一部分上形成抗蚀剂的第二牺牲层120，并且通过第二光刻工艺限定。第二牺牲层120具有用于形成栅极电极100c的开口121。第二牺牲层120被用作掩模，以通过开口121选择性地蚀刻金属层或多层115，例如通过等离子体蚀刻。由此获得栅极电极100c。
在常规并且未示出的最终处理步骤和半导体晶片30的切割之后，图11的MOSFET100被获得。
绝缘栅极结构110和所描述的制造工艺允许高介电常数电介质被用作多个SiCMOSFET中的栅极绝缘体，例如代替氧化硅，具有双重优点。一方面，事实上，高介电常数允许最高电场值位于外延层105内。因此，可以优化相同外延层105的厚度和导通电阻RON两者。另一方面，由于消除了高温(1100-1200℃)下的一氧化氮氧化后退火步骤，工艺流程被简化了。
最后，很明显，在不脱离本公开的范围的情况下，可以对所描述的晶体管和工艺进行修改和变化。
宽带隙晶体管可以被概括为包括半导体结构(2；15；102)，包括至少一个宽带隙半导体层(14，16；103，105)，其由氮化镓(GaN)或碳化硅(SiC)制成；绝缘栅极结构(8；17；110)；以及栅极电极(7；18；100c)，其与半导体结构(2；15；102)被绝缘栅极结构(8；17；110)分离，其中绝缘栅极结构(8；17；110)包含铝、铪和氧的混合物。
半导体结构(15)可以包括异质结构(13)，其包括氮化镓(GaN)的沟道层(14)和选自由氮化铝镓(AlGaN)、铝和镓的三元合金或铝和镓的四元合金组成的组中的材料的阻挡层(16)；以及在沟道层(14)和阻挡层(16)之间的界面处形成的异质结(13a)。
半导体结构(102)可以包括碳化硅(SiC)的衬底(103)，其具有一种类型的导电性和第一掺杂水平；以及碳化硅(SiC)的外延层(105)，其具有所述类型的导电性和低于第一掺杂水平的第二掺杂水平。
绝缘栅极结构(8；17；110)可以至少部分地分层在包含氧化铝(Al2O3)的多个第一区域(8a；17a)和与第一区域(8a；17a)交替的多个氧化铪(HfO2)的第二包含区域(8b；17b)。
第一区域(2a；17a)和第二包含区域(8b；17b)的厚度可以在1nm和5nm之间。
绝缘栅极结构(8；17；110)可以是非晶的。
用于制造宽带隙晶体管的工艺可以被概括为包括形成半导体结构(2；15；102)，包括至少一个宽带隙半导体层(14,16；103,105)，其由氮化镓(GaN)或碳化硅(SiC)制成；形成绝缘栅极结构(8；17；110)在半导体结构(2；15；102)；以及在绝缘栅极结构(8；17；110)上形成栅极电极(7；18；100c)，其中绝缘栅极结构(8；17；110)包含铝、铪和氧的混合物。
形成半导体结构(2；15；102)可以包括形成异质结构(13)，该异质结构包括氮化镓(GaN)的沟道层(14)和氮化铝镓(AlGaN)的阻挡层(16)，在沟道层(14)和阻挡层(16)之间的界面处形成异质结(13a)。
形成半导体结构(102)可以包括形成碳化硅(SiC)的衬底(103)，其具有一种类型的导电性和第一掺杂水平；以及形成碳化硅(SiC)的外延层(105)，其具有所述类型的导电性和低于第一掺杂水平的第二掺杂水平。
形成绝缘栅极结构(8；17；110)可以包括连续交替沉积多个氧化铝层(8a；17a；110a)和多个氧化铪层(8b；17b；110b)，形成栅极堆叠(8′；17′；110′)；以及执行退火，使得氧化铝层(8a；17a；110a)和氧化铪层(8b；17b；110b)在相邻氧化铝层(8a；17a；110a)和氧化铪层(8b；17b；110b)并混合。
执行退火可以包括加热栅极堆叠(8′；17′；110′)到针对退火持续时间的退火温度，并且可以选择退火温度和退火持续时间以便防止绝缘栅极结构(8；17；110)结晶。
温度可以在500℃和950℃之间，优选在600℃和800℃之间，并且退火持续时间可以在30秒和600秒之间
连续沉积可以包括通过原子层沉积(ALD)进行沉积。
氧化铝层(8a；17a；110a)和氧化铪层(8b；17b；110b)可以具有0.5nm和10nm之间的厚度。
该工艺可以包括形成至少一个源极电极(3；20；100b)和漏极电极(4；20；100a)，在形成栅极堆叠(8′；17′；110′)之后。
上述各种实施例可以组合以提供进一步的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制于说明书和权利要求中公开的具体实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。
Claims (20)
1.一种宽带隙晶体管，包括:
半导体结构，所述半导体结构包括至少一个氮化镓GaN或碳化硅SiC的宽带隙半导体层；
在所述半导体结构上的绝缘栅极结构；以及
栅极电极，在所述绝缘栅极结构上，并且通过所述绝缘栅极结构与所述半导体结构分离，
所述绝缘栅极结构包括铝、铪和氧的混合物。
2.根据权利要求1所述的宽带隙晶体管，其中所述半导体结构包括异质结构，所述异质结构包括:
氮化镓GaN的沟道层；
从包括以下项的材料组中选择的材料的阻挡层：铝镓氮化物AlGaN、铝和镓的三元合金以及铝和镓的四元合金；以及
在所述沟道层和所述阻挡层之间的界面处形成的异质结。
3.根据权利要求1所述的宽带隙晶体管，其中所述半导体结构包括:
具有导电类型和第一掺杂水平的碳化硅SiC的衬底；以及
碳化硅SiC的外延层，具有所述导电类型和低于所述第一掺杂水平的第二掺杂水平。
4.根据权利要求1所述的宽带隙晶体管，其中所述绝缘栅极结构至少部分地层叠有包括氧化铝Al2O3的多个第一区域和与所述第一区域交替的、包括氧化铪HfO2的多个第二包含区域。
5.根据权利要求4所述的宽带隙晶体管，其中所述第一区域中的每个区域和所述第二包含区域中的每个区域具有在1nm和5nm之间的厚度。
6.根据权利要求1所述的宽带隙晶体管，其中所述绝缘栅极结构是非晶的。
7.一种用于制造宽带隙晶体管的方法，所述方法包括:
形成包括氮化镓GaN或碳化硅SiC的至少一个宽带隙半导体层的半导体结构；
在所述半导体结构上形成绝缘栅极结构；以及
在所述绝缘栅极结构上形成栅极电极，
所述绝缘栅极结构包括铝、铪和氧的混合物。
8.根据权利要求7所述的方法，其中形成所述半导体结构包括:
形成异质结构，所述异质结构包括:
氮化镓GaN的沟道层；以及
氮化铝镓AlGaN的阻挡层，在所述沟道层和所述阻挡层之间的界面处形成的异质结。
9.根据权利要求7所述的方法，其中形成所述半导体结构包括:
形成具有导电类型和第一掺杂水平的碳化硅SiC的衬底；以及
形成碳化硅SiC的外延层，具有所述导电类型和低于所述第一掺杂水平的第二掺杂水平。
10.根据权利要求7所述的方法，其中形成所述绝缘栅极结构包括:
连续交替沉积多个氧化铝层和多个氧化铪层，形成栅极堆叠；以及
执行退火使得所述多个氧化铝层的氧化铝和所述多个氧化铪层的氧化铪在相邻的氧化铝层和氧化铪层之间的界面处扩散并且混合。
11.根据权利要求10所述的方法，其中
执行所述退火包括在退火持续时间内将所述栅极堆叠加热到退火温度，并且
所述退火温度和所述退火持续时间被选择为防止所述绝缘栅极结构结晶。
12.根据权利要求11所述的方法，其中所述退火温度在500℃和950℃之间，并且所述退火持续时间在30秒和600秒之间。
13.根据权利要求10所述的方法，其中连续沉积包括通过原子层沉积进行沉积。
14.根据权利要求10所述的方法，其中所述多个氧化铝层中的每个氧化铝层和所述多个氧化铪层中的每个氧化铪层具有在0.5nm和10nm之间的厚度。
15.根据权利要求10所述的方法，进一步包括:
在形成所述栅极堆叠之后，形成至少一个源极电极和漏极电极。
16.一种方法，包括:
形成包括氮化镓GaN或碳化硅SiC的半导体结构；
在所述半导体结构上形成绝缘栅极结构，所述绝缘栅极结构的所述形成包括:
形成多个第一氧化铝Al2O3层；以及
形成多个第二氧化铪HfO2层；以及
在所述绝缘栅极结构上形成栅极电极。
17.根据权利要求16所述的方法，进一步包括:
退火所述多个第一层和所述多个第二层。
18.根据权利要求17所述的方法，其中所述退火在退火持续时间内在退火温度下被执行，并且所述退火温度和所述退火持续时间被选择为防止所述绝缘栅极结构结晶。
19.根据权利要求16所述的方法，其中所述多个第一层中的每个层均通过所述多个第二层中的层与所述多个第一层中的另一层隔开。
20.根据权利要求16所述的方法，其中形成所述半导体结构包括在衬底上形成沟道层，以及在所述沟道层上形成阻挡层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102022000001478 | 2022-01-28 | ||
| US18/156,120 US20230246086A1 (en) | 2022-01-28 | 2023-01-18 | Wide band gap transistor with nanolaminated insulating gate structure and process for manufacturing a wide band gap transistor |
| US18/156,120 | 2023-01-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116525669A true CN116525669A (zh) | 2023-08-01 |
Family
ID=87398175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310042338.2A Pending CN116525669A (zh) | 2022-01-28 | 2023-01-28 | 具有纳米叠层绝缘栅极结构的宽带隙晶体管和制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525669A (zh) |
-
2023
- 2023-01-28 CN CN202310042338.2A patent/CN116525669A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4812292B2 (ja) | トレンチ構造を有するｉｉｉ族窒化物半導体装置 | |
| US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
| TW200924068A (en) | III-nitride devices with recessed gates | |
| US7491627B2 (en) | III-nitride device and method with variable epitaxial growth direction | |
| US9601638B2 (en) | GaN-on-Si switch devices | |
| TW200531277A (en) | Enhancement mode iii-nitride fet | |
| TW201138107A (en) | Lateral power transistor device, semiconductor die and method of manufacturing a lateral power transistor device | |
| US8941120B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP7103444B2 (ja) | 炭化珪素半導体素子 | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| JP6584671B2 (ja) | 半導体装置およびその製造方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
| JP2006114795A (ja) | 半導体装置 | |
| CN116487425A (zh) | 高电子迁移率晶体管及其制作方法 | |
| JP2009266981A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| EP4220734A1 (en) | Wide band gap transistor with nanolaminated insulating gate strutcture and process for manufacturing a wide band gap transistor | |
| CN116525669A (zh) | 具有纳米叠层绝缘栅极结构的宽带隙晶体管和制造工艺 | |
| KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP2006245243A (ja) | 半導体装置およびその製造方法 | |
| CN111640798B (zh) | 半导体装置及其制造方法 | |
| JP7113985B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US20230253488A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN117637457A (zh) | 制造具有热预算优化的电子器件的欧姆接触的方法 | |
| JP2016048758A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |