TW200811957A - Method of preventing generation of arc during rapid annealing by joule heating - Google Patents

Method of preventing generation of arc during rapid annealing by joule heating Download PDF

Info

Publication number
TW200811957A
TW200811957A TW096120758A TW96120758A TW200811957A TW 200811957 A TW200811957 A TW 200811957A TW 096120758 A TW096120758 A TW 096120758A TW 96120758 A TW96120758 A TW 96120758A TW 200811957 A TW200811957 A TW 200811957A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
conductive layer
heat treatment
dielectric layer
Prior art date
Application number
TW096120758A
Other languages
English (en)
Inventor
Jae-Sang Ro
Won-Eui Hong
Original Assignee
Jae-Sang Ro
Ensiltech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jae-Sang Ro, Ensiltech Corp filed Critical Jae-Sang Ro
Publication of TW200811957A publication Critical patent/TW200811957A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

200811957 九、發明說明： 【發明所屬之技術領域】 本發明係關於避免利用焦耳加_ ，弧之方法’尤其係關於在熱處理需求材料、介電=產屋 電層構成的固^結構内，包含在熱處理需长:-及等 分^退火期間’利用對導電層施加電場瞬 熱造成焦耳加熱效果，熱處理需求材料與導帝声之弓向 位差設定低於介電層的介電崩潰電壓，藉此：‘在、;：電 間因為介電層的介電崩潰而產生電弧之快退火期 【先前技術】 、：般而言，退火法會有所改變’像是使用熱處理爐： 爐退、、使用S素燈料喃射熱之快速熱退火(R 用雷射的雷射退火、使用焦耳加熱的退火等等。 在充分考量到材料特性以及退火溫度範圍的處理點、 退火溫度的-致性、加熱率、冷卻率、採_袼、保養成 本等等來選擇這些退火法。尤其是，可選_熱處理法極 度受限於因為材料與處理的特性，而需要在材料局部區域 上高溫退火或快速退火之情況。 在上述退火法之間，雷射退火法可在材料表面上進行 快速退火，但是因為退火的可能性取決於雷射波長以及熱 處理需求材料，因此可退火的材料就受到限制。尤其是Y 在大尺寸退火的情況下，直線光束形雷射需要重複掃描， 如此可能會發生雷射光束強度不一致以及雷射光束本身輻 200811957
射劑量隨時間而變的問題。更進一I 設備價格高，而且保養成本相當方法具有不僅是 雖然RTA法廣泛用在半導體的製備上， 於直徑腿的石夕晶圓，如此在比這個寬的美:用 形成有限的退火均勻度。此外，由於最古'土反上就會 秒吏用在需要比此還高力二: = ㉟進行許多針對退火法的研究， 些問題亚且免讀理上的限'制。在這此 ^可解決廷 2004-74493號申請案内的說明，其利;〇 場而透過焦耳加熱的快速退火法，並且層上施加電 所產生高溫的熱傳導在 、’述退火法可藉由 並且預期具有比町/處高選取的快速退火， 這類物理現象，出像是焦耳加熱期間電弧產生 用當耳加熱— 【發明内容】 問題 創造本發明來解決上述問題以及尚未解決的其他技術 本發2====，決上題之後， 電層構成的混合結構内 二里:斤需材料/介電料 間產生電弧的原因 曰也加电場而在焦耳加熱期 特定需衣情況下退火時不會=進一步我出在符合 生私弧的因素。本發明將根 \ 200811957 據上面的發現來完成。 根據本發明在熱處理需^^财余、 “、 成的固定結構内之退火法，包含碑、介電層以及導電層構 部分上之快速退火期間，利用訝f =處理t求材料的預定 高熱造成焦耳加熱效果，熱處理^私層苑加電場瞬間產生 電位差設定低於介電層的介電崩材料與導電層之間的 期間因為介電層的介電崩潰而【，藉此避免在退火 因此，根據本發明的快竣退二弧二 層施加電場造成焦耳加熱將部分欠’在短時間_導電 火，而還能避免介電層的介電崩们熱處理需求材料返 上述第KP 2004_74493 ‘=致產生·。 · 熱導電層至當賴處理f求材料;；；科公佈彻焦如 退火法，因此上述中請案在3：：=^目標層之快迷 〜層内利用施加電場所發生 ^ 1 過導電材料受到阻力而產生熱量的 二：加熱猎由電場施加於導電層的能量可由下列方程日^
W - V X X 在上列方程式中，W定義為每單 應的能量數量，V 岸至導 ' “、σ，、、、所 、士。"…,+ V電層兩端的電壓，而I Λ :攸上列方程式中可瞭解’隨著電壓⑺增加 為 奴著電流(I)增加，每單位時間隹 '’且/ 量數量也會增加。 “、、耳加熱施加於導電層的 口此，、、、耳加熱將強烈電場施加於導電層瞬間產生 200811957 …士此產生的熱量會透過導電層傳導，藉此將退火目標 層快速退火。π^ 過，在快速退火處理中，會有電孤產生的 十月況0 構内ί處理所需材料/介電層/導電層構成的混合結 因 已 進行許多電場而在焦耳加熱期間產生電藏的原Ε 經找出當熱集研究與實驗之後，本發明的發明者ί 介電崩，潰電=需求材料與導電層之間電位差高於介電』
於施力π電p ^务生電弧。這是全新發現，因此預期J 下面SI"火法有突破性的進展。 字砰細說明本發明。 在熱處理需♦, 下，電位差發生二、二料本身或—部分具有導電性物 電層的電場之垂直ν电層與熱處理需求材料之間施加於ί /介電層/導電；&方向上。換言之，沿著熱處理需求材举 f本身或其某β些部方Λ發成生呈電有位導差。其中，在熱處理需幻 個材料製作成—f =成八有¥電性的情況下，則會將| 介電層的介電*、^各③結構。因此1發生電位差超a + 丨包朋潰電壓，抄你而 產生電弧。 ^後龟流流過介電層，因此伴沒 本身或二^具有導電性， 導電。例如：h日t 或材料在退火處理期間變i 於頂端或㈣γγ^ΓΛ心科加減加電場至七 膜，藉此多晶石夕_會在二曰的導電層來變成多晶w 加電場來進行焦耳力，而取因此， <〆、、、、口日日特性日守，則可如』 述原理發生電弧。 根據本發明的方法， 電位差設定低於介 …、處理需求材料與導電層之間 ^ >1 山、φ ⑴讓熱處理需求材料輿—毛朋>貝電壓之較佳方法為像是 期間介電層的介電崩潰^層之間的電位差低於焦耳加熱 電壓。 电堊，或(u)提升介電層的介電崩潰 上述方法⑴的更特 時I電場施加於熱處理u':、、、進-步在焦耳加熱期間同 時施加於導電層與熱材料。換言之，利甩將電場同 求材料之間同電位而不於而求材料’讓導電層與熱:處理需. 將電場施加在C立差。 - 結構由熱處理需求㈣:14熱處理需求材料的方法包錄 將電板連接至埶處理^丨電層/導電層構成的情況下，利用 電場的方法；用：料與導電層每—或兩者來施- 熱處理μ㈣接來將料施加· 上7斧电層之方法。 強度。因為rH的/特定範例為提升介電層的介電崩潰 所決定，利二據已2:崩：強度，由材料的固有特性 的情况下，*丨 σ '況選擇適當材料並且在相同材料 潰強度增加相厚度來㈣，厚度增加時介電崩 理需求持料內^提升介電崩潰強度的方法更佳用於熱處 特別顯示由人^需要電流的情況。在此連接當中，底下將 施;丨电層的介電崩潰所產生之電弧。 ▽至介電層的電場可由下列方程式表示·· 200811957 e 4一加至介電層的 電層兩端時發生在執處理 切電屢供應至導 差，t為介電層的厚度。因為而施加tit導電層之間的電位 的厚度成反A，所以增加介電 ^層的電場與介電層 並不容易讓B超過包含介電；的I度會減少電場。因此， :、:另一方面，增加介電層厚二介電崩潰電屢 傳導至熱處理需 ㈢由於減少熱量從導電層 而求材枓，㈣會降域耳加熱效率。 【實施方式】 本發::具:ί:用於幫助瞭解本發明的圖式來詳細說明 在以下非用於限制本發明領域。 構的接觸狀態?：明中’針對參考聚合積層薄膜結 理需求材料電極之間的接觸狀態、熱處 處理需求材料極之間，狀態及熱 種程度的接觸二，=、日的接觸狀怨，表示保持這 大的接觸阻2。料έ造成電場施加期間這兩者之間一個 理需然加人或形成來將電場施加至導電層或熱處 (或了員端=在下列範例内專門加入或形成於上表面 構，里开、面）’若其在聚合積層薄膜結構内具有中空結 包含加入或形成於側表面的電極。 結構，並^’此後利用垂直剖面圖來表示聚合積層薄膜 說明的某考量某些結構時（例如電極）使用根據平面 ”二限表不’但是這些表示可在立體結構内變更。 200811957 先第圖顯示說明本發明基本樣本纟 立 ^參閱第1 ’在熱處理需求材料⑽^、不思圖。 包層（40)和導電層⑼)時，連接將 依序形成介 電層⑽連接在—起的電極，並且同時=材料⑽和導 理需求材料⑽與介f層㈣。 谓—至熱處
層(零⑽iL ⑽才會受到熱處理，如此導電 戦賴歡處。 上的多、求材料⑽可為包含單—材料或2種材料以 …處理而求材科⑽本身或其部产 I干以 飞p使具有蜍電性也不適合焦耳加埶直接施 加電場的材料。 …且接她 4*参· =電層（40)用於避免導電層（5〇)在退火處理中發德污 丸 …处而求材枓（10)與導電層（50)之間絕緣來 心、。介電層（4G)-般可形成薄並且包含對材料影塑不大 亚且具有絕緣特性與高熔點的各種材料。 導電層⑽包含可較佳轉—致厚度的導電材料，以 及在施加笔％的焦耳加熱期間讓熱均勻的化學成分。 將電場施加至導電層（50)可在室溫下達成，並且該結 構可在應用電場之前在適#溫度範_賴。適當的預熱 μ度範圍表示可讓熱處理需求材料（1〇)通過所有處理的溫 度範圍。 利用施加可用焦耳加熱加熱至所要溫度範圍的電源能 200811957 罝”亚且洲紋妓城 糊f許多因素來決定達成將電場:力 电極（60, 02)用來當成壤導+ 、电層（50)。 ⑽電接觸磁。_ 求材料 ⑽電接觸的裝置，並且若用熱處 層與熱處理需求材料之間直接電連接的^使:： 有圖式内所表不的電極型態，則 "或疋 :含像是變更.·某些結構讓敎處理極排除。裝置可包 分内直接電接觸之情況導電㈣ 有，，場時將熱處理需求材料電連接至導二=； 在熱處理需求材料（1〇)的上與下表面同日士、= 1 下’如第二圖内所示，一個樣 :二二：^況 成。在=^内L層（4〇)/導電層⑽的結構所構 理〃極(60’62)也可由將導電層（5〇)與孰處 理"求材料⑽電連接的其他裝置所構成。 因此’除非說明書内有並仙 材料（在某些情況下為「桿)盘’否則讓熱處理需求 些當中也都包含在本發明的斤=内吾人應該瞭解’所有這 說明祀;i呈用刀解成分以及電場施加結構，來更詳細 具有第—圖内樣本結構當成基本結構 !=中：或多個因為處理特性而不需要退火的基層可加 火目標層來加入。 而切枓可用層形’即是退 12 200811957 第三圖至第六圖說明根據本發明第一具體實施例的壤 本之示意圖。 根據弟一具體實施例的樣本（1〇〇，101，1〇2，103)由从 目標層（30)、介電層（40)和導電層（50)位於基層（2〇)上的噸 序形成之結構所構成，並且包含連接至目標層（3〇)和導電 層（50)的電極(60，62)。 根據第二圖和第四圖的樣本（1⑽，1〇1)包含基層（2〇)、目 φ 標層（30)、介電層（40)以及導電層（5〇)依序堆疊的積層結 構，並且形成電極(60, 62)來去除目標層（3〇)、介電層（4〇) 和導電層（50)兩側的某些部分，或去除介電層（4〇)與導電層 (5〇)兩側的某些部分，並且電極(6〇, 6幻具有與目標層 ，，觸的結構。其中，如第四圖内所示的電極(60, 62)可與目 標層（30)上表面的兩側接觸，成為覆蓋導電層（5〇)上表面 侧的結構^> 又兩 ι根據第五圖和第六圖的樣本（102, 1〇3)包含利用去除 •基層(20)、目標層（30)、介電層(4〇)的積層結構内某部分^ 電層（40)來形成與目標層（30)接觸的第一電極(6〇, 二; 形成於介電層（40)和電極(60, 62)上所形成導電層（5〇j上表 面兩側上的第二電極（61，63) 〇 , 乂 其中，目標層（30)利用透過去除部份介電層(4〇)與 • 電極(60,62)接觸來與導電層（50)電連接。介電層（4〇)^具 ▲ 如第五圖内所示兩側某些部分去除的結構，如丄/、有 一丄人、圖內 所不去除夾在特定圖案内某些部分的結構。 第七圖至第十-圖說明根據本發明第二具體實施例的 13 200811957 樣本之示意圖。 々人根ί第二具體實施例的樣本⑽，201，202, m 204) 戶Π0)位;^丨&層（4())、導電層⑼)第二介電層（42)和目標 層=位於基層⑽上_相成之結構，並且包含連接至 ^票層(3G)和導電層⑼)的電摩，62)。針對此情況，可如 弟八圖⑽示在目標層㈣上額㈣成其他基層（22)。 根據第七圖、第八圖和第十一圖的樣本(職取綱) I 3基層(20)、弟一介電層(4〇)、導電層⑼)、第二介電層 (2)以及目‘層（3〇)依序堆4的積層結構，並且其中去除第 一介電層⑽、導電層⑽、第二介電層(42)以及目標層(30) 兩側的某'^分’或去除第二介電層（42)與目標層（30)兩侧 的某些^來形成電乘，62)。其中，如第十—圖内所 不’在覆盖最外側目標層⑽上表面的兩侧某些部分 構可形成電極(60,62)。 根據第九圖的樣本(2〇2)包含基層⑽、第一介電声 (”層⑽和第二介電層（42)的積層結構，並且龙二 f目標層⑽覆蓋第二介電層（42)兩侧某些部分已去除狀 =下去除目標層㈣兩侧的某些部分來形成電極(60, 62)， 精此某部分目標層（30)與導電層（50)接觸。 根據第十圖的樣本(2〇3)包含第一介電層0⑴、導電層 ，以及第二介電層(42)的積層結構，並且其中去除第“ 電層(42)兩側的某些部分來形成電極(60, 62)，然後在= 介電層（42)和電極(60, 62)上形成目標層（30)。 第十二圖和第十三圖說明根據本發明第三具體實施例 200811957 的樣本之示意_。 根據弟二是於故 在目標層⑽輿導=施例朗的樣本(300, 301)包含只有 甩將電極(60, 62^層（5G)每:欠至少部分接觸的狀態下利 本。 接至導電層（5〇)來施加電場所形成之樣 尤其是’裉據第一 含基層（20)、目押屛一圖和第十三圖的樣本(3⑽，301)包 結構:，以及形^ (3〇)、介電層（4〇)和導電層（5〇)的積層 62)。導電層（5〇) ^电層（50)上表面兩..侧上的電極（60, 接觸。對於導電居卩分去除的介電層（40)與目標層（30) 部分接觸而言/去5G)與目標層（3G)之間則範例所形成酌 蓋其上的結構一，介電層⑽)兩侧某些部分，然後顿 用特定圖案切導電層㈣’如第十二圖内所示，或 圖内所示在介電：广層(4〇)中間某些部分’然後如第十廷 觸。 s(40)上形成導電層（5〇)來與目標層（3鳴 請參閱第十=發明樣本的其他基本結構之示意圖 求材料⑽，而是。電極(60,62)不直接連接至熱處理 ⑽與導電層州=接至導電層(5G)以及熱處理需求树 差還要高的介電=壓__有比—電 介電材料厚度或使用高”崩潰強度 捉阿介電崩潰電壓。該結構用於一I雜 、飞性優異’ ‘直接加加電場無法輕易 15 200811957 部退火的情況。 第十五圖至第十七圖說明根據具有第十四圖結構當成 基本結構的佳㈣實施例，在讓介電層的介電崩潰電壓 高之狀態下進行退火的樣本之示意圖。其中，—或多個因 為處理特性而不需要退火的基層可加入樣本(彻肩，術) 中’亚且樣本(4〇〇,4〇1，4〇2)的熱處理需求材料可用層形， 即是退火目標層來加入。 根據較佳範例的樣本(4〇〇, 4〇1，他)包含目標層（3〇)、 =電= (40)和導電層⑽位於基層（2())上的順序形成之結 :籌’或包含第一介電層(4〇)、導電層(5〇)、第二介電層(42) =蝴30)位於基層⑽上的順序形成之結構，並且包含 :，導，層(5°)上表面兩侧的電極(6〇, 62)。針對此情 ^可如第十七圖_ ^在目標層（3 G)上新增額外基層 介4Li十ί圖的樣本(4〇〇)包含基層(2〇)、目標層⑽、 (50^1^面"導電層⑽的積層結構，以及形成於導電層 =兩側上的電極(6〇, 62)。根據第 (二)包含基層(20)、第一介電層 〇 =⑽以及目標層⑽的積層結構，以及;:)於二； (5〇)兩側上的電極(6〇,62)。 ^成於¥電廣 構，則要插入熱處理需求材料與導電層之間的結 針對::的退火法而無任何限制。 前，熱處理· 2方法可包含在將電場施加至導電層之 而未材料在允許的溫度範圍内之預熱處理。其 16 200811957 來的d ’里度範圍表示其中熱處理需灰以… ’、溫度範圍，例如對在其上依/才料不會產生變 基板内之梦薄膜執行退火處理《/成石夕薄膜和介電層的 =不會產生變形的溫度範圍。二方：可為在處理期間 例如::用通過1熱處理爐、燈==特別設限， 右本發明的熱處理需求材M 的矣射熱等等方法。 則並未特别限制在包含於混人=與介電層接觸的形式， 例為在介電層上新增^兩;，的形式，並且代表範 熱處理需切料、介導 ，设限’在-個較佳具體，r與基層的種類並未 ;讓無晶發薄棋、無晶/多二2内，本發明的退火法_ S;或讓摻雜的無晶㈣膜或多晶石夕_ 1或摻雜的多晶石夕薄膜進行無晶/多晶混合階段 曰在這種範例巾，熱處求=物活化以及/或結嚴。 本發·=:=， 4 法包，體實施例内，:據:;=?晶處理。— 匕3步驟： 七明的矽蹲膜之結晶方 之活性層於⑼基板上的―介電層切成—無晶石夕狀態 形成—閘極電極，其中— 在該活性層的該預❻卩^°=層位於該活性層上； 極區域； 形成摻雜雜質的源極與汲 200811957 在包含該閘極電極的該已製備基板的頂端表面上形成 ^ 而要在TT亥基板兩端上形成電極的部分除外； 對謗保護層執行光微影蝕刻來露出該源極與汲極 域； 把 在垓已製備基板的頂端表面上形成一導電層；以及 將一電場施加至該導電層，利用該導電層所產生 量將該活性層退火。 、…、 t其他較佳具體實施例内，根據本發明的矽薄獏 日日方法包含步驟： 、、乇 基板上形成一閘極電極; 要在該頂面上形成一第一介電w，而 屯兮错 上形成電極的部分除外； 〜弟一介電 的無晶矽薄暝；、 1沈積一無晶石夕薄膜與一已摻雜 成—導電層f桠电極兩端的該已製備基板頂端表面上形 θ1將〜電場施力σ至該導 置讓該無晶石夕薄胺愈二 利用該導電層所產生的埶 在上述矽薄脸〃、摻雜的無晶矽薄膜結晶。 、 ，塑膠基被:導施例内，基板可為破續基 ，金屬薄膜，並且介=〇、薄膜、其他種類的透明導 在其他較佳 每可為氧化石夕層或氮 連結或超，内，當層。 北處理當令結，則可轉讀块逮j導體裝置的中空 在此情況下H ^法應用在摻雜物活 兩朱材料可為像是單晶 18 200811957 口 /、為使用低能量的離子植入，或蠢晶晶圓，其由 在矽晶圓上成長其他單晶膜所形成。
隧著最近裝置的整合度提升，根據裝置的設計規則需 ^用j赵中i連結，藉此在石夕基板表面附近存在最高濃度 ^雜物層’像是從#基板表面上存在數百A。在植入硼離 子之後經過中空退火處理，會由於摻雜層的擴散而增加連 結深度。因此，RTA (快速熱退火）方法具有快速加熱率， 即是嘗試星式退火法.（4(){)〇c/秒）。不過，根據本發明的快 ^退火法（>1〇6°Cy^°可較佳用於超中空連結處理，因為 當使用快速退火法進行超中空連結活化時，不僅可大幅解 決上述問題，也可避免矽晶圓變形。 、 例如 很艨本叙明的超中玉連結處理可包含下列歩 驟：在珍晶圓上準備場氧化膜來分隔n錢依序形二 閘極氧化物膜、閘極電極以及分隔板氧化物膜，並且利用 離子植入摻雜矽晶圓的表面，像是使用高電流離子植入突 的11B或49BF2離子來形成源極/汲極。然後，準備介電^ 避免污染並在其上形成導電層，並且利用將電場施加至雙 電層進行快速退火處理，藉此利用將摻雜領域的 性化來達成源極/汲極接合。 ' 此後 “ 肘爹可圖式更砰細况明有關矽薄膜應用方法
許多特定具體實施例，這些圖式並不以任何方气F 〇 工艮制本- 本發明具體實施例的 並且第二十三圖說明 第十八圖至第二十二圖說明根據 頂端閘極電晶體之製造處理階段圖， 19 200811957 該處理生產的了貝端閘極電晶體之結構。 明芩閱這些圖式5在將無晶矽薄膜(31)沈積在基板(20) 上亚且插入介電層（40)之後（請參閱第十八圖），利用微影 蝕刻處理可達成個別TFT裝置的圖案處理（第十九圖）。 利用PECVD法在其上沈積閘極氧化物膜(45)，然後利用喷 濺法沈積閘極電極(35)。為了形成閘極電極(35)，則利用微 影蝕刻與勉刻處理執行圖案製作。如此在製備的自我對準 閘極結構上’利用離子植入摻雜物來形成源極和汲極(32) (請參閱第二十圖）。然後，在對準閘極線兩端都露出的狀⑩ 態下形成被動層（41)(請參閱第二十一圖），然後使用光蝕 刻處理露出源極7汲極(32)，然後其上整個沈積導電層(50) 來接觸對準間極線的兩端（請參閱第二十二圖）。在此方法 — 形成的結構内，利用施加電場至導電層（50)而不產生電弧 ， 的情況下同時執行結晶與摻雜活化。 第二十彡圖至第二十六圖說明根據本發明其他具體實 施例的底部閘極之製造處理階段圖。 φ 請參閱這婆圖式，在基板(2〇)上形成閘極線(35)(請參 閱第二十三圖)’然後依序形成介電層(40)、無晶矽薄膜⑼ 以及摻雜的難晶梦薄膜(32)來露出間板線(35)的兩端（請參 閱第二十J )，亚且·微影侧處理達成有關個別TFT 裝置的圖案製作處理（請參閱第二十五圖）。然後，在整個 基板表面上形成導電層⑽，並連接至露出的閘極線(35)， (請參閱第；十六圖）。在此方法形成的結構内，觀施加/ 電場至導電廣（5G)而不產生電*的情況下執行底部閘極結 20 200811957 構内的結晶 範例 此後，將參考範例詳細說明本發明所進行的叙一 些範例並不以任何方式限制本發明領域。 、貝驗’這 [範例1] 電層 在覓3 cm X長2 Cm x厚0·7 :mm的破壤義 PECVD法形成厚度3000 A的Si〇2層（第—介電土^反上利用 沈積厚度500 A的無晶矽薄膜。然後，在再度:9 )之後， 法於其上沈積厚度1〇⑽人的Si〇2層（第—▲ 在要沈積電極的位置内蝕刻Si02層。在 奴衣傷的結構 上 ，利用噴濺法沈積厚度1000 Λ的ITO薄膜+的衾 然後不僅在導電層的兩端上形成長度0.5 cm的層）ι 成讓電流流過的無晶石夕薄膜，藉此製備第三 也形 •本。經過測量，導電層的阻抗為12Ω。 _所不的樣 在3〇:ν、20 ms的條件下將電流施加至製備樣本的電 ^利用弟龟場應用期間的高溫讓無晶石夕結晶，並且在 第私場應用期間由焦耳加熱引起發光現象，如第二十七 圖内所況明。雖然在第二電場應用期間，會如第二十八圖 •内所不看，由於焦耳加熱所施加電場導致的發光現象，可 β看見在：夕的邊緣上並未產生電弧。換言之，因為加熱 而具有導電性的石夕薄膜連接至電極，藉此其位於和導電層、 等電位的狀態下。因此，在介電層厚度方向内並不存在電 21 200811957 位差，如此就不會發生Si 兒層的介電崩潰。
[範例2J 在寬3cmx長2cmx厚〇 P£CVD法形成厚度3000A的Si〇 mm的破璃基板上利用 沈積厚度500 A的無晶石夕薄膜。然2層（第—介電層）之後， 厚度1 _Si〇2層（第二介電層;’利用PECVD法沈積 第*二音電層上沈積厚度1000 A的V然利用噴濺法在 此製備如第十四圖内所示的樣本。J3薄臈（導電層），藉 抗為12Ω。 、、变過測量，導電層的阻 在300 V-20 ms的條件下將電、、衣> 樣本。利用第-電場應用期間的：施加至導電層來製傷 在第-電場應用期間由焦耳加熱引結二:並且 :圖内所示。雖然會如第三十圖内所示看見由於隹 ::加第二電場應用導致的發光現象，可看見在 k緣上並未產生電弧。 換言之，當第二電場應用在導電層/介電層/石夕薄膜的結 構内’石夕薄膜在結晶狀態下，並且在導電層的焦耳加熱期 間達到非常鬲溫的矽位於導電狀態。因此，該結構會在焦 耳加熱期間變成暫時的導體/介電層/導體狀態。 、 在此範例的實驗當中，電場只施加於導電層，如此導 電層與暫時變成導體的矽間之會發生最大值300V的電位 差。因此，最大電位差施加在介電層邊緣上，並且其中因 Si〇2介電層具有1 _的厚度會發生3〇〇v的電位差， 22 200811957 所以施加在介電層厚度方向_電場具有3 Q χ Μ Mem 之值。雖然Si02介電層的介電崩潰強度隨沈積方法而變， 2介電崩潰的最大強度大約1()7v/em，因此因為此實驗 、二况亚未超$ Sl〇2介電層的介強度 生介電崩潰。 ’ [比較範例1] 在身:3 cm X長2 Cm X：声π， PECVD法形成〜遞λ异〇.7娜的玻璃基板上利用 十师命 的叫層（第一介電層）之後， # ^ ΓοοοΛ 〇 Α ^ ^ ^ ^ ^ °#，i ^ PEC VD ^ ^ ^ ^
介^上、、少择的/102層（第二介電層）’利用喷濺法在銳二 包爸/u積厚度1000人的ΪΤΟ薄膜（導㊆居、，妙Ί户 其兩端上形成長度G5 em 、此、1M W 量，導電層的阻抗為12Ω。猎此衣備樣本。經綱 (在700 v-l ms的條件下將 本。在電埸^« 肝电机轭加至導電層來製備樣 三十^1期間利用高溫讓無晶石夕結晶。不過，如第 圖内所示，可瞭解電弧會發 這I R1盔- 义生在、、、口日日矽的邊緣上。 範例1内所==介騎的厚度並未厚収以由於未形成 位差。換^ 位結構，而避免導電層/介電層/石夕的電 層的隹耳力I在導電層/介電層/石夕薄膜的結構内，在導電 成導電、朗非㈡溫⑽會結晶，並且同時變 戏h狀恕。如此，_結構 "欠 導體/介電層/導體狀態。.在“、、耳加熱期間暫時變成 在此實驗當中，電場只施加於導電層，如此導電層與 23 200811957 暫時變成導體的㈣之會發生最大值3猜的電位差 ^最大電位差施加切邊緣上。發生雇v電位差的口 =層厚度為刚以，如此施加在介電層厚度方向内的j =左2·5χ 1〇7 V/cm之值。雖然Si〇2介電層的介電崩潰: ，沈積方法而變’則介電崩潰的最大強度大Γ: 介電層的介電崩潰強度隨沈積方法而變， 少-们貝的攻大強度大約1〇7v/cm。因此，因為此每 的情況超出Si02介電層的介電崩 :只〆 潰並且產生祕。 度’則會發生介電崩 [範例3彳 =用離子植人法將卿雜人寬度3⑽ ，〇.7麵的石夕晶圓内，然後利用pEc又二 用噴& )’如第十四圖内所示。然後，； 5〇)、」在八沈積厚度1000 A的ITO薄膜（導命 猎此製備樣本。你過 、曾帝& 、 包 在3〇〇 v 、、工k測里，V笔層的阻抗為12Ω〇 樣本。雷尸邮的條件下將電流施加至導電層來製 在此實驗^力高溫活切晶圓的摻雜勒 暫時變成導體二夕間於導電層，如此導電層 此，最大/ 發生隶大值3QGV的電位差。 介電層具^丨&加在介電層邊緣上，並且其中因為當Si< 在介電層厚度厚度會發生3購的電位差，所以施, 加2介電層^ m電場具有3. g χ 1 °6 v/em之值。雖. 曰、;丨包朋潰強度隨沈積方法而變，並且介電 24 200811957 潰的最大強度大約1〇- V/ 超出S物層的介電崩=此驗的情〜 。 貝強度，所以不會發生介電崩、成 月/焉 用。 精通此技術人均根據上 面說明進行許多 修改與 應 如上述，根據 本發明的退: 選擇性將熱處理需求：料、p退次法在焦耳加熱施加電場時 备w 而諸枓退火，利用介電層的介電崩/ 免發生％弧，如此避免下列效應·· ， 避 百先，在高溫下對所要部份進行快速社對周 低影響。 有 最 第 加熱率與退火時間的控制無限制。尤其是， 在極短時間内加熱至高溫。 ’ 第三，可達成實際溫度複製再生性以及溫度一致性 第四，因為使用電力所以乾淨，並且保養與設備成 都不貴。 通此技術人士將根據上面說明進行許多修改與 二， 河 数 本 精 用 應 圖式簡單說明】 從下列參考附圖的詳細說明中，將會更清楚 發明的上述與其他目的、特色與其他優點。 |]本 第-圖顯示說明·將電場施加至根據本發明具體實 200811957 施例當成基本結構的導電層、介電層以及熱處理需求材料 所有結構之退火處理構造不意圖， 第二圖顯示說明根據第一圖的改良具體實施例之結構 不意圖， 第三圖至第六圖顯示說明具有第一圖基本結構的樣本 之示意圖，該樣本包含根據第一具體實施例的基層/熱處理 需求材料/介電層/導電層之結構，並且將電極連接至導電層 及熱處理需求材料， 第七圖至第十一圖顯示說明具有第一圖基本結構的樣 本之示意圖，該樣本包含根據第二具體實施例的基層/第一 介電層/導電層/第二介電層/熱處理需求材料之結構，並且 將電極連接至導電層以及熱處理需求材料； 第十二圖至第十三圖顯示說明具有第一圖基本結構的 樣本之示意圖，該樣本包含根據第三具體實施例的基層/熱 處理需求材料/介電層/導電層之結構、讓熱處理需求材料與 導電層至少部分接觸，並且將電極連接至導電層； 第十四圖顯示說明在讓介電層的介電崩潰電壓高之狀 態下退火處理構造示意圖，此結構當成本發明其他具體實 施例的基本結構； 第十五圖至第十七圖顯示說明具有第十四圖基本結構 的樣本以及根據所要具體實施例讓介電層的介電崩潰電壓 高之狀態下的示意圖； 第十八圖至第二十二圖顯示說明根據本發明具體實施 例的頂端閘極電晶體之製造處理階段圖，並且第二十三圖 26 200811957 顯示說明頂端閘極電晶體的結構之示意圖； 第二十三圖至第二十六圖顯示說明根據本發明其他具 體實施例的底部閘極電晶體之製造處理階段圖； 第二十七圖顯示在本發明範例1内由焦耳加熱施加第 一電場的樣本發射光線之特色照相， 第二十八圖顯示在本發明範例1内由焦耳加熱施加第 二電場的樣本發射光線之特色照相， 第二十九圖顯示在本發明範例2内由焦耳加熱施加# 一電場的樣本發射光線之特色照相； 第三十圖顯示在本發明範例2内由焦耳加熱施加第^二 電場的樣本發射光線之特色照相， — 第三十一圖顯示在本發明比較範例1内由於施加電場 而發生電弧之特色照相。 ：： 急 【主要元件符號說明】 10 .熱處理需求材料 20 基層 22 基層 30 目標層 31 無晶梦薄膜 32 源極與汲極 35 間極電極 40 介電層 41 被動層 27 200811957 42 第二介電層 45 閘極氧化物膜 50 導電層 60 電極 61 電極 62 電極 63 電極 100 樣本 101 樣本 102 樣本 103 樣本 200 樣本 201 樣本 202 樣本 203 樣本 204 樣本 300 樣本 301 樣本 400 樣本 401 樣本 402 樣本

Claims (1)

  1. 200811957 十申清專利範圍： l、=在—熱處理需求材料、介電層以及導電層構成的— 二、、。構内之快逮退火方法’包含在該熱處理需求材料 一部分上之快速退火期間，個對該導電層施加 ^瞬間產生高熱造成焦耳加熱效果，該熱處理 介電==層^_該電位差設定低於該介電層的該 :介“以生=避免在該退火期間因為該介電層的 2.ΪΙΪΓ範圍第1項之快速退火方法，其中該執處理 有導電有導電性的材料或在該退火期間變成具 3’以==項之快速退火方法， 的該介i崩：二層之間的該電位差設定低於該介電居 與·二貝％壓之方法為利用(〇讓該熱處理需求材； 电層之間的該電位 而尺材林 層的該介電崩潰電壓，或门^焦耳加熱期間該介電 電壓。 、 次(ii)k升該介電層的該介電崩潰 汝申睛專利範圍篦 電場同時施加於該導1、^速退火方法，其中利用將一 電層與該執處理Λ 處理需求材料，讓兮導 5差。，、、、處理“材料之間同電位而不發生該；： 如申凊專利霸圖 由該熱處理：二，速退火方法，其中在該結構 處理需，與導電層 4磙熱處理需 29 200811957 求材料與導電層的某部分彼此接觸相連；或只有當施加 一電場時暫時新增選擇性的連接構件來將該熱處理需求 材料與該導電層電連接在一起。 6. 如申請專利範圍第5項之快速退火方法，其中在該結構 由導電層/介電層/該熱處理需求材料/介電層/導電層構 成的情況下，該熱處理需求材料與導電層都連接至一電 極；或該熱處理需求材料與導電層的某部分彼此接觸相 連；或只i有當施加一電場時暫時新增選擇性的連接構件 _ 來將該熱處理需求材料與該導電層電連接在一起。 7. 如申請專利範圍第5項之快速退火方法，其中進一步增 加因為處理特性而不需要熱處理的一或二以上基層。 8. 如申請專利範圍第7項之快速退火方法，其中在該基層 ^ 上依序形成該熱處理需求材料、介電層與導電層，然後 ' 去除該熱處理需求材料、介電層及導電層的某部分形成 電極。 9. 如申請專利範圍第7項之快速退火方法，其中在該基層 ⑩ 上依序形成該熱處理需求材料、介電層與導電層，然後 去除該介電層及導電層的某部分形成電極，並且該電極 也與該熱處理需求材料接觸。 10. 如申請專利範圍第9項之快速退火方法，其中該電極由 覆蓋該導電層上表面兩侧部分的一結構所構成。 ， 11. 如申請專利範圍第7項之快速退火方法，其中在該基層 上依序形成該熱處理需求材料與介電層，然後去除該介 電層二側的某部分形成電極，該電極與該熱處理需求材 30 200811957 並且在該介電層與電極 在該導電層上或側表面的兩側上形成t極接著 12.::ΐ專利範圍第、之快速退火方法，”在， 上依序形成賴處理f切料轉在该基層 圖案去除該介電層中間U 後以〜預定 處理需求材料接觸，^二n極爾極與該熱 電層，接著在該導電層:"丄"曰舁電極上形成該導 如申請專利範園第退侧二:電杨。 =基層/第-介電層/導電層/第二介電;/:，構 材料所組成之情況下，電 支^層/熱處理需求 該導電層。 接亥心處理需求材料輿 14·如申請專利範圍第 構由該基層/第-介電、退火方法，其中在該結 求材料，基板所組成之;;:下介電層/熱處， 求材料與該導電層。 包U .至該熱處壤需 15.:::ί利範圍第13項之快速退火方法，|中在▲ 層上依序形成該第一 /、中在该基 然後去除該第二介電=層'導電層以及第二介電層， 電層上以覆部分，敢絲第二介 材料，接著去除該^處理構形成該熱處理需求 電極。 ，、、、處理需求材料兩側的某部分來形成 W·如申請專利範圍第 層上依序形成該第退火方法’其令在該基 後去除該第二介電芦ϋ電層與第二介電層，然 弟η層二側的某部分形成電桎，並且在該 200811957 弟二介電居邀％ η.如申請專；::二極上形成該熱處理需求材料。 介電層以及 -侧與該熱處 其中在覆蓋 結構内形成 層上依序13項之快速退火方法，其申在該基 熱處理需求=弟= 介電層、導電層、第 理需求材料=去除該第二介電層 18.如申請專利範Γ第：Γ極。 該熱處理4 項之快速退火方法 該電極。I材料上表面兩側某部分的- 9 =::利範園第4項之快速退火方法，龙中， =理需求材料/介電層/導電層所級成2該結 电極連接至該導電層 成之〜況下 層彼此至少部分相連。熱處心求持料與該導1 後如申請專利範圍第19 增加因為處理特 二火方法，其中進—4 2!如卜主車賴而不需要熱處理的—或1 歩 )專利範圍第20項之快速退火方法厂基層。 Μ上依序形成該熱 其中在該基 ，的某部分，在心蓋7:電與::層，該介電 及該導電層與該熱處理需求成村=1層上表面的二側以 22.如申請專利範圍第2。：之 ^上^序形成該熱處理需求材其中在該基 案去除該介電層中間某部分：-’然後以—預 =該熱處理需求材料接:以電層上形 表面的兩側上形成電極。 也该導電層上或側 200811957 23. 如申請專利範園第3心 電層的厚度讓該介電〜^速退山火方法’其中增如該介 需求杆料與導電9 、介電朋潰電屢高於該熱處理 24. 如申讀專利範園電位差。 構由該熱處理需长、之快速退火方法，其中在該結 下，該電極連接至該導^電層/導電層所組成之情況 25. 如申請專利範園第二'層。
    增加因為處理特性而不•之快速退火方法，其中進-步 26·如申請專利々 鵷要退火的一或二基層。 層上依&快速敎方法，其中在該基 後在該導熱處理需求材料、介電層與導電層，, 27.如申請專二;；側表面兩側上形成電極。、 層上依序形H之快㈣火方法’其中在該基 處理需求^ "電層、導電層、第二介電層及熱 極。/广，然後在該導電層侧表面兩侧上形成^ 該基 、熱 上形 28.=申請專利範圍第25項之快速退火方法，其中在 广：序形成該第-介電層、導電層、第二介電層 处而求材料及基層，然後在該導電層侧表面兩側 成該電極。 專利範圍第1項之快速退火方法，其中該方法進 乂匕δ在將一電場施加至該導電層之前，在一允許的 酿度fc圍内預熱該熱處理需求材料之步驟。 3〇·如申清專利範圍第1項之快速退火方法，其中該退火方 法用於讓—無晶矽薄膜、一無晶/多晶混合階段矽薄膜 33 200811957 或一多晶矽薄膜結晶；或讓一摻雜的無晶矽薄膜、一摻 雜的無晶/多晶混合階段矽薄膜或一摻雜的多晶矽薄膜 進行摻雜物活化及/或結晶。 31. 如申請專利範圍第1項之快速退火方法，其中該熱處理 需求材料可為一摻雜或無摻雜無晶矽薄膜、一無晶/多 晶混合階段矽薄膜或一多晶矽薄膜，其形成於其上選擇 性包含該介電層的一透明基板上。 32. 如申請專利範圍第30項之快速退火方法，其中該方法 適用於讓該矽薄膜結晶，並且該方法包含步驟： 在位於一透明基板上的一介電層上形成一無晶石夕 狀態之活性層； 形成一閘極電極，其中一閘極介電層位於該活性層 上； 在該活性層的該預定部分上形成摻雜雜質的源極 與汲極區域； 在包含該閘極電極的該已製備基板的頂端表面上 形成一保護層，而要在該基板兩端上形成電極的部分除 外； 對該保護層執行光微影蝕刻來露出該源極與汲極 區域， 在該已製備基板的頂端表面上形成一導電層；以及 將一電場施加至該導電層，利用該導電層所產生的 熱量將該活性層退火。 33. 如申請專利範圍第30項之快速退火方法，其中該方法 34 200811957 適用於讓該矽薄膜結晶，並且該方法包含步驟： 在該基板上形成一閘極電極； 在該已製備基板的頂端表面上形成一第一介電 膜，而要在該閘極電極兩端上形成電極的部分除外； 在該第一介電膜上連續沈積一無晶矽薄膜與一已 接雜的热晶發薄膜， 在包含該閘極電極兩端的該已製備基板頂端表面 上形成一導電層； 將一電場施加至該導電層，利用談導電層所產生的 熱量讓該無晶石夕薄膜與已掺雜的無晶石夕薄膜結晶。& 34. 如申請專利範圍第32或33項之快速退火方法，其中該 基板可為一玻璃基板或一塑膠基板，該導電層可為一 ITO薄膜、其他種類的一透明導電膜或一金屬薄膜，並 且該介電層可為一氧化矽層或一氮化矽層。 爲 35. 如申請專利範圍第1項之快速退火方法，其中該退火方 法用於形成一半導體裝置的超中空連結。 36. 如申請專利範圍第1項之快速退火方法，其中該熱處理 需求材料為具有該低加速電壓的一離子植入式石夕晶圓。 35
TW096120758A 2006-06-09 2007-06-08 Method of preventing generation of arc during rapid annealing by joule heating TW200811957A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052009A KR101275009B1 (ko) 2006-06-09 2006-06-09 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법

Publications (1)

Publication Number Publication Date
TW200811957A true TW200811957A (en) 2008-03-01

Family

ID=38801624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120758A TW200811957A (en) 2006-06-09 2007-06-08 Method of preventing generation of arc during rapid annealing by joule heating

Country Status (7)

Country Link
US (1) US8124530B2 (zh)
EP (1) EP2027598A4 (zh)
JP (1) JP2009540560A (zh)
KR (1) KR101275009B1 (zh)
CN (1) CN101467236A (zh)
TW (1) TW200811957A (zh)
WO (1) WO2007142399A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002014B1 (ko) * 2008-08-26 2010-12-16 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
WO2010123262A2 (ko) * 2009-04-21 2010-10-28 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101838912B1 (ko) 2016-10-07 2018-03-15 한국과학기술원 정방향 바이어스 전류를 이용한 전계 효과 트랜지스터의 게이트 절연막 손상을 복구하는 방법
KR101979308B1 (ko) * 2017-08-03 2019-08-28 고려대학교 산학협력단 산화물 박막 트랜지스터 및 이의 제조방법
KR102065242B1 (ko) * 2018-04-17 2020-01-13 한국과학기술원 전계효과 트랜지스터의 게이트 절연막 손상을 치료하기 위한 펀치스루 전류를 이용한 열처리 방법
CN109003941B (zh) * 2018-07-26 2021-01-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102168622B1 (ko) * 2018-12-05 2020-10-21 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드
CN113488562B (zh) * 2021-07-23 2022-12-06 常州时创能源股份有限公司 一种原位掺杂非晶硅的晶化退火处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514229A (en) * 1993-11-24 1996-05-07 Ramot-University Authority For Applied Research And Industrial Development Ltd., Tel Aviv University Method of producing transparent and other electrically conductive materials
JP3570644B2 (ja) * 1995-11-14 2004-09-29 フィガロ技研株式会社 ガスセンサ
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
KR100532079B1 (ko) * 1998-11-09 2006-04-06 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법
KR100294971B1 (ko) 1998-12-21 2001-10-26 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법
KR100486718B1 (ko) * 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100524622B1 (ko) * 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
KR100713880B1 (ko) * 2000-10-24 2007-05-07 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 제조방법
JP2002289520A (ja) * 2001-03-23 2002-10-04 Japan Science & Technology Corp 薄膜発熱体によるパルス通電熱処理方法及び熱処理装置
KR100543717B1 (ko) * 2003-05-27 2006-01-23 노재상 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
KR100729942B1 (ko) * 2004-09-17 2007-06-19 노재상 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
KR100713218B1 (ko) * 2005-07-11 2007-05-02 노재상 주울 가열에 의한 급속 열처리 시 아크 발생을 방지하는방법

Also Published As

Publication number Publication date
US8124530B2 (en) 2012-02-28
CN101467236A (zh) 2009-06-24
KR20070117851A (ko) 2007-12-13
EP2027598A4 (en) 2009-07-22
JP2009540560A (ja) 2009-11-19
EP2027598A1 (en) 2009-02-25
US20100233858A1 (en) 2010-09-16
KR101275009B1 (ko) 2013-06-13
WO2007142399A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
TW200811957A (en) Method of preventing generation of arc during rapid annealing by joule heating
JP4504214B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
US7858468B2 (en) Memory devices and formation methods
TW556289B (en) A vertical replacement-gate junction field effect transistor
EP2827395A1 (en) Method for patterning a magnetic tunnel junction stack
JP5178103B2 (ja) 半導体装置およびその製造方法
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
CN103283016B (zh) 根据鳍片fet工艺制造电阻器的结构和方法
US20070138482A1 (en) Silicon carbide semiconductor device and method for producing the same
TW200905875A (en) Method of fabrication of a FinFET element
TW200840044A (en) Semiconductor devices
TW200306002A (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2007273550A (ja) 半導体装置の製造方法および半導体装置
TW200805572A (en) CMOS structures and methods using self-aligned dual stressed layers
TW201216540A (en) Counter doping compensation methods to improve diode performance
TW201036161A (en) Body contacted hybrid surface semiconductor-on-insulator devices
TW200901460A (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same
TW200910527A (en) Residue free patterned layer formation method applicable to CMOS structures
TW200837951A (en) Low noise transistor and method of making same
TWI320222B (en) Method of manufacturing semiconductor device
CN106098768A (zh) 交错型隧穿场效应晶体管
TW201017946A (en) Methods for increasing carbon nano-tube (CNT) yield in memory devices
JP2005116693A (ja) 半導体装置及びその製造方法
TW200416898A (en) Semiconductor component and method of manufacture
TWI360225B (en) Low-power multiple-channel fully depleted quantum