CN109003941B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN109003941B CN109003941B CN201810837809.8A CN201810837809A CN109003941B CN 109003941 B CN109003941 B CN 109003941B CN 201810837809 A CN201810837809 A CN 201810837809A CN 109003941 B CN109003941 B CN 109003941B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- amorphous silicon
- conductive layer
- display substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000001939 inductive effect Effects 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 304
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 24
- 229910052750 molybdenum Inorganic materials 0.000 claims description 24
- 239000011733 molybdenum Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000006698 induction Effects 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 16
- 230000008025 crystallization Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JXASPPWQHFOWPL-UHFFFAOYSA-N Tamarixin Natural products C1=C(O)C(OC)=CC=C1C1=C(OC2C(C(O)C(O)C(CO)O2)O)C(=O)C2=C(O)C=C(O)C=C2O1 JXASPPWQHFOWPL-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000010532 solid phase synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种显示基板及其制备方法、显示装置，涉及显示技术领域，利用导电层焦耳热诱导非晶硅转化为多晶硅，不需要ELA设备，可降低成本、简化工艺。该制备方法包括：提供衬底基板；衬底基板的表面包括至少一个预设区域；在表面上方依次形成导电层、隔离层和非晶硅层，在表面上的正投影均覆盖预设区域；对非晶硅层进行构图工艺处理，形成位于预设区域内的多个非晶硅图案；在导电层上施加电压，通过使导电层发热诱导多个非晶硅图案结晶转化为多个多晶硅图案；或者，在导电层上施加电压，通过使导电层发热诱导非晶硅层位于预设区域内的部分转化为多晶硅层；对多晶硅层进行构图工艺处理，形成位于预设区域内的多个多晶硅图案。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
LTPS(Low Temperature Poly Silicon，低温多晶硅)是指在低于传统固相方法的晶化的温度(例如500℃～600℃)下从非晶硅(a-Si) 晶化成的多晶硅(p-si)。
LTPS由于其原子排列规则、载流子迁移率高(可达 10～300cm2/Vs)，因此具有较高的驱动电流，可提高薄膜晶体管(Thin Film Transistor，简称TFT)的电学性能。因此，采用LTPS作为薄膜晶体管中有源层的LTPS背板工艺已经成为显示器件领域的热门技术。
现有的LTPS量产工艺中通常采用ELA(Excimer laser anneal crystallization，准分子激光退火)工艺制作多晶硅薄膜。ELA设备资金投入较大，工艺中使用的昂贵的激光气体和激光器均属于消耗品，设备维护成本非常高。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种显示基板及其制备方法、显示装置，利用导电层焦耳热诱导非晶硅向多晶硅的转化，不需要ELA设备，从而可降低生产成本和工艺复杂度。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面、本发明实施例提供了一种显示基板的制备方法，所述制备方法包括：提供衬底基板；所述衬底基板的表面包括至少一个预设区域；在所述表面上方依次形成导电层、隔离层和非晶硅层；其中，所述导电层、所述隔离层和所述非晶硅层在所述表面上的正投影均覆盖所述预设区域；对所述非晶硅层进行构图工艺处理，形成位于所述预设区域内的多个非晶硅图案；在所述导电层上施加电压，通过使所述导电层发热诱导所述多个非晶硅图案结晶转化为多个多晶硅图案；或者，在所述导电层上施加电压，通过使所述导电层发热诱导所述非晶硅层位于所述预设区域内的部分转化为多晶硅层；对所述多晶硅层进行构图工艺处理，形成位于所述预设区域内的多个多晶硅图案。
可选的，所述在所述表面上方依次形成导电层、隔离层和非晶硅层，包括：形成至少覆盖所述预设区域的缓冲层；在所述缓冲层上依次形成导电层、隔离层和非晶硅层。
可选的，所述在所述导电层上施加电压，通过使所述导电层发热诱导所述多个非晶硅图案结晶转化为多个多晶硅图案之前，所述制备方法还包括：形成覆盖所述多个非晶硅图案的栅绝缘层。
可选的，所述表面包括以M行*N列的方式间隔排列的多个所述预设区域，M和N均为大于1的正整数；所述显示基板为阵列基板母板，每个预设区域对应于一个待形成的阵列基板；所述导电层在所述表面上的正投影与所述预设区域完全重叠；所述在所述表面上方依次形成导电层、隔离层和非晶硅层，还包括：形成与所述导电层同层设置的第一电极、第二电极和多条电极线，所述第一电极、所述第二电极和多条电极线均位于所述预设区域之外；其中，在每行所述预设区域中，位于每个预设区域中的每个导电层的行方向上的一端连接在一条电极线上，位于每个预设区域中的每个导电层的行方向上的另一端连接在另一条电极线上；所述第一电极与所述第二电极不接触；所述第一电极与所有的所述电极线的一端相连，所述第二电极与所有的所述电极线的另一端相连；所述在所述导电层上施加电压，包括：至少通过所述第一电极与所述第二电极向所述导电层施加电压。
可选的，所述在所述表面上方依次形成导电层、隔离层和非晶硅层，还包括：形成与所述导电层同层设置的至少一个第三电极；其中，所述第三电极与所述第一电极、所述第二电极均不接触；至少有相邻的两列所述预设区域之间设置有一个所述第三电极，所述第三电极与相邻的两列所述预设区域之间的所述电极线相连；所述在所述导电层上施加电压，还包括：通过第一电极、所述第二电极和所述第三电极向所述导电层施加电压。
可选的，构成所述导电层的材料为遮光金属。
可选的，所述导电层包括：依次远离所述表面的金属铝层和金属钼层；或者，依次远离所述表面的第一层金属钼层、金属铝层和第二层金属钼层。
可选的，所述金属铝层的厚度为
所述金属钼层的厚度为
或者，所述金属铝层的厚度为
所述第一层金属钼层和所述第二层金属钼层的厚度均为
可选的，所述隔离层的厚度为
和/或，所述非晶硅层的厚度为
可选的，所述电压为脉冲电压。
可选的，所述脉冲电压的电压值为1000V～1200V，所述脉冲电压的持续时间为0.3ms～0.4ms。
可选的，所述对所述多晶硅层进行构图工艺处理，形成位于所述预设区域内的多个多晶硅图案的步骤之后，所述制备方法还包括：形成覆盖所述多个多晶硅图案的栅绝缘层。
可选的，所述制备方法还包括：在所述栅绝缘层上形成与所述多个多晶硅图案一一对应的栅极；形成覆盖所述栅极和所述栅绝缘层的层间绝缘层；在所述层间绝缘层上形成多个源极和多个漏极；所述源极通过贯穿所述层间绝缘层和所述栅绝缘层的第一过孔与所述多晶硅图案连接，所述漏极通过贯穿所述层间绝缘层和所述栅绝缘层的第二过孔与所述多晶硅图案连接。
另一方面、本发明实施例提供了一种显示基板，所述显示基板采用上述任一项所述的制备方法制备而成。
再一方面、本发明实施例提供了一种显示装置，所述显示装置包括上述所述的显示基板。
基于此，通过本发明实施例提供的上述制备方法，利用导电层的焦耳热效应诱导上方的非晶硅(a-Si)向低温多晶硅(p-Si)的转变，以形成所需的多晶硅图案。该非晶硅(a-Si)的晶化过程不需要通过 ELA工艺及设备，从而可降低生产成本和工艺复杂度，能耗较低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一些实施例提供的一种显示基板的制备方法流程示意图；
图2为图1中步骤S01的俯视结构示意图；
图3A为图1中步骤S02的俯视结构示意图；
图3B为图3A中A-A'方向的剖视结构示意图；
图4A为在图3B的基础上，步骤S03的一种剖视结构示意图；
图4B为在图3B的基础上，步骤S03'的一种剖视结构示意图；
图5为本发明一些实施例提供的一种显示基板中导电层的一种层级结构示意图；
图6为本发明一些实施例提供的一种显示基板中施加在导电层上的脉冲电压的电压-时间曲线图；
图7为本发明一些实施例提供的一种显示基板中导电层、电极线和连接电极的俯视结构示意图；
图8为在图3B的基础上，步骤S03的另一种剖视结构示意图；
图9为本发明一些实施例提供一种显示基板沿图3A中A-A'方向的剖视结构示意图。
附图标记：
10-衬底基板；10a-表面；S-预设区域；
20-导电层；21-金属铝层；22-金属钼层；
22a-第一层金属钼层；22b-第二层金属钼层；
30-隔离层；
40-非晶硅层；41-非晶硅图案；
50-多晶硅层；51-多晶硅图案；
60-缓冲层；70-栅绝缘层；
81-第一电极；82-第二电极；83-电极线；84-第三电极；
91-栅极；92-源极；93-漏极；100-层间绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
一方面、本发明一些实施例提供一种显示基板的制备方法，如图 1所示，该制备方法包括如下步骤：
S01、如图2所示，提供衬底基板10；该衬底基板10的表面10a 包括至少一个预设区域S；
S02、如图3A和图3B所示，在上述表面10a上方依次形成导电层20、隔离层30和非晶硅层40；其中，导电层20、隔离层30和非晶硅层40在上述表面上的正投影均覆盖预设区域S；
S03、如图4A所示，对非晶硅层40进行构图工艺处理，形成位于预设区域S内的多个非晶硅图案41；在导电层20上施加电压(如图4A中所示的
)，通过使导电层20发热诱导多个非晶硅图案41结晶转化为多个多晶硅图案51；
或者，S03'、如图4B所示，在导电层20上施加电压(如图4B 中所示的
)，通过使导电层20发热诱导非晶硅层40位于预设区域S内的部分转化为多晶硅层50；对多晶硅层50进行构图工艺处理，形成位于预设区域S内的多个多晶硅图案51。
需要说明的是，第一、本发明实施例对上述衬底基板10的表面 10a被划分出的预设区域S的数量不做具体限定，具体数量可根据生产和设计需要灵活调整，以上图2中仅以8个为例进行示意。
示例的，当上述显示基板为一个阵列基板时，该预设区域S即为阵列基板上的显示区域；当上述显示基板为阵列基板母板，即该阵列基板母板通过切割工艺后可形成多个小块的阵列基板时，该预设区域 S即为待切割的一个阵列基板对应的区域。
第二、在上述S02中，导电层20可以与衬底基板10的表面10a 直接接触；或者，根据上述显示基板的具体设计需要，导电层20与衬底基板10的表面10a之间也可增加其他的结构层，只要满足导电层20、隔离层30和非晶硅层40形成在衬底基板10的表面10a上方即可。
其中，为了避免后续待形成的多个多晶硅图案51(即作为TFT 中的有源层)由于与导电层20直接接触而电性连接在一起，从而影响各个TFT的正常使用，故在导电层20与非晶硅层40之间增加了由绝缘材料构成的隔离层30。
本发明实施例对于隔离层30的材料不作限定，只要能够起到绝缘作用即可。
第三、当在导电层20上施加电压后，导电层20会产生热量，这种热量叫做焦耳热(Joule-heating)。利用导电层20在通电状态下产生的焦耳热来诱导非晶硅(a-Si)向多晶硅(p-Si)的转变成为焦耳热诱导结晶(Joule-heating Induced Crystallization，简称为JIC)。
为了使导电层20产生的焦耳热能够向上(即以衬底基板10的表面10a为相对的下方)传递至非晶硅层40，故导电层20、隔离层30 和非晶硅层40在上述表面上的正投影均覆盖预设区域S。
这里，当预设区域S的数量为多个时，覆盖每个预设区域S的导电层20可以是相互独立设置的，也可以是连接在一起的一体结构；同样的，覆盖每个预设区域S的隔离层30可以是相互独立设置的，也可以是连接在一起的一体结构；同样的，覆盖每个预设区域S的非晶硅层40可以是相互独立设置的，也可以是连接在一起的一体结构。
上述图3A中仅以预设区域S的数量为多个时，覆盖每个预设区域S的导电层20是相互独立设置的、且覆盖每个预设区域S的隔离层30是相互独立设置的、且覆盖每个预设区域S的非晶硅层40是连接在一起的一体结构为例进行说明。并且，由于上述图3A为俯视结构示意图，故在上述图3A中未示意出隔离层30下方的导电层20。
这样一来，由于非晶硅(a-Si)向多晶硅(p-Si)的转变是通过导电层20的焦耳热效应，不需要通过ELA工艺及设备，从而可降低生产成本和工艺复杂度，能耗较低。
其中，对于非晶硅层40向多晶硅图案51的转变，本发明实施例提供了两种不同的晶化-构图工艺顺序，即：
示例的，如图4A所示的S03，可以先对非晶硅层40进行构图工艺处理，形成所需的多个非晶硅图案41，再通过JIC技术诱导非晶硅图案41晶化，即构图工艺处理→焦耳热诱导结晶；或者，也可以为，如图4B所示的S03'，先通过JIC技术诱导非晶硅层40整层转变为多晶硅层50，再对多晶硅层50进行构图工艺处理，形成所需的多晶硅图案51，即焦耳热诱导结晶→构图工艺处理。
这里，典型的构图工艺是指通过掩模板，对薄膜(即本发明上述实施例中的非晶硅层40或多晶硅层50)表面的光刻胶进行曝光、显影、刻蚀光刻胶露出的薄膜以形成特定图案并去除光刻胶的工艺。
并且，本发明实施例对在预设区域S内形成的多晶硅图案51的数量和图形均不作限定，以上图4A和图4B中仅以预设区域S内形成的多晶硅图案51的数量为两个为例进行示意。
基于此，通过本发明实施例提供的上述制备方法，利用导电层 20的焦耳热效应诱导上方的非晶硅(a-Si)向低温多晶硅(p-Si)的转变，以形成所需的多晶硅图案51。该非晶硅(a-Si)的晶化过程不需要通过ELA工艺及设备，从而可降低生产成本和工艺复杂度，能耗较低。
并且，由于现有技术中ELA工艺中激光照射的窗口较小，使得 ELA工艺难以在大尺寸基板上制备大面积的多晶硅薄膜，限制了该技术在大尺寸显示装置中的应用。而本发明实施例提供的上述制备方法，利用导电层20的焦耳热效应即可诱导上方的非晶硅(a-Si)向多晶硅(p-Si)的转变，不受限于激光照射的窗口大小，适用于各种尺寸的基板及不同面板(panel)的设计图案需求，应用领域更广。
这里，为降低上述显示基板的制备工艺复杂度，非晶硅层40通常是整层沉积在衬底基板10的表面10a上方的，而导电层20是为了对预设区域S的非晶硅进行诱导晶化，因此，导电层20是仅覆盖在预设区域S内的。
在上述S03'中，由于该步骤是先对非晶硅层40进行焦耳热诱导结晶，再进行构图工艺处理。其中，非晶硅层40中位于预设区域S 的部分受到下方的导电层20焦耳热效应转变为多晶硅，而非晶硅层 40下方没有导电层20的部分由于没有受到焦耳热效应，因此仍然为非晶硅。这样一来，再进行之后的构图工艺处理时，由于非晶硅层 40中存在晶化成多晶硅的部分和未晶化的部分，这两部分的材料种类不同，构图的刻蚀工艺的难度较大。
因此，本发明实施例进一步优选地采用上述S03，即先进行构图工艺处理，再进行焦耳热诱导结晶，从而进一步降低工艺难度。
在上述基础上，考虑到衬底基板10通常采用玻璃(Glass)基板，如果直接在衬底基板10表面形成导电层20，当导电层20通电后瞬间产生高温的焦耳热时，导电层20容易发生翘曲，使得后续在导电层20上形成的膜层产生鼓泡不良，影响产品良率。
因此，本发明实施例进一步的，为提高导电层20与衬底基板10 之间的粘合力，参考图3B所示，上述S02包括以下子步骤：
S21、形成至少覆盖预设区域S缓冲层60；
S22、在缓冲层60上依次形成导电层20、隔离层30和非晶硅层 40。
需要说明的是，上述缓冲层(Barrier 1)60进一步优选地整层沉积在衬底基板10的表面10a，这样一来可以不需要对缓冲层60经过构图工艺处理，以进一步降低上述显示基板的制备工艺复杂度。
缓冲层60的材料示例的可以为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)中的至少一种，其厚度示例的可以为
在上述基础上，构成导电层的材料示例的可以为遮光金属，以避免形成的多晶硅图案51(即作为TFT中的有源层)由于受到光照而对TFT性能产生不利影响。
进一步的，上述导电层20包括：参考图3B～图4B所示，依次远离衬底基板10的表面的金属铝层21和金属钼层22；或者可选的，如图5所示，依次远离表面的第一层金属钼层22a、金属铝层21和第二层金属钼层22b。
这里，由于导电层20通常是设置在预设区域S而并非在衬底基板10的表面10a整层设置的，而金属钼电阻较大，会出现设置导电层20的区域由于局部电阻过大而产生的局部过热问题，因此，为防止形成的导电层20热传导不均，因此加入金属铝层21来减小电阻，从而实现对导电层20上传输的电流进行快速导通的效果；而金属钼层主要起到发热作用，因此金属钼层至少设置在金属铝层21远离衬底基板10的表面上方。
示例的，金属铝层21的厚度为
金属钼层22的厚度为
或者可选的，金属铝层21的厚度为
第一层金属钼层 22a和第二层金属钼层22b的厚度均为
进一步的，位于非晶硅层40与导电层20之前的隔离层30的厚度为示例的可以为
该厚度范围适宜，不会出现由于隔离层30厚度过厚影响焦耳热诱导结晶的效果。
隔离层30(Barrier 2)的材料示例的可以为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)中的至少一种。
和/或可选的，上述非晶硅层40的厚度示例的可以为
该厚度范围适宜，不会出现由于厚度过薄影响后续形成的多晶硅图案 51作为TFT中有源层的结构设计要求，同时，不会出现厚度过厚影响非晶硅晶化程度，使得晶化后的多晶硅中晶粒大小较为均匀，从而提高TFT的电学性能。
在上述基础上进一步的，施加在导电层20上的电压具体为脉冲电压。脉冲电压的工艺时间短，脉冲电压通常在kv(千伏)级、时间通常在ms(毫秒)级，瞬间产生的高温不会对其他膜层造成损伤。
如图6所示，上述脉冲电压的电压值示例的可以为1000V～1200V，脉冲电压的持续时间示例的可以为0.3ms～0.4ms。
示例的，如图7所示，以衬底基板10的表面包括以M行*N列的方式间隔排列的多个预设区域S，M和N均为大于1的正整数(图中仅以M＝2、N＝4为例进行示意)；即上述的显示基板为阵列基板母板，每个预设区域S对应于一个待形成的阵列基板为例，具体说明在导电层20上施加电压(例如为脉冲电压)的方式：
导电层20在衬底基板10的表面10a上的正投影与预设区域S完全重叠，即导电层20仅设置在每个预设区域S内。
上述S02还包括以下步骤：
参考图7所示，形成与导电层20同层设置的第一电极81、第二电极82和多条电极线83，第一电极81、第二电极82和多条电极线 83均位于预设区域之外；其中，在每行预设区域S中，位于每个预设区域S中的每个导电层20的行方向上的一端连接在一条电极线83 上，位于每个预设区域S中的每个导电层20的行方向上的另一端连接在另一条电极线83上；第一电极81与第二电极82不接触；第一电极81与所有的电极线83的一端相连，第二电极82与所有的电极线83的另一端相连。上述的在导电层20上施加电压，包括：
至少通过第一电极81与第二电极82向导电层20施加电压。
需要说明的是，第一、上述的“同层设置”是指第一电极81、第二电极82、多条电极线83与导电层20均设置在同一衬底的表面。
示例的，当导电层20设置在缓冲层60表面时，第一电极81、第二电极82、多条电极线83也设置在缓冲层60表面。
更具体的，第一电极81、第二电极82、多条电极线83与导电层 20是采用同一次构图工艺同时形成的一体结构，即具有相同的层级结构。
第二、上述的第一电极81、第二电极82即作为连接各电极线83 的一组连接电极，可以设置在衬底基板10的两侧靠近边缘的区域。
第三、上述的至少通过第一电极81与第二电极82向导电层20 施加电压，例如可以为在第一电极81上施加1200V的电压、在第二电极82上施加0V，即在导电层20两端施加电压，以使导电层20上有电流，从而产生焦耳热。
考虑到当上述显示基板的尺寸较大，包括有较多数量的预设区域 S，仅依靠第一电极81与第二电极82向导电层20施加电压有可能出现不同区域的导电层20热传导不均的现象，影响非晶硅的晶化均匀性。
因此，本发明实施例进一步优选的，参考图7所示，上述S02 还包括以下步骤：
形成与导电层同层设置的至少一个第三电极84；
其中，第三电极84与第一电极81、第二电极82均不接触；
至少有相邻的两列预设区域S之间设置有一个第三电极84，该第三电极84与相邻的两列预设区域S之间的电极线83相连；
相应的，上述在导电层20上施加电压，还包括：
通过第一电极81、第二电极82和第三电极84向导电层20施加电压。
其中，上述图7中仅以从第一电极81起，第二列和第三列预设区域S之间设置有一个第三电极84为例进行示意，当上述显示基板包括的预设区域S数量较多时，可以在每相邻的两列预设区域S之间均设置第三电极84。
这样一来，示例的，可以先通过第一电极81与第三电极84对从第一电极81起的第一列、第二例预设区域S内的导电层20施加电压，从而对这些预设区域S内的非晶硅进行焦耳热诱导晶化；之后，再通过第三电极84与第二电极82对第三列、第四例预设区域S内的导电层20施加电压，从而对这些预设区域S内的非晶硅进行焦耳热诱导晶化。
即通过第三电极84实现了对不同区域的导电层20进行分批次的通电，从而可避免由于衬底基板10面积过大、预设区域S过多而出现不同预设区域S内的非晶硅晶化不均的问题。
进一步的，在S03中，在导电层上施加电压，通过使导电层发热诱导多个非晶硅图案41结晶转化为多个多晶硅图案51之前，上述制备方法还包括：
如图8所示，形成覆盖多个非晶硅图案41的栅绝缘层70。
栅绝缘层70与上方的隔离层30可以起到对中间的导电层20和非晶硅图案41进行上下保温效果，提高非晶硅图案41的晶化效果。
示例的，栅绝缘层(Gate Insulator，简称为GI)70的材料示例的可以为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)中的至少一种，其厚度示例的可以为
当然，在S03'后，即对多晶硅层50进行构图工艺处理，形成位于预设区域S内的多个多晶硅图案51的步骤之后，上述制备方法也可以还包括：
形成覆盖多个多晶硅图案的栅绝缘层70。
具体结构可参考前述的附图8，此处不再赘述。
进一步的，如图9所示，上述制备方法还包括以下步骤：
S04、在栅绝缘层70上形成与多个多晶硅图案51一一对应的栅极91；
S05、形成覆盖栅极91和栅绝缘层70的层间绝缘层100；
S06、在层间绝缘层100上形成多个源极92和多个漏极93；源极92通过贯穿层间绝缘层100和栅绝缘层70的第一过孔V1与多晶硅图案51连接，漏极93通过贯穿层间绝缘层100和栅绝缘层70的第二过孔V2与多晶硅图案51连接。
即一个多晶硅图案51对应一个栅极91、一个源极92、一个漏极 93，从而构成TFT。
上述S04～S06中各结构的材料和厚度均可沿用相关设计，本发明实施例对此不再赘述。
当然，上述显示基板进一步还可以包括有与漏极93电性连接的像素电极、与像素电极相对的公共电极等结构，具体结构均可沿用相关设计，本发明实施例对此也不再赘述。
另一方面、本发明一些实施例还提供了一种显示基板，该显示基板采用上述的制备方法制备而成，具体结构此处不再赘述。
再一方面、本发明一些实施例还提供了一种显示装置，该显示装置包括上述的显示基板。
示例的，当上述显示基板为一个阵列基板时，该显示装置即为包括该阵列基板的显示装置；当上述显示基板为阵列基板母板时，该显示装置即为包括由上述阵列基板母板切割而成的多个阵列基板中的一个阵列基板的显示装置。
示例的，当构成上述显示基板中的导电层20的材料为遮光金属，即该导电层20为遮光金属层时，由于遮光金属层不透光，背光源发出的光无法穿过导电层20射出，故上述显示装置具体可以为OLED (Organic Light-Emitting Diode，有机电致发光二极管)显示装置或通过反射环境光来进行显示的反射式液晶显示装置，具体结构可沿用常规设计，本发明实施例对此不做赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种显示基板的制备方法，其特征在于，所述制备方法包括：
提供衬底基板；所述衬底基板的表面包括至少一个预设区域；
在所述表面上方依次形成导电层、隔离层和非晶硅层；其中，所述导电层、所述隔离层和所述非晶硅层在所述表面上的正投影均覆盖所述预设区域；
对所述非晶硅层进行构图工艺处理，形成位于所述预设区域内的多个非晶硅图案；在所述导电层上施加电压，通过使所述导电层发热诱导所述多个非晶硅图案结晶转化为多个多晶硅图案；或者，在所述导电层上施加电压，通过使所述导电层发热诱导所述非晶硅层位于所述预设区域内的部分转化为多晶硅层；对所述多晶硅层进行构图工艺处理，形成位于所述预设区域内的多个多晶硅图案；
还包括：
所述表面包括以M行*N列的方式间隔排列的多个所述预设区域，M和N均为大于1的正整数；所述显示基板为阵列基板母板，每个预设区域对应于一个待形成的阵列基板；
所述导电层在所述表面上的正投影与所述预设区域完全重叠；
所述在所述表面上方依次形成导电层、隔离层和非晶硅层，还包括：
通过一次构图工艺形成与所述导电层同层设置的第一电极、第二电极和多条电极线，所述第一电极、所述第二电极和多条电极线均位于所述预设区域之外；其中，在每行所述预设区域中，位于每个预设区域中的每个导电层的行方向上的一端连接在一条电极线上，位于每个预设区域中的每个导电层的行方向上的另一端连接在另一条电极线上；所述第一电极与所述第二电极不接触；所述第一电极与所有的所述电极线的一端相连，所述第二电极与所有的所述电极线的另一端相连；
所述在所述导电层上施加电压，包括：
至少通过所述第一电极与所述第二电极向所述导电层施加电压。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在所述表面上方依次形成导电层、隔离层和非晶硅层，包括：
形成至少覆盖所述预设区域的缓冲层；
在所述缓冲层上依次形成导电层、隔离层和非晶硅层。
3.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在所述导电层上施加电压，通过使所述导电层发热诱导所述多个非晶硅图案结晶转化为多个多晶硅图案之前，所述制备方法还包括：
形成覆盖所述多个非晶硅图案的栅绝缘层。
4.根据权利要求3所述的显示基板的制备方法，其特征在于，所述在所述表面上方依次形成导电层、隔离层和非晶硅层，还包括：形成与所述导电层同层设置的至少一个第三电极；
其中，所述第三电极与所述第一电极、所述第二电极均不接触；
至少有相邻的两列所述预设区域之间设置有一个所述第三电极，所述第三电极与相邻的两列所述预设区域之间的所述电极线相连；
所述在所述导电层上施加电压，还包括：
通过第一电极、所述第二电极和所述第三电极向所述导电层施加电压。
5.根据权利要求1所述的显示基板的制备方法，其特征在于，构成所述导电层的材料为遮光金属。
6.根据权利要求5所述的显示基板的制备方法，其特征在于，所述导电层包括：
依次远离所述表面的金属铝层和金属钼层；或者，依次远离所述表面的第一层金属钼层、金属铝层和第二层金属钼层。
7.根据权利要求6所述的显示基板的制备方法，其特征在于，
所述金属铝层的厚度为
所述金属钼层的厚度为
或者，
所述金属铝层的厚度为
所述第一层金属钼层和所述第二层金属钼层的厚度均为
8.根据权利要求1所述的显示基板的制备方法，其特征在于，
所述隔离层的厚度为
和/或，所述非晶硅层的厚度为
9.根据权利要求1所述的显示基板的制备方法，其特征在于，所述电压为脉冲电压。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，
所述脉冲电压的电压值为1000V～1200V，
所述脉冲电压的持续时间为0.3ms～0.4ms。
11.根据权利要求1所述的显示基板的制备方法，其特征在于，所述对所述多晶硅层进行构图工艺处理，形成位于所述预设区域内的多个多晶硅图案的步骤之后，所述制备方法还包括：
形成覆盖所述多个多晶硅图案的栅绝缘层。
12.根据权利要求3或11所述的显示基板的制备方法，其特征在于，所述制备方法还包括：
在所述栅绝缘层上形成与所述多个多晶硅图案一一对应的栅极；
形成覆盖所述栅极和所述栅绝缘层的层间绝缘层；
在所述层间绝缘层上形成多个源极和多个漏极；所述源极通过贯穿所述层间绝缘层和所述栅绝缘层的第一过孔与所述多晶硅图案连接，所述漏极通过贯穿所述层间绝缘层和所述栅绝缘层的第二过孔与所述多晶硅图案连接。
13.一种显示基板，其特征在于，所述显示基板采用如权利要求1至12任一项所述的显示基板的制备方法制备而成。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求13所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810837809.8A CN109003941B (zh) | 2018-07-26 | 2018-07-26 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810837809.8A CN109003941B (zh) | 2018-07-26 | 2018-07-26 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003941A CN109003941A (zh) | 2018-12-14 |
| CN109003941B true CN109003941B (zh) | 2021-01-15 |
Family
ID=64597634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810837809.8A Expired - Fee Related CN109003941B (zh) | 2018-07-26 | 2018-07-26 | 显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003941B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6558986B1 (en) * | 1998-09-03 | 2003-05-06 | Lg.Philips Lcd Co., Ltd | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method |
| KR100713880B1 (ko) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 제조방법 |
| GB0413749D0 (en) * | 2004-06-19 | 2004-07-21 | Koninkl Philips Electronics Nv | Active matrix electronic array device |
| TW200739731A (en) * | 2006-03-03 | 2007-10-16 | Jae-Sang Ro | Method for crystallization of amorphous silicon by joule heating |
| KR101275009B1 (ko) * | 2006-06-09 | 2013-06-13 | 주식회사 엔씰텍 | 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법 |
| KR100818287B1 (ko) * | 2007-01-10 | 2008-03-31 | 삼성전자주식회사 | 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법 |
| KR100946808B1 (ko) * | 2007-11-21 | 2010-03-11 | 주식회사 엔씰텍 | 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터 |
-
2018
- 2018-07-26 CN CN201810837809.8A patent/CN109003941B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003941A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR101024192B1 (ko) | 박막 트랜지스터를 포함하는 전자 장치 및 그 제조 방법 | |
| TW200425221A (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN100397660C (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| KR20000031709A (ko) | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 | |
| JP4026009B2 (ja) | 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 | |
| US8603869B2 (en) | Method of fabricating thin film transistor having amorphous and polycrystalline silicon | |
| CN109003941B (zh) | 显示基板及其制备方法、显示装置 | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100623693B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR100964230B1 (ko) | 평판표시장치 및 그 제조방법 | |
| KR20120034409A (ko) | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR20000041015A (ko) | 실리콘 박막을 결정화하는 방법 | |
| KR100637126B1 (ko) | 평판표시장치의 제조방법 | |
| KR100498158B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100767380B1 (ko) | 박막 트랜지스터 | |
| KR100905051B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| WO2009066943A1 (en) | Thin film transistor and fabricating method of the same | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JP2003115497A (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR100468901B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210115 |