TW200810129A - Active matrix TFT array substrate and method of manufacturing the same - Google Patents

Active matrix TFT array substrate and method of manufacturing the same Download PDF

Info

Publication number
TW200810129A
TW200810129A TW096120105A TW96120105A TW200810129A TW 200810129 A TW200810129 A TW 200810129A TW 096120105 A TW096120105 A TW 096120105A TW 96120105 A TW96120105 A TW 96120105A TW 200810129 A TW200810129 A TW 200810129A
Authority
TW
Taiwan
Prior art keywords
film
electrode
array substrate
active matrix
gate
Prior art date
Application number
TW096120105A
Other languages
English (en)
Inventor
Kazuyuki Harada
Nobuaki Ishiga
Kazunori Inoue
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200810129A publication Critical patent/TW200810129A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200810129 九、發明說明： 嘁 【發明所屬之技術領域】 本發明係關於主動矩陣型薄膜電晶體陣列基板，特別 是關於液晶顯示裝置用之主動矩陣型薄膜電晶體陣列基 板0 【先前技術】 • 近年’於使用半導體裝置（device)之顯示裝置之領 域，以省能源（enegy)、省空間（space)為特點之液晶顯示 裝置，取代先前的CRT，急速地普及。於該液晶顯示裝置， 於透明絕緣基板上設有複數電極或配線及元件。具體而 言’具有掃描配線或信號配線、閘極電極或源極·汲極電 極之薄膜電晶體（TFT)等之開關（switching)元件以矩陣狀 設置，於各顯示像素廣泛地使用對電極施加獨立的影像信 號之主動矩陣型薄膜電晶體陣列基板。 φ 此外，於該主動矩陣型薄膜電晶體陣列基板之製造， 為要很多的步驟數，故製造裝置數之增大，不良發生率的 增大等，在生產性有問題。先前，如專利文獻1所揭示， 一般實施5次微影製程之製造方法（以下，稱為5片光罩製 程（mask process))。為提升該生產性，揭示有實施4次微 影製程之製造方法（以下，稱為4片光罩製程）（專利文獻2 及專利文獻3)。 [專利文獻1]特開平1 0-268353號公報 [專利文獻2]特開20 03-297850號公報 2185-8899-PF;Ahddub 5 200810129 [專利文獻3]特開20 05-283689號公報 【發明内容】 [發明所欲解決的課題] 但是，以專利文獻2所 1 1 < 4片先罩製程，則半導體 活性層之寬度之通道長，拖今 、口之，源極·没極電極間隔之 控制極為困難。此係、’由於需要控制曝光前的抗蝕劑 (resist)膜厚及抗蝕劑膜質之均句性、半色調(ham_) 曝光之最佳曝光量、抗餘劍_旦彡 做剡顯衫之均勻性、抗蝕劑去除步 驟之均勻性等之全部，方可彳旱 力J付到所期望之通道長。因此， 在同一液晶面板内存在诵土酋具 廿牡遇遒長度不同的TFT，由TFT特性 的離散產生不良，降低生產性。 又’隨著液晶顯示裝置之大型化或高精細化，而因掃 描配線或信號配線之長大化、穷 长人化乍配線寬化之信號延遲成為 問題。因此，作為電極•西？錄士士 · 配線材枓，多用電性上低電阻之 A1，以A1電極·配線之情形，盎法 …次興下層之半導體之歐姆 接觸膜及在於上層之I TO箄所媸士 +、采Da & 寺所構成之透明電極層得到良好 的電性接觸特性。為解決此，於_與歐姆接觸膜及透明 電極層之接觸部，形成Ti、Cr、Mq等高熔點金屬膜，例如 需要CiVAl/Cr之3層構造。由於為形成此，需將上層之 Cr膜、A1膜、下層Cr膜各個蝕刻，各通常需要3次蝕刻。 另-方面’於4片光罩製程，則為去除殘留在半導體活性 層上之上述31，進一步需要3次蝕刻。藉此，反而增加 了步驟數’降低生產性。又’藉由反覆的姓刻，亦招致通 2185-8899-PF;Ahddub 6 200810129 道長度或電極·配狀尺寸㈣不良，因㈣刻之配線之 高電阻化，以及斷線等間題。 本發明係有鑑於上述所完成者，其目的在於提供可靠 度、生產性優良的主動矩陣型薄膜電晶體陣列基板。 [用以解決課題的手段] 關於本發明之主動矩陣型薄 • 一％咖肢，干π签极，係包
括閘極书極及閘極配線，其係於透明絕緣基板上由第1 金屬胰構成；閘極絕緣膜’其覆蓋上述閘極電極及閘極配 線；半導體層，其係、形成於上述閘極絕緣膜上；源極電極、 放極電極’其係形成於上述半導體層上；及像素電極，立 係以透明導電膜構成者，上述源極電極纽極電極之中’，、 只少-邊由透明導電膜構成，於其上包括AbCu、Ag之任 何1個作為主成分之第2金屬膜。 …主動矩陣型薄膜電晶體陣列基板之製造方法，其包 括八精由S 1微影製程’由形成於透明絕緣基板上形成第 从王屬膜形成閉極電極及間極配線之步驟；依序形成覆 盍上述閘極電極之閘極絕緣膜及半導體層，藉由第2微影 製程將上述半導體層圖案化之步驟；依序形成透明導電膜 :A1、CU、Ag之任何1個作為主成分之第2金屬膜，在於 弟3微影製程，於^ 於像素電極部之至少一部分形成較其他區 n的抗㈣圖案’將上述第2金相、上述透明導電膜 从述半&體層之歐姆接觸膜蚀刻’形成m通道部後， 將藉由去除上述輕、望沾 孕乂屬的抗蝕劑圖案而露出之上述第2金屬 膜蝕刻之步驟；形出& %时 卜 成保遵膜，籍由弟4微影製程，於上述 2185-8899-PF;Ahddub 7 200810129 ♦ 閘極絕緣膜及上述保護膜，形成貫通至上述第1金屬膜表 面之接觸孔，於上述保護膜形成貫通至上述透明導電膜或 上述第2金屬膜表面之接觸孔之步驟。 [發明效果] 根據本發明，可提供可靠度、生產性優良的主動矩陣 型薄膜電晶體陣列基板。 【實施方式】 以下，說明用於本發明之液晶顯示裝置之主動矩陣型 薄膜電晶體陣列基板之實施形態。惟，本發明並非限定於 以下的實施形態者。又，明確說明，以下之記載及圖面， 有適宜省略及簡化。 實施形態1 圖1係關於本實施形態1之主動矩陣型薄膜電晶體陣 列基板之圖像顯示區域之一像素分之平面圖。圖2係圖1 之X-X剖面圖、以及形成於主動矩陣型薄膜電晶體陣列 基板之外側之信號輸入端子部之剖面圖（於圖丨，該部分未 圖示）。作為信號輸入端子部，圖示輸入掃描信號之閘極端 子及輸入影像信號之源極端子。 關於圖1及圖2之主動矩陣型薄膜電晶體陣列基板， 包括：透明絕緣基板1、閘極電極2、輔助電容共通電極3、 閘極配線4、閘極絕緣膜5、半導體活性膜β、歐姆接觸膜 7、沒極電極兼像素電極8a、源極電極讣、源極配線此、 TFT通道部10、保護膜（層間絕緣膜）u、閘極端子墊 2185-8899-PF;Ahddub 8 200810129 . • (Pad) 12、源極端子墊Η。 ，為透明絕緣基板i，可使用玻璃（glass)基板、石英 玻璃荨透明的絕緣基板。絕緣基板1之厚度可任意，惟為 使液晶顯示裝置之厚度薄，以1.1_厚以下者為佳。當絕 緣性基板過薄，則會因製程（process)的熱履歷而產生基板 的歪曲，而降低圖案精度。因此，絕緣性基板1之厚度需 要考慮使用之製程而選擇。又，絕緣基板1以玻璃等脆性 _ 材料構成時，為防止因端面的碎屑（chipping)之異物混 入，將基板之端面去角為佳。再者，為於各製程特定基板 處理之方向，於透明絕緣基板1之一部分設置缺口，於製 程管理上較佳。 閘極電極2、辅助電容共通電極3及閘極配線4，係形 成於透明絕緣基板丨上。閘極電極2、輔助電容共通電極3 及閘極配線4，係由同一第1金屬膜構成。作為該第i金 屬膜’可使用例如，厚度1〇〇〜5〇〇nm程度以A1、Cu、m〇、 % Cr、Tl、Ta、w等作為主成分之金屬膜。 閘極絕緣膜5，係形成於透明絕緣基板1、閘極電極2、 辅助電容共通電極3及閘極配線4之上。作為閘極絕緣膜 5，可使用厚度3〇〇〜6〇〇nm程度之氮化矽膜（SiNx)、氧化矽 膜（si〇x)、氮氧化矽膜（Si0xNy)或該等之積層膜。膜厚較薄 時’由於容易在閘極配線及源極配線之交叉部發生短路， 故以較閘極配線4或辅助電容共通電極3之膜厚以上為 佳。另一方面，膜厚較厚時，TFT的接通電流變小，而降 低顯示特性。 2185-8899-PF;Ahddub 200810129 氟 • 半導體活性膜6，係形成於閘極絕緣膜5上。作為半 導體活性膜6,可使用厚度10〇〜3〇〇nm程度之非晶矽（a—以） 膜或多晶矽（p-Si)膜。膜較薄時，容易在後述之歐姆接觸 膜7的乾式蝕刻（dryetching)時發生消失。另一方面，膜 較厚時，TFT的接通電流會變小。 作為半導體活性膜6使用a—Si膜時，閘極絕緣膜5與 a-Si之介面，以SiN^ Si〇xNy，於TFT成為導通狀態之閘 馨極電壓之TFT之限值電壓（Vth)之控制性及可靠度之觀點較 佳。另一方面，作為半導體活性膜6使用p — Si時，閘極絕 緣膜5與p-Si之介面以Si〇x4 Si〇xNy，於TFT之^之控 制性及可靠度之觀點較佳。 歐姆接觸膜7，係形成於半導體活性膜6之上。作為 歐姆接觸膜7,可使用於厚度2〇〜7〇nm程度之或&义 滲雜（doping)微量的p之η型a —Si膜、n型p —s]。 汲極電極兼像素電極8a及源極電極8b，係形成於歐 • 姆接觸層7之上’經由此，與半導體活性膜6連接。汲極 電極兼像素電極8a及源極電極8b，係以同一透明導電膜8 構成。作為透明導電膜8,可使用Im〇3、Sn〇2、In2〇3與％〇2 之混合物ιτο、ιη2〇3與Zn0之混合物IZ〇、ln2〇3與Sn〇2及 ZnO之混合物ιΤζ〇等。 源極配線9b係形成於源極電極8b上，延伸至源極端 子（無圖不）。源極配線9b係以第2金屬膜構成，可使用與 弟1金屬膜相同的材料。 保屢膜11係形成於源極配線9b、汲極電極兼像素電 2185-88 99-PF;Ahdciub 10 200810129 毳 .+ 8a等之上。作為保護膜11，可使用與閘極絕緣膜5相 同材料。 閘極端子塾i 2，係以藉由貫通保護膜！工及閉極絕緣 膜5之接觸孔而露出之閘極配線4所形成。又，源極端子 墊13,係以藉由貫、通保護膜n及閘極絕緣膜5之接觸孔 而路出之源極配線9 b所形成。 八-人，使用圖3及圖4說明關於本實施形態丨之主動 _ 矩陣型薄膜電晶體陣列基板之製造方法。再者，以下說明 之例只是典型者，只要是合於本發明之趣旨當然可採用其 他的製造方法。 如圖3(A)所示，首先，使用熱硫酸及純水，將絕緣性 基板1之表面清洗。於該絕緣性基板〗上，以濺鍍 (sputtering)、真空蒸鍍等方法，形成為形成閘極電極2、 辅助電容共通電極3及閘極配線4之第丨金屬膜。其次， 將上述第1金屬膜成膜。其次，藉由第丨微影製程（照相步 • 驟），於上述第1金屬膜上形成閘極電極2、輔助電容共通 電極3及閘極配線4之區域形成抗蝕劑圖案。其次，藉由 將第1金屬膜濕式蝕刻（wet etching)，去除未以上述抗蝕 劑覆盍之區域。最後，去除感光性抗蝕劑，使用純水清洗。 藉由以上，可形成閘極電極2、辅助電容共通電極3及閘 極配線4。 作為較佳的實施例，將於純A1，添加〇·2ιη〇1%Μ之
Al-0.2mol%Nd合金膜’以習知之使用Ar氣體（gas)之DC 磁控錢鑛（magnetron sputtering)法，成膜為厚度2〇〇nm。 2185-8899-PF;Ahddub 11 200810129 其次’於A1 -Nd合金膜成抗钱劑圖案之後，使用習知之包 含磷酸+硝酸之溶液將Al—Nd合金膜蝕刻。最後，去除抗蝕 劑圖案’形成閘極電.極2、輔助電容共通電極3及閘極配 線4 〇 其次，如圖3中⑻所示，將為形成，由SiNx、Si〇x、 SiOxNy等構成之閘極絕緣膜5;由a_Si或p_Si構成之半導 體活性膜6·，由！！型a-Si或p_Si構成之歐姆接觸膜7 之薄膜以電漿（PlaSina)CVD(Chemical Vap〇r Dep〇siti〇n) 法連續成膜。其次，藉由第2微影製程，將以上述CVD膜 上之TFT及後步驟形成源極配線9之區域形成抗蝕劑圖 案。嚴格來s兄，抗蝕劑圖案係形成為較形成源極配線9之 區域稍微大的區域。又，TFT形成區域與源極配線9之形 成區域連續。其次，藉由江上述半導體活性膜6及歐姆接 觸膜7用之薄膜乾式㈣，去除未以上述抗#劑圖案覆蓋 之區域去除。最後，去除感光性抗敍劑，使用純水清洗。 藉由以上，形成半導體活性膜6及歐姆接觸膜了。再者， 閘極絕緣膜5，將橫跨全體殘存。 作為較佳的實施例，藉由CVD法，將作為閉極絕緣膜 5用之薄膜’ a SiNx厚度400nm，作為半導體活性膜6用 之薄膜，以a-Si膜厚度i5〇nm，作為歐姆接觸膜7用之薄 膜’以P作為滲雜物（dopant)添加之0型a_Si膜厚度3〇nm =膜之。其次，於上述CVD膜上形成抗韻劑圖案之後，以 習知的氟（flU0rine)系氣體（例如，肌與〇2之混合氣體或 CF4與&之混合氣體）將半導體活性膜6及歐姆接觸膜7用 12 2185-8899~PF；Ahddub 200810129 之薄膜乾式蝕刻。最後’去除抗蝕劑圖案，形成半導體活 性膜6及歐姆接觸膜7。 其次，如圖3中的⑹所示’將形成汲極電極兼像素電 極8a及源極電極8b之透明導電膜8及形成源極配線此之 圖4所示之第2金屬膜9’藉由㈣、真空蒸鑛等方法連 續成膜。其次’藉由第3微影製程，形成汲極電極兼像素 電極8a、源極電極8b、源極配線讥、TFT通道部1〇。
作為較佳的實施例，藉由習知之使用Ar氣體之此磁 控濺鍍法，將作為透明導電膜之IT〇以厚度1〇〇nm，作為 第2金屬膜之A1 — 0.2mol%Nd合金膜以厚度2〇〇nm成膜。以 下，使用圖4詳細說明，第3微影製程。 為使之成圖4(a)之狀態，首先，於第2金屬膜9上藉 由方疋轉塗佈機（spin coater)以約1 · β # m之厚度塗佈原冰 片烯樹脂系正型抗蝕劑，以120 °C進行預烘烤 (prebaking)90秒。其次，進行為形成源極配線此及源極 電極8b形成用之抗蝕劑圖案Ua之第1曝光。接著.，進行 為形成汲極電極兼像素電極8a形成用抗蝕劑圖案14a之第 2曝光。由於並未將抗蝕劑圖案14a完全去除，而薄薄地 殘存，故第2曝光係以第1曝光之約4〇%的曝光量進行半 (half )曝光。 進行該兩階段曝光’以有機驗（a 1 k a 1 i )系顯影液顯影 後，以120。C進行後烘烤（postbaking)約180秒，則如圖 4(a)所示，形成膜厚不同的抗蝕劑圖案14a及Ub。厚的 抗银劑圖案14b，係形成於第3微影製程後殘存之第2金 2185-8899-PF;Ahddub 13 200810129 • 屬膜上，另一方面，較薄的抗蝕劑圖案14a，係形成於第3 微影製程去除之第2金屬膜上。在於本實施形態i使用抗 蝕劑圖案14a之膜厚成約0e4//m，抗蝕劑圖案Ub的膜厚 成約1.6#m之抗蝕劑圖案。再者，於本實施形態，係以如 上述之兩段曝光，惟亦可使用位於抗蝕劑圖案丨4a之位置 之圖案之光穿透量成40%之半色調圖案光罩（paUern mask)，一次曝光。該半色調圖案光罩，係將可減低用於曝 _ 光之波長區域（通常為350〜450nm)之光穿透量之濾光 (filter)膜形成於掩膜（mask)i所期望之部分，或利用繞 射現象將狹缝（si i t)形狀之圖案（pattern)形成於掩膜之 所期望之部分。藉由使用半色調圖案掩膜之一次曝光可簡 化製造步驟。 其次，以圖4(a)所示抗蝕劑圖案，使用習知之含有磷 酸（phosphoric acid) +硝酸之溶液，將第2金屬膜9之 Al-Nd膜蝕刻，使之成圖4(b)之狀態。接著，使用習知之 • 含有鹽酸+硝酸之溶液，將透明導電體8之IT0膜蝕刻，使 織成圖4(c)之狀態。在此，代替IT〇膜使用非晶質π〇膜、 ΙΖ0膜或ΙΤΖ0膜時，由於可藉由弱酸之草酸（〇xal ic acid) 钱刻，故不會有钱刻到其他的配線·電極之虞，可提升生 產性。進一步接著，使用習知之氟系氣體，蝕刻歐姆接觸 膜7，使之成圖4(d)之狀態。藉此，於抗蝕劑圖案14a與 抗蝕劑圖案14b之間，形成TFT通道部10。於本發明，由 於薄的抗钱劑圖案14a之去除步驟在於TFT通道部1 〇之形 成後’故容易控制TFT通道長度。具體而言，較先前的製 2185-8899-PF;Ahddub 14 200810129 仏方去’並不嚴格地要求，曝光前的抗姓劑膜厚及及抗# ^膜貝之均勻性、於半色調曝光之最佳曝光量、抗蝕劑顯 影之均勻性、抗蝕劑去除步驟之均勻性，而可提升生產性。 人籍由習知之使用氧電漿之抗钱劑灰化（r e s i s t ashing)，去除抗蝕劑圖案14a，使之成圖4(e)之狀態。此 8寸’抗餘劑圖案14b由於較抗蝕劑圖案14a厚，並未完全 去除而殘存。其次，使用習知之含有鹽酸+硝酸之溶液，蝕 刻藉由去除抗蝕劑圖案l4a而露出之第2金屬膜9之A卜Nd 膜，使之成圖4(f)之狀態。其次，去除抗蝕劑圖案Ub， 使之成圖4(g)之狀態。如以上，藉由第3微影製程，形成 汲極電極兼像素電極8a、源極電極8b、源極配線此、m 通道部1 〇。 ^其次，如圖3中（D)所示，將為形成由SiNx、Si0x、Si0xNy 等構成之保護膜11之薄膜藉由電漿CVD法成膜。其次，藉 =第4微影製程，於上述㈣膜上形成抗㈣圖案、。其次曰， 猎由將上述保護膜u及閘極絕緣膜5用之薄膜乾式蝕刻， 去除未以上述抗㈣圖案覆蓋之區域。最後，去除感光性 抗姓劑Μ吏用純水清洗。藉由以上，形成至少貫通至 金屬膜表面之接觸孔’及貫通至 導電膜8表面之接觸孔。 金屬膜9表面或透明 作為較佳的實施例，藉由CVD&，作為保護膜“用之 薄膜將Μ成膜厚度義m。其次，於上述 抗_圖案後，使用習知之氣系氣體(例如， 合乳體或CF4與02之混合氣體)將保護膜η用之薄膜乾： 2185-8899~PF/Ahddub 15 200810129 *餘刻。最後’去除感光性抗餘劑，形成圖2所示間極端子 部接觸孔12及源極端子部接觸孔1 3。 如上製造之主動矩陣型薄膜電晶體陣列基板，經由間 隔器’與具有彩色濾光片及對向電極之對向基板（無圖 示作為-對基板黏合’於其間隙注入液晶。藉由將該挟 持液晶層之液晶面板（panel)安裝於背光單元（backi ight uni t)，製造液晶顯示裝置。 實施形態2 其次，說明與上述實施形態i之主動矩陣型薄膜電晶 體陣列基板不同的實施形態。再者，於以下說明，與上述 實施形態1同一之構成構件，將付以同一符號，適宜省略 其說明。 圖5係關於本實施形態2之主動矩陣型薄膜電晶體陣 列基板之圖像顯示區域之一像素分之平面圖。圖6係圖5 中之Y-Y，剖面圖，以及形成於主動矩陣型薄膜電晶體陣 _ 列基板之圖像顯示區域之外側之信號輸入端子部之剖面圖 (於圖5，該當部分未圖示）。關於本實施形態2之主動矩 陣型薄膜電晶體陣列基板，除了以下的相異點以外基板構 成與上述實施形態1之主動矩陣型薄膜電晶體陣列基板相 同。 於本貝施形恶2 ’於沒極電極兼像素電極8 &上之一部 分形成像素反射電極9a之點，與上述實施形態1不同。該 像素反射電極9a，係以與源極配線9b相同之第2金屬膜9 形成者。關於本實施形態2之主動矩陣型薄膜電晶體陣列 2185-8899-PF;Ahddub 16 200810129 二：係用於半穿透型液晶顯示裝置。再者，亦可將形成 像素反射電極9a上及像素穿透部上（在於汲極電極兼像 素電^ 8a上沒有形成像素反射電極9&之區域）之保護膜 11之-部分或全部去除。藉由去除保護膜^，可提升液晶 顯不裝置之光反射特性或光穿透特性。 制=於本Λm之主動矩陣型薄膜電晶體陣列基板 之:以方去’基板上與上述關於本實施形，態丄之主動矩陣
i薄膜電晶體陣列基杯夕制% 平幻i扳之製造方法相同，只有形成像素反 射電極9a之第3微影製葙又π 、 〜I私不同。以下，使用圖7詳細說明 第3微影製程。
/猎由與上述實施形態、1同樣的方法，如目7(a)所示， 形成膜厚不同的抗蝕劑圖案14a & ub。厚的抗蝕劑圖案 4b係形成於會在第3微影製程後殘存之第2金屬膜上， 另，方面’薄的抗蝕劑圖案…係形成在將於第3微影製 矛去除之第2金屬膜上。具體而言，使用抗蚀劑圖案W 之膜厚成、約0.4“ ’抗蝕劑圖案Ub的膜厚成約16㈣ 之抗蝕劑圖案。 其次，以圖7(a)所示抗蝕劑圖案，使用習知之含有碑 酸+硝酸之溶液，將第2金屬^之A1-Nd膜㈣，使之二 圖7(b)之狀悲。接著，使用習知之含有鹽酸+硝酸之溶液， 將透明導電體8之IT〇膜钱刻，使織成圖7(c)之狀態。進 一步接著，使用習知之氟系氣體，蝕刻歐姆接觸膜7，使 之成圖7(d)之狀悲。藉由以上，形成TFT通道部1〇。於本 叙明由於薄的抗钱劑圖案14a之去除步驟在於tft通道 2185-8899-PF;Ahddub 17 200810129 .部之形成後，故容易控制TFT通道長度。具體而言，較 先Θ的衣le方去，並不嚴格地要求，曝光前的抗蝕劑膜厚 及及抗蝕劑膜質之均勻性、於半色調曝光之最佳曝光量、 抗钕劑顯影之均勻性、抗餘劑去除步驟之均勻性，而可提 升生產性。 其次，藉由習知之使用氧電漿之抗蝕劑灰化，去除抗 蝕d圖案14a，使之成圖7(e)之狀態。此時，抗蝕劑圖案 Ub由於較抗蝕劑圖案14a厚，並未完全去除而殘存。於 本實施形態2 ’與上述實施形態J不同，使在於第2金屬 膜9上形成像素反射電極9a之區域之抗蝕劑圖案殘存。其 次，使用習知之含有鹽酸+硝酸之溶液，蝕刻藉由去除抗蝕 劑圖案14a而露出之第2金屬膜9之a卜Nd膜，使之成圖 7(f)之狀態。其次，去除抗蝕劑圖案Ub，使之成圖7(容） 之狀態。如以上，藉由第3微影製程，加上沒極電極兼像 素電極8a、源極電極gb、源極配線91)、了？1'通道部1〇 _ 形成像素反射電極9a。 如上述實施形態1及2所示，於本發明，由於薄的抗 蝕劑圖案14a之去除步驟在於TFT通道部1〇之形成後， 容易控制TFT通道長度。藉此’減低在於同—液晶面板内 之通道長度之離散，即減低TFT特性之離散，可提升生產 性。特別是，如實施形態2，藉由使第2金屬膜9殘存在 汲極電極上，可使汲極電極與源極電極上的抗餘劑之厚产 相同。即，無須對TFT通道部附近使用半色調曝光，使tf= 通道長度之控制變容易。 2185-8899-PF;Ahddub 18 200810129 • 又，如上所述，將以A1位主成分之金屬膜用於電極· 配線時’於該A1膜與下層歐姆接觸層及上層透明電極；之 連接部形成Ti、Cr、Mo等高熔點金屬膜，例如需要 之3層構造。關於本發明之主動矩陣型薄膜電晶體陣列基 板，如實施形態1及2所示，由於在第2金屬膜9之A1合 金膜與下層歐姆接觸膜7之間形成透明導電膜8，可防止 A1與Si之相互擴散，且無須A1下層之高熔點金屬之形成。 • 再者，會使ιτο、izo' ιτζο等之透明導電膜與A1膜之接 觸電阻增大之A l〇x係於A1膜上形成透明導電膜時形成， 而於透明導電膜上形成^膜時並不會形成。即，藉由本發 明之構成可減低接觸電阻，可提升接觸（c〇ntact)特性。另 一方面，由於在構成閘極電極2等第〗金屬膜上及第2金 屬膜9上，均沒有形成透明導電膜8，故無須形成ai膜之 上層之高熔點金屬。即，可使之為A1為主成分之金屬單層 構k藉此，相較於先别的3層構造，可大幅地簡化製造 _步驟，提升生產性。當然，於本發明，由密著力、接觸電 阻、腐蝕性等之觀點，亦可於ΑΓ膜與透明導電膜之間形成 高熔點金屬。 於上述實施形態1及2，係以Al-Nd合金膜作為第1 及第2金屬膜，惟藉由以Cr、如、&以該等為主成分作為 金屬膜，可提升可靠度。又，於第2金屬膜9之A卜⑽合 金膜’代替Nd ’藉由添加至少1種Fe、Co、Ni等8族元 素可防止A1膜與ΙΤ0膜在電性連接之狀態，於鹼顯影液 〇运元腐餘’可提升生產性。再者，添加N時亦可 2185-8899-PF；Ahddub 19 200810129 得到同樣的效果，與8族元素一併添加，則更有效。 再者，於第2金屬膜g，亦可使用較A丨低電阻之Cu 為主成分之金屬膜。藉此，可作液晶顯示裝置之進一步大 型化或南精細化。力Cu添加M〇，則可提升密著性。&膜 之隋形由於蝕刻控制困難，且配線兩側之剖面形狀不佳， 故通道長之控制特別困難。藉由本發明，即使使用以膜 時’可使通道長度之控制變容易。 又，在於實施形態2之像素反射電極9a，即，第2金 屬膜9，亦可使用較A1低電阻且反射特性佳的Ag作為主 :分之金屬膜。藉此，可得光學特性及電氣特性優良的半 穿透型液晶顯示裝置。例如，於專利文獻丨所述之源極配
線之製造方法使用Ag，則因接觸孔形成時之乾式蝕刻之電 槳，有使源極配線之竑消失之虞，故未能實現。於本發明， 由於在源極配線9b下，必定存在透明導電膜8,故如圖 所示’即使Ag膜消失’可使其下之透明導電膜8作為源極 端子塾。又，如圖8(b)所示’並非源極配線9而僅以透明 導電膜8作為源極端子此時，將成_㈣極為優良的 源極端子墊。再者，於Ag，添加pd、Cu、M。、、
Au、Sn〇x之中至少！種以上，則可提升密著性。 再者，包含本發明’4片光罩製程，於源極配線、源 極電極、汲極電極之圖案化，需要通常的2倍之蝕刻，特 別是，在於侧蝕量多的配線材料，則源極配線之斷線非常 的多。於關於本發明之液晶顯示裝置，由於透明導電膜谷 形成在源極配線9b下全體，故即使源極配線讥斷線，仍 2185-8899-PF;Ahddub 20 200810129 . 可確保導通。因此，可急劇地提升生產性。 【圖式簡單說明】 圖1係表示關於本實施形態1之主動矩陣型薄膜電晶 體陣列基板之平面圖。 圖2係表示關於本實施形態丨之主動矩陣型薄膜電晶 體陣列基板之剖面圖。 圖3(A)至圖3(D)係表示關於本實施形態】之主動矩陣 型薄膜電晶體陣列基板之製造步驟之流程圖。 圖4(a)至圖4(g)係表示關於本實施形態1之主動矩陣 型薄膜電晶體陣列基板之製造步驟之剖面圖。 圖5係表示關於本實施形態2之主動矩陣型薄膜電晶 體陣列基板之平面圖。 圖6係表示關於本實施形態2之主動矩陣型薄膜電晶 體陣列基板之剖面圖。 _ 圖7(a)至圖7(g)係表示關於本實施形態2之主動矩陣 型薄膜電晶體陣列基板之製造步驟之剖面圖。 圖8(a)至圖8(b)係表示關於本發明之源極端子塾之 剖面圖。 【主要元件符號說明】 1〜透明絕緣基板； 2〜閘極電極； 3〜辅助電容共通電極； 4〜閘極配線； 5〜閘極絕緣膜； 6〜半導體活性膜； 2185-8899-PF;Ahddub 21 200810129 7〜歐姆接觸膜； 8a〜沒極電極兼像素電極； 9〜第2金屬膜； 9b〜源極配線； 1卜保護膜（層間絕緣膜）； 13〜源極端子墊； 14b〜較14a薄的抗蝕劑圖 8〜透明導電膜； 8b〜源極電極； 9a〜像素反射電極； 10〜T F T通道部； 12〜閘極端子塾； 14 a〜抗敍劑圖案；
22 2185-8899-PF;Ahddub

Claims (1)

  1. 200810129 十、申請專利範圍： •種主動矩陣（active-matrix)型薄膜電晶體陣列 (array)基板，包括： 閘極（gate)電極及閘極配線，其係於透明絕緣基板上 由第1金屬膜構成； 閘極、、、巴緣膜，其覆蓋上述閘極電極及閘極配線； 半V體層，其係形成於上述閘極絕緣膜上，· 源極（source)電極、汲極（drain)電極，其係形成於上 述半導體層上；及 像素電極，其係以透明導電膜構成者， 上述源極電極或汲極電極之中，至少一邊由透明導電 膜構成’於其上包括A1、Cu、Ag之任何i個作為主成分之 第2金屬膜。 2. 如申請專利範圍第i項所述的主動矩陣型薄膜電晶 體陣列基板’纟中上述半導體層包括半導體活性膜及歐姆 接觸（ohmic contact 膜）。 3. 如申請專利範圍第項所述的主動矩陣型薄膜 電晶體陣列基板’ |中上述源極電極及上述汲極電極均由 上述透明導電膜構成，於其上包括上述第2金屬膜。 4·如申明專利範圍第i或2項所述的主動矩陣型薄膜 電晶體陣列基板，其中上述透明導電膜含有 ZnO之中至少任一者。 5·如申請專利範圍第1或2項所述的主動矩陣型薄膜 電晶體陣列基板，以進-步包括像素反射電極，其係由 2185-8899-PF/Ahddub 23 200810129 上述第2金屬膜所構成。 6· —種液晶顯示裝置，包括··申請專利範圍第i或2 項所述的主動矩陣型薄膜電晶體陣列基板。 7. —種主動矩陣型薄膜電晶體陣列基板之製造方法， 包括： 藉由第 1 微影製程（photolithography pr〇cess)，由 形成於透明絕緣基板上形成第i金屬膜，形成問極電極及 閘極配線之步驟； 依序形成覆蓋上述閘極電極之閘極絕緣膜及半導體 層’藉由第2微影製程將上述半導體層圖案化（patterning) 之步驟；
    依序形成透明導電膜及M、Cu、Ag之任何^作為主 成分之第2金屬膜，在於第3微影製程，於像素電極部之 至少-部分形成較其他區域薄的抗蝕劑圖案。esi討 pattern)’將上述第2金屬冑、上述透明導電膜及上述半 導體層之歐姆接觸膜姓刻（etching)，形《m通道 (ch繼⑴部後，將藉由去除上述較薄的抗㈣圖案而露出 之上述第2金屬膜钱刻之步驟；及 形成保護(pass — )膜，藉由第4微影製程，於上 述間極絕緣膜及上述保護膜’形成貫通至上述第i金屬膜 表面之接觸孔（⑽tacthGle)，於上述保護膜形成貫通至 上述透明導電膜或上述第2金屬膜表面之接觸孔之步驟。 8.如申請專利範圍第7項所述的主動矩陣型薄膜電晶 體陣列基板之製造方法，其中上述透明導電膜含有 2185-8899-PF；Ahddub 24 200810129 Sn〇2、ZnO之中至少任一者。
    2185-8899-PF;Ahddub
TW096120105A 2006-06-27 2007-06-05 Active matrix TFT array substrate and method of manufacturing the same TW200810129A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006176020A JP2008010440A (ja) 2006-06-27 2006-06-27 アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW200810129A true TW200810129A (en) 2008-02-16

Family

ID=38872739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120105A TW200810129A (en) 2006-06-27 2007-06-05 Active matrix TFT array substrate and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20070295967A1 (zh)
JP (1) JP2008010440A (zh)
KR (1) KR100870156B1 (zh)
CN (1) CN100550397C (zh)
TW (1) TW200810129A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333279B (en) 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5480193B2 (ja) 2011-03-31 2014-04-23 株式会社ジャパンディスプレイ タッチパネルおよびタッチパネル付き表示装置
CN102723365B (zh) * 2012-06-08 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示装置
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN103681481A (zh) * 2012-09-14 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103928455B (zh) * 2013-01-15 2017-02-15 上海天马微电子有限公司 一种tft阵列基板及其制造方法
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
CN103199112B (zh) * 2013-03-20 2017-02-15 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6279106B2 (ja) 2015-01-08 2018-02-14 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
EP3506337A4 (en) * 2016-08-23 2019-08-28 Toppan Printing Co., Ltd. ORGANIC THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING THEREOF, AND IMAGE DISPLAY DEVICE
KR20180079511A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107968096A (zh) * 2017-11-23 2018-04-27 信利（惠州）智能显示有限公司 阵列基板、显示面板及阵列基板的制备方法
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10971530B2 (en) * 2018-04-20 2021-04-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for a TFT array substrate and TFT array substrate
WO2020049690A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 アクティブマトリクス基板の製造方法及びアクティブマトリクス基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JPH08313934A (ja) * 1995-05-22 1996-11-29 Toshiba Corp アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
KR0171980B1 (ko) * 1995-11-20 1999-03-20 김주용 액정 표시 소자의 제조방법
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100333978B1 (ko) * 1998-12-28 2003-06-02 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
JP4550551B2 (ja) * 2004-10-29 2010-09-22 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
KR100870156B1 (ko) 2008-11-24
JP2008010440A (ja) 2008-01-17
CN101097927A (zh) 2008-01-02
US20070295967A1 (en) 2007-12-27
CN100550397C (zh) 2009-10-14
KR20080000517A (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US7276732B2 (en) Thin film transistor array panel
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20100130490A (ko) 어레이 기판 및 이의 제조방법
KR20100094817A (ko) 어레이 기판의 제조방법
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US20050124088A1 (en) Method of manufacturing a thin film transistor array
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
CN111128876B (zh) 一种阵列基板的制备方法
KR20000027714A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
TW415110B (en) Fabrication method of thin-film transistor