TW200537489A - Memory cell having an electric field programmable storage element, and method of operating same - Google Patents

Memory cell having an electric field programmable storage element, and method of operating same Download PDF

Info

Publication number
TW200537489A
TW200537489A TW094109186A TW94109186A TW200537489A TW 200537489 A TW200537489 A TW 200537489A TW 094109186 A TW094109186 A TW 094109186A TW 94109186 A TW94109186 A TW 94109186A TW 200537489 A TW200537489 A TW 200537489A
Authority
TW
Taiwan
Prior art keywords
electric field
field programmable
state
programmable
transistor
Prior art date
Application number
TW094109186A
Other languages
English (en)
Inventor
Edward C Greer
Robert J Murphy
Charles R Szmanda
Original Assignee
Rohm & Haas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm & Haas filed Critical Rohm & Haas
Publication of TW200537489A publication Critical patent/TW200537489A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

200537489 九、發明說明： 【發明所屬之技術領域】 本發明係關於記憶單元、陣列及/或裝置，與控制及/或 操作該記憶單元、陣列及/或裝置之方法；而更特定言之' 於一方面，係關於記憶單元，與包含多個此種記憶單元之 陣列及/或裝置，其中該記憶單元各包含電場可程式化薄 膜，以儲存代表資料狀態之電荷。 【先前技術】 有許多不同類型及/或形式之記憶單元、陣列及裝置。此 種裝置一般可被分類成兩種不同類型，意即易失性（例如動 態隨機存取記憶體（"DRAM")與靜態隨機存取記憶體 ("SRAM"))，與非易失性（例如唯讀記憶體（"R〇M”）、電方式可 程式化唯讀記憶體（"EPROM")及電方式可消除可程式1唯 讀記憶體（"EEPROM"))。習用記憶單元 '陣列及裝置典型上 係以一種平面途徑製造，且目前係製自無機材料，譬如單_ 與多晶矽（參閱，例如已公告之美國專利申請案2〇〇4/〇i35i93 與 6,710,384卜 雖然包含此種記憶單元之裝置已在技術與商業上成功， 但其具有許多缺點，包括例如複雜構造、密度限制及相對 較高製造成本。再者，於一些易失性類型記憶裝置之情況 中，必須併入"重新補充"電路系統，以不斷地/週期性地恢 復貝Λ。沒可能引起關於熱逸散、計時及功率消耗之問題。 此外，雖然可達成某些整合密度，但此種裝置傾向於關於 記憶單元之大小受限或被限制。 100219
200537489 例如，在習用dram中，記憶單元包含一個存取電晶體， 其典型上係被建立在單晶矽晶圓之表面上，與一個電容 器，其係由例如兩個被電介質（例如氧化物、氮化物或其組 合）分隔之矽為基料之導體所組成。此電容器係儲存代表雙 安定記憶狀態之電荷。存取電晶體係充作一種開關，用於 控制電容器之充電與放電，以及邏輯狀態之讀取與寫入電 容器中（意即使電容器充電或放電）。習用技術係採用堆疊 及/或壕溝電容器途徑，而其中電容器係部份配置在存取電 晶體上方及/或下方，以企圖降低由記憶單元所佔據之二次 元面積。因此，採用一個電晶體-一個電容器記憶單元之習 用dram ’傾向於關於記憶單元之大小以及單一平面之平面 佈置受限或被限制。 非易失性半導體裝置會避免易失性半導體裝置中所普及 之某些問題，但經常遭遇到由於單元與電路設計上之較高 複雜性所造成之經降低資料儲存能力、電容及/或密度（參 閱，例如已公告之美國專利申請案2004/0135193與2004/0136239)。 較高複雜性經常會造成較高製造成本。例如，在習用 EEPROM中，記憶單元包含一個電晶體，其具有多個閘極， 經配置在單晶性半導體基材上方，且被具有高度受控厚度 之薄絕緣體分隔。特定言之，控制閘極係被配置於浮動閘 極上，其係被配置在半導體基材内之通道區域上。浮動閘 極典型上係由經重度摻雜之矽或金屬層（例如鋁）所組成， 且經由傾向於隨著使用/時間而降解之高度受控薄絕緣體， 與通道區域分隔。 100219 200537489 x、、】處存在之無機結晶性半導體為基礎之裝置以外， #代之電子㊉憶與轉換裝置存在，其係採用雙安定元 t，其可經由對該裝置施加電流或其他類型之輸入，而在 南阻抗狀態與低阻抗狀態之間轉換。有機與無機薄膜半導 =材料兩者均可用於電子記憶與轉換裝置中，例如非晶質 硫屬化合物半導體有機電荷轉移複合物之薄膜，譬如銅
^7 8,8-四氰基如林并二甲烧(Cu_tcnq)薄膜，與某些無機氧 於有機基質中。值得注意的是，此等材料已被提出作 為非易失性記憶體之潛在候選者。 數種易失性與非易失性記憶元件已經使用各 ㈣行。但是’藉由蒸發性方法製造之許多目前已知雙： 疋薄膜為不均句多層複合結構，其很昂貴且經常難以控制。 =外：此等：安定薄膜不會提供製造呈同覆性至平面狀範 :广面形態薄膜之機會。使用聚合體基質與微粒子物質 所製造之雙安定薄膜一般為 Ί Ί因此不適合製造亞微 未與寬祕米尺度之電子記憶與轉換裝置。 又其他雙安u膜可由標準工業方法以控制方式製造， 但其#作需要柵極交點處之高溫料與回火。此種薄膜一 :會遭遇到熱管理問題，具有高功率消耗需要量，且僅提 7導電性，，與，，非導電性"狀態間之小程度差別。再者，由 =種=係在高溫下操作，故難以設計允許高密度記憶 储存之堆疊裝置結構。 記二’:：需要採用電場可程式化雙安定薄膜之經改良 思早兀p列及/或裝置，其會克服採用習用雙安定薄膜 100219 200537489 之w用記憶單元、陣列及/或裝置之一項、 缺點。仍需要施行電場可程式-或所有 早兀、陣列及/或装置，其包含 。己隐 x^ ^ ^ 飞過用於多種基材與多種可 界疋之表面形態，包括單 夕種Ύ 卞面及/或多平面構造。 再者，仍需要採用電場可程式化雙安定 陣列及/或裝置，其可使用習 、D焓早兀、 ^ 使用I用積體電路製造技術，更衮j； 地且立即地製造。又再 更奋易 ―轰勝 再者仍需要施行電場可程式化雙安 疋薄膜之記憶單元、陣列及/或裝置，其係比習用記 陣列及/或裝置相對較不昂貴 "70、 (例如在每位元基準上）。此 外，仍而要施行此等場電可程式化雙安定薄膜 陣列及/或裝置，嬖如以邏輊 、e e早兀、 «戈以邏輯或其他電路系統包埋，皇 較少整合步驟及/或罩蓋進行製造。 、 【發明内容】 在第-方面，係揭示具有至少第一個資 資料狀態之記憔單亓，呤々# w —乐一個 W 憶早凡包含半導體電晶體（例如 ;; 通道電晶體）與連接至該半導體電晶體之電場可 雙安定元件。於一項具體實施例中，半導體電晶體 包各弟-個與第二個區域，各具有不純物，以提供第 導電類型。此半導體電晶體亦包括本體區域，經配置在第 個區域與第二個區域之間’其中本體區域包含不純物， 以提供第二種導電類型（其中第二種導電類型係與第-種 導電類型不同）。閉極係與本體區域間隔，並以電方式聯社 至其上。 'σ 記憶單元之電場可程式化雙安定元件包含第一個與第二 100219 200537489 個電極，及至少一個電場 + ^ 电两了耘式化溥膜，經配置在第一個 與第二個電極之間，复中々 — 曰 /、Τ δ己隐早70之第一個資料狀態為電 場可程式化薄膜之第一個雷 们冤阻之代表，而第二個資料狀態 為電場可程式化薄膜之第二個電阻之代表。
於一項具體實施例中，第—個電極係連接至第一個區域， 其係為電日日日體线極區域。於另—項具體實施例中’第一 個電極係連接至第二個區域，其係為電晶體之源極區域。 於又另-項具體實施例中，第—個電極係連接至半導體電 晶體之問極。 第-個電極可經配置在半導體電晶體之第—個區域上。 再者’第-個電極可經配置在半導體電晶體之第一個區域 上二且延伸於（無論是上方或下方）閘極之至少一部份上。 事貫上帛 固電極可為帛導體電晶體第一 4固g域之至少 一部份。 於本發明此方面之-項具體實施例中，第-個電極係經 配置在半導體電晶體之閘極上。於另—項具體實施例中， 第一個電極係為半導體電晶體之閘極。 於另方面，係揭示記憶單元（具有至少第一個資料狀態 f第二個資料狀態），其包含一個電晶體與多個連接至該; 曰曰體之電場可程式化雙安定元件。於—項具體實施例中， 半：體電晶體包含第一個與第二個區域，各具有不純物， 以提供第一種導電類型。此半導體電晶體亦包含本體區域， 經配置在第一個區域與第二個區域之間，其中本體區域包 一不、、、屯物以k供第二種導電類型（其中第二種導電類型係 100219 200537489 與第-種導電類型不同）。閘極係與本體區域間隔，並以電 方式聯結至其上。值得注意的是，半導體電晶體可為ρ·通 道或Ν-通道電晶體。 • 此方面之記憶單元進-步包含連接至半導體電晶體之第 -個與第二個電場可程式化雙安定元件。各電場可程式化 雙安定元件係包含第一個電極、第二個電極及至少_個電 場可程式化薄膜，經配置在第一個與第二個電極之間。電 f I可程式化薄膜包含至少兩個電阻狀態，包括第一個電阻 狀態與第二個電阻狀態。 此方面之記憶單元’當第—個電場可程式化雙安定元件 之電場可程式化薄膜係在第一個狀態中，而第二個電場可 程式化雙安定元件之電場可程式化薄膜係在第二個狀態中 時，係在第-個資料狀態中。當第一個電場可程式化雙安 定元件之電場可程式化薄膜係在第二個狀態中而第二個 t場可程式化雙安定元件之電場可程式化薄料在第一個 | 狀態中時，記憶單元係在第二個資料狀態中。 於此方面之-項具體實施例中，第—個區域為半導體電 晶體之汲極區域，且第一個電場可程式化雙安定元件之第 γ個電極係連接线極區域。於另__項具體實施例中，第 二個區域為半導體電晶體之源極區域’且第-個電場可程 式化雙安定元件之第—個f極係連接至源極區域。 再者，於一項具體實施例中，第一個電場可程式化雙安 定元件之第一個電極係經配置在半導體電晶體之第一個區 域上。於另-項具體實施例中，第一個電場可程式化雙安 100219 200537489 定元件之第一個電極係經配置在半導體電晶體之第一個區 域上，且延伸於半導體電晶體之閘極上方。第一個電極亦 . 可為半導體電晶體之第一個區域之一部份。 • 。己隐單元可包含第二個與第四個資料狀態。關於此點， *第-個電场可程式化雙安定元件之電場可程式化薄膜係 在第-個狀態中，而第二個電場可程式化雙安定元件之電 場可程式化薄膜係在第一個狀態中時，記憶單元係在第三 # ㈣資料狀態中。當第-個電場可程式化雙安定元件之電場 可程式化薄膜係在第二個狀態中，而第二個電場可程式化 雙^定元件之電場可程式化薄膜係在第二個狀態中時，記 憶單元係在第四個資料狀態中。 於又另方面，纪憶單疋（具有至少第一個與第二個資料 狀態）包含多個半導體電晶體與多個電場可程式化雙安定 元件。記憶單元包含第一個半導體電晶體，其包含第一個 肖第二個區域，各具有不純物，以提供第一種導電類型。 I帛-個半導體電晶體亦包含本體區域，經配置在第一個區 域與第一個區域之間，其中本體區域係包含不純物，以提 第種導電類型（其中第二種導電類型係與第一種導電 類型不同）。閘極係與第一個半導體電晶體之本體區域間 隔，並以電方式聯結至其上。 g記憶單元亦包含連接至第一個半導體電晶體之第一個電 場可程式化雙安定元件。電場可程式化雙安定元件包含第 個：第一個電極’及至少“個電場可程式化薄膜，經配 置在弟-個與第二個電極之間。電場可程式化薄膜係包含 100219 -12- 200537489 至少兩個電阻狀態 態。 包括第_個 電阻狀態與第二個電阻狀
此外，此方面之記愔笛_ a人 一、…. ^早70包含第二個半導體電晶體。第 一個半導體電晶體包含第_ ^ 弟個與弟二個區域，各具有不純 物，以提供第一種導雷_荆 Ώ丄 電類i，及本體區域，經配置在第一 個區域與第二個區域 L A之間。本體區域係包含不純物，以 供第二種導電類型（1 、一 τ弟一種導電類型係與第一種導 類型不同）。閘極将I_ 一 ’、一弟一個半導體電晶體之本體區域間 隔，並以電方式聯結至其上。 ，此方面之記憶單元亦包含連接至第二個半導體電晶體之 L個電两可私式化雙安定元件。第二個電場可程式化雙 安定元件包含第_柄也& 、 /、第一個電極，及至少一個電場可程 )。薄膜、、里配置在第-個與第二個電極之間。第二個電 :可耘式化元件之電場可程式化薄膜包含至少兩個電阻狀 態丄包括第-個電阻狀態與第二個電阻狀態。 /田第#電場可程式化雙安定元件之電場可程式化薄膜 #'在$ _狀態中’而第二個電場可程式化雙安定元件之 電穷可私式化溥膜係在第二個狀態中日夺，記憶單元係在第 3個貝料狀態中。當第一個電場可程式化雙安定元件之電 昜可私式化溥膜係在第二個狀態中，而第二個電場可程式 化又安疋兀件之電場可程式化薄膜係在第一個狀態中時， 記憶單^係在第二個資料狀態中。 值得注意的是，當第一個電場可程式化雙安定元件之電 %可程式化薄膜係在第二個狀態中，而第二個電場可程式 100219 -13- 200537489 化雙安定元件之電場可程式化薄膜係在第二個狀態中時， 兄憶早爾第三個資料狀態中。再者，當第一個電場可 - 程式化雙安定元件之電場可程式化薄膜係在第一個狀態 ‘ t ’而第二個電場可程式㈣安定元件之電場可程式化薄 膜係在第-個狀態中時，記憶單元係在第四個資料狀態卜 b於一項具體實施例中’第—個半導體電晶體為n_通道電 曰曰體，而第二個電晶體為P_通道電晶體。於另一項具體實 f ^例中，第_個半導體電晶體為n•通道電晶體，而第二個 電晶體為N-通道電晶體。於又另一項具體實施例中，第— 個半導體電晶體為P-通道電晶體’而第二個電晶體為p_通道 電晶體。 於一項具體實施例中，第—個電場可程式化雙安定元件 之第個電極係連接至第一個半導體電晶體之第一個區 域，其係為第一個半導體電晶體之汲極區域。於另一項具 體實施例中，第—個電場可程式化雙安定元件之第一個電 極係連接至第一個半導體電晶體之第二個區域，其係為第 個半導體電晶體之源極區域。於又另一項具體實施例中， 第一個電場可程式化雙安定元件之第一個電極係連接至第 一個半導體電晶體之閘極。 第一個電場可程式化雙安定元件之第一個電極可經配置 在第個半導體電晶體之第一個區域上。再者，第一個電 %可程式化雙安定元件之第一個電極可經配置在半導體電 曰曰體之第一個區域上，且延伸於（無論是上方或下方）閘極 之至少一部份上。事實上，第一個電場可程式化雙安定元 100219 -14- 200537489 件之第一個 部份。 電極 可為半導體電晶體 之第一個區域之至少一 於此方面之一項具體實施例 女疋元件之弟一個電極係經配 閘極上。於另一項具體實施例 安定元件之第一個電極為第一 【實施方式】 中’第一個電場可程式化雙 置在第一個半導體電晶體之 中’第一個電場可程式化雙 個半導體電晶體之閘極。
;^ 6方面’係揭不—種具有存取電晶體與電場可程式 化雙女疋7L件之記憶單元。該存取電晶體可為㈣道或 通道）金氧切效電晶雜咖τ)，具有閘極、源極或淡極 區^經聯結至電場可程式化雙安定或多安定後文總 2為"電場可程式化雙安定元件”，除非另有明確指明)。此 子取電晶體會幫助電場可程式化雙安定元件之選擇性且可 控制之程式化與讀取。 《員具體實施例中’電場可程式化雙安定元件係提供 夕種不同電阻特被，各電阻特徵為一種資料狀態(例 t類=或數字狀態）之代表。電場可程式化雙安定元件可由 。、或夕個電場可程式化薄膜所組成，其包含電子供體及/ 或電子文體及/或電子供體.受體複合物。此複合物可經配 置在兩個或多個電極之間。 ^、電％可％式化雙安定元件係對電流流動提供電阻，其 係為=憶單元資料狀態之代表。_可㈣化雙安定元^ t在貝料狀恶之一中被程式化，其係經由對至少一個電極 L田電壓，而感應電場，其依次會造成例如電子供體 100219 200537489 及/或電子受體及/或複合物内之電子供體_受體交換電荷、 成排s成排、排列或再排列，纟方式係致使其係為資料 狀態之一之表徵。 電％可程式化雙#定元件可採用文獻上所描述及說明之 一或多種電場可程式化薄膜，譬如2〇〇4年3月24日提出申請 之美國專利臨時申請案序號6〇/556,246，其標題為，，以電場可 程式化薄膜為基礎之記憶裝置”；w〇2〇〇4〇7〇789，其標題為,， ^寫毫从表面有機電雙安定裝置，，； 3胃(1 ^ 918-922，其標題為”可程式化聚合體薄膜與非易失性記 憶裝置’’；及如/仏趟卿心你叩〇〇3)，82⑼，1419_1421，其標 題為”有機/金屬_毫微群集體/有機系統之非易失性電雙安 疋ϋ。可查閱此等參考資料關於製造電場可程式化薄膜之 典型方法。 ' 參考圖1A-1C，本發明第一方面之記憶單元1〇包含存取電 晶體12與電場可程式化雙安定元件14。存取電晶體12包含 閘極16、源極18及汲極2〇。在舉例之具體實施例中，本體 區域係經配置在源極18與汲極2〇之間，且 閉㈣係以電方式，例如以直接、電容及/或感應方聯 結至存取電晶體12之本體區域。 在某些具體實施例中，存取電晶體12之閘極16係連接至 信號線22 ’其係對存取電晶體12提供控制信號，以幫助從 電場可程式化雙安定元件14讀取資料，或將資料寫入其中 (參閱’例如圖认與扣）。關於此點，施加於信號㈣上之 控制彳§號，係控制電晶體12之"接通"與”斷開"狀態。 100219 -16- 200537489 —在其他具體實施例中，閘極16係連接至電場可程式化雙 安定元件14(參閱’例如圖⑼，其係連接至存取電晶㈣ :閘極16。在此項具體實施例中，被施加於信號線a上之 信號係直接被施加至場可程式化雙安定元件“，以幫助從 電場可程式化雙安定元件14讀取資料，或將資料寫入其中\
存取電晶體12之源極丨8可連接至場可程式化雙安定元件 14 ’以允許從電場可程式化雙安定元件Η讀取資料，或將 :料寫入其中(參閱圖认)。在某些具體實施例中，存取電 晶體12之源極18係連接至信號㈣，其係例如對記憶單元 10提供參考電壓（參閱，例如圖1B與1〇。 〜 參考圖1A與1C，在某些具體實施例中，存取電晶體以之 及極20係連接至讀出/程式化信號線％，其係選擇性且可控 制地連接至5胃取/寫人電路系統（未示出）。於另—項具體實 施例中’沒極20係連接至電場可程式化雙安定元件14，其 係連接至讀出/程式化信號線26(參閱，例如圖1C)。在圖 ㈣之具體實施例中，資料狀態(意即，由電場可程式化 雙安定元件Μ所呈現之對電流流動之電阻）係經由讀出/程 式化信號線26，儲存於記憶單元1〇中，或自其中讀取。 值得注意的是，存取電晶體12可為對稱或不對稱裝置。 在存取電晶體12為對稱之情況下，源極18與沒極2〇基本上 可交換。但是，在存取電晶體12為不對稱裝置之情況下， 存取電日日體12之源極18或沒極2Q具有不同電、物理、推雜 濃度及/或換雜形態特性。因此’不對稱裝置之源極或汲極 區域典型上不能交換。 100219 -17- 200537489 如上文所述，電場可程式化雙安定元件14可為電場可程 式化薄膜專利中請案中所描述及說明之-或多種電場可程 式化薄膜。在-項具體實施例中，電場可程式化雙安定元 件14係提供非破壞性讀取，且包含雙安定轉換或雙安定電 阻性質。再者，電場可程式化雙安定元件14係提供非易失 性=憶單元’此係由於在電力不存在下，記憶單元之資料 狀態係被留在電場可程式化雙安定元件14中。
參考圖2，在一舉例具體實施例中，當施加第一個電壓 越過電場可程式化雙安定元件14時（參閱圖2中之點28)，電 場可程式化雙安定元件14係經程式化成為第-個資料狀態 (藉以呈1見第—個電阻特徵）°當施加第二個電壓越過電場 可程式化雙安定元件14時（參閱圖2中之點3〇)，電場可程式 化雙安定兀件14係經程式化在第二個資料狀態中(藉以呈 現第二個電阻特徵）’或”消除"第—個資料狀態。電場可程 式化雙安定元件！4係保留在第二個資料狀態（具有第二個 電阻特U )中’直到再—次施加第—個電壓越過電場可程式 化雙安定元件14 (參閱點28)為止。 :第-個資料狀態中，電場可程式化雙安定元件14係對 ?流流動提供相對較低電阻；且在第二個資料狀態中，電 #可牙王式化雙安定兀件14係對電流流動提供相對較高 阻〇 有午夕材料與技術用w製造包含存取電晶體與電場可 程：化雙安定元件14之記憶單元1〇。例如，在基材為大型 矽晶圓之情況下’存取電晶體12可包含源極18(具有第一種 100219 -18- 200537489 導電類型之不純物）與汲極2〇(具有第-種導電類型之不純 物)及本體區域(具有第二種導電類型之不純物卜閘極Μ (導電型材料’例如金屬、金屬化合物或經重度摻雜之多晶 夕）係。以、電方式聯結（例如以直接、電容及/或感應方式）至 本體區域。存取電晶體12可使用習用材料與習用半導體製 造技術製成。
或者，基材可為絕緣體外延矽（S〇I)型晶圓，存取電晶體 12^為部份耗乏（PD)電晶體、完全耗乏電晶體、多閘極 電晶體（例如雙或參閘極）及/或葉片形場效電晶體 (Ετ )在此等具體實施例中，存取電晶體亦可使用 習用材料與習用半導體製造技術製成。 電曰曰體12亦可由多晶矽或非晶質矽或於其中製成。依此 方式，可製造3次元陣列之記憶體，其巾—或多層（除了基 卜或代替e亥基材）可包含電晶體（參閱，例如圖 中之層68)。事貫上，可有利地使經配置在基材上方之多晶 夕㈢再、’ °曰曰，以提咼經配置或製造於其中之電晶體之操作 特徵。依此方式，3次元陣列之記憶體可包含一或多層單晶 或半導體層（除了基材之外或代替該基材），具有經配置 或製造於此數層中之電晶體。 值得注意的是，如下文所述，電晶體12可製自有機或無 ^任何半導電性材料，包括例如碳化石夕、神化鎵或五苯 裏電Β曰體可在耗乏模式或增強模式中操作。電晶體亦可 被製成具有或未具有接面。製造電晶體12之所有方法（及使 ； 中之材料）’無論是目前已知抑或稍後發展，均意欲 100219 -19- 200537489 在本發明之範圍内。 :場可程式化雙安定元件14可使用例如上文引述參考資 料中所描述之任何電場可程式化薄膜製造。 、 ，除了材料與製造技術以外，記憶單元1〇可經由多種平面 佈置與型態進行排列。例如’參考圖3从，圖认中概 解之記憶單元10可使用不同材料、技術及平面佈置製造。 特疋吕之，參考圖3A與4，在一項具體實施例巾，記憶單 | 兀1〇係被製造在大型半導體晶圓32中及/或其上。如上文所 述，存取電晶體可製自並使用習知或習用材料與技術。 在存取電晶體12製造後，接點34與36及讀出/程式化信號 線26，可使用習用習知材料（例如鋁或高度地摻雜之^晶 矽）與習用沉積、微影及蝕刻技術形成及/或構圖。然後（或 與頃出/程式化信號線26之形成同時），電場可程式化雙安 定元件14之電極38a可被形成及/或構圖。電極3如可為導電 型材料（例如經重度摻雜之半導體（例如多晶矽），或金屬， • 譬如銘、鉻、金、銀、|目、始、把、嫣、鈦及/或銅）。電 極38a可使用習用或習知製造技術，經沉積、形成及/或構 圖。 接著，電場可程式化薄膜40可使用電場可程式化薄膜專 利申請案中所述之任何技術，被沉積在電極38a上。然後， 可使電極38b沉積。與電極38a —樣，電極38b可為導電型材 料（例如經重度摻雜之半導體（例如多晶矽），或金屬，譬如 .鋁、鉻、金、銀、鉬、鉑、鈀、鎢、鈦及/或銅）。電極38b 可使用習用製造技術，經沉積、形成及/或構圖。 100219 -20- 200537489 因此’在此項具體實施例中，電射程式㈣安定 μ包含電場可程式化薄膜4G，經配置在電極施與娜之^ 接點μ係將電場可程式化雙安定元件14(且特別是電極 撕），連接至存取電晶體12之源極區域18。接點如與電極地 會幫助良好電連接，並在電路徑電場可程式化薄媒4〇與例 如存取電晶體12之源極區域！ 8之間提供低電阻。
可有利地採用會使對於電場可程式化薄膜4〇之物理盥電 性質之衝擊減少及/或降至最低之材料與製造技術。關；此 點’可有利地採料會（或不會有害地）衝擊電場可程式化 薄膜40之電與物理性質之材料與技術，以製造電極㈣與 電極38a)。例如，制可使用低於電場可程式化薄膜如熱 聚集之溫度而沉積及/或形成之材料（例如鋁），將在電場可 程式化薄膜40沉積/塗敷後，確保其電及/或物理完整性。 值得注意的是，各電極38可由相同或不同材料，使用相 同或不同製造技術進行製造、沉積及/或形成。在一項具體 貫轭例中，此熱聚集可允許使用第一種技術及需要較大製 造、沉積及/或形成溫度之第一種材料，製造、沉積及/或 形成電極38a。在提供電場可程式化薄膜4〇後，電極3奶可 使用第一種技術及/或幫助相對較低製造、沉積及/或形成 溫度之第二種材料，而被製造、沉積及/或形成。依此方式， 電場可程式化薄膜4〇之電及/或物理完整性可在電極38b之 沉積/塗敷後，經提高或保持。 在另一項具體實施例中，電極38a與38b可各由提供不同 電特性之材料所組成。關於此點，電極38a可製自具有功函 100219 •21 - 200537489 數與電極38b材料不同之材 … ^依此方式’電場可程式化雙 女疋兀件14可包含不對稱回應或行為。 =’可有利地提供具有大面積之電場可程式化雙安定 凡件14,以增強其電流能力。_，電場可程式化雙安定 =牛14可經配置在存取電晶體上方，且延伸於閉極16之顯 者部份上。依此方式，雷埸 琢了私式化雙女定元件14之電特 性係經增強’而不會對於午橋
…士士 耵於°己隐早兀10之整體尺寸顯著衝擊 (右具有日寸）。 參考圖3B，在另一項具體實施例中，電場可程式化薄膜 4〇係直接經配置在存取電晶體12之源極區域^上。在此項 ^體實施例中，源極區域㈣發揮電極電場可程式化雙安 疋疋件14之功能或充當之。因此，此項具體實施例係提供 相對較緊密平面佈置’具有相對於圖从之平面佈置較少之 製造步驟。此外’此項具體實施例可提供電場可程式化薄 膜40之相對較大厚度，其可提高記間之電場可程 式化雙安定元件14之電性質/特性之均勻性。 在又另一項舉例具體實施例中，參考圖冗，電極3如可經 形成及/或構圖，以直接接觸源極區域18，且延伸於閘極^ 上。在此項具體實施例中，於—陣列内之記憶單元1〇可包 含電場可程式化雙安定元件14在電性能/回應上之較大一 致性（相對於圖3A與3B之具體實施例），此係由於例如電場 可程式化薄膜40之相對較大表面積與相對較大厚度，其可 更易於製造與控制至所預定之規袼。 值得注意的是，圖3A-3C之平面佈置係同樣適用於圖ic 100219 -22- 200537489
中概要表示之記憶單元10。關於此點，電場可程式化雙安 定元件μ係連接至存取電晶體12之汲極區域2〇。為簡潔起 見，此等討論將不重複。具有電場可程式化雙安定元件μ 連接至存取電晶體i 2之閘極! 6之記憶單元叫概要地表示 於圖1B中），其具體實施例亦可使用不同材料、技術及平面 ，置製造。例>，參考圖5A，在—項具體實施例中，記憶 單元1〇係被製造在大型半導體晶圓32中及/或其上。存取電 晶體12可製自及使用習知或習用材料與技術。 於製造存取電晶體12後（或與其同時），接點“與％、信 號線24及讀出/程式化信號線26可製自導電性材料（例如鋁 或高度地摻雜之多晶矽），並使用習用沉積、微影及蝕刻技 術形成及/或構圖。然後，電場可程式化雙安定元件Μ之電 極38a可自導電型材料（例如經重度摻雜之半導體（例如多 晶石夕）或金>|，譬如紹、鉻、金、銀、翻、始、免、鶴、欽 及/或銅）形成及/或構圖。電極38a可使用習用或習知製造 技術，經沉積、形成及/或構圖。 接著，電場可程式化薄膜40可使用電場可程式化薄膜專 利申請案中所述之任何技術，沉積在電極38a上。然後，可 使電極38b沉積。與電極38a 一樣，電極38b可為導電型材料。 電極38b可使用習用製造技術沉積、形成及/或構圖。 因此，在此項具體實施例中，電場可程式化雙安定元件 14係經配置在存取電晶體12上方，並包含經配置在電極3如 與38b間之電％可程式化薄膜4〇。電接點係將電場可程式化 雙安定元件14 (且特別是電極38a)連接至存取電晶體12之閘 100219 -23- 200537489 極16 〇 如上文所述，可有利地採用會使得對於在場可程式化薄 膜4〇之沉積與形成後之製造步驟之電場可程式化薄膜4〇之 物理與電性質之衝擊降低及/或降至最低之材料與製造技 術。關於此點，採用製造電極38b之材料（例如鋁）與技術（沉 積及/或形成技術，使用低於電場可程式化薄膜4〇之熱聚 集），將在電場可程式化薄膜40之沉積/塗敷後，使得對於
電場可程式化薄膜40之電及/或物理完整性之衝擊降至最 低。 再者，如上文所述，各電極38可由相同或不同材料，使 用相同或不同製造技術進行製造、沉積及/或形成。在一項 具體實施例中，此熱聚集可允許使用第一種技術及需要較 大製造、沉積及/或形成溫度之第一種材料，製造、沉積及 /或形成電極38a。在提供電場可程式化薄膜4〇後，可使用 第二種技術及/或幫助相對較低製造、沉積及/或形成溫度 之第二種材料，製造、沉積及/或形成電極38b。依此方式， 在電極38b之沉積/塗敷後，電場可程式化薄膜4〇之電及/或 物理完整性可經增強或保持。 參考圖5B，在另一項具體實施例中，電場可程式化薄膜 4〇係被直接配置在存取電晶體12之閘極“上。在此項具體 實施例中，閘極16亦充作電場可程式化雙安定元件14之電 才虽° 可形成接點34與36。 如上文引述參考資料 簡言之，於存取電晶體12製造後， 然後，電場可程式化薄膜4〇可使用例 100219 -24- 200537489 閘極16 中所描述之任何技術，經沉積、形成及/或構圖在 上 信號線24與讀出/程式化信號線％可使用習用沉積、微# 及蝕刻技術，自導電性材料(例如鋁或高度地摻雜之多： 矽）沉積、形成及/或構圖。然後（或與其同時），可使電極 38沉積。可有利地採用會在沉積、形成及/或構圖製程期間 保持電％可程式化薄膜4〇之物理與電完整性之材料與技 術。如上文所述，電極38可為導電型材料（例如經重度摻雜 之半導體（例如多晶矽），或金屬（例如鋁、鉻、金、銀、鉬”、 鉑、鈀、鎢、鈦及/或銅）。 值得注意的是，相對於圖5A之記憶單元1〇，圖沾之具體 實施例係提供記憶單元10之較緊密平面佈置，同時採用較 少製造步驟。再者，圖5B之具體實施例可幫助施行電場可 f式化薄膜40之相對較大厚度，其可增強記憶陣列之記憶 單元1〇之電場可程式化薄膜4〇雙安定電性質之一致性及^ 或均勻性。 明取、寫入及/或消除之操作，可經由控制被施加至存取 電晶體12與電場可程式化雙安定元件Μ之電覆之量與計時 而進行。例如，參考圖6八與7八，當經由記憶單元選擇電路 系統42選擇信號線22時，可讀取記憶單元1()之資料狀態， 藉以使得存取f晶體12能夠或首先"接通"，並以電方切 電場可程式化雙安定元件14聯結至讀出/程式化信號 W過存取電晶體12)(參閱圖7A中之5〇)。值得注意的是，在 記憶單元10為記憶陣列中許多或多個記憶單元之一之情況 100219 -25· 200537489 可為習用字元線解碼器_ 。。事貫，任何字元線解碼器/艇動器，無論是目前已知 抑或稱後發展，均意欲在本發明之範圍内。 讀出放大器44(例如習用交又偶合讀出放大器）係連接至 二出/程式化信號線26,以她憶單元1〇之資 :此點，在-項具體實施财，讀出放大器44係經由比=
㈣加至輸入44a與44b之電壓M貞測記憶單元⑴之資料狀 L被施加至頃出放大器44之輸入糾之電壓，將依
程式化雙安定元件14之雷阳胜％二―土 ^ J 電特被而疋，達很大程度（其係以 述方式預先經程式化）。被施加至輸入桃之電壓係依藉
由參考電路系統46提供或輸出之參考電壓而^。 S 在一項具財_巾’參考電路純46可為電壓參考或 二在參考電路系統46為電源之情況下，電源之輸出電 〜應在讀出放大器44之輸人44b處提供適當電壓或電流，以 允^出放大器44债測電場可程式化雙安定元料之資料 =悲。忍即’在一項具體實施例中，電流輸出之量係在相 2電場可程式化雙安定元件14之高資料狀態與低資料狀 ^ *之電机里。在一項較佳具體實施例中，電流量係實質 ^等於相當於電場可程式化雙安定元件14之高資料 低貧料狀態之電流量總和之一半。 一、 ^另-項具體實施例中，參考電路系祕包含至少兩個 。隐單疋（未不出），各包含參考存取電晶體與參考電 :可私式化雙安定元件。在此項具體實施例中，參考記憶 °。之係、經程式化至高資料狀態，巾參考記憶單元之— 100219 -26- 200537489 係經程式化至低資料狀態。在一項具體實施例中，參考電 路系統46係在輸入44b處提供電壓，其係實質上等於兩個參 考圯憶單元總和之一半。記憶單元1〇係經由將電場可程式 化雙女疋元件14聯結至輸入44a，並將藉由參考電路系統產 生之參考電壓46聯結至輸入44b而被讀取。 可有利地採用上述參考記憶單元型態，以在記憶單元特
徵中追蹤及/或選址由於操作條件（例如溫度偏差及/或動 力偏差）或製造條件（例如橫越晶圓之薄膜厚度偏差）上之 改變所致之偏差。 因此，經採用以讀取記憶單元1〇資料狀態之電路系統（例 女。貝出放大器44與參考電路系統46)，可使用電壓或電流讀 出技術，讀出被儲存在記憶單元1〇中之資料狀態。此種電 路系、、’先與其型恶係為此項技藝中所習知（參閱，例如已公告 美國專利申凊案2004/0165462與美國專利6,785，163)。事實 上，任何讀出、取樣、债測或測定記憶單元1〇資料狀態之 電路系統或構造，無論是目前已知抑或稍後發展，均意欲 在本發明之範圍内。 一項具體實施例中’參考電壓電路系統48可為會提供 安定參考電壓（例如接地電位或零伏特）之電路系統。在其 他具體實施财，參考電壓電路系統可提供某些控制信號， 其具有經良好界定之電壓程度與計時特徵。 值得注意的是，可採用通過閘極及/或行列轉換電路系統 (―未示出）’以選擇性地將存取電晶體12(電場可程式化雙安 疋兀件14)連接至讀出放大器44，以幫助及/或施行記憶單 100219 -27- 200537489 元10負料狀態之Ί買取操作。 參考請與7Β，記憶單元1()之資料狀態可經由將電場可 程式化雙安定元件Μ聯結至讀出/程式化信號㈣，並施加 適當電壓越過電場可程式化雙安定元件14之電場可程式化 薄膜’而經程式化。關於此點，記憶單元選擇電路系統42 會經由施加足夠高電壓（在Ν_通道裝置之情況中）在信號線 22 (參閱圖7Β中之50)上，而起動存取電晶體12 (意即正向偏 壓電晶體12)。依此方式’電場可程式化雙安定元件14係以 電方式聯結至讀出/程式化信號線％。 田存取電晶體12為”接通”時，程式化電路系統％會施加 適田電壓’以儲存無論是邏輯高值或邏輯低值。關於此點， 參考圖2，提供或施加大約4·5伏特之電壓差越過電場可程 式化薄膜40，會將邏輯高值儲存在電場可程式化雙安定元 件14中（參閱圖7Β)。對照上而言，提供或施加大約2伏特之 電壓差越過電場可程式化薄膜，會消除邏輯高值，藉以儲 存邏輯低值在電場可程式化雙安定元件14中（個別參閱圖 7C及/或7D)。2伏特之電壓差可經由控制被施加至控制信號 線24與26之電壓而提供。 值得注意的是，可採用通過閘極及/或行列轉換電路系統 (未不出），以選擇性地將存取電晶體12連接至程式化電路 系統52，以幫助及/或施行記憶單元1〇之程式化操作。再者， 可採用轉換器（例如電晶體或其類似物），以將參考電壓電 路系統連接至經選擇/選址之記憶單元1〇之信號線24。 有許多不同技術（及供其使用之電路系統）以施行消除與 100219 -28- 200537489 寫入操作。所有此種技術及供其使用之電路系統，無論是 目前已知抑或稍後發展，均意欲落在本發明之範圍内。例 如，程式化電路系統52可為轉換器（經由例如電晶體施行）， 其具有一個聯結至接地或參考物之，，端子”。依此方式，參 考電壓電路系統48可經由施加適當電塵至控制信號線期 程式化（消除或寫入）。
記憶單元10經常被採用或施行在具有多個記憶單元1〇之 記憶陣列56中。參考圖8A，在一項具體實施例中，記憶單 元l〇aa-xx係位於橫列58a_x與直行6如^基質之交叉點處。可 包含周圍電路系統62 (例如時標對準電路系統、選址解碼、 字元線驅動器、橫列驅動器與輸出驅動器、讀出放大器及 參考電壓電路系統）’以對記憶單元1〇邮提供控制信號， 以施行及/或幫助一些操作，譬如從記憶單元Hx讀取及 寫，其中。值得注意的是，參考圖犯，記憶裝置可包含多 個記憶陣列(或亞陣列），例如陣列56a-d。事實上，記憶陣 列56之記憶單元1〇aa_xx可以任何構造或平面佈置排列或配 置，包括例如陣列、亞陣列及選址構造或平 曰 口 “、、刪 疋目則已知抑或稍後發展。 於另-方面’本發明包括多個記憶單元，各具有獨特、 I:及/或顯著之電場可程式化雙安定元件，與共用存取電 。於本發日狀此方面’記憶單元之電場可程式化雙安 :二牛係”共有，，存取電晶體。意即，此多個記憶單元包含 …子取電晶體，與獨特、不同及/或顯著之電場可程式化 100219 -29- 200537489 參考圖9，在—工百目躺虚, 、^、體貫轭例中，一個存取電晶體12係 聯=多個電場可程式化雙安定元件⑽。電場可程式化 雙安定π件Ma-n各儲存可個別選址之資料。關於此點，一 種資料狀態可經由控制信號線22、地⑽之電遷程度， 個別地（連續或並行）被寫人電場可程式化雙安定元件14a_n 中，並從中讀取。
，圖^之多個記憶單元1〇a_n可使用多種技術製造。再者， «己It單7G l〇a-n可包含多種不同型態與平面佈置。例如，參 考與，在至少_項具时施财，電場可程式化 雙安定元件14a-c可以堆疊排列經配置在存取電晶體η上 方。依此方式，包含本發明此方面之記憶裝置之密度可被 提南。 特疋吕之’ _a_持續參考圖ιοΑ ’記憶單元1Qa_e係個別包含 電場可程式化雙安定元件14a_e，與共有或共用之存取電晶 體12 f场可程式化雙安定元件14&包含經配置在電極撕 與、間之f場可程式化薄膜4()a。電極.係經由接點^ 以電方式連接至存取電晶體12之源極18。電極、係連接至 信號線24a(未示出）。事實上，在—項具體實施例中，電極 38a2為信號線24a。 電％可程式化雙安定元件14b包含經配置在電極38卜與 38¾間之電場可程式化薄膜4〇b。導電性通孔νι係以電方式 將電極38b!連接至存取電晶體12之源極18 (經過電極叫與 接點34)。電極38b2係連接至信號線24b(未示出）。 同樣地，電場可程式化雙安定元件14c包含經配置在電極 100219 -30- 200537489 3%與观2間之電場可程式化薄膜他。導電性通孔係以電方 式將電極38c連接至存取電晶體12之源極18 (經過電極 與拗】，導電性通孔V1與接點％。電極38c2係連接至信號 線24c (未示出）。 值得注意的是，在__項具體實施例中，電極叫、叫及 3%可個別為信號線24a_c。 參考圖10B，本發明此方面記憶單元1〇之另一種舉例平面 佈置’係包含比圖1〇A中所示較密緻之型態。關於此點，電 場可程式化雙安定元件14a與14b係"共有"電極兇北。同樣 地，電場可程式化雙安定元件14c與14d係"共有"電極制。 依此方式，可使用較少製程與材料，提供較緊密且密緻之 。己隐陣列。值得注意的是，本發明此方面之記憶單元之 所有平面佈置，無論是目前已知抑或稍後發展，均意欲在 本發明之範圍内。 因此，參考圖10A、11A及11B，本發明此方面之記憶單 元l〇a-c係包含堆疊平面佈置型態。意即，存取電晶體⑴系 I配置在基材32中，而電場可程式化雙安定元件Ma_c係個 別配置在記憶陣列56之層64a-c中。記憶陣列56之層64a_c， 各有效地包含多個§己憶單元l〇aa_xx，具有存取電晶體經 配置在基材32中或其上，與電場可程式化雙安定元件14在 層64中（參閱圖11B)。 值得注意的是，如上文所述，電晶體12可相對於單晶性 基材，經製造、形成、配置及/或位於不同（例如”較高，，）平 面或層中。關於此點，電晶體12可製自多晶矽、非晶質石夕 100219 -31 - 200537489 或其他非結晶性材料或於其中。於此情況下，可製造3次元 陣列之。己憶體，其巾_或多層（除了基材之外或代替該基 材）可包含存取電晶體（及/或周圍電路系統）（參閱，例如圖 23A-23C中之層68)。因此，電場可程式化雙安定元件μ可形 成、配置及/或位於此種電晶體上方及/或下方之層或平面 中。再者，電晶體12可與電場可程式化雙安定元件14結合，
該兀件係形成、配置及/或位於電晶體12形成、配置及/或 位於其中之層及/或平面上方及/或下方之層或平面中(參 閱，例如圖23B與23C)。 少 圖11A與11B之3次元記憶陣列56之記憶單元1〇，可以任 何構造或平面佈置排列或配置’無論是目前已知抑或梢後 發展。例如’亞陣列及/或亞㈣區段之取向可為3次元或 2次7L(在無論是垂直或水平面中卜依此方式，亞陣列及/ ，亞陣列區段之取向可經選擇’以提高例如良率、選址、 讀取、寫入及/或消除操作。 再者，亞陣列及/或亞陣列區段之取向可經選擇，以使周 圍電路系統降至最低，例如，在亞陣列可被界定在垂直於 基材32表面之垂直平面中之情況下，周圍電路系統可經配 置’並消耗基材32之大部份面積。 己隐單元10a η之寫入或程式化操作係經由將控制電壓施 至存取電曰曰體12與化號線24a·!!而進行，藉以使得能夠或 起動存取電晶體12，並將適當資料狀態儲存在電場可程式 化雙女疋兀件14中。參考圖i2A，例如記憶單元舰之資料 狀態可藉由將電場可程式化雙安定元件⑷聯結至讀出/程 100219 -32- 200537489 式化信號線26，並經由程式化電路系統52與參考電壓電路 系統48，施加適當電壓越過電場可程式化雙安定元件1如之 電場可程式化薄膜，而被程式化。關於此點，記憶單元選 擇電路系統42係經由施加適當正電昼在信號線22(對於& 通道電晶體）上，使得能夠或起動存取電晶㈣。依此方 式，電場可程式化雙安定元件14a係以電方式聯結至讀出/ 程式化信號線26。 然後且當存取電晶體12為"接通，，時，程式化電路系統u 係施加適當電壓（與由參考電虔電路系統48所施加在信號 線24上之f壓有關聯），以儲存無論是邏輯高值或邏輯低值 在電場可程式化雙技元件1%中。例如，在__項具體實施 例中（參閱，例如圖2中舉例薄膜之IV特徵），提供或施加大 約4.5伏特之電壓差越過電場可程式化雙安定元件…之電 場可程式化薄膜，會儲存邏輯高值。對照上而言，提供或 施加大約2伏特之電壓差越過電場可程式化雙安定元件i4a 之電場可程式化薄膜’會消除邏輯高值，藉以儲存邏輯低 值。2伏特之電壓差可經由施加適壓至控制信號線以 與26而被提供（參閱，例如圖7C與7D)。 乡考Η 12B在項具體貫施例中，記憶單元衡之資料 狀態係經由使得能夠或首先使存取電晶體12 ”接通、經由 圯憶早几選擇電路系統42，藉由施加控制信號在信號線U 上）而讀取。$是將電場可程式化雙安定元件14a (經過存取 電晶體12)以電方式聯結至讀出/程式化信號線％。值得注 意的是，參考電壓（例如接地）係由參考電壓電路系統牝施 100219 -33- 200537489 加在信號線24a上。 如上文所述，頃出放大器44 (例如習用交叉偶合讀出放大 裔）係連接至讀出/程式化信號線26，以偵測記憶單元ι〇之 f料狀態°為了簡潔起見’此等討論將不重複，但將摘述。 讀出放大器44可為電壓或電流為基礎之放大器。讀出放大 益44係經由比較被施加至輸入44a與4处之電壓或電流，而 偵測記憶單元10a之資料狀態。例如，被施加至讀出放大器 f 44之輸人44a之電M，係依電場可程式化雙安定元件⑷之 電阻特徵而定，達很大程度。被施加至輸入44b之電壓係依 參考電路系統46之輸出之參考電壓而定。 值得注意的是，可採用通過閘極及/或行列轉換電路系統 (未示出）’以選擇性地將存取電晶體12(電場可程式化雙安 定兀件14a)連接至讀出放大器44，以幫助及/或施行記憶單 元10a資料狀態之讀取操作。 如上文所述，有許多不同技術（及施行此種技術之電路系 | 統）以進行本發明此方面記憶單元10^之讀取、寫入及/或 消除操作。所有此種技術及供其使用之電路系統，無論是 目前已知抑或稍後發展，均意欲落在本發明之範圍内。 再者’如上文所述’ 5己憶單元l〇a-n可包含多種不同型態 與平面佈置。事實上，電場可程式化雙安定元件14a_c可包 含不同電性質，例如不同’’接通’，及/或”斷開”電阻、寫入及 /或消除電壓。關於此點，在一項具體實施例中，各電場可 程式化雙安定元件Ma-c之大小可為不同，以提供對於某些 控制信號之不同回應。依此方式，電場可程式化雙安定元 100219 -34- 200537489 件14a-c之資料狀態彳更快速地（相冑於連續讀取/寫入/消 除具體實施例）及/或同時地讀取，因為例如包含電場可程 ，式化雙安定元件14a-c之記憶單元1〇之回應將不同。因此，' ，參考®以與⑽，控制信號線24a_n可心將f料狀態寫入 記憶單元10a-n中。 參考圖12C與12D，當讀取記憶單元1〇㈣之資料狀態時， 控制信號線24a-n可被放置在相同或類似電壓程度（例如一 ^ 起短路）下，電晶體12，，接通，，，且所形成之電流或電壓可利 用具有不同參考輸入46a-n之多個讀出放大器44純讀出，而 其結果係置於資料輸出線（輸出A-N)上，如在圖仏中，或 所形成之電流或電壓可藉由類比_對_數字變換器（adc)讀 出，而其結果係置於資料輸出線（輸出A-N)上，如圖12D中 所示。此等或其他方法可藉由記憶單元1〇a_n，在多重電壓 (或電流）信號或程度輸出之間作辨別。因此，儲存在一個 以上記憶單元10中之資料狀態可同時或連續讀取。 B 本發明此方面之記憶單元l〇a-n可使用上文關於在例如圖 1A-C、2、3A-C、4、5A及5B中所述與說明之記憶單元1〇 所提及之相同技術與材料製造。為簡潔起見，此等討論將 不重複。 再者’本發明此方面之記憶單元l〇a-n可以圖1A-1C記憶單 το 10之任何型態排列（如上文所述與說明）。例如，參考圖 • 13 ’電場可程式化雙安定元件14a-n可連接至閘極16。值得 • 〉主思的疋’此項具體實施例之電晶體12與電場可程式化雙 安定το件14a-n係合併形成邏輯〇R或邏輯N0R型態。在此項 100219 -35- 200537489
具體實施例中，記憶單元10时亦可採用堆疊平面佈置型態， 其中存取電晶體12係經配置在基材32中或其上，而電場可 程式化雙安定元件14a_n^配置在㈣可程式化薄膜4〇層 t，其係經配置在存取電晶體12(及基材功上方（參閱圖 14A與14B)。因此，電場可程式化薄膜4〇(搭配存取電晶體 12)之各層64a-n係"有效地"包含多個記憶單元1〇，其具有存 取電晶體12，經配置在基材32中或其上，與電場可程式化 雙安定元件14在層64中（參閱，例如圖11B、MA及14B)。 圖13之記憶單元10a_n可經由選擇性地控制被施加越過電 場可程式化雙安定元件14之電場可程式化薄膜4G之電壓， 而經程式化。陳此點，記憶單元選擇電路系統42係施加 控制信號在信號線22a-n上，以幫助程式化(及讀取)場可程 式化雙安定元件14純之資料狀態（或儲存於其中之資訊）。 特定言之，參考圖15A與15B ’一或多個記憶單元1〇係選擇 性地經由施加第一種控制信號（具有預定電壓程度）至一或 多條信I線22a-n而被程式化。第：種控制信號（具有預定電 壓程度）係經由程式化電路系統52，被施加在節點的處。參 考圖2，在一項具體實施例中，記憶單元選擇電路系統42 與耘式化電路系統52係施加適當電壓，以儲存無論是邏輯 尚值或邏輯低值在一或多個經選擇之記憶單元中。關於此 點，提供或施加大約4.5伏特之電壓差越過電場可程式化薄 膜4〇，會儲存邏輯高值在電場可程式化雙安定元件丨々中。 對照上而言，提供或施加大約2伏特之電壓差越過電場可程 式化薄膜，會消除邏輯高值，藉以儲存邏輯低值在電場可 100219 -36- 200537489 私式化雙女疋凡件14中。2伏特之電壓差可經由施加適當電 壓至控制信號線24與26而提供。值得注意的是，記憶單元 lOa-η可連續性或並行地程式化。 被儲，在圖13 §己憶單元1〇a_n中之資料狀態可被讀取，其 ^是4擇或使得§己憶單元1Ga_n能夠藉由記憶單元選擇電 路系統42所施加至信號線22之控制信號，並讀出存取電晶 體2之電流或電壓回應。特定言之，參考圖況，在一項具 體員施例中，例如記憶單元1〇a之資料狀態可以下述方式讀 取、、’二由。己憶單7^選擇電路系統42施加讀取電壓在信號線 22a上，其依次係施加電壓在存取電晶體12之閘極“上，其 係為被儲存在電場可程式化雙安定元件^中之資料狀態 之代表（意即，由於如前文程式化之電場可程式化薄膜之電 :特徵所致)。存取電晶體12閘極16上之電壓會測定存取電 曰體12藉由續出放大器44所施加（經由節點*如）與讀出之操 作特徵。 μ 5買出放大器44 (例如習用交又偶合讀出放大器)會偵測記 :隐單元10之資料狀態。關於此點，在一項具體實施例中， *出放大器44會經由比較被施加至輸入44a與之電壓， 谓測記憶單元u)之資料狀m加至讀纽大器44之輸 /入4如之電壓，將依電場可程式化雙安定元件丨如之電阻特 徵及其對於存取電晶體12操作特徵之衝擊而定，達至少 大程度。被施加至輸入44b之電壓係依參考電路系統妬之輪 出之參考電麼而定。 ’ 如上文所述，參考電路系統46可為電壓參考或電源，而 100219 -37- 200537489 參考電壓電路系統48在—項㈣實施例巾，可 其係提供衫參考電壓⑷如衫且^料㈣之正電 以：動存取電晶體12或使其能夠進行，其在此項具體 於此處將不重複。為簡潔起見’此等討論
值得注意的是，所採用以讀取記憶單元_之資㈣離 之電路系統(例如讀出放大器私與參考電路系統•可採 用習知電路系、统、型態及技術。任何用以讀出、取樣、積 測或測定記憶單元10a-n之資料狀態之電路系統、構造或技 術’無論是目前已知抑或猶後發展，均意欲在本發明之範 圍内。 值得注意的是，可採用通過閘極及/或行列轉換電路系統 =不出）’以選擇性地將存取電晶體12(電場可程式化雙安 疋το件14a)連接至讀出放大器44，以幫助及/或施行記憶單 元10資料狀態之讀取操作。 另方面，本發明包括差別記憶單元，其具有經設計 以儲存互補資料狀態之多個記憶單元。關於此點，參考圖 16，差別記憶單元100包含第一個記憶單元1〇a與第二個記 ，單7L 10b，其中第一個記憶單元1〇a，相對於第二個記憶 單元10b，係保持互補狀態。記憶單元1〇a與丨⑼各包含存取 電曰b體12與電場可程式化雙安定元件14。因此，當經程式 化4，記憶單元之一（例如1〇a)會儲存邏輯低值，而記憶單 兀（在此實例中為1〇b)則儲存邏輯高值。 差別汜憶單元100之記憶單元l〇a與10b可經製造、配置及 100219 •38- 200537489 /或控制，如關於本文中所述本發明任何方面之任何具體實 施例所述與說明。再者，記憶單元10a與1〇b可包含平面佈 置，如關於本文中所述本發明任何方面之任何具體實施例 所述與說明（參閱，例如圖18A_18C)。為簡潔起見，此等細 節、討論及說明將不重複。
簡言之，兩個電晶體差別記憶單元1〇〇之資料狀態，可經 由取樣、讀出、度量及/或偵測被儲存在差別記憶單元ι〇〇 每一個單兀10中之邏輯狀態，而被讀取及/或測定。意即， 記憶單元100可經由取樣、讀出、度量及/或偵測被儲存或 展示在電場可程式化雙安定元件14a與14b中之電阻值差異 而讀取。在記憶單元100之第一種邏輯狀態中，記憶單元10a 會儲存邏輯低值，而記憶單元10b會儲存邏輯高值。對照上 而吕，在差別記憶單元100之第二種邏輯狀態中，記憶單元 1〇a會儲存邏輯高值，而記憶單元l〇b會儲存邏輯低值。於 電阻值上之差異可使用電流或電壓為基礎之技術取樣、讀 出、度量及/或偵測。 持績參考圖16與17A，差別記憶單元1〇〇之狀態可藉由讀 出放大器（比較器）44讀取及/或測定，其可為電壓或電流類 匕較器（例如父叉偶合讀出放大器）。關於此點，讀出放 大器44係比較電流或電壓（其係依被儲存或展示在電場可 程式化雙安定元件14a與14b中之電阻值而定）。藉由讀出放 大器44所讀出之電流或電壓係為被儲存在記憶單元丨％與 1〇b中之不同邏輯狀態之指標或代表。 因此’本發明此方面之差別記憶單元1〇〇，相對於本發明 100219 -39- 200537489 八他方面之圮憶單元10，可包含數項優點，包括例如：（i) σ貝取^作係對二元狀態之數值偏差較不敏感，因為邏輯狀 L係藉由屺憶單元10a與1〇b狀態上之差異測得，⑻可不需 要例如圖6之參考電路系統46，及（iii)差別記憶單元100可包 含較大讀取窗口（當與關於例如圖1A-C所述之記憶單元比 較時）。 參考圖17B，在一項具體實施例中，當存取電晶體丨％與 2b為接通時，程式化電路系統52會施加（相繼地或同時 地）適當電壓，以儲存無論是邏輯高值或邏輯低值。關於此 ”、占參考圖2，提供或施加大約4.5伏特之電壓差越過電場 可程式化薄膜40，會儲存邏輯高值在電場可程式化雙安定 一件14中。對照上而言，提供或施加大約伏特之電壓差 越過電場可程式化薄膜，會消除邏輯高值，藉以儲存邏輯 低值在電場可程式化雙安定元件14中。這可經由控制信號 線24與26，藉由施加此種電壓差至電場可程式化雙安定元 件14而提供。 在一項具體實施例中，記憶單元l〇a與1〇b具有相同或類 似特彳政。在記憶單元1〇a與1〇b係經設計以具有相同或類似 特徵之情況中，可有利地將記憶單元1〇a與1〇b於物理上或 二間上定位為互相接近。依此方式，在製造期間，記憶單 元l〇a與l〇b可能被製成幾乎沒有至沒有製程偏差或差異， 且因此，（i)記憶單元10a與10b之存取電晶體1%與i2b個別可 能具有相同或類似電、物理、摻雜濃度及/或形態特徵，且 (2)記憶單元l〇a與l〇b之電場可程式化雙安定元件1如與Mb 100219 200537489 個別:能具有相同或類似電特徵。事實上，記憶單元湖之 »己L單元IGa與1Gb可月b會以相同或類似方式，隨著溫度與 時間改變。 記憶褒置可包含一陣列之差別記憶單元100(意即多個記 憶單元以重複圖樣排列X參閱，例如圖22A與22B)。記憶單 元1 〇〇可以許多不同方式，排列呈陣列。例如，記憶單元励 可以堆豐型態製造’具有多層64，其各包含電場可程式化 9雙安定元件’經聯結至’'共有"或共用存取電晶體，如上文 關於本發明第二方面所述(參閱圖22A)。在此項具體實施例 中，電％可程式化薄膜40 (搭配共有存取電晶體12)之各層 係有效地> 包含多個記憶單元100aa_xx，具有存取電晶體 經配置在基材32中或其上，與電場可程式化雙安定元件14 在此多層64之一層中。 在一項具體實施例中，差別記憶單元1〇〇可包含第一個記 隐單7L，其包含存取電晶體與電場可程式化雙安定元件， 導經配置在第-層64a中。記憶單元⑽可包含第二個記憶單 元，其包含相同存取電晶體與電場可程式化雙安定元件， A配置在第二層64b中（參閱，例如平面佈置圖1〇A、i〇b、 14A及14B)。依此方式，差別記憶單元1〇〇之記憶單元係在 空間上位於互相接近處，其可使第一個與第二個記憶單元 間之環境（意即溫度）及/或製程偏差降至降低、減少或排 •除，因為各包含一個共有存取電晶體，且差別記憶單元1〇〇 之電場可程式化雙安定元件係位於相鄰層64中。 在另一項具體實施例中，差別記憶單元1〇〇可包含⑴第一 100219 -41 - 200537489 個冗憶單元’其包含存取電晶體與電場可程式化雙安定元 件，經配置在電場可程式化薄膜之第一層中，與⑺第二個 記憶單元’其包含存取電晶體，其係鄰近第一個記憶單元 之存取電晶體，與電場可程式化雙安定元件，其亦經配置 在電場可程式化薄膜之第一層中。依此方式，差別記憶單 凡1⑻之記憶單元係在空間上位於互相接近處，如上文所 述其可使第一個與第二個記憶單元組成部份間之環境（意 ^ 即度）及/或製程偏差降至最低、減少或排除。 再者，如上文所述，電晶體12可被製造、形成、配置及/ 或位於與基材32不同（例如，，較高，，）之平面或層中。關於此 點，電晶體12可由多晶矽、非晶質矽或其他非結晶性材料 或在其中I成。於此情況下，可製造3次元陣列之記憶體， 中或夕層（除了基材之外或代替該基材）可包含電晶體 (參閱，例如圖23A-23C中之層68)。因此，電場可程式化雙 安定元件14可被形成、配置及/或位於此種電晶體上方及/ 藝 或下方之層或平面中（參閱，例如圖23B與23C)。 事實上，可有利地使經配置在基材上方之多晶矽層再結 晶，以提高經配置或製造於其中之電晶體之操作特徵。依 此方式，3次元陣列之記憶體可包含一或多層單晶矽或半導 體層（除了基材之外或代替該基材），具有經配置或製造在 此層中之電晶體。 值付注思的疋’纟己憶裝置之記憶單元100亦可以非堆疊型 態製造，具有電場可程式化雙安定元件，經配置一個單層 64，經聯結至被配置在基材32中之經結合存取電晶體（參閱 100219 -42- 200537489 圖 22B)。 與經結合電場可程式化雙安定元件有關聯之存取電晶體 之所有平面佈置型態'，無論是目前已知抑或稍後發展，均 意欲在本發明内（參閱，例如圖16與18冬18(^。例如，在一 個平面佈置中’記憶單元1Qa與1%係個別經設計，以具有 個別頡出線24a與24b (比較圖16與18A)。
。在另-項具體實施财，差別記鮮元可包含多個記憶 單=，其包含-個存取電晶體與兩個或多個電場可程式^ 雙安定元件14，經設計以儲存互補資料狀態。關於此點， 參考圖19，差別記憶單元1〇〇包含第一個記憶單元收與第 -個記憶單元i〇b，其中第—個記憶單元1〇a，相對於第二 個記憶單元i〇b，係保持互補狀態。記憶單元i〇a與·"丘 存取電晶體12。此外，記憶單元1〇a與㈣各個別包含電 ~可転式化雙安定元件14a與14b。 值侍庄思的疋’圖19之差別記憶單元1〇〇係呈現比圖π 中所示之記憶單it 1〇()較密緻或緊密之記憶單元（此係由於 共有存取電晶體所致）。 持續參考圖19，差別記憶單元100之記憶單元l〇a與10b可 製仏配置及/或控制，如關於本文中所述本發明任何方 面之任何具體實施例所述與說明。再纟，記憶單元他與肠 可已3如關於本文中所述本發明任何方面之任何具體實施 例所述與說明之平面佈置與型態(參閱，例如圖9-18C)。關 ；纟電场可耘式化雙安定元件14a與14b可連接至閘極 16 /及極2〇，或如圖19令所示，連接至源極〗8。為簡潔起 100219 -43- 200537489 見’此等細節、討論及說明將不重複。 關於圖16差別記憶單元1〇〇之讀取、程式化及消除操作之 討論，係同樣適用於圖19中所示之差別記憶單元1〇〇。為簡 潔起見，此等討論將不重複，但將簡略摘述。 參考圖20A ’ 一個電晶體差別記憶單元1〇〇之資料狀態可 經由取樣、讀出、度量及/或偵測被儲存在各記憶單元1〇a 與§己憶單元10b中之邏輯狀態，而被讀取及/或測得。意即， ^ 記憶單元100可經由取樣、讀出、度量及/或偵測被儲存或 展示在電場可程式化雙安定元件14a與14b中之電阻值差異 而被讀取。關於此點，在一列舉具體實施例中，控制信號 線22係被提升至Vpp(經由記憶選擇電路系統42)，而控制信 號線24係被保持在0V、共用電壓及/或參考電壓下（經由參 考電壓電路系統48)(參閱，例如圖7A)。於電阻值上之差異 了使用電流或電壓為基礎之技術（經由讀出放大器4句取 樣、讀出、度量及/或偵測。值得注意的是，在記憶單元1〇〇 II 之第一個邏輯狀態中，記憶單元10a會儲存邏輯低值，而記 憶單元10b則儲存邏輯高值。對照上而言，在差別記憶單元 100之第二個邏輯狀態中，記憶單元10a會儲存邏輯高值， 而記憶單元10b則儲存邏輯低值。 茶考圖20B ’在一項具體實施例中，一個電晶體差別記憶 單元100之資料狀態可經程式化及/或消除，其方式是使存 取電晶體丨2”接通，，（經由記憶選擇電路系統42與參考電壓 ，電路系統48) ’並相繼或同時地施加適當電壓至控制信號線 %與施（經由程式化電路系統52)，以儲存無論是邏輯高°值 100219 •44· 200537489 或邏輯低值。例如，邏輯高值係被儲存在差別記憶單元ι〇〇 中，以回應施加4.5 V至信號線26a，與2.5 V至信號線26b， • 同時施加V+至電晶體12之閘極16 (經由記憶選擇電路系統 • 42)，與〇 V或共用電壓至源極18 (經由參考電壓電路系統 48)。對照上而言，邏輯低值係被儲存在差別記憶單元 中，以回應施加2·5 V至信號線26a，與4·5 V至信號線26b， 同時施加v+至電晶體12之閘極16(經由記憶選擇電路系統 φ 42)，與〇 V至源極18 (經由參考電壓電路系統48)。 再一次，關於圖16差別記憶單元100之讀取、程式化及消 除操作之討論，係同樣適用於圖19中所示之差別記憶單元 100 〇 於另方面’本發明係包括互補記憶單元，其具有N-通 道類型纪憶單元與P-通道類型記憶單元，其會儲存至少四 種不同資料狀態。關於此點，參考圖21A_21C，互補記憶單 元200係包含第一個記憶單元1〇a，其具有队通道存取電晶體 | 12a與電場可程式化雙安定元件⑷，與第三個記憶單元 i〇b，其具有P -通道存取電晶體12b與電場可程式化雙安定元 件14b。在此項具體實施例中，队通道存取電晶體pa與p_ 通道存取電晶體12b之閘極i6a與16b，係個別藉由共用信號 (子元）線22連接在一起及/或受到控制。 互補圮憶單兀2〇〇之記憶單元1〇a與1〇b可經製造、配置及 /或控制，如關於本文中所述本發明任何方面之任何具體實 加例所述與說明。再者，記憶單元版與·可包含如關於 本文中所述本發明任何方面之任何具體實施例所述與說明 100219 -45- 200537489 之平面佈置。為簡潔起見，此等細節、討論及說明將不重 複。 簡言之’兩個電晶體之互補記憶單元200之資料狀態，可 經由取樣、讀出、度量及/或偵測被儲存在互補記憶單元2〇〇 之每一個記憶單元10中之邏輯狀態，而被讀取及/或測得。 思即，互補圯憶單元200可經由取樣、讀出、度量及/或偵
測被儲存或展示在電場可程式化雙安定元件丨如與14b中之 電阻值差異而被讀取。 互補記憶單元200之狀態可藉由讀出放大器（比較器）讀 取及/或測得，其可為電壓或電流類型比較器（例如交叉偶 合讀出放大器）。關於此點，讀出放大器係將記憶單元以 或12b之一之電流或電壓（其係依被儲存或展示在電場可程 式化雙安定元件14a與14b中之電阻值而定），與參考電壓或 電流（例如經由參考電路系統46提供）作比較。由讀出放大 益44項出之電流或電壓係為被儲存在記憶單元1㈨與中 之不同邏輯狀態之指標或代表。 特疋。之°己隐單元可經由提升施加Vpp至存取電晶 體12a之閘極（經由控制信號線22)，以使電晶體丨^"接通"， 而被言買取。依此方式’電場可程式化薄媒^之電阻可藉由 頃出放大器44讀出。記憶單元12b可經由施加低電麼（例如〇 伏特或接地/共用）至存取電晶體12b之閘極，藉由使電晶體 ⑶’’接通”’而被讀取。依此方式’電場可程式化薄請 之電阻可藉由讀出放大器44讀出。 互補記憶單元200之狀態可被寫入或消除，其方式是經由 100219 -46- 200537489 私式化電路系統52施加適當電塵，以儲存無論是邏輯高值 或邏輯低值，同時存取電晶體12a與12b之一為，，接通”。關 於此點，控制信號線22可被提升至Vpp，以使存取電晶體 12a”接通”，且參考圖2，邏輯高值可經由提供或施加大約 4.5伏特之電壓差越過電場可程式化薄膜4〇，被儲存在電場 可程式化雙安定元件14a中。對照上而言，提供或施加大約 2伏特之逆電壓差越過電場可程式化薄膜(同時電晶體 12a為”接通”），會消除邏輯高值，藉以儲存邏輯低值在電 %可程式化雙安定元件14a中。2伏特之電壓差可經由控制 被施加至控制信號線24與26之電壓而被提供。 邏輯高值可經由施加足夠低電壓（例如〇伏特）至存取電 晶體12b之閘極16b(經由控制信號線22)，以使存取電晶體 12b接通，並提供或施加大約4 5伏特之電壓差越過電場 可程式化薄膜40，被儲存在電場可程式化雙安定元件丨牝中 (多閱圖2)。或者，經由提供或施加大約2伏特之電壓差越 過電場可程式化薄膜14b(同時電晶體12b為”接通”），可使邏 輯低值被儲存（或消除邏輯高值）在電場可程式化雙安定元 件Hb中。如上文所述，2伏特之電壓差可經由控制被施加 至控制信號線24與26之電壓而被提供。 類似上述具有一陣列差別記憶單元1〇〇之記憶裝置，此記 憶裝置可包含-陣列互補記憶單元2〇〇(意即多個記憶單 疋’以重複圖樣排列）（參閱，例如圖22C與22D)。互補記憶 單元200可以許多不同大士 扣一 门方式，排列於陣列中。例如，互補記 憶單元200可以堆疊型態制皮 …表^ 具有多層64，其各包含電場 100219 -47- 200537489 可私式化雙女疋元件，經聯結至相應存取電晶體，如上文 關於本發明第二方面所述（參閱圖22C)。在此項㈣實施例 中，電場可程式化薄膜40 (搭配存取電晶體12)之各層係"有 效地”包含多個記憶單元200aa_xx ’其具有存取電晶體i寧 通道與P-通道兩者），經配置在基材32中或其上，與電場可 私式化雙安定元件14在多層64之一層中。 再者，如上文所述，電晶體12可經製造、形成、配置及/ # 或位於與基材32不同(例如”較高'，)之平面或層中。關於此 點，電晶體12可由多晶石夕、非晶質石夕或其他非結晶性材料 或於其中製成。於此情況下，可製造3次元陣列之記憶體， 其中一或多層（除了基材之外或代替該基材）可包含電晶體 (參閱，例如圖23A-C中之層68)。因此，電場可程式化雙安 定元件14可被形成、配置及/或位於此種電晶體上方及/或 下方之層或平面中。再者，可有利地製造队通道存取電晶 體在-層或多層中（例如在基材32中，或在基材32上方或下 I 通道存取電晶體係在一或多個不同層中（例如在 基材32中，或基材32之上方或下方）。 值得注意的是，記憶裝置之記憶單元200亦可以非堆疊型 態製成’具有其電場可程式化雙安定元件，經配置在單層 64中，經聯結至經配置在基材32中之經結合存取電晶體（: 閱圖22D)。關於經結合電場可程式化雙安定元件之存取電 晶體（無論是N-通道或P-通道類型存取電晶體）之所有平面 佈置型態，無論是目前已知抑或稍後發展，均意欲在本發 明内（參閱，例如圖21A-21E)。 100219 -48- 200537489 雖然本發明之某些具體實施例、特色、材料、型態 質及優點已被描述與說明，但應明瞭的是，本發明之許多 其他以及不同及/或類似具體實施例、特色、材料、型°能夕、 特質、結構及優點，係自描述、說明及請求項而明瞭^ 此:本文所述與說明之本發明具體實施例、特色、材料、 型態、特質、結構及優點並非毫無遺漏，且應明瞭的是， 本發明，此種其他、類似以及不同具體實施例、特色、材 料型悲、特質、結構及優點，均在本發明之範圍内。 例如，上己憶單元10(與記憶單元_之電場可程式化 薄膜4〇可包含多個薄膜。意#，電場可程式化薄膜40可包 含電場可程式化薄膜專财請案巾所描述之兩個各別/層 狀電％可程式化薄膜。 再者，雖然本說明文之顯著部份係包括針對Ν-通道存取 電晶體之細節(例如消除、寫入及讀取電壓），但本文中所 述之本發明（及其具體實施例）係完全適用於ρ_通道存取電 晶體。再者’記憶陣列周圍之電路系統(例如字元線解碼器 /驅動11 ’未示於本文’以及比較it)可包含p.it道及/或Ν_ 通道類型電晶體。控制此種電晶體之電壓，在明白此揭示 内容之後’係為此項技藝中所習知。因此，為簡潔起見， 此專讨論將不重複。 又再者，如上文所述，有許多不同技術（及施行此種技術 之電路系統）從記憶單元1〇與記憶單元1〇〇讀取資料，並將 ㈣胃人其中°所有此種技術’纟因此是電路系統，無論 是目前已知抑或稍後發展，均意欲落在本發明之範圍内。 100219 -49- 200537489 例如，藉由包含個別字元信號線22，可對圖17A與17B記憔 單元100之電場可程式化雙安定元件14a及/或Mb，相繼地、 並行（及獨立地）進行讀取與寫入或讀取與消除操作。 如上文所述，電晶體與電極可使用標準製造技術（例如旋 塗、錢射、蒸發及光微影術）製造。但是，亦可採用非標準 製造技術。此種非標準或非傳統技術可有利地產生、提供 及/或形成電可程式化薄膜與電極結構。例如，毫微壓印
小片塊孔模塗覆、槽縫或壓出塗覆、滑動或級聯塗覆、簾 塗覆，輥塗，譬如刮刀輥（塗膠刀）塗覆、向前與逆轉輥塗、 凹版印刷塗覆，浸塗、t塗、彎月面塗覆、旋轉塗覆、刷 塗、空氣刮刀塗覆、絲網印刷方法、靜電印刷方法、熱印 且筏褥移，譬如自載體之雷射辅 刷万法、噴墨印刷方法 助燒蝕，自組或直接生長，電解沉積、無電沉二；;;： 聚合、⑽、M〇CVD及PVD，係為電極及/或電場可程式^ 薄膜可藉以有利地沉積、形成、姓諶 〜风、、、口構化、構圖及/或提供之 所有技術。 電極及/或電場可程式化薄膜之進__步結 错由'編術，或藉由化學、物理、電或光解蝕刻、移除 或燒#(譬如雷射燒⑹’經過構圖而施行及/或獲得。事實 上，電極、電極材料及電場可程式化薄膜之類型、组人物、 沉積、形成、結構化、構圖及修正’可影響所形成裝置之 因&，從性能與可靠性遠景看來，可有利地選自某 八把圍之電極材料，譬如有機材料、無機材料、有機金^ 金屬、金屬氧化物、氮化物、硫屬化合物與伯尼可脫化合 100219 -50- 200537489 物（pnictide)及半導體。 办I:或多種方式進一步有利地修改、調整及/或控制電 和人電％可程式化薄膜間界 例如⑴經由以化學方式 二理二電場可程式化薄膜或兩者之表面，及/或⑺經由 讀理方式修改電極、電場可程式化薄職兩者之表面， 及/或⑽Μ進-❹個附加層，其可修改電極與電場可 私式化相間之接點之物理特性，譬如 及/或緩衝層，及/或經由引進一或 政卩早土 < 劣夕個附加層，其可修改 妹與電場可程式化薄膜間之接點之電特性，譬如具有特 疋功函數之金屬或金屬氧化物層。 再者’電場可程式化薄媒及/或電極可具有額外材料被播 入彼專之中’以改良、提高及/或改變界面之某些特性，譬 如流動與潤濕助劑、黏著促進劑及/或 擇與修改可有利地用以改良— 一丨王為’如化學、物理、 機械、熱或電相容性，藉以改良裝置之性能。 /上文所述’電晶體12可由任何半導電性材料或於其中 製成，包括例如碳化石夕、石申化鎵，或有機材料，譬如五苯 環（參閱，例如圖繼中之層68)。製造電晶體12(及使用於 八中之材料）之所有方法’無論是目前已知抑或稍後發展， 均意欲在本發明範圍内。例如，電晶體12可以多晶石夕或非 晶質石夕製造。此種型態可幫助3次元陣列之記憶體，其中經 配置在基材32上方之-或多層（除了基材之外或代替該基 材）可包含電晶體12。|實上’可有利地使經配置在基材& 方之夕Ba石夕層再結晶’以提高經配置或製造於其中之電 100219 200537489 曰曰且12之刼作特徵，或增加其密度。
一者於另-項具體實施例中，薄翠晶性晶圓可黏結在 -起’、以提供多個3次轉列之記憶體，其具有電晶體，經 配置或，造於”基材"”上方"或與其間隔之層中。電場可程 式化雙安定元件14(包含電極犯與電場可程式化薄膜奶)可 經配置在此種薄單晶性晶圓（含有N_通道及/或Ρ·通道電曰 體）之中或之間，以提供3次元陣列之記憶體。 夕:進步才曰出的疋’"電路"一詞可特別意謂單一組件或 夕組件(無論是呈積體電路形式抑或其他方式），1 '動及/或被動，且其係聯結在—起，以提供或進行所要: 電路系統"―詞可特別意謂電路（無論是積體抑或其 /)’ -組此種電路’處理器’執行軟體之處理器，或 (無論是積體抑或其他方式）、一組此種電路、處理器 及/或執行軟體之處理器之組入， 。 〇 軟體之_^ 处里态與電路及/或執行 =之處理盗與電路之組合。"資料"一詞可特別意謂電产 2論是呈類比抑或數字形式。”度量”―詞特 :广取樣、讀出、檢查、偵測、監控及/或捕獲 樣”或”取樣，，或其類似措辭，可特別意謂記 取 監測及/或讀出。 又里須測、 【圖式簡單說明】 在下文詳細說明之過程中， 示本發明之不同方自曰於^ 此等附圖係顯 , 门方面，且於適當情況下，在不同圖中說明 類似結構、組件、材料及/或元件之夹 式標識。應明瞭的是，„確 # ，係以類似方 、左明確顯不者以外之結構、組件、 100219 -52- 200537489 材料及/或元件之久絲^ 且係在本發 明之 仟之各種組合，係意欲被涵蓋 範圍内。 圖1A-1C為記情單开夕— G早兀之二種具體實施例之舉例概要圖，各 包含根據本發明—ne ^ » 方面之存取電晶體與電場可程式化 定薄膜元件； θ為電琢可私式化雙安定薄膜元件之電流-電壓轉換特 1±之圖解表不圖’包含根據本發明—項具體實施例之舉 f 電場可程式化雙安定薄膜； 抑圖3A-3C為根據本發明_方面之某些具體實施例之記憶 單-之夕種舉例平面佈置之橫截面圖，其中電場可程式化 雙安定薄膜元件係聯結至存取電晶體之源極或汲極區域， 如圖1A概要表示圖中所示；值得注意的是，圖3A係沿著圖 4之虛線A-A截切； 圖4係說明圖1A中概要表示之舉例記憶單元平面佈置之 俯視圖； I ® 5A與5B為根據本發明某些具體實施例之多種舉例記 憶單元平面佈置之橫截面圖，其中電場可程式化雙安定薄 膜兀件係聯結至存取電晶體之閘極，如圖1B概要表示圖中 所示； 圖6A為本發明一項具體實施例之記憶單元之舉例概要 圖’搭配讀取或讀出放大器與記憶單元選擇電路系統，根 據本發明之一項具體實施例； 圖6B為本發明一項具體實施例之記憶單元之舉例概要 圖（概要地示於圖1A中），搭配程式化電路系統與記憶單元 100219 -53- 200537489 I擇電路系統’根據本發明之一項具體實施例； 圖7A係况明控制信號之舉例波形，以讀取被儲存在本發 月八體K &例之記憶單元（概要地示於圖1A中）中之資料 狀態，根據本發明之具體實施例； 圖7Β係說明控制信號之舉例波形，以寫入被儲存在本發 明具體實施例之記憶單元（概要地示於圖1Α中）中之資料 狀態，根據本發明之具體實施例； °係說明私式化控制信號之舉例波形，以消除本發明 具體實施例之記憶單元（概要地示於圖1Α中）中之資料狀 悲’根據本發明之具體實施例； 圖係說明程式化控制信號之舉例波形，以消除本發明 八-實知例之5己憶單元（概要地示於圖1Α中）中之資料狀 態，根據本發明之其他具體實施例； 夕圖8Α為§己憶陣列之方塊表示圖，其包含周圍電路系統與 夕個5己憶單元’根據本發明之一項具體實施例； 圖犯係說明記憶陣列之方塊概要表示圖，其包含多個亞 陣列，根據本發明之某些具體實施例； 圖9為多個記憶單元之概要表示圖，其包含在多個電場 可％式化雙安定薄膜元件之間所共用之存取電晶體，該元 秘、、^至控制電晶體之源極或汲極區域，根據本發明另 一方面之一項具體實施例； 圖1〇Α與10Β為圖9記憶單元之多個舉例平面佈置之橫載 面圖，其中多個電場可程式化雙安定薄膜元件係經配置在 多個堆疊層巾，並聯結至存取電晶體之源極或汲極區域， 100219 •54- 200537489 根據本發明之某些具體實施例； 圖ΠΑ與则說明記憶陣列之方塊概要表示圖， 程式化薄膜之多個堆疊層，根據本發明之某些具體 圖UB為記憶陣列之方塊表示圖，其係"有效地”包含多個 屺憶早凡，在記憶陣列之每一 體實施例； 曰中«本發明之-項具 圖以係說明圖9記憶單元之程式化電路系統之舉例且 =貫施例之概要表示圖，根據本發明某些方面之具體實施 圖12Β係說明圖9印愔搔；* # 例具體實施例之1要:或讀出電路系統之舉 ^ ’根據本發明某些方面之具體 圖12C與12D係說明圖9印愔留一 > > ，具體實施例之兩種=7 =出電路系統 具體實施例； ⑽表不圖’根據本發明之某些 -,為夕個。己隐單几之概要表示圖，其包含在多個電 可程式化雙安定薄膜元 件係被堆疊在多層中，= 電晶體，該元 本發 纟社至控制電晶體之閘極，根據 " 方面之另一項具體實施例； 圖ΗΑ與14Β為圖13記憶單元之多個舉例平面佈置之橫 :圖’其中多個電場可程式化雙安定薄膜元件係被堆疊 夕θ中並聯結至存取電晶體之閘極，根據本發明之草 些具體實施例； 又系 100219 -55- 200537489 圖15A與15B係說明岡” 圖13 3己憶早元之程式化電路系統之 舉例具體貫施例之椒矣-_ 概要表不圖，根據本發明某些方面之具 體實施例； 單元之讀取或讀出電路系統之 圖’根據本發明某些方面之具 舉 體 圖15C係說明圖13記惊 例具體實施例之概要表示 實施例； 圖16為差別記憶單亓如 _
早π之概要表不圖，其包含第一個與第 二個記憶單元，各且古六订& '、 ^ 谷具有存取電晶體與電場可程式化雙安定 薄膜元件，根據本發明$ 呶明另一方面之某些具體實施例； 圖17Α係說明圖％印，陰s > 。己匕早το之碩取或讀出電路系統之舉 例具體實施例之概要矣+ m L ,. 义不圖’根據本發明某些方面之且體 實施例； 元之程式化電路系統之舉例具 據本發明某些方面之具體實施 圖17B係說明圖％記憶單 體貝施例之概要表示圖，根 例； 闯 ΙΟΛ-ΙΟ^ 一 ϋ '"平兀之其他丹瓶貫施例之概要表 示圖’其包含第-個與第二個記憶單元，各具有存取電晶 體人電π可私式化雙安定薄膜元件，根據本發明另一方面 之某些具體實施例； 圖19為差別記憶單元之又另-項具體實施例之概要表示 圖其包s帛個與第二個記憶單元，其係共用一個存取 電晶體，根據本發明之另一方面· 圖20A係說明圖19記憶 例具體實施例之概要表示 PO 一 統之舉 之具體 早元之讀取或讀出電路系 圖，根據本發明某些方面 100219 -56- 200537489 實施例； 圖20B係說明圖19 - 口 19记憶早兀之輊式化或消除電路系統之 舉例具體實施例之概要表示圖，根據本發明某 體實施例； 一 八
圖21A；21E為互補（雙或多位元）記憶單元之概要表示圖， ά 3第個#憶單元’具有N_通道存取電晶體與電場可 程式化雙安定薄膜元件，與第二個記憶單元，具有P-通道 存取電晶體與電場可程式化雙安定薄膜元件，根據本發明 另一方面之某些具體實施例； 圖22A係說明記憶陣列之方塊概要表示圖，其包含例如圖 16與似视之多個差別記憶單元，其中記㈣列包含電場 可紅式化薄臈之多個堆疊層，且"有效地，，包含多個記憶單 疋，在記憶陣列之各層中，根據本發明之—項具體實施例，· 圖细為記憶陣列之方塊表示圖，其包含例如圖16鱼 18A-18C之多個㈣記憶單元，其中記㈣列包含—層 可程式化薄膜，根據本發明之-項具體實施例；0 圖期、說明記憶陣列之方塊概要表示圖，其包含例如圖 19A-19C之多個互補記憶單元，並 ，、中5己隐陣列包含電場可程 :化薄膑之多個堆疊層’且"有效地"包含多個記憶單元， 在兄憶陣列之各層中，根據本發明之__項具體實施例，· 圖22D為記憶陣列之方塊表示圖，其包含例如圖购冗 之多個互補記憶單元’其中記憶陣列包含一層電場可程式 化薄膜’根據本發明之一項具體實施例； 圖23娜係說明舉例之三次元記憶陣列，根據本發明之 100219 -57- 200537489 -項具體實施例，其中存取電晶體係被製造在一或多声(另 外或代替該基材)中，|電場可程式化雙安定元件可被形 二、配置及/或位於存取電晶體上方及/或下方之層或平面 【主要元件符號說明】 10aa-xx 12 14 14a-n 16
記憶單元 記憶單元 存取電晶體 電場可程式化雙安定元件 電場可程式化雙安定元件 閘極 18 源極 20 汲極 22 信號線 24 信號線 26 信號線 28 點 30 點 32 大型半導體晶圓 34 接點 36 接點 38a 電極 電極 38¾ 電極 100219 -58- 200537489 38b 電極 38b! 電極 38b2 電極 38〇! 電極 38c2 電極 38ab 電極 38cd 電極 40 電場可程式化薄膜 40a-c 電場可程式化薄膜 42 記憶單元選擇電路系統 44 讀出放大器 46 參考電路系統 48 參考電壓電路系統 52 程式化電路糸統 56 記憶陣列 56a-d 陣列 58a-x 橫列 60a-x 直行 62 周圍電路系統 64 層 64a-c 層 66 節點 68 層 100 差別記憶單元 100219 -59- 200537489 100aa-xx 記憶單元 200 互補記憶單元 200aa-xx 記憶單元 VI 導電性通孔 V2 導電性通孔
100219 -60-

Claims (1)

  1. 200537489 十、申請專利範圍： 二個資料 l 一種記憶單元，其具有至少第一個資料狀態與第 狀態，該記憶單元包含·· 半導體電晶體，其包含： 第一個區域，具有不純物，以提供第一種導電類型； 第二個區域，具有不純物，以提供第一種導電類型； 本體區域，經配置在第一個區域與第二個區域之
    間，其中本體區域包含不純物，以提供第二種導電類 垔其中第二種導電類型係與第一種導電類型不同； 及 閘極，其係與本體區域間隔，並以電方式聯結；及 電％可程式化雙安定元件，其係連接至半導體電晶 體，該電場可程式化雙安定元件包含·· 第一個電極； 第二個電極；及 至少-個電場可程式化薄膜，經配置在第一個與第 -個電極之間’其中記憶單元之第—個資料狀態係為 電場可程式化薄膜之第-個電阻之代表，而第二個資 料狀態係為電場可程式化薄膜 2.如請求項1之如屯阻之代表。 之、及枉個區域為半導體電晶體 :極區域’且其中第一個電極係連接至沒極區域。 •如凊求項1之記憶單元，苴中篦- 之源極區域，且”第二二 域為半導體電晶體 4如Μ 其中第一個電極係連接至源極區域。 •如峋求項1之記憶單元，苴中 ’、 個電極係連接至半導體 100219 200537489 電晶體之閘極。 5. —種s己憶單兀，其包含多個電場可程式化雙安定元件，該 記憶單元具有至少第一個資料狀態與第二個資料狀態，該 記憶單元包含： 半導體電晶體，其包含： 第一個區域，具有不純物，以提供第一種導電類型； 第二個區域，具有不純物，以提供第一種導電類型； 本體區域，經酉己置在第叫固區域與第^個區域之 間，其中本體區域包含不純物，以提供第二種導電類 型，其中第二種導電類型係與第一種導電類型不同； 及 閘極，其係與本體區域間隔，並以電方式聯結； 弟一個電場可程式化雙安定开 3. 文疋70件，其係連接至半導體 電晶體，該電場可程式化雙安定元件包含： 第一個電極； 第二個電極，·及 至少-個電場可程式化薄膜，經配置在第一 二個鋒之間，其中電場可程式化薄膜包含至少兩個 電阻狀怨，包括第一個電阻 丨狀懇興第二個電阻狀熊； 第二個電場可程式化雙安定 ^ 女疋70件，其係連接至半導體 電晶體，該電場可程式化雙安定元件包含 第一個電極； 第二個電極；及 至少一個電場可程式化镇 、化溥Μ，經配置在第一個與第 100219 200537489 二個電極之間，其中電場可程式化薄膜包含至少兩個 電阻狀怨，包括第一個電阻狀態與第二個電阻狀態； 且 其中記憶單元：（1)當第一個電場可程式化雙安定元件 之電場可私式化薄膜係在第一個狀態中，且第二個電場可 私式化雙安疋兀件之電場可程式化薄膜係在第二個狀態 中時，係在第一個資料狀態中，與（2)當第一個電場可程式 化雙安定元件之電場可程式化薄膜係在第二個狀態中，且 第一個電％可程式化雙安定元件之電場可程式化薄膜係 在第一個狀態中時，係在第二個資料狀態中。 士明求項5之圮憶單兀，其中記憶單元包含第三個與第四 個資料狀態，且其中·· 當第一個電場可程式化雙安定元件之電場可程式化薄 膜係在第一個狀態中，且第二個電場可程式化雙安定元件 之電％可程式化薄膜係在第一個狀態中時，記憶單元係在 第三個資料狀態中；與 *當第一個電場可程式化雙安定元件之電場可程式化薄 膜係在第二個狀態中，且第二個電場可程式化雙安定元件 ^電場可程式化薄膜係在第二個狀態中時，記憶單元係在 第四個資料狀態中。 7.-種記憶單元，其包含多個帛導體f晶體與多個電場可程 式化雙安定元件，該記憶單元具有至少第一個資料狀態與 第二個資料狀態，該記憶單元包含： 第一個半導體電晶體，其包含： 100219 200537489 第一個區域，具有不純物，以提供第一種導電類型； 第二個區域，具有不純物，以提供第一種導電類型； 本肢區域，經配置在第一個區域與第二個區域之間， 第個半導體電晶體之本體區域包含不純物，以 提供第二種導電類型，其中第二種導電類型係與第一 種導電類型不同；及 閘極，其係與第一個半導體電晶體之本體區域間 隔’並以電方式聯結； 第—個電場可程式化雙安定元件，其係連接至第—個 "導體電晶體，該電場可程式化雙安定元件包含： 第一個電極； 第二個電極；及 _至夕個電場可程式化薄臈，經配置在第一個與第 :個電極之間’其中電場可程式化薄膜包含至少兩個 f阻狀態’包括第一個電阻狀態與第二個電阻狀態； 第二個半導體電晶體，其包含： ^ 第個區域，具有不純物，以提供第三種導電類型； 第二個區域，具有不純物，以提供第三種導電類型； 复本體區域，經配置在第一個區域與第二個區域之間， 二中第二個半導體電晶體之本體區域包含不純物，以 ^^供苐四種導雷_】 _ 頰i，其中第四種導電類型係與第三 種導電類型不同；及 一 閘極’其係與第二個半導體電晶體之本體區域間 隔，並以電方式聯結； 100219 200537489 第二個電場可程式化雙安定元件，其係連接至第二個 丰導體電晶體’該電場可程式化雙安定元件包含： 第一個電極； 第二個電極；及 至少一個電場可程式化薄膜，經配置在第二個電場 可程式化雙安定元件之第一個與第二個電極之間，其 中第二個電場可程式化雙安定元件之電場可程式化薄 膜包含至少兩個電阻狀態，包括第―個電阻狀態與第 二個電阻狀態；且 其中3己憶單7C :⑴當第一個電場可程式化雙安定元件 之電場可程式化薄膜係在第一個狀態中，且第二個電場可 程式化雙安^元件之電場可程式化薄膜係在第二個狀態 中時^系在第-個資料狀態中，與(2)當第一個電場可程式 化雙女疋70件之電場可程式化薄膜係在第二個狀態中，且 第二個電場可程式化雙安定元件之電場可程式化薄膜係 在第一個狀態中時，係在第二個資料狀態中。 8.如π求項7之記憶單元，其中第—個半導體電晶體之本體 區域為Ν-型半導體材料，而第二個電晶體之本體區域為 型半導體材料。 9·如π求項7之記憶單元，其中第—個半導體電晶體之本體 區域為Ν-型半導體材料，而第二個電晶體之本體區域為& 型半導體材料。 瓜如請求項7之記鮮元，其"—個半導體電晶體之本體 區域為Ρ-型半導體材料’而第二個電晶體之本體區域為 100219 200537489 型半導體材料。 其中έ己憶單元包含第三個與第四 1如請求項7之記憶單元 個資料狀態，且其中·· 當第-個電場可程式化雙安定元件 膜係在第二個狀態中 "了私式化薄 弟一個電％可程式化雙安定元 之電場可程式化薄膜係在第— 罘一個狀態中時，記憶單元係在 第三個資料狀態中，·且
    田第個電場可&式化雙安定元件之電場可程式化薄 膜係在第一個狀態中，且第二個電場可程式化雙安定元件 之電場可程式化溥膜係在第一個狀態中時，記憶單元係在 第四個資料狀態中。
    100219
TW094109186A 2004-03-24 2005-03-24 Memory cell having an electric field programmable storage element, and method of operating same TW200537489A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55624604P 2004-03-24 2004-03-24
US10/964,382 US20050212022A1 (en) 2004-03-24 2004-10-13 Memory cell having an electric field programmable storage element, and method of operating same

Publications (1)

Publication Number Publication Date
TW200537489A true TW200537489A (en) 2005-11-16

Family

ID=34864616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094109186A TW200537489A (en) 2004-03-24 2005-03-24 Memory cell having an electric field programmable storage element, and method of operating same

Country Status (7)

Country Link
US (1) US20050212022A1 (zh)
EP (1) EP1580762A3 (zh)
JP (1) JP2005294826A (zh)
KR (1) KR100692398B1 (zh)
CA (1) CA2500937A1 (zh)
SG (1) SG115840A1 (zh)
TW (1) TW200537489A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US20060284156A1 (en) * 2005-06-16 2006-12-21 Thomas Happ Phase change memory cell defined by imprint lithography
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
US7679952B2 (en) 2005-12-07 2010-03-16 Nxp B.V. Electronic circuit with a memory matrix
US7324366B2 (en) * 2006-04-21 2008-01-29 International Business Machines Corporation Non-volatile memory architecture employing bipolar programmable resistance storage elements
JP4577695B2 (ja) * 2006-11-07 2010-11-10 エルピーダメモリ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
EP2076924B1 (en) * 2006-11-17 2017-03-08 Semiconductor Energy Laboratory Co, Ltd. Unerasable memory element and method for manufacturing the same
DE102007009876A1 (de) * 2007-02-28 2008-09-11 Qimonda Ag Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben
JP4611443B2 (ja) * 2007-11-29 2011-01-12 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US7679951B2 (en) * 2007-12-21 2010-03-16 Palo Alto Research Center Incorporated Charge mapping memory array formed of materials with mutable electrical characteristics
CN101430930B (zh) * 2008-09-23 2012-06-27 中国科学院上海微系统与信息技术研究所 一种电阻转换存储单元及其方法
IT1392754B1 (it) * 2008-12-18 2012-03-16 St Microelectronics Srl Nanoarray ad incrocio con strato organico attivo anisotropico
JP2015501164A (ja) 2011-09-26 2015-01-15 ユン、サン ジンYOON, Sang Jin 知能的手術システム
JP6094582B2 (ja) * 2012-06-20 2017-03-15 日本電気株式会社 半導体装置およびプログラミング方法
US9135987B2 (en) * 2013-07-01 2015-09-15 Internatinal Business Machines Corporation FinFET-based boosting supply voltage circuit and method
US9159410B1 (en) 2014-06-04 2015-10-13 International Business Machines Corporation Accessing a resistive memory storage device
CN116003820B (zh) * 2023-02-15 2023-12-19 山东大学 一种基于钯卟啉和三蝶烯的多孔有机聚合物及其制备方法与应用

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371883A (en) * 1980-03-14 1983-02-01 The Johns Hopkins University Current controlled bistable electrical organic thin film switching device
US4806995A (en) * 1987-02-02 1989-02-21 Olin Corporation Optical and electrical switching devices and a polymer composition containing pendant organic charge transfer salt moieties useful in switching devices
US5026774A (en) * 1987-02-02 1991-06-25 Olin Corporation Polymer composition containing pendant organic charge transfer salt moieties useful in switching devices
NL8800846A (nl) * 1988-04-05 1989-11-01 Philips Nv Geintegreerde schakeling met een programmeerbare cel.
US5272359A (en) * 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
US5273927A (en) * 1990-12-03 1993-12-28 Micron Technology, Inc. Method of making a ferroelectric capacitor and forming local interconnect
US5291045A (en) * 1991-03-29 1994-03-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device using a differential cell in a memory cell
KR930001215A (ko) * 1991-06-03 1993-01-16 프레데릭 얀 스미트 프로그램 가능한 셀을 포함하는 전자 회로
TW289168B (zh) * 1991-12-16 1996-10-21 Philips Nv
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
JPH0773732A (ja) * 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US20030080471A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method for molding pattern with nanoscale features
US20040036201A1 (en) * 2000-07-18 2004-02-26 Princeton University Methods and apparatus of field-induced pressure imprint lithography
US6518189B1 (en) * 1995-11-15 2003-02-11 Regents Of The University Of Minnesota Method and apparatus for high density nanostructures
US5684737A (en) 1995-12-08 1997-11-04 The Regents Of The University Of California SRAM cell utilizing bistable diode having GeSi structure therein
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6385074B1 (en) * 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
CA2359100C (en) * 1999-01-21 2007-09-18 James M. Tour Molecular computer
US6355756B1 (en) * 1999-05-18 2002-03-12 International Business Machines Corporation Dual purpose electroactive copolymers, preparation thereof, and use in opto-electronic devices
JP2000349255A (ja) * 1999-06-03 2000-12-15 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6381169B1 (en) * 1999-07-01 2002-04-30 The Regents Of The University Of California High density non-volatile memory device
US6324091B1 (en) * 2000-01-14 2001-11-27 The Regents Of The University Of California Tightly coupled porphyrin macrocycles for molecular memory storage
US6208553B1 (en) * 1999-07-01 2001-03-27 The Regents Of The University Of California High density non-volatile memory device incorporating thiol-derivatized porphyrins
US6212093B1 (en) * 2000-01-14 2001-04-03 North Carolina State University High-density non-volatile memory devices incorporating sandwich coordination compounds
DE10020128A1 (de) * 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
WO2001084553A2 (en) * 2000-04-28 2001-11-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
US7211214B2 (en) * 2000-07-18 2007-05-01 Princeton University Laser assisted direct imprint lithography
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
US20030120858A1 (en) * 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6855950B2 (en) * 2002-03-19 2005-02-15 The Ohio State University Method for conductance switching in molecular electronic junctions
US6844608B2 (en) * 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4886160B2 (ja) * 2001-05-07 2012-02-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法
US6627944B2 (en) * 2001-05-07 2003-09-30 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6717222B2 (en) * 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
US7075134B2 (en) * 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
US6728129B2 (en) * 2002-02-19 2004-04-27 The Regents Of The University Of California Multistate triple-decker dyads in three distinct architectures for information storage applications
JP2003263887A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp メモリｉｃ
US7217562B2 (en) * 2002-04-16 2007-05-15 Princeton University Gradient structures interfacing microfluidics and nanofluidics, methods for fabrication and uses thereof
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US20030224116A1 (en) * 2002-05-30 2003-12-04 Erli Chen Non-conformal overcoat for nonometer-sized surface structure
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US6944047B2 (en) * 2002-12-19 2005-09-13 North Carolina State University Variable-persistence molecular memory devices and methods of operation thereof
KR100464442B1 (ko) * 2003-01-11 2005-01-03 삼성전자주식회사 이피롬(ＥＰＲＯＭ, ＥｒａａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ)소자의 셀 구조 및 그 제조방법
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7223628B2 (en) * 2003-07-25 2007-05-29 The Regents Of The University Of California High temperature attachment of organic molecules to substrates
US6943054B2 (en) * 2003-07-25 2005-09-13 The Regents Of The University Of California Attachment of organic molecules to group III, IV or V substrates
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
CA2500938A1 (en) * 2004-03-24 2005-09-24 Rohm And Haas Company Memory devices based on electric field programmable films

Also Published As

Publication number Publication date
SG115840A1 (en) 2005-10-28
US20050212022A1 (en) 2005-09-29
EP1580762A3 (en) 2005-12-14
JP2005294826A (ja) 2005-10-20
KR20060044711A (ko) 2006-05-16
EP1580762A2 (en) 2005-09-28
KR100692398B1 (ko) 2007-03-09
CA2500937A1 (en) 2005-09-24

Similar Documents

Publication Publication Date Title
TW200537489A (en) Memory cell having an electric field programmable storage element, and method of operating same
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US20160118404A1 (en) Three-dimensional non-volatile ferroelectric random access memory
JP5865421B2 (ja) 半導体装置
KR101855060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US8305796B2 (en) Access signal adjustment circuits and methods for memory cells in a cross-point array
US9305644B2 (en) Resistance memory cell
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
TW200845364A (en) Memory devices including multi-bit memory cells having magnetic and resistive memory elements and related methods
US20130043452A1 (en) Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
WO2006009090A1 (ja) 記憶素子
TW200415649A (en) Nonvolatile variable resistor, memory device, and scaling method of nonvolatile variable resistor
US9082533B2 (en) Memristive element based on hetero-junction oxide
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2007157942A (ja) 記憶素子及び記憶装置
JP2006120702A (ja) 可変抵抗素子および半導体装置
TW201230034A (en) Semiconductor memory device and driving method thereof
JP2014071934A (ja) 不揮発性抵抗変化型メモリデバイスおよびその抵抗変化型メモリ構造のバイアス方法
JP2007180174A (ja) 抵抗変化型記憶素子
TWI240273B (en) Thin film transistor memory device
US9293509B2 (en) Small-grain three-dimensional memory
JP2013084640A (ja) 可変抵抗素子を備える不揮発性メモリセル及び不揮発性半導体記憶装置
JP2011049581A (ja) 記憶素子及び記憶素子の動作方法
CN101789439B (zh) 一种可用在柔性电路中的阻变存储器及其制备方法
US20080197440A1 (en) Nonvolatile Memory