TW200529290A - Method for making a semiconductor device - Google Patents

Description

200529290 九、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置之製造方法， 控制：成於半導體基板之通孔9形狀惡化之蝕刻關於 【先刖技術】 k年來作為二次元封裝技術，或是作為1 (pack柳）技術，有—種 CS聊pSlzePac；：ag== 目。所謂咖，是指具有與半導體W外形寸法大致相^ 尺寸之外形寸法之小型封裝。 冋 直以來，作為csp之一種，BGA型半導體裝置 所周知。該種BGA型半導體裝置，係將由焊錫等金屬材ς 構成之球狀導電端子以格子狀複數配列於封穿俨 ^ ^而與搭載於封裝體另-面上之與半導體晶;電_:

士並且，在將該BGA型之半導體裝置組裝入電子機器 時:將各導電端子壓著於印刷基板上之配線圖形上，而將 半導體晶片與搭載於印刷基板上之外部電路係電氣連接。、 。玄種BGA型半導體裝置，與具有在邊緣部突出之引腳 =s〇P(Small 0utline Package)，QFp(Quad Fiat 4八他CSP型之半導體裝置作比較，可設置多個導電端 子，亚具有可小型化之優點。該BGA型之半導體裝置，且 有例如作為搭載於行動電話之數位㈣之圖像感㈨晶片” (image sensor chip)之用途。作為此一例，在半導體晶片 之主面上或兩主面上，係例如由玻璃構成之支持板所接 316726 5 200529290 文獻1所記載 著者。而作為相關聯之技術文獻，有如專利 者0

接者’有關在半導體晶片接著u 型半導w ^、皮 安者1故支持板之情況之BGA μ丑置衣&方法，參照附圖進行說明如下。 :7圖至弟9圖’係表示可適用於圖像感測晶片之有 關以在例之BGA型半導體裝置之製造方法之剖面圖。 最初’如第7圖所示之在半導體基板3〇 矽氧化膜31或矽氮化膜，带点紅s斗、Λ人 ,, 膜形成鋁層或鋁合金層組成墊電極 P electrode)32。並且，在包括墊電極32之半導沪其 H上’㈣氧樹脂層構成之接著劑33，接著例如由^ 璃構成之支持板。 其次，如第8圖所示，在墊電極3上所對應之半導體 基板30之背面，形成有開口部之光阻層（咖加⑽⑷ 35,以該光阻層為罩膜（mask)，對半導體基板加實施乾餘 刻’並且對石夕氧化膜31進行钱刻，形成從半導體基板別 之背面至墊電極32之通孔（viah〇le)36。本製程，對於由 石夕曰曰園構成之半導體基板3()，例如為穿設深度之 開口而採用處理速度較快的快速餘刻方法（例如，姓刻率 10 // m/分）。 亚且’如第9圖所示，在包含通孔36内之半導體基板 30之背面，至少經由墊電極32之背面所露出之絕緣膜(圖 中未表示），形成阻障（barrier)層37。並且，在阻障層37 上，形成電鍍用之籽晶（％6(1)層38 ,形成由例如銅（Cu) 構成之再配線層39。並且，於再配線層39上形成保護層（圖 316726 6 200529290 定位置設置開"成與再配線 之後，圖中去本- 1、+、久@ ^宁未表不，切斷半導體基板以及其所積層之

刖述各層，分離各個半 、 曰I . ,Λ 牛¥月且日日片。廷樣，形成了墊電極32 ，、球狀而子40電氣連接之BGA型半導體裝置。 專利文獻1專利公表2002-512436號公報 發明欲解決之課題 但是，有關前述通孔3 6之形成製程，會有開口形狀亞 弟8圖所不之製程，貫際成為如 、圖所不之_形狀在半導體基板3〇上，經切氧化 ^ 31切氮化膜，形成墊電極32,在從半導體基板31之 月面向墊電極32韻刻’形成墊電極32通孔％時，如第 1〇圖所不’在通孔底部，以前述石夕氧化膜31或矽氮化膜 P止蝕刻在使之過蝕刻（over etching)時，將發生向樺 方向之蝕刻（凹口 n〇tch)，使開口形狀惡化。由於該凹口-， 會如同從前述墊電極32上伸出，導致矽氧化膜以或矽氮 化膜被除去。並且，對於這種形狀之通孔36a，在形成絕 緣胰、再配線層之情況下之附著形態變壞，從而會引起導 通不良，與墊電極之連接可靠性低下等問題。 也有不會發生如前所述之蝕刻凹口之蝕刻方法，但是 有處理速度極低之缺點（例如，蝕刻速率，為5分以 下有蚪w在2-1 # m/分），其生產性差，不能採用。 於是本案乃提供一種方法，以不極端降低生產性，並 控制開口形狀惡化之蝕刻方法為目的。 316726 7 200529290 【發明内容】 課越之解決方法 纟發明包括，在半導體基板上介著絕緣膜形成有塾電 極之在半導體基板表面接著支持板以覆蓋該塾電極之製 程；從前述半導體基板背面到達前述塾電極表面之形=通 孔之製程；對於前述半導體基板，使用至少包括抓與〇2 蝕j氣版，形成直至不露出前述絕緣膜之位置之第1 Γ =衣私’對刚述半導體基板，使用至彡包含SF6與CF系 乳脰之蝕刻氣體，形成直至露出前述絕緣 口之製程為特徵。 罝之弟2開 膜進ί:;,具備對從一前述第1及第2開口露出之前述絕緣 形成使前述墊電極露出之通孔之製程為特徵。 柱^子^備形成埋入前述通孔而連接於前述墊電極之 柱狀螭子之製程為特徵。 :Γΐ連接於前述柱狀端之球狀端子之製程。 面，而幵m:14柱狀端子延伸至前述半導體基板背 之製程為特徵柱狀端子與前述球狀端子之再配線層 程為=備將前述半導體基板分割為多個半導體晶片之製 不露=::::::第=^ 體基板，形成第⑽=程，對於前述半導 刻製程；而前述第2_制:、邑緣膜位置之第2触 衣私所使用之交流電壓之頻率比 316726 8 200529290 丽述第1蝕刻製程所佶用夕料、，丄_ 所使用之對珂述半導體基板所施加之交 流電壓之頻率低為特徵。 之又 =:具有對於前述半導體基板，形成第" 不路出W述絕緣膜之仞罢— 主 雕…置之弟1姓刻製程，對於前述半導 月二反①成弟2開口直至露出前述絕緣膜位置之第2蝕 刻製程；前述第丨月笙9 ^ 1罝义乐2蝕 及弟2蝕刻製程中，對前述半 施加交流電壓，前沭篆、干♦紅基板 相比前述第！餘二；=製程之交流電壓之施加時間 發明效果 、私、父電壓之施加時間短為特徵。 根據本發明，在诵$丨夕斯上士 其虹4、 隹通孔之形成時之Si晶園構成之半導俨 =:=/於切換成不同崎體，不會二: 【實而可形成開D形狀良好之通孔。 接著，對根據本發明之制 第1圖至第6圖進行說明。心方法，麥照 半導法=圖糊晶咖型 由絕：ί::;!二Γ’在半導體基板1上之表面，經 人全声射 化膜2或矽氮化膜，形成由鋁層或鋁 。孟層構成之墊電極3。 基板1上，萨由产、…在包含墊電極3之半導體 玻璃構成之層構成之接著劑4，接著例如由 、嶺之，在對應墊電極3之半 有開口部之光阻芦、， V肢基板1之月面，形成 曰6，亚以該光阻層6為罩膜（mask)，對 316726 9 200529290 半導體基板1實施乾韻刻，形成從半導體基板！之背面到 達墊電極3之通孔9。 、i先弟1，如第2所示，利用第1韻刻方法，進行高 k银刻至開D之預G罙度位置。本製程，至少使用包 3 SF6舁〇2等氣體之蝕刻氣體，例如全體形成深纟】㈣

]之h況下，以该第Ϊ蝕刻，形成12 0 // m深度之第J :’口 ？：該製程之崎率，在例如！〇"/分左右。而第 :之弟1開口 7,即形成為向兩邊擴張桶狀，也可 直狀。 。& .繼之，如第3圖所示，進行第2姓刻方法直至前述開 :之殘留深度位置。本製程，至少使用包含叫以 =(:如C二、等)之蝕刻氣體，在第1開口7所殘留 率，：：：：’形成開口之第2開口8。該製程之蝕刻速 在例如5#m/分左右，根據情況不同，會有2_丨 分。：”、第2飯刻氣體，含例如紅等稀曰釋氣體=。 ^+疋，本實施形態，為使整體具有130"深度之門口 乂成於Si晶園上，具有2個製程， 幵 件進行第⑷彳，職第丨一7，接著飿刻條 蝕刻條件，進行蝕刻，形成第2 ::车低的 相極端變長之問題。本實施形態，藉由在 至内切換所供給之賺體，而形成 = 亚不限定於此，例如可在具有多個餘刻 二本= 内進行，也可以就卿刻製程，切換到並他置 並且，如第4圖所示’將塾電極3上之石夕氧化心予 316726 10 200529290 蚀到除去 _ 向形成使墊電極3露出之通孔9。 而前述蝕刻矽氧化膜2 板1上所形成本咖昆η ' 以刖述+導體基 ^ 光阻層β為罩膜，除去前述 # 氧化膜2，或是不以前:。之矽 在除去光阻層6後，以她刻製程。即 ,μ ^ ^ 後以丰導體基板1為罩膜，除去墊帝朽 3上之矽氧化膜2。 丨示云墊电極 以下，如第5圖所示，在包合诵 1之背面m ^ 3通孔9内之半導體基板 心月卸t成由乳化膜等構成 除去塾電極3上之相（圖中未表示），在 層10,為合U产 層'麦，形成全面阻障層10。該阻障 箄” 氮化鈦(T1N)層為宜，如果有欽㈤、输） 或其化合物鎢化卿)層、氮化-層等，則 由虱化鈦層以外之金屬構成亦可。 並且，如苐6圖所示’在障 層m例如·· Cu>)，在=曰1早層10上形成電鑛用籽晶 如开彡赤如”、θ在籽日日層11上進行電鍍處理，例 ㈣=成之再配線層12。而該再配線層12可進 西/、（patterning)，也可不進行圖案化。並且’在再 配線層12上形成保護層（圖中 _ 晋』^ „ 又a 1固f未表不），在保護層之預定位 置開口，形成與再配線们2接觸連接之球狀端子13。 可=1，作為前述阻障層1Q、籽晶層11之形成方法， 巧用默VD法，這種情況，會有成本升高之問題產生。 :由使用較低成本之長抛濺射(1 〇ng throw spu t ter) =曰向性滅射法，比通常之淹射法可提高覆蓋性。使用 ;“性滅射法，對例如傾斜角度在未滿9。度時，或是高 足比⑽如加1〇)在3以上之通孔，也可有良好的覆蓋 ]] 3]6726 200529290 性，可形成前述阻障層10、籽晶層。 後二：：未表示，切斷半導體基板以及所積層之前 处。層，刀硪各個半導體晶 ^^η ^ ^ 、认，形成墊電極3與球 狀&子13 “連接之似型半導體裝置。 本發明由於不再發生如以往之在開 腐蝕（凹口），從而可押 _ P白秘方向之 」&制了向通孔内之絕緣層、阻障戶、 籽晶層以及再配線層之附著 卩早層 •有==良、與墊電極之連接可靠性低下等問題發生。 第2=形:太藉由變更崎體以形成第1開口 7與 :第;二明並不限於此，例如形成第1開口 7 與形成第2開口8之第2崎程相比， =2虫刻製程比前述第"虫刻製程，其使用施加於半 W基板1之交流電壓之頻率較低之條件為宜。 =:丨及論刻製程，作為乾崎置， 如感應結合型㈣|置（Inductlvely CQUpiedpi_a ,Etching Machine)。半導 其刼 干令把基板1載置於來自交流電源之 父&電壓所施加之台（table)。該交流電壓之頻率於第工 钱刻製程為13.56MHz，第2钱刻製程則減低至·κΗζ來 降低蝕刻速率，可控制以往之凹口（n〇tch)之發生。 、，而如前述之變更交流電壓之頻率之方法之外，還可將 前述第2 1虫刻製程之交流電壓施加時間，比前述第i钱刻 製程之交流電壓施加時間短，也可防止凹口的發生。具體 而言，第1以及第2蝕刻製程，採用間歇地控制交流電 的導通’間歇地向半導體基板i施加交流電壓。即在交流 316726 12 200529290 電源接通期間，由於交流電壓施加於半導體基板工上 2刻叙置内產生離子。而在交流電源切斷期間，交流電承 未施加於半導體基板1上，從而停止離子之產生。將^ 電源之接通/切斷控制週期性反復進行。例如，第“二： 程之交流電壓之施加時間為函，則第2蝕刻製程之：： L壓Γ力“寺間則設定短1〇%。這樣，第2賴程比第"； 蝕刻衣私，蝕刻速率低減，因此可控制如以往之凹、 生。 今又 μ該第2,第3實施形態中，第i，第2之姓刻製程，未 ’交更蝕刻氣體，但也可在變更蝕刻氣體之同時 電壓之頻率，或是調整交流電壓之施加時間亦可。-本5〜形⑮'’再配線層12係以電鑛處理所形成，但並 幸㈣此’例如不形成電㈣之籽晶層11 ’而採用電鍍 ::以外的方法，也可形成再配線層12。例如，採用濺身; 形成之鋁或是其合金構成之層。 本實施形態係將球狀端子13作為適用於所形成之 :體裝置進行說明，但本發明並不限制與此，例如，半導 =板如果有貫通之通孔形成，則也可適用於未形成球狀 &子之半導體裝置’適用於例如LGA(Und㈣紅 之半導體裝置。 【圖式簡單說明】 第固^有關本發明之實施形態之半導體裝置之製造 方法之剖面圖。 、 第2圖釭有關本發明之實施形態之半導體裝置之製造 316726 13 200529290 方法之剖面圖。 乐3圖係有關本發明之實施形態之半導體裝置之制、生 方法之剖面圖。 衣 之製造 第4圖係有關本發明之實施形態之半導體裝置 方法之剖面圖。 、弟5圖係有關本發明之實施形態之半導體裝置之制、生 方法之剖面圖。 衣化 第6圖係有關本發明之實施 體裝 方法之剖面圖。 牛 之衣造 圖 圖 0 圖 0 第7圖係表#以往之半導體装置之製纟方法之剖 弟8圖係表示以往之半導體裝置之製造方法之剖 罘9圖係表示以往之半導體裴置之製造方法之剖 B第1 〇圖係用於對以往之半導體裝置之製造方法之 魂點進行說明之示意圖。 L主 要元件符號說明】 1 半導體基板 2 3 墊電極 4 5 支持板 6 7 第1開口 8 9 通孔（bare hole) 10 11 籽晶（seed)層 12 秒氧化膜 接著劑 光阻層 第2開口 阻障層 再配線層 31^726 14 200529290 13 球狀端子 30 半導體基板 31 矽氧化膜 32 墊電極 33 接著劑 34 支持板 35 光阻劑 36 $孑匕（via hole

Claims (1)

1. 200529290 k申請專利範圍： ι· 一種半導财置之製造方法，該製造方法具有： 在:導體基板上介著絕緣膜形成有塾電極之半導 :表面接著支持板以覆蓋該墊電極之製程、以及… 刖述半導體基板之背面到達前 攸 孔之製程； 〜墊^表面之形成通 〆對前述半導體基板，使用至少包含见與〇2之 乳體’形成第1開π直至不露出前述絕緣膜 : 程、對前述半導體基板，使用至少包含抓與c”： ::刻乳體，形成第2開口直至露出前述絕緣膜位置之製 2. 一種半導體裝置之製造方法，該製造方法具有： 在半導體基板上介著絕緣膜形成有塾電極之半 =表面接著支持板以覆蓋該墊電極之製程、以及從 心切體基板之背面到達前述塾電極表面之形成通 孔之製程； ㈣對前述半導體基板，形成第1開口直至不露出前述 :豪膜位置之第“虫刻製程、對前述半導體基板，形成 乐2開口直至露出前述絕緣膜位置之第2蝕刻製程、前 述第2钱刻製程之施加於前述半導體基板之交流電壓 之頻率比前述第1蝕刻製程者低。 種半導體裝置之製造方法，該製造方法具有·· 触在半導體基板上介著絕緣膜形成有墊電極之半導 體基板表面接著支持板以覆蓋該墊電極之製程、以及從 316726 16 200529290 ‘㈣半㈣基板之背面職前述墊電極表面 孔之製程； &通 ψ :· 對前述半導體基板，形成第丨開口直至不 一 絕緣膜位置之第1_製程、對前述半導體基板，= 二:開口直至露出前述絕緣膜位置之第2蝕刻製程: 述第1及第2蚀刻製程中，將交流電壓施 王^ 體基板，前述第2_製程之交流電壓之施加 鲁 1蝕刻製程之交流電壓之施加時間短。 弟 4.11=利範㈣卜2、3項中任—項之半導體裳置之 製造方法，具備 衣直之 對從前述第1及第2開口露出 刻，而开彡成你二m ϋ处、、、巴、、彖膜進行|虫 而形成使珂述墊電極露出之通孔之製程。 .:申請專利範圍第4項之半導體裝置之製造方法，其 通孔nr絕緣膜進行_，形成使前述墊電極露出之 阻A女 係以在蝕刻前述半導體基板時所使用之光 阻層作為罩膜，而_前述絕緣膜。 使用之先 .:申請專利範圍第4項之半導體裝置之製造方法，其 通孔版進純刻，形成使前述墊電極露出之 程。“糸不使用以前述光阻層為罩膜之勤刻製 7.=請專利範圍第4項之半導體裝置之製造方法，其中 J7 316726 200529290

   端子之製程。藏於前述通孔之前述墊電極之柱狀 8·如申凊專利範 具備： 圍弟7項之半導體裝置之製造方法，其中 9如申：：連接於前述柱狀端子之球狀端子之彭程。 9·如申凊專利範圍第8項 ：衣私。 具備： 卞今收衣置之製造方法，其中 形成從前述柱狀端子延伸於 面，以連接前述柱狀端子與 牛蛤版基板月 製程。 ^表狀端子之再配線層之 項之半導體裝置之製造方 1〇.如申請專利第1、2、3項任 法，其中具備： 晶片之製程 將前述半導體基板分割為多個半導

   316726 18