TW200529088A - ID label, ID tag, and ID card - Google Patents

Description

200529088 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於一種攜帶著非常薄的模式薄膜積體電路 的物品，該薄膜積體電路可具有記憶體、微處理器（中央 處理部分、CPU或MPU )以及其他機構功能。該物品包 括，例如，ID標記、ID標籤以及ID卡，主要用於識別人 物、動物和植物、商品以及其他等等的身份。 【先前技術】 近年來，在各種工業界，例如，食品工業、製造工業 或者其他等等都要求提高和加強商品的安全和管理體系， 從而增加了商品的訊息量。然而，在商品上的主要資訊只 是製造國別、製造廠商、序列號或者其他等等資訊，主要 是有條碼中的十幾個符號來提供，訊息量是非常小的。此 外，在使用條碼的情況下，是由手工逐個進行的，使得讀 φ 取條碼需要較長的時間。因此，取代條碼系統，採用電磁 波的非接觸式1C標籤的自動識別技術，也稱之爲RFID ( 無線電頻率（射頻）識別技術），已經引起了廣泛的注意。 此外，爲了確保動物和植物的安全（例如，起源地， 或者是否感染上傳染病），系統已經越來越普遍地藉由直 接將I c晶片植入到動物和植物的體內，並藉由動物和植 物體外的資訊讀取設備（讀取頭）來獲取和管理資訊。 此外，最近也出現了多種針對個人的卡，並且所有這 些採用電磁場進行通訊的非接觸式1C卡已經變得十分普 -5- 200529088 (2) 及，例如，電子貨幣和電子票證（參考非專利文件 (非專利文件 1 ) Nikkei Electronics ( Business Publications，Inc·) 2002 年 11 月 18 曰出版 一 76。 【發明內容】 現在，在黏結非接觸式或接觸式的ID標記或 φ 的商品和ID卡中，根據種類，大量的商品和ID [ 寬的溫度範圍條件下使用。在黏結了非接觸式ID ID標籤的此類商品的情況下，所擔心的是，由於 訊的天線和在天線周圍所提供的樹脂熱膨脹係數」 ，會對熱膨脹係數較大的樹脂産生應力，使得樹月丨 此外，在將接觸式1C晶片黏結在商品上的情況Ί 心的是，由於接觸電極和在接觸電極周圍所提供 熱膨脹係數之間的差異而使得樹脂斷裂。這些自势 φ 響ID標記的製造産量、使用壽命和可靠性，以5 等。 本發明考慮到上述情況，因此本發明的目的是 如ID標記、ID標籤和ID卡的技術結構，以及美 法，從而可以避免覆蓋天線或接觸電極的樹脂由於 産生斷裂，即使在提供ID標記、ID標籤和ID 4 存在著很大的差異時。 1 )根據本發明的ID標記所具有的特徵包括： 包括連接著天線的薄膜電晶體的薄膜積體電路裝濯

Nikkei pp.67 ID標籤 可以在 標記或 用於通 的差異 斷裂。 ，所擔 樹脂的 都會影 其他等 提供諸 製造方 應力而 的溫度 天線、 、包括 -6 - 200529088 (3) 在天線周圍塡料的塡充層、黏結層和分離層。 2 )根據本發明的ID標籤所具有的特徵包括：天線、 包括連接著天線的薄膜電晶體的薄膜積體電路裝置、包括 在天線周圍塡料的塡充層。 ID晶片攜帶天線，能夠進行無線電通訊，也稱之爲 無線晶片。 3 )根據本發明的ID標記所具有的特徵包括：天線、 φ 包括連接著天線的薄膜電晶體的薄膜積體電路裝置、包括 在天線周圍塡料的塡充層、黏結層和隔離柱。 根據本發明的ID標記、ID標籤、ID卡和無線晶片也 可以稱之爲“半導體裝置”。 根據本發明的ID標記、ID標籤、ID卡的各個薄膜積 體電路裝置所具有的特徵包括：諸如薄膜電晶體TFT之 類的薄膜主動元件（薄膜非線性元件。例如，在使用TFT 製造薄膜積體電路的情況下，包括TFT的薄膜積體電路 • 裝置的特徵是低成本大批量的生産，它可藉由在需剝離的 基底上形成TFT，並隨後剝離去需要剝離的基底來分離裝 置。適用於基底的方法可大致分爲採用諸如蝕刻去除剝離 層的化學剝離法或者藉由外部施加衝擊（應力）來分離剝 離層的物理剝離法。然而，該方法並不限制於此。 薄膜積體電路裝置的槪念不同於在矽晶片上形成的習 知“ 1C (積體電路）晶片”，所表示的積體電路裝置包括 以TFT爲典型的薄膜主動元件，將薄膜主動元件相互連 接的接線，以及將薄膜主動元件與外部結構（例如，在非 200529088 (4) 接觸式ID標記情況下的天線或者在接觸式iD標記情況下 的接觸電極）相連接的接線。當然，薄膜積體電路裝置的 元件並不限制於此。只要在裝置中包括至少一個以TFT 爲典型的薄膜主動元件，則該裝置就可以稱之爲薄膜積體 電路裝置。 在本發明中所使用的薄膜積體電路裝置，是不同於習 知Ϊ C晶片的薄膜，可稱之爲ID τ晶片（識別薄晶片）或 φ 者其他等等。此外，在本發明中所使用的薄膜積體電路裝 置’在原理上來說，不是使用矽晶片的，而是使用諸如玻 璃基底或者石英基底，並且可以方便地轉移到撓性基底上 ’正如以下將要討論的，可稱之爲IDG晶片（識辨玻璃 晶片），IDF晶片（識別撓性晶片），柔軟晶片，或者其 他等等。下文中，“薄膜積體電路裝置”可以稱之爲“ IDF晶片”或其他等等。 ID標記（識別標記）具有識別分發在市場中的商品 φ 以及儲存商品資訊的功能，並且也可稱之爲ID封條、ID 標記或者其他等等。基本上，ID標記的一面是黏結面， 使得ID標記可以附加在商品以及其他等等上面，ID標記 包括它能夠多次重複鍵合的功能。當然，只要仍舊屬於通 用情形下的標記、封條、標記、證章以及記號之類的分類 ，ID標記並不限制於此。 天線具有與外部讀取器/寫入器或者其他等等通訊的 功能，並可以形成在形成ID標記、ID標籤或ID卡的基 底上，或者於薄膜積體電路裝置一起整合形成。該基底自 -8- 200529088 (5) 身可以是暴露的基底或者是不暴露的基底（內部基底或內 層基底）。基底可以具有單層結構或者層疊結構，且其材 料沒有特殊的限制。基底可以扮演覆蓋或者塗覆的角色。 ID標籤具有識別在市場中的商品屬性以及檢索商品 資訊的功能，正如ID標記。藉由在商品上安裝ID標記或 ID標籤，管理就變得十分容易。例如，在商品被盜的情 況下，藉由跟蹤商品的行蹤就可以抓住竊賊。這樣，藉由 φ 提供ID標籤，就可以分發所謂可追溯的精細商品（在這 種情況下，在完成商品的製造和分發各個步驟中産生問題 的情況下，可以藉由快速發現問題起因的蹤迹來進行安排 )。此外，在諸如可惡的犯罪和失竊案件不斷增加的事實 面前，使用ID標籤有助於識別諸如嬰兒、學生或者老人 之類特殊單身的確切行蹤，從而減小他們在事故中所涉及 到的可能性。 ID卡是指包括能夠儲存各種資訊的微小型薄膜積體 φ 電路裝置的卡，以及是指諸如現金卡、信用卡、支付卡、 電子票據、電子錢款、電話卡以及會員卡之類的所有卡。 塡充劑是一種塡充材料或者是具有降低或增加塡充層 的熱膨脹係數的功能的混合物。作爲塡充劑的材料包括， 但並不限制於，二氧化砂（Si02 )、氧化錦（Al2〇3 )、 氮化硼（BN )、氧化錳、氮化鋁（A1N )、氮化矽、玻璃 纖維（諸如柱狀的玻璃棒之類的連續玻璃纖維），二氧化 矽（例如，球狀的二氧化矽），碳纖維、碳酸鈣、雲母（ 滑石）和雲母。較佳的是，使用這些材料可以減小形成諸 -9- 200529088 (6) 如TFT之類薄膜主動元件的薄膜或者天線的導電材料的 熱膨脹係數的差異。這就有可能避免塡充層的剝離和破裂 ，這種剝離和破裂是由在天線和TFT整合中所使用不同 材料之間的熱膨脹係數差異所産生的。例如，在使用樹脂 作爲塡充層的情況下，由於樹脂具有比導電材料或半導體 材料更大的熱膨脹係數（CTE )，藉由在塡充層中包括塡 充劑，樹脂的CTE就會接近於導電材料或半導體材料的 φ CTE，從而可以降低熱膨脹。較佳的是，塡充層具有高的 形成性能（低的黏性、低的觸變性、高的黏結穩定性和最 佳的顆粒尺寸）、散熱特性和高的熱傳導。 現在，根據本發明的各種ID標記、ID標籤和ID卡 都具有天線，它形成在ID標記、ID標籤和ID卡所形成 的基底上；薄膜積體電路裝置，它包括薄膜電晶體並且與 天線相連接，和包括塡充劑並且與基底接觸、使之有可能 減小在塡充層和天線的導電材料之間或者塡充層和形成諸 φ 如TFT之類薄膜主動元件的薄膜之間的熱膨脹係數差異 的塡充層。因此，有可能消除由於在不同材料之間熱膨脹 係數的差異所引起的應力，從而可以避免在天線周圍和在 天線和TFT之間所提供的塡充層的剝離和破裂。 此外，根據本發明的ID標記、ID標籤和ID卡的各 種薄膜積體電路裝置具有的包括諸如TFT之類的薄膜主 動元件的特徵。因此，薄膜積體電路裝置可以低成本大批 量的生産，例如，可以採用藉由在需剝離的基底上形成 TFT，並隨後剝離去需要剝離的基底來分離裝置的方法。 -10- 200529088 (7) 此外，由於提供使用薄膜主動元件來形成薄膜積體電路裝 置，與習知的ID標記、ID標籤和Π)卡相比較，所獲得 的ID標記、ID標籤和ID卡可以更薄。 此外，不同於在習知矽基底上形成1C晶片，可以不 需要反磨（backgrinding )。因此，可以明顯簡化處理， 從而可以明顯減少製造成本。作爲需要剝離的基底，可以 使用比矽基底便宜得多的基底，例如，玻璃基底、石英基 φ 底、太陽能電池等級的矽基底，並且需要剝離的基底可以 再次使用，從而可以獲得成本上的降低。 此外，不同於使用矽晶片的1C製造，可以不需要進 行由於抛光引起破裂和疤痕的反磨，而裝置厚度的不均勻 性，其乃取決於各個薄膜沈積的非均勻性並且大約最大爲 幾百奈米，與由反磨的幾個至幾十微米的非均勻性相比較 ，可以明顯減小。 此外，在本發明中所使用的薄膜積體電路裝置，與具 ^ 有大約〇.〇6mm (60μιη)厚度的習知1C晶片相比較，顯得 更薄（0.1〜3 μιη)，非常適用於插入在像晶片一樣薄的特別 是包括紙張或者類似薄膜樹脂之類薄的物品中。IDF晶片 ，可以具有非常薄的厚度，可以採用有機樹脂材料來塡充 ，可形成一個組合物體。這就使得它有可能避免由於彎曲 應力對IDF晶片所引起的不利影響。 高彈性有機材料作爲塡充層使用可顯著集中由於變形 所引起的對包括有機材料的絕緣薄膜和保護薄膜的應力， 並隨後使得這些薄膜發生變形。因此，就可以減小施加在 -11 - 200529088 (8) 薄膜電晶體上的應力。此外，由於在産生變形所主要施加 應力的部分不是在半導體薄膜的邊緣而是在基礎薄膜的邊 緣時，就可以抑止在半導體薄膜的邊緣或介面上的應力集 中〇 正如以上所討論的，根據本發明，能夠提供低成本大 批量生産的且更加薄的，以及功能優異的諸如ID標記、 ID標籤和ID卡之類的各種物品。 【實施方式】 以下將參考附圖討論本發明的實施例模式和實施例。 然而，本發明可以採用各種不同實施例來實現，並且應該 理解的是，對本領域數量技術人士來說，各種變化和改進 都是顯而易見的。因此，除非這些變化和改進背離本發明 的範圍，否則它們都應該包括於此。例如，任何實施例模 式和實施例都適合於組合實現本發明。因此，實施例模式 φ 和實施例並不是試圖作爲本發明限制的定義。 (實施例模式1 ) 主要參考圖1 A、圖4A和4B以及圖5A和5B討論根據 本發明的ID標記的結構和製造方法。圖1 a是說明根據本 發明的ID標記結構的立體圖，其中，爲了簡化起見，下 面顯示了形成黏結在商品或者其他上的ID標記部分的基 底（通常可稱之爲 黏結紙”，但並不限制於紙），上面 顯示了作爲標記板所使用.的分離層。 -12- 200529088 (9) 圖1 A顯示了一種情形，其中包括天線1 1和連接墊1 2 ，墊是用於將天線和在形成ID標記的基底1 0 (下文簡稱 之“基底”或“標記基底”）上預先製成的薄膜積體電路 裝置相連接的連接部分，並隨後將所形成的薄膜積體電路 裝置13分別黏結在標記基底上，在標記基底的表面（圖的 背面）上，可根據需要提供諸如字元、符號或圖形之類的 印字1 4。在討論具有非接觸式和接觸式功能的所謂混合型 φ ID標記的情況下，可以採用印刷方法來形成具有連接端 的接線圖形。 接著，包括塡充劑28的塡充層24形成與基底10的接觸 ，在該基底上形成了天線11和薄膜積體電路裝置13。在用 於說明的附圖中，各個塡充劑是以實際尺寸放大方式來畫 的。作爲塡充層24，可以使用感光的或者非感光的有機材 料，例如，環氧、聚醯亞胺、丙烯酸、聚醯胺、抗蝕劑和 苯並環丁烷，以及熱阻有機樹脂，例如，矽氧烷（具有矽 φ ( Si )和氧（Ο )鍵形成骨幹的材料，並且包括至少氫作 爲取代基或者至少一個選自氟、烷基族和芳（族）烴構成族 中的一個作爲取代基）。作爲其形成的方法，可以根據材 料採用下列方法，例如，旋塗、浸漬、噴霧、或者微滴滴 注（例如，噴墨、絲網印刷、平版印刷或凹版印刷）、刮 片、滾筒塗覆、簾式淋塗或刮塗。塡充層24可以具有包括 上述材料的單層結構或者可以具有組合使用上述材料的層 疊結構。 適用於塡充劑2 8的材料包括，但並不限制於，矽石、 -13- 200529088 (10) 氧化鋁、氮化硼、氧化鎂、氮化鋁、氮化矽、玻璃纖維、 二氧化矽、碳纖維、碳酸鈣、滑石和雲母。較佳的是，使 用能夠減小形成諸如TFT之類薄膜主動元件的薄膜或者 天線的導電材料的熱膨脹係數上的差異的材料。塡充層24 也可以具有保護基底10的功能。塡充層可以形成整體覆蓋 基底’也可以形成部分覆蓋基底。 現在，簡要討論包括諸如二氧化矽之類塡充劑2 8的塡 • 充層24的優點，在該情況下，使用環氧樹脂（熱膨脹係數 :大約25xl〇6至90xl06/°C)作爲塡充層24，並且Cu( 熱膨脹係數·· 16·5 X 1 06/°C )作爲天線1 1的導電材料。在 環氧樹脂中包括50重量％的塡充劑的情況下，熱膨脹係數 可以減小至大約一半（大約1 2 · 5 X 1 0 6至4 5 X 1 06/ °C )。此 外’在環氧樹脂中包括75重量％的塡充劑的情況下，熱膨 脹係數可以減小至大約三分之一（大約8 X 106至30 X 1〇6/ °〇 )。然而，隨著塡充劑含量的越來越多的增加，環氧樹 # 脂的黏性就會增加，從而降低其形成性能。因此，較佳的 是，塡充劑含量限制於75重量％或小於75重量％。在該基 礎上，只要包括塡充劑2 8樹脂的熱膨脹係數減小至小於或 等於天線的導電材料的熱膨脹係數的兩倍，就能夠明顯地 避免由於熱膨脹係數之間的差異所引起的應力的産生。

此外，具有較高熱膨脹係數的導電材料和具有較低熱 膨脹係數的樹脂的組合可以較少塡充劑含量。具有較高熱 膨脹係數的導電材料一般包括··除了 Cu之外，Ag (熱膨 脹係數：19·6 X 106厂C ) 、A1 (熱膨脹係數：24·6 X 106/°C -14- 200529088 (11) )、S η (熱膨脹係數：2 1 X 1 06广c ) 、Zn (熱膨脹係數： 3 0 X 1 0 6/°C ) 、Pb (熱膨脹係數：2 9 X 1 0 6 /°C ) 、Au (熱 膨脹係數：14.2xl06/°C )或者其他等等。具有較低熱膨 脹係數的樹脂一般包括··除了環氧樹脂之外，矽樹脂（大 約5 X 106至5 5 X 1 06/°C )、醇酸樹脂（大約15x 1 06至55 X 106/°C )、氨基樹脂（大約ΙΟχΙΟ6至60xl06/°c )、酚醛 樹脂（大約15xl06至125xl06/°C)以及烯丙基樹脂（大 φ 約 25xl06至 1 15xl06/°C )。 在僅僅只在連接薄膜積體電路裝置1 3和天線1 3的部分 提供塡充層24的情況下，可以使用導電性塡充劑。作爲導 電性塡充劑，一般可以使用金屬基的導電性塡充劑，例如 ，銀粉末、銅粉末、鎳粉末、和採用銀覆蓋的銅粉末，非 金屬基的導電性塡充劑，以及碳基的導電性塡充劑。當然 ，導電性塡充劑並不認爲僅限制於此。 對於薄膜積體電路裝置13，可以使用諸如TFT之類 φ 薄膜主動元件。以下將討論TFT的特殊結構和製造方法 。薄膜積體電路裝置13，可以使用諸如TFT之類薄膜主 動元件來製成，可以製成大約5μιη或者小於5μηι的薄膜厚 度，較佳的是，製成〇·1至3 μηι的薄膜厚度（除了在TFT 上下形成保護薄膜情況下的保護薄膜的厚度）。IDF晶片 大小可以具有25mm2或者小於25mm2的面積，較佳的是， 0.09mm2至16mm2。較佳的是，在TFT上下所形成的保護 薄膜具有大於IDF晶片的尺寸。 此外，具有所提供的塡充層24的基底10黏結在分離層 -15- 200529088 (12) 16上，在分離層上具有插入其中的黏結材料層15，以完成 ID標記20。 作爲形成ID標記的基底1 〇，一般可以使用諸如紙、 合成紙、塑膠、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龍 之類的樹脂材料，無機材料或者其他等等。然而，基底並 不限制於此。爲了使得ID標記不僅能夠黏結在扁平形狀 的商品上，而且還能夠黏結在各種不同形狀的商品上，較 • 佳的是，可以使用撓性材料作爲標記基底使用。作爲樹脂 材料，例如，可以使用在日本專利申請公告200 1 - 30403 中所揭露的高密度聚乙烯（HDPE )。另外，可以組合和 使用兩種或多種上述材料。 作爲用於天線1 1和連接墊1 2的導電材料，可以使用 諸如 Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co 或者 Ti之類的金屬，和已經包括上述金屬的合金。當然，導 電材料並不限制於此。然而，較佳的是，從可使用性和成 # 本的觀點來考慮，可以使用鋁。較佳的是，薄膜的厚度爲 5 至 6 0 μιη 〇 天線1 1和連接墊1 2的材料可以是相互不同的。天線1 1 和連接墊1 2可以採用濺射方法在形成所有導電材料之後採 用圖形化方式來形成，或者採用微滴滴注的方法直接選擇 性地形成。上述材料可以層疊，以形成天線1 1和連接墊1 2 。在使用上述方法形成導電圖形之後，可以採用電鑛方法 來形成相同於或者不同於連接圖形的導電材料。藉由上述 說明，可以在TFT —面上設置連接墊部分。 -16- 200529088 (13) 天線1 1和連接墊形成，使之具有柔韌性和展延性，更 佳的是，使得薄膜的厚度能夠承受由於變形而引起的應力 。爲了能夠可靠地連接著薄膜積體電路裝置13,較佳的是 ，盡可能遠地形成連接墊1 2。 對於黏結材料層1 5，可以採用一些熟知的材料，例如 ，與空氣中少量水起反應而變硬的氰基丙烯酸鹽黏合劑（ 主要作爲即時黏結劑）、醋酸乙烯樹脂乳狀液、橡膠材料 、透明、快乾和防水的（聚）氯乙烯樹脂材料、醋酸乙烯溶 劑材料、環氧材料，以及熱熔融（熱熔性）材料。當然， 黏結材料層並不限制於此，只要材料具有黏結性即可。在 將ID標記黏結在商品或者其他上之後再進行剝離和黏結 的情況下，黏結材料可以重複進行黏結和分離，這可以使 用諸如由 3M INNOVATIVE PROPERTIES 所製造的 “post — it” （註冊商標）和由 NOPRE BUSINESS FORMS INC· 所製造的“ NOTESTIX” （註冊商標）之類的商品。例如 ’可以使用在日本專利申請公告No.2001-30403，日本專 利公告No .2 992 092，以及日本專利申請公告No. 6-299 1 27 中所揭示的丙烯酸黏結劑、合成橡膠黏結劑和天然橡膠黏 結劑。 作爲分離層1 6，可以使用包括諸如紙、合成紙、塑膠 、PET、聚丙烯、聚乙烯、聚苯乙烯和尼龍之類的樹脂材 料和無機材料。然而，基底並不限制於此。可以採用諸如 _矢卩的印刷方法在標記基底上形成印字。作爲薄膜積體電 路裝置1 3 ’ 一般可以使用諸如TFT之類薄膜主動元件。 -17- 200529088 (14) 以 下 將其 討論特殊 結構及 其結構 製造方法。 圖4 A和4 B以 及圖5A 和5B 顯示了沿著 圖1A 所示 線 X — Y 的標 記基底的 丨剖面圖 。在薄 i膜積體電路 裝置 中13 中 形 成 了多 個 TFT 23，以: 及還形 成了連接著 天線 1 1的 連 接 接 線 21。 對於連接 接線2 1 ，可以 選擇各種材 料。 一般 可 以 使 用 :銀 (Ag ) ’ •銅（C u )、： 金（Au )、 鎳（ Ni ) > 鉑 ( Pt )> 鉻（Cr ) 、錫（ S η )、 鈀（Pd )、 銥（ Ir ) 鍺 ( Rh 釕（Ru) 、鍊（ Re )、 鎢（W )、 鋁（ Al) 鉅 ( Ta )' 銦（In ) 、碲（ Te )、 鉬（Μ 〇 ) 、鎘 (Cd ) 、 鋅 ( Zn ) 、鐵（F《 -)、鈦 (Ti ) 、矽（S i ) 、鍺 (Ge ) 鉻 ( Zr ) 、鋇（Ba)、銻 鉛合金 、銦氧化銻 、摻 氟鋅 的 氧 化 物 、碳 、石墨、 玻璃態 碳、鋰 、鈹、鈉、 鎂、 鉀、 鈣 銃、錳、銷、鎵、鈮、鈉酸鉀合金，諸如鎂/銅化合物、 鎂/銀化合物、鎂/鋁化合物、鎂/銦化合物、鋁/氧化鋁化 合物以及鋰/鋁化合物之類的化合物，以及可以作爲透明 φ 薄膜所使用的鹵素銀的顆粒或者散佈的奈米顆粒、氧化銦 錫（ITO )、氧化鋅（ZnO )、摻鎵氧化鋅（GZO )、氧 化銦與2至20%氧化鋅相混合的氧化銦鋅（IZO)、有機銦 化合物、有機錫化合物、以及包括二氧化矽的ITO導電材 料（下文中爲了便於討論稱之爲“ ITSO” )。同樣，也 可以藉由層疊由這些材料所構成層來形成連接接線2 1。 爲了便於連接天線1 1，連接接線2 1可以具有類似於梳 狀的形狀，或者分別形成梳狀導體。 圖4 A和4 B是薄膜積體電路裝置1 3的連接接線2 1和標 -18- 200529088 (15) 記基底的連接墊1 2採用設置在其中的各向異性的導電薄膜 22相連接（下文將各向異性的導電薄膜簡稱之爲“ ACF” 或者各向異性的導電膏（ACP ))。在本實施例模式中， 將薄膜積體電路裝置顛倒黏結的方法可稱之爲面向下的方 法。 ACF所具有的結構是在包括形成的黏結材料的主要化 合物的層，稱之爲鍵合層，中散佈著導電顆粒的結構。因 φ 此，可以在薄膜積體電路裝置12和連接墊12鍵合時，也能 確保導電性。正如以下所討論的，在製成多個薄膜積體電 路裝置之後，可以採用切割等方法來相互分離裝置，並且 採用諸如小型真空鑷子來攜載各個薄膜積體電路裝置，使 得薄膜積體電路裝置可以黏結在標記基底的所需部分。 接著，討論天線的剖面結構。在本實施例模式中，討 論了使用線圈式天線的電磁感應型和非接觸型ID標記的 情況，正如圖1 A所示。對於流過天線的電流來說，當線 φ 圈式天線接近於由讀取器/寫入器（下文中簡稱之爲“ R/W ”，附圖未顯示）所産生的電磁場時，由於電磁感應電流 就會在閉環線圈中流動，從而觸發薄膜積體電路裝置1 3。 因此，薄膜積體電路裝置1 3就必須連接著天線的兩端，如 外端和內端’正如圖1 A所示。 在這種情況下，爲了防止天線的輸出一起的短路，提 供了如圖1 A與圖4A和4B所示的交叉接線1 8，以藉由接 觸部分1 9將薄膜積體電路裝置1 3和外部端點相連接。較佳 的是，事先在標記基底上設置接觸部分1 9。交叉接線1 8可 -19- 200529088 (16) 以採用相同於或者不同於天線Π的材料來形成。其形成方 法並不限制於此。交叉接線1 8可以採用類似於天線的方法 來形成。 正如圖4Β所示，在薄膜積體電路裝置13的中間層薄 膜53中可以包含塡充劑28。這就有可能減小在形成TFT 23和中間層5 3之間的熱膨脹係數的差異，並防止中間層薄 膜5 3的脫落。以下將詳細進行討論。 φ 圖5A和5B顯示了薄膜積體電路裝置13和標記基底採 用非導電黏結材料層16鍵合，以及薄膜積體電路裝置13的 連接接線2 1和連接墊1 2直接相互連接的情況。對於黏結材 料層26，可以使用上述材料作爲黏結材料層15使用。例如 ，藉由使用小型真空鑷子的攜帶，可以將各個薄膜積體電 路裝置黏結在標記基底的所需部分上。同樣，在圖5A和 5B的情況下，在薄膜積體電路裝置13中的TFT 23中間層 薄膜中包含著塡充劑28。 φ 正如薄膜積體電路裝置13和標記基底10的鍵合方法， 可以採用不同於圖4A和4B與圖5A和5B所示的方法。例 如’附圖中沒有顯示的，使用雙面黏結帶的方法和形成樹 脂覆蓋薄膜積體電路裝置的方法。 在本實施例方法中，由於交叉接線1 8暴露在標記基底 10外面，可以形成用於平整標記基底10表面的塗層17 (參 考圖1 A、圖4A和圖5B )。對於塗層17來說，可以使用透 明樹脂材料，例如，塑膠、PET、聚丙烯、聚乙烯、聚苯 乙烯和尼龍，DLC (類金剛石碳），或者其他等等。 -20 - 200529088 (17) 在本實施例模式中，可以使用電磁感應型的天線結構 。然而，也可以適當由AC磁場所引起的線圈互感的電磁 耦合型，使用微波（2.45GHz )發送和接受資料的微波型 ，以及諸如使用光空間傳輸的近紅外射線更新ID標記的 光通訊型中的任何一種結構。在本實施例模式中，儘管在 薄膜積體電路裝置1 3和天線1 1之間設置了兩個接觸點，但 接觸點的數量並不限制於這些數量。 (實施例模式2 ) 以下主要參考圖1B和圖6A討論根據本發明的id標 記的結構以及製造方法。圖1 B是說明根據本發明的ID標 記結構的立體圖，其中爲了便於說明，下半部分顯示了需 要黏結在商品上的標記基底部分，而上半部分顯示了用作 爲標記板的分離層。 圖1B相同於圖1A，顯示了事先在標記基底1〇上形成 • 天線11和將天線與薄膜積體電路裝置相連接的連接墊1 2並 隨後將分離後的薄膜積體電路裝置13黏結在標記基底10上 的情況，以及具有在標記基底1 0的內部形成連接薄膜積體 電路裝置13和天線1 1的交叉接線18的特徵。 在這種情況下，設置一絕緣層2 7，以便於防止天線j ! 和交叉接線之間的短路。此外，在絕緣層2 7中形成接觸部 分1 9，以便於連接天線1 1和交叉接線1 8的端點。圖6 A顯 示了圖1 B所示線X — Y的剖面示意圖。 對於絕緣層2 7，可以使用有機樹脂，例如，聚醯亞胺 -21 - 200529088 (18) 、丙烯酸、聚醯胺、抗蝕劑和矽氧烷，和無機材料，例如 ，二氧化矽、氮化矽、氮氧化矽（包括氮的氧化矽）·，包 括類似DLC或者氮化碳（CN)的薄膜；PSG (磷矽玻璃 )，以及BPSG (硼磷矽玻璃）。然而，爲了能夠避免ID 標記的總的厚度不必要的變厚，較佳的是，使得包括絕緣 層2 7和交叉接線18的薄膜厚度等於或者小於薄膜積體電路 裝置13的薄膜厚度，正如圖6A所示。在本實施例模式中 φ ，儘管可以使用各向異性導電薄膜22來相互連接薄膜積體 電路裝置13和標記基底10，正如圖4A和4B所示，但是也 可以使用圖5 B所述的方法。其他結構可以與實施例模式i 的結構相同。 在本實施例模式中，由於交叉接線18是形成在標記基 底10的內部，因此就不需要在標記基底10的表面上設置塗 覆層，從而使得整個ID標記可以變得更薄。 在本實施例模式中，採用了使用電磁感應型的天線結 Φ 構。然而，也可以適當地採用電磁耦合型、微波型、和光 通訊型中的任何一種類型。ID標記可以是一種混合型的 ID標記，既可以具有非接觸型的功能又可以具有接觸型 的功能。在本實施例模式中，儘管在薄膜積體電路裝置13 和天線1 1之間只提供了兩個接觸點’但是接觸點的數量並 不限制於該數量。 (實施例模式3 ) 將主要參考圖2A和圖6B討論根據本發明的ID標記 -22- 200529088 (19) 的結構以及製造方法。圖2A是說明根據本發明的ID標記 結構的立體圖，其中爲了便於說明，下半部分顯示了需要 黏結在商品上的標記基底部分，而上半部分顯示了用作爲 標記板的分離層。 圖2A相同於圖1A，顯示了事先在標記基底10上形成 天線1 1和將天線與薄膜積體電路裝置相連接的連接墊1 2並 隨後將分離後的薄膜積體電路裝置13黏結在標記基底10上 φ 的情況，以及具有在薄膜積體電路裝置內部形成連接薄膜 積體電路裝置13和天線11的交叉接線18的特徵。 形成天線1 1和薄膜積體電路裝置1 3的基底可以採用包 含塡充劑28的塡充層24覆蓋。可以適當地選擇塡充劑28的 材料和形狀。作爲適用於塡充層24的材料，可以使用上述 材料。儘管塡充層24也具有保護薄膜積體電路裝置13和天 線1 1的功能，但也可以在其周圍分別形成無機薄膜的保護 薄膜。作爲保護薄膜，較佳的是使用，例如，包括二氧化 φ 矽、氮化矽或氮氧化矽（包括氮的氧化矽）之類材料的薄 膜，它可以具有阻擋諸如Na元素之類雜質的功能，更佳 的是，可以層疊材料來形成保護薄膜。 圖6B顯示了圖2A所示線X— Y的剖面示意圖。爲了 在TFT 23的區域中形成可以連接天線1 1的內部端點和外 部端點的連接區域，提供了連接接線2 1 a至2 1 c。在連接 天線1 1的外部端點和TFT 2 3的連接接線2 1 a之間，提供了 交叉接線18。可以藉由製造形成TFT 23的區域來形成交 叉接線1 8，隨後形成第一中間層30a，形成接觸孔，以及 -23- 200529088 (20) 隨後採用濺射或者藉由微滴滴注導電材料的方法來沈積導 電材料。此外，爲了防止交叉接線1 8和天線1 1之間的短路 ’形成第二中間層3 Ob，以及形成連接接線2 1 c。對於連接 接線2 1 a至2丨c和交叉接線丨8，可以適當採用上述導電材 料。此外，可以在第二中間層薄膜3 Ob上形成保護薄膜3 1 〇 作爲以上所討論的中間層（第一和第二中間層薄膜 馨 3 0a和| 3b )的材料，可以使用感光或者非感光的有機材料 ’例如’聚醯亞胺、丙烯酸、聚醯胺、抗蝕劑和苯並環丁 院’以及熱阻有機樹脂，例如，矽氧烷。作爲其製造方法 ’可以根據材料，採用諸如旋塗、浸漬、噴霧或者微滴滴 注之類的方法。另外，也可以使用藉由塗覆所獲得的S〇G 薄膜（例如，包括烷基族的SiOx薄膜）。同樣，可以使 用無機材料’並且在這種情況下，可以使用包括諸如二氧 化砂' 氮化矽、氮氧化矽（包括氮的氧化矽）；包括類似 φ DLC或者氮化碳、psG、BPSG或氧化鋁之類的材料。作 爲其形成方法，可以使用諸如電漿CVD、低壓CVD( LPCVD )或者大氣壓下電漿之類方法。中間層薄膜3〇a和 3 Ob可以採用相互相同的或者不同的材料。 對於保護薄膜31來說，除了氧化矽（SiOx )和包含氮 的氧化砂（SiOxNY )之外，較佳的是，使用諸如氮化矽 (例如，SiNx、Si3N4或SiN〇x )和包含氧的氮化矽（ SiNxOY )之類的材料，這些材料可以具有阻擋諸如n元 素的鹼性金屬元素的功能。尤其是ID標記，ID卡，ID標 * 24 - 200529088 (21) 籤之類，常常直接用手來處理。在這情況下，可防止人體 汗液中的Na滲入。更佳的是，可以層疊上述材料。例如 ，可以使用SiN，兩層SiNO、Si02依次層疊的薄膜；三 層SiN、TFT、SiNO依次層疊的薄膜，或者三層SiON、 TFT、SiNO的薄膜。這些層疊結構可以自由組合。此外 ，不僅可以使用材料來覆蓋TFT的上層和下層，而且好 可以使用材料來覆蓋周邊部分。下文中，將包含氮的氧化 φ 矽（SiOxNY )和氧的氮化矽（SiNxOY )集中稱之爲“氮 氧化矽”。較佳的是，盡可能遠地形成保護薄膜3 1，以防 止混合的雜質滲透，這是可以省略的。 在提供包括有機樹脂材料的黏結材料與保護薄膜相接 觸的情況下，使用上述材料的保護薄膜就能夠保護TFT， 以避免在黏結材料層中所包含的雜質。在所形成的天線與 保護薄膜相接觸或者在保護薄膜內部的情況下，上述保護 薄膜可以避免導電材料（特別是，Cu和Ag )滲透。 φ 儘管在圖4A和4B所示的本實施例模式中可以使用各 向異性的導電薄膜22與薄膜積體電路裝置13和標記基底10 相互連接，但是也可以使用圖5B所示的方法。其他結構 可以相同於實施例模式1。 由於在本實施例模式中在積體電路裝置中形成了交叉 接線1 8，因此就不一定需要在標記基底1 〇的表面上提供塗 層或者在標記基底1 〇中形成接觸孔。 在本實施例模式中，可以採用使用電磁感應型的天線 結構。然而，也可以適當地採用電磁耦合型、微波型、和 -25- 200529088 (22) 光通訊型中的任何一種類型。ID標記可以是一種混合型 的ID標記，既可以具有非接觸型的功能同時又可以具有 接觸型的功能。在本實施例模式中，儘管在薄膜積體電路 裝置1 3和天線1 1之間提供兩個接觸點，但是接觸點的數量 並不限制於該數量。 (實施例模式4 ) 以下主要參考圖2B和圖7A討論根據本發明的ID標 記的結構以及製造方法。圖2B是說明根據本發明的ID標 記結構的立體圖，其中上部分顯示了需要黏結在商品上的 標記基底部分，而下部分顯示了用作爲標記板的分離層。 本實施例模式所具有的特徵是事先形成天線1 1和作爲 將天線和在內部基底32(插入基底）上的薄膜積體電路裝 置相連接的連接部分的連接墊，將分離形成的薄膜積體電 路裝置13黏結在內部基底32上，以及黏結在標記基底1〇上 〇 作爲在內部基底32上設置天線1 1和薄膜積體電路裝置 1 3的方法，可以採用類似於上述討論的實施例模式中的標 記基底的情況下（參考圖4A至6B )所採用的方法。然而 ，爲了防止ID標記的總的厚度沒有必要變厚，較佳的是 ，可以使用薄膜基底作爲內部基底32使用。作爲其材料， 可以使用諸如紙、合成紙、塑膠、PET、聚丙烯、聚乙嫌 、聚苯乙烯和尼龍之類的樹脂材料和無機材料。然而，內 部基底3 2並不限制於此。爲了使得ID標記不僅能夠黏結 -26- 200529088 (23) 在平坦形狀的商品上，而且還能夠黏結在各種形狀的商品 上，較佳的是，可以使用撓性材料作爲內部基底。這就使 得它能夠更加容易處理ID標記。作爲樹脂材料，也可以 使用，例如，在日本專利申請公開號200 1 — 30403中所討 論的高密度聚乙烯（HDPE )。 圖7 A顯示了根據本實施例模式所製造I d標記的成品 的放大剖面示意圖。內部基底32的周圍形成了天線11和 φ 薄膜積體電路裝置13，且採用包含塡充劑28的塡充層24覆 蓋。可以適當選擇塡充層24的材料和形狀。例如，可以使 用圓柱狀的塡充劑。作爲塡充層24的材料，可以使用上述 材料。儘管塡充層24也可以作爲保護薄膜積體電路裝置13 和天線1 1的薄膜使用，但是可以在其周圍分開形成無機薄 膜的保護薄膜。作爲保護薄膜，例如，較佳的是使用，諸 如二氧化矽、氮化矽或氮氧化矽（包括氮的氧化矽）之類 材料的薄膜，它可以具有阻擋諸如Na元素之類雜質的功 # 能，更佳的是，可以層疊材料來形成保護薄膜。 這分別形成的內部基底3 2可以採用在其之間的黏結材 料層15黏結在標記基底1〇上。在標記基底10的表面（印刷 表面3 3 )，可以根據需要進行印刷。在本實施例模式中， 由於內部基底32的尺寸是小於標記基底10的尺寸，所以可 以在內部基底32的一面上可形成黏結材料層15，使得分離 層16、內部基底32和標記基底1〇可以黏結在一起。 在實際上將ID標記黏結在商品上的或者類似情況下 ’可以採用黏結材料層1 5黏結與分離層1 6分離的標記基底 -27- 200529088 (24) 在基底3 2和標記基底1 0具有大致相同尺寸的情況下’可 以在內部基底32的上面和下面兩面都提供黏結材料層’以 便於將標記基底10和分離層16相結合。內部基底32和天線 1 1的形狀並不限制於圖7 A所示的形狀。 在本實施例模式中，可以採用使用電磁感應型的天線 結構。然而，也可以適當地採用電磁耦合型、微波型、和 光通訊型中的任何一種類型。ID標記可以是一種混合型 φ 的ID標記，既可以具有非接觸型的功能又可以具有接觸 型的功能。在本實施例模式中，儘管在薄膜積體電路裝置 1 3和天線1 1之間只提供了兩個接觸點，但是接觸點的數量 並不限制於該數量。 (實施例模式5 ) 以下主要參考圖3A和圖3B以及圖7B討論根據本發 明的ID卡的結構以及製造方法。圖3A和3B是說明根據 φ 本發明的ID卡結構的立體圖。 圖3 A所顯示的情況是，事先分別在適用於ID卡的下 基底3 7b上形成天線1 1和將天線1 1和薄膜積體電路裝置相 連接的連接墊1 2，將分離形成的表面積體電路裝置黏結在 下卡基底37b上。此外，上卡基底37a利用插入其中的塡 充層24設置在下卡基底37b上。在上卡基底37a或下卡基 底3 7b上，根據需要進行印刷。在用於將連接墊1 2和天 線1 1相連接的交叉接線1 8暴露在下卡基底37b表面上的情 況下，可以分別形成塗層1 7。 -28- 200529088 (25) 對於各個卡基底，可以使用諸如塑膠、pET、聚丙烯 、聚乙烯、聚苯乙烯和尼龍之類的樹脂材料。然而，也可 以使用諸如紙、合成紙之類的材料和無機材料。通常，ID 卡沒有機會是折疊使用的。然而，在需要折疊ID卡的情 況下，較佳的是，使用撓性材料作爲卡基底使用。作爲樹 脂材料，也可以使用，例如，在日本專利申請公開號2 0 0 1 —30403中所討論的高密度聚乙烯（1!0?£)。同樣，可以 φ 使用上述兩種或者多種材料的組合。 可以採用類似於實施例模式1至4中所示的包括交叉接 線的天線結構以及連接薄膜積體電路裝置和天線的方法。 於是，就完成了 ID卡41。內部基底32和天線11的形狀並 不限制於圖7 C所示的形狀。 圖3 B顯示了另一種情況，在內部基底3 2上形成天線 以及黏結積體電路裝置13，並使用在內部基底32周圍所設 置的塡充層24使得上卡基底37a和下卡基底37b可以封裝 φ 內部基底32。當所製成的內部基底32小於卡基底（上卡基 底37a和下卡基底37b)時，可以在內部基底32的周圍設 置黏結材料層，使得ID卡可以更加薄。 圖7B顯示了根據本實施例模式所製成id卡的完成産 品的放大剖面示意圖。在內部基底3 2的周圍形成天線1 1和 薄膜積體電路裝置12，且採用保護薄膜54覆蓋，其中可以 使用上述材料作爲保護薄膜54使用。 此外，採用保護薄膜54所覆蓋的內部基底32還可以採 用包括塡充劑28的塡充層24來覆蓋。作爲塡充層24和塡充 -29- 200529088 (26) 劑28的材料，可以使用上述材料。可以在形成保護薄膜54 之前，形成塡充層24。 這分別形成的內部基底32可以由具有保護薄膜54和塡 充層24形成ID卡的上卡基底37a和下卡基底37b來保持， 從而完成ID卡。在卡基底的表面（印刷表面33)上，可 以根據需要進行印刷1 4。 在本實施例模式中，可以採用使用電磁感應型的天線 φ 結構。然而，也可以適當地採用電磁耦合型、微波型、和 光通訊型中的任何一種類型。ID標記可以是一種混合型 的ID標記，既可以具有非接觸型的功能又可以具有接觸 型的功能。在本實施例模式中，儘管在薄膜積體電路裝置 1 3和天線1 1之間只提供了兩個接觸點，但是接觸點的數量 並不限制於該數量。 (實施例模式6 ) 以下主要參考圖7C討論根據本發明的ID標籤的結構 以及製造方法。圖7C所顯示的情況是，形成天線1 1和黏 結了薄膜積體電路裝置13的內部基底32可以採用包括塡充 劑28的塡充層24封裝。作爲內部基底32、塡充劑28和塡充 層24，可以採用上述材料。在形成塡充層24之後，可以根 據需要進行壓緊，以獲得平整。在將ID標籤放置在從外 面看不到的位置上的情況下，例如，將ID標籤植入在其 他實體裏，就可以省略平整的處理步驟。塡充層24的周圍 可以採用包括無機材料的保護薄膜或者諸如紙漿材料（例 -30- 200529088 (27) 如，紙或者合成紙）或者樹脂之類的基底來覆蓋。可以適 當選擇基底，使之適用於多種目的，例如，行李標籤、價 格標籤、姓名標籤和名牌標籤。內部基底32和天線Π的形 狀並不限制於圖7C所示的形狀。 在本實施例模式中，可以採用使用電磁感應型的天線 結構。然而，也可以適當地採用電磁耦合型、微波型、和 光通訊型中的任何一種類型。ID標記可以是一種混合型 φ 的ID標記，既可以具有非接觸型的功能又可以具有接觸 型的功能。在本實施例模式中，儘管在薄膜積體電路裝置 1 3和天線1 1之間只提供了兩個接觸點，但是接觸點的數量 並不限制於該數量。 (實施例模式7 ) 以下主要參考圖8A和8B以及圖9A和9B討論根據本 發明的ID卡的結構以及製造方法和ID卡。圖8A是說明 Φ 根據本發明的ID標記結構的立體圖，其中上部分顯示了 需要黏結在商品上的標記基底部分，而下部分顯示了用作 爲標記板的分離層。 圖8A所顯示的情況是，在ID標記49中，天線47和薄 膜積體電路裝置48整合一起的天線整合薄膜積體電路裝置 46 (下文稱之爲“天線整合IDF晶片”）採用包括塡充劑 48的塡充層42覆蓋，並且採用插入其中的黏結材料層15黏 結在分離層16上。標記基底1〇、黏結材料層15、分離層16 、塡充劑28和塡充層24都基於上述實施例模式。IDF晶片 -31 - 200529088 (28) 和天線的形狀並不限制於圖8A所示的形狀。包括塡充劑 2 8的塡充層24可以只形成在天線整合薄膜積體電路裝置46 的上下。 圖8B所顯示的情況是，在ID標記4 1中，天線整合薄 膜積體電路裝置46 (其中，天線47和薄膜積體電路裝置48 整合一起）採用包括塡充劑48的塡充層42覆蓋，並且採用 插入其中的黏結材料層15 (附圖中未顯示）黏結在上卡基 φ 底37a和下卡基底37b上。卡基底10和黏結材料層15都基 於上述實施例模式。IDF晶片和天線的形狀並不限制於圖 8B所示的形狀。包括塡充劑28的塡充層24可以只形成在 天線整合薄膜積體電路裝置46的上下。 圖9A和9B顯示了沿著圖8A和8B所示線X— Y的ID 標記49和ID卡41的天線整合IDF晶片（只是天線整合薄 膜積體電路裝置46 )的剖面示意圖。圖9A所顯示的情況 是，在保護薄膜55上形成島狀半導體薄膜57和閘極絕緣薄 0 膜58，並隨後同時形成閘極電極56 (這是雙層結構）和交 叉接線52。此外，藉由在鈍化薄膜59和中間層薄膜53中所 形成的接觸孔，形成天線47，用於TFT和天線相互連接 的接線5 1 a，以及用於TFT相互連接的接線5 1 b。較佳的 是，在相同的處理技術中製造閘極電極56、交叉接線52、 天線47以及接線5 1 a和5 1 b，這可以在階段中形成。 圖9B所顯示的情況是，在保護薄膜55上形成島狀半 導體薄膜57和閘極絕緣薄膜58，並隨後同時形成閘極電極 56 (這是雙層結構）和天線47。此外，藉由中間層薄膜53 -32- 200529088 (29) ，形成用於TFT和天線相互連接的接線5 1 a，交叉接線5 2 ，以及用於TFT相互連接的接線51b。較佳的是，在相同 的處理技術中製造閘極電極56、交叉接線52、天線47以及 接線5 1 a和5 1 b，這可以在階段中形成。 在圖9A和9B中，塡充層28也可以混合在中間層薄膜 53中。然而，可以省略在中間層薄膜53中的塡充劑28。儘 管TFT採用上閘極結構，但是也可以使用下閘極結構。 φ 以下將討論適用於製造TFT的特殊方法。爲了避免雜質 擴散到島狀半導體薄膜5 7中，較佳的是，形成單層結構或 層疊結構的保護薄膜5 5。此外，較佳的是，也可以在形成 天線47之後形成保護薄膜54。保護薄膜54和55可以採用諸 如氮化矽、二氧化矽或者氮氧化矽之類的材料，較佳的是 ，包括可以阻擋諸如Na之類雜質的氮化矽。 在本實施例模式中的天線整合薄膜積體電路裝置46可 以安裝在ID標籤上，正如圖7C所示的實例。 φ 本實施例模式顯示了 一例整合形成TFT和天線的結 構實例，但是並不始終限制於此。 (實施例模式8 ) 以下主要參考圖10A和10B討論根據本發明的id標 記的製造方法。 圖1 0 A和1 〇 B是說明根據本發明的ID標記的製造生 產線的圖形。首先，由標記紙供應機構3 00 (小輪i )提供 用於ID標記基底的標記紙，並且將ID F晶片（薄膜積體 -33- 200529088 (30) 電路裝置）黏結在標記紙中所需部分。在這種情況下，可 以適當使用諸如黏結材料或者ACF之類的材料或者諸如 紫外鍵合或者UV鍵合的方法。在本實施例模式中，設想 在標記紙上形成天線，並且使用ACF供應機構301和IDF 晶片黏結機構302，標記紙盒IDF晶片可以採用設置在其 中ACF鍵合在一起，當然，在標記紙上所形成的天線和 IDF晶片是相互連接的。除了 ACF供應機構301之外，還 φ 可以提供非導電黏結材料的供應機構。從而使得所製造的 ID標記可以具有如圖5B所示的結構。 接著，分別由塡充層供應機構3 08和黏結材料層供應 機構3 03提供塡充層和黏結材料層，並且黏結在由分離紙 供應機構3 04 (小輪2 )所提供的可分離開的紙（分離層） 上，以完成ID標記。最後，可以由標記拾取機構3 05 (小 輪3 )拾取ID標記。ID標記基底較佳的是事先分離開， 以形成分離的各個標記，並且較佳的是提供條狀的紙來作 φ 爲分離紙。在這種情況下，就可以在標記主板1 1 8 (分離 層）的滾筒上獲得相互分離開的ID標記20，正如圖24A 所示。 對於標記紙的提供和分離紙的提供來說’該次序也可 以顛倒，正如圖1 0B所示。在附圖中，由於設想在IDF晶 片上形成天線，則可以省略ACF供應機構301或者非導電 黏結材料供應機構。在形成了條狀的多個ID標記之後’ 可以採用諸如隔刀之類的標記分離機構3〇6來分離ID標記 ，從而形成各個分離的ID標記，並隨後，可以由收集 -34- 200529088 (31)

機構3 07來收集ID標記，作爲産品。當然，圖10A和1 OB 也可以進行組合。 根據本實施例模式的方法不僅可以適當地應用於根據 本發明的ID卡和ID標籤，而且還可以應用於與薄膜積體 電路裝置合倂在一起的鈔票、硬幣、信用卡、票據和有價 證券中。例如，在ID卡的情況下，可以由小輪1和小輪2 分別保持下基底材料和上基底材料。 (實施例模式9 ) 以下主要參考圖1 1 A和1 1B討論根據本發明的ID卡 和ID標籤的結構以及製造方法。圖1 1 A和1 1 B是說明根 據本發明的ID卡和ID標籤的製造生產線的圖形以及完成 産品的放大視圖。 首先，正如圖1 1 A所示，由標記紙供應機構300 (小 輪1 )提供用於ID標記基底的標記紙，以及使用IDF晶片 # 黏結機構3 02將IDF晶片黏結在基底的所需位置上。在這 種情況下，可以適當使用諸如黏結材料或者ACF之類的 材料或者諸如紫外鍵合或者UV鍵合的方法。接著，當基 底是以條狀方式設置時，可採用基底分離機構309相對於 各個單獨的ID卡或ID標籤分離基底。隨後，使用層疊系 統3 1 0，以對單獨的基底的周圍進行層疊處理。在這種情 況下，IDF晶片的周圍較佳的是事先採用包含塡充劑28的 塡充層24進行覆蓋。在層疊樹脂層45中可以包括塡充劑28 -35- 200529088 (32) 這樣，就完成了 ID卡或ID標籤。在條狀基底的所需 位置上形成IDF晶片和進行層疊處理之後，可相對於各個 ID卡或ID標籤分離基底。經過層疊處理之後的ID卡或 ID標籤可以被收集機構3 07收集。 圖11B是採用根據本實施例模式的方法所製造的ID 卡或ID標籤的完成産品的放大剖面示意圖。在標記基底 中，形成了天線1 1和連接著天線1 1的薄膜積體電路裝置1 3 φ ，並且採用插入在其中包含塡充劑28塡充層24的層疊樹脂 層45來覆蓋具有已形成的天線11和薄膜積體電路裝置13的 標記基底。爲了在層疊處理的熱處理等等中能夠保護薄膜 積體電路裝置13和天線11 ，較佳的是塡充層24使用諸如 矽烷之類的熱阻性有機樹脂。此外，可以分別形成保護薄 膜。作爲保護薄膜，可以使用包括諸如DLC或者氮化碳 之類碳的薄膜、氮化碳薄膜、包含氧的氮化碳薄膜、然而 ’保護薄膜並不限制於此。作爲其形成方法，可以使用諸 φ 如電漿CVD或者大氣壓力電漿之類的方法。 該製造處理技術不僅可以應用於ID卡和ID標籤，而 且還可以應用於其他商品，只要改商品適用於層疊處理技 術。 (實施例1 ) 在本實施例中，參考圖12A至16B討論薄膜積體電路 裝置的特殊製造方法，爲了簡單起見，可以藉由顯示CPU 和使用η通道的TFT和p通道的TFT的記憶體的剖面結 -36- 200529088 (33) 構討論該製造方法。 首先，在基底60上形成剝離層61 (圖12A)。這裏， 採用CVD在玻璃基底（例如，康寧（c〇rning) 1737基底 )上形成厚度爲50μηι ( 500A )的a-Si (非晶矽）薄膜。 作爲基底’除了玻璃基底之外，還可以使用諸如石英基底 的基底’包括諸如氧化鋁的絕緣材料的基底，矽晶圓基底 ’以及能夠承受後續處理的處理溫度的熱阻型塑膠基底。 φ 作爲剝離層，除了非晶矽之外，可以使用包括矽作爲 它主要成分的層，例如，多晶矽、單晶矽或者SAS (半非 晶砂（也稱之爲微晶砍））。採用濺射而不是CVD的方 法來形成這些剝離層。較佳的是，剝離層的薄膜厚度爲 500至540 A。作爲SAS，高薄膜的厚度爲300至500 A。 接著，在剝離層6 1上形成保護薄膜5 5 (也可以稱之爲 基礎薄膜或者基礎絕緣薄膜）（圖12A)。儘管這裏可以 採用薄膜厚度100nm的SiON薄膜、薄膜厚度50nm的 φ SiNO薄膜和薄膜厚度lOOnm的SiON薄膜依次層疊在基底 上的三層結構，但是材料、薄膜厚度或者層疊數量並不限 制於此。例如，替代下層SiON薄膜，可以採用旋塗、切 分塗覆或者微滴滴注的方法來形成薄膜厚度爲0.5至3 μηι 的諸如矽烷的熱阻樹脂。另外，可以使用氮化矽薄膜（例 如，SiN或Si3N4)。較佳的是，各層薄膜厚度爲0.05至 3 μπι，並可以在上述範圍中方便地進行選擇。 藉由諸如熱CVD、電漿CVD、大氣CVD或者偏置 ECRCVD之類的方法使用諸如SiH4/02或TEOS (四乙氧基 -37- 200529088 (34) 矽烷）/〇2的混合氣體來形成二氧化矽薄膜。氮化矽薄膜 一般可以採用電漿CVD使用SiH4/NH3混合氣體來形成。 SiON薄膜或 SiNO薄膜一般可以採用電漿CVD使用 SiH4/N20混合氣體來形成。 在使用包括諸如a-Si作爲主要成分的矽的材料作爲 剝離層6 1和以後作爲與其接觸的保護薄膜所形成的島狀半 導體薄膜57的材料的情況下，從確保黏結性的角度出發， 可以使用8ίΟχΝγ。 接著’在保護薄膜5 5上形成用於形成薄膜積體電路 裝置的CPU和記憶體的TFT。除了 TFT之外，也可以形 成諸如有機TFT和薄膜二極體的薄膜主動元件。 在製造TFT的方法中，首先在保護薄膜5 5上形成島 狀半導體薄膜57(圖12B)。該島狀半導體薄膜57可以使 用非晶半導體、晶體半導體或半非晶半導體來形成。在任 何情況下，都有可能使用包括諸如矽或者矽-鍺（s i Ge ) φ 作爲主要成分材料的半導體薄膜。 在本實施例中，形成薄膜厚度爲70nm的非晶矽，並 且採用包括鎳的溶液來處理非晶矽的表面。此外，藉由在 5 0 0至7 5 0 °C度的熱結晶處理的方法獲得晶體矽半導體薄膜 ’並且進行雷射晶體化，以提高晶體化的程度。作爲沈積 的方法，可以使用諸如電漿C VD、濺射或者LDCVD之類 的方法。作爲晶體化的方法，可以使用諸如雷射晶體化、 熱晶體化、或者使用其他催化劑（例如，Fe、RU、Rh、 Pd、Os、Ir、Pt、Cu或者Au)的熱晶體化，或者可以另 -38- 200529088 (35) 外多次交替使用上述的方法。 對於採用非晶結構的半導體薄膜的晶體化，可以使用 連續波的雷射。爲了藉由晶體化來獲得大的晶粒，較佳的 是，使用連續波固體雷射器並且使用基波中的二次至四次 諧波（在這種情況下的晶體化稱之爲“ CWLC” ）。一般 來說，可以使用Nd:YV04雷射器（基波是1 064nm)的二 次（532nm )諧波或三次（3 5 5nm )諧波。在使用連續波 φ 雷射的情況下，連續波YV04雷射器（輸出功率是10W) 所發出的雷射可以採用非線性光學元件轉換成諧波。還有 一種方法是將YV〇4晶體和GdV04晶體中的一種晶體與非 線性光學元件放置在一個諧振器中，以發出諧波。隨後， 較佳的是，在光學系統所輻射的表面上形成矩形或橢圓形 的雷射光束，以輻射所要處理的物體。在這種情況下，所 需要的雷射能量大約爲0.01至100MW/cm2 (較佳的是，0.1 至lOMW/cm2)。半導體薄膜可以大約1〇至2000cm/s的速 φ 度相對於雷射光束移動。 在使用脈衝振蕩雷射器的情況下，一般可以使用幾十 至幾百Hz的頻率帶寬。然而，也可以採用具有10MHz或 者更高振蕩頻率的脈衝振蕩雷射器，這是一個較高的頻率 帶寬（在這種情況下的晶體化可以稱之爲“MHzLC” ）。 由於從採用脈衝振蕩的雷射光束從輻射半導體薄膜開始至 完成半導體薄膜的凝固的時間據稱爲幾十至幾百奈秒，上 述較高頻率帶寬的使用允許採用雷射由雷射的下一個脈衝 使得半導體薄膜從熔融變成爲凝固。因此，固體一液體介 -39- 200529088 (36) 面可以半導體薄膜連續移動，不同於使用習知的脈衝振蕩 雷射器的情況，形成的半導體薄膜具有晶粒生長可以連續 移向掃描方向。特別是，晶粒生産機構在掃描方向上的寬 度爲大約10至30 μπι，而在垂直於掃描方向上的寬度爲大 約1至5 μιη。沿著掃描方向所延伸的單晶晶粒的形成使得 它有可能形成半導體薄膜，在該半導體薄膜中，在至少一 個TFT的通道方向上幾乎沒有晶粒的邊界。 φ 在使用矽烷之類的熱阻有機樹脂作爲部分保護薄膜55 的情況下，在上述晶體化的過程中，可以避免熱量從半導 體薄膜中洩漏，從而可以進行有效的晶體化。 根據以上所討論的方法，可以獲得晶體化矽半導體薄 膜，較佳的是，晶體可以取向爲源極一通道-汲極方向， 並且所形成的薄膜厚度爲20至200 μιη (典型的是，40至 170μιη，更佳的是，50至150μηι )。之後，在半導體薄膜 上採用插入其中的氧化薄膜來形成可以吸收金屬催化劑的 φ 非晶矽薄膜，吸收是藉由500至750°C的熱處理所進行的。 此外，爲了能夠控制TFT的臨界値電壓，可以在晶體矽 薄膜中注入1013/cm2量級的硼離子。之後，採用抗蝕劑作 爲掩模進行蝕刻，以形成島狀半導體薄膜57。 當形成晶體半導體薄膜時，可以使用乙矽烷（Si2H6 )和四氟化鍺（GeF4)作爲LPCVD直接形成多晶矽半導 體薄膜的原始氣體，從而可以獲得晶體半導體薄膜。在這 種情況下，氣體流率可以設置爲Si2H6/GeF4 = 20/0.9，沈 積溫度可以設置爲400至5 00 °C，以及可以使用He或Ar -40- 200529088 (37) 載流氣體。然而，該條件並不限制於此。 較佳的是，TFT的通道區域尤其是摻入ΙχΙΟ19至1X 1 0 2 2 cm— 3的氫或鹵素，較佳的是，1χ1〇19至5xl02Gcm - 3 ，或者在SAS情況下是1 X 1 019至2 X 1 021cm— 3。在任何情 況下，可以包括多於在作爲1C晶片所使用的單晶中所包 含的氫或鹵素的數量。這樣，即使在TFT中産生局部斷 裂，也有可能由氫或鹵素來終止這種局部斷裂。 接著，在島狀半導體薄膜5 7上形成閘極絕緣薄膜58 ( 圖12B )。較佳的是，可以採用諸如電漿CVD或者濺射之 類的形成薄膜的方法來形成的單層或者疊層的層結構作爲 閘極絕緣薄膜，這些層可以包括氮化矽、二氧化矽、包含 氧的氮化矽、或者氮氧化矽（包含氮的氧化矽）。在疊層 的情況下，例如，較佳的是，可以採用在基底的一側由二 氧化矽薄膜、氮化矽薄膜和二氧化矽薄膜所製成的三層薄 膜結構。 接著，形成閘極電極56 (圖12C)。在本實施例模式 中，可以在層疊採用抗蝕劑62作爲掩模進行蝕刻以及採用 濺射形成S i和W (鎢），來形成閘極電極5 6。當然，閘 極電極56的材料、結構或者製造方法並不限制於此，它可 以進行適當地選擇。例如，可以採用摻入Si的或沒有摻 入η型雜質的和NiSi (鎳矽）層疊結構或者TaN (氮化鉅 )和W的層疊結構。另外，可以使用各種不同的導電材 料來形成單層的閘極電極56。 也可以使用諸如SiOx之類的掩模來取代抗蝕劑掩模 -41 - 200529088 (38) 62。在這種情況下，需要增加由圖形化形成Si〇x或si〇N 之類的掩模（稱之爲硬掩模）的處理技術。然而，在蝕刻 過程中因爲掩模比抗蝕劑減小較少，所以可以形成所需寬 度的閘極電極層。另外，沒有使用抗蝕劑62，可以選用微 滴滴注的方法來選擇性地形成閘極電極5 6。 作爲導電材料，可以根據導電薄膜的功能來選擇各種 不同的材料。在同時形成閘極電極和天線的情況下，可以 φ 考慮它們的功能來選擇材料。 作爲在藉由蝕刻來形成閘極電極情況下的蝕刻氣體， 可以使用CF4、Cl2和02的混合氣體或者Cl2氣體。然而蝕 刻氣體並不限制於此。 接著，採用抗蝕劑63覆蓋將成爲p通道TFT 70和72 的部分，並且對要形成η通道的TFT 69和71部分的島狀 半導體薄膜採用閘極電極層作爲掩模以較低的濃度摻入影 響η型導電性的雜質元素64 (典型的是，P (磷）或者As φ (砷））（圖1 2D所示的第一摻雜處理技術）。第一摻雜 處理的條件是：劑量：1 X 1 〇13至6 X 1 013/cm2 ;加速電壓： 50至70KeV。然而，該條件並不限制於此。第一摻雜處理 藉由閘極絕緣薄膜58進行摻雜，形成一對較低濃度的雜質 區域65。第一摻雜處理可以應用於沒有採用抗蝕劑覆蓋p 通道TFT區域的所有區域。 接著，在採用諸如灰化之類方法去除抗蝕劑63之後， 形成新的抗鈾劑66，以覆蓋η通道TFT區域，並且對要 形成P通道TFT 70和72的島狀半導體薄膜採用閘極電極 -42- 200529088 (39) 層作爲掩模以較高的濃度摻入影響P型導電性的雜質元素 67(典型的是，B (硼））（圖12E所示的第二摻雜處理 技術）。第二摻雜處理的條件是，劑量：1 X 1 0 16至3 X 1016/cm2 ;加速電壓：20至40KeV。第二摻雜處理藉由閘 極絕緣薄膜58進行摻雜，從而形成一對較高濃度的p型雜 質區域6 8。 接著，在採用諸如灰化之類方法去除抗蝕劑66之後， φ 在基底上形成絕緣薄膜75 (圖13A )。在本實施例模式中 ，可以採用電漿CVD來形成薄膜厚度爲lOOnm的8102薄 膜。之後，基底整個區域由抗蝕劑44覆蓋，採用自對準方 式來蝕刻抗蝕劑44、絕緣薄膜75和閘極絕緣薄膜58，並藉 由回蝕去除來形成側壁76 (側面的壁）（圖1 3 B )。作爲 蝕刻氣體，可以使用CHF3和He的混合氣體。形成側壁的 處理技術並不限制於在本實施例模式中所顯示的處理方法 〇 φ 在形成絕緣薄膜75的同時也在基底的背面上形成絕緣 薄膜的情況下，可以採用抗飩劑44作爲掩模來蝕刻和去除 在背面上的絕緣薄膜（背面處理）。 形成側壁76的方法並不限制於上述方法。例如，可以 使用圖16A和16B所示的方法。圖16A顯示了一例具有兩 層或多層層疊結構的絕緣薄膜的實例。例如，對於絕緣薄 膜75，可以採用薄膜厚度爲l〇〇nm的SiNO (氮氧化矽） 和薄膜厚度爲200nm的LTO薄膜（低溫氧化薄膜）的雙 層結構，其中，可以採用電漿CVD來形成SiON薄膜，以 -43- 200529088 (40) 及可以採用低壓CVD來形成Si02作爲LTO薄膜。此後， 藉由採用抗蝕劑44作爲掩模藉由回蝕就可以形成L形和圓 形的側壁76。 圖1 6B顯示了一例藉由回蝕執行蝕刻來保留閘極絕緣 薄膜58的實例。在這種情況下的絕緣薄膜75可以具有單層 結構或者層疊結構。 當隨後採用較高濃度的η型雜質進行摻雜時，側壁76 φ 可以具有作爲形成側壁76低下的較低濃度雜質區域或者非 摻雜偏置區域的掩模的功能。在形成側壁的任何上述方法 中，可以根據所需較低濃度雜質區域或者偏置區域的寬度 來適當變化蝕刻的條件。 接著，形成新的抗蝕劑77，以覆蓋ρ通道TFT區域 ’並且採用鬧極電極層56和側壁76作爲掩模，採用影響η 型導電性的雜質元素78 (典型的是，Ρ或As)進行較高濃 度的摻雜（圖13C所示的第三摻雜處理技術）。第三摻雜 φ 處理可以在下列條件下進行：，劑量：1 X 1 0 13至5 X 1015/cm2;力□速電壓：60至lOOKeV。該第三摻雜處理藉由 閘極絕緣薄膜5 8進行摻雜，從而形成一對較高濃度的n型 雜質區域79。 在採用諸如灰化之類方法去除抗蝕劑77之後，可以熱 激發雜質區域。例如，在形成50nm的Si ON薄膜之後， 在氮氣氣氛下進行500 °C溫度下持續4小時的熱處理。此外 ’可以在形成薄厚l〇〇nm包含氫的SiNx薄膜之後，在氮 氣氣氛下進行4 1 0 °C溫度下持續1小時的熱處理，以改善晶 -44- 200529088 (41) 體半導體薄膜的缺陷。這是一種處理，例如，用於終止在 晶體矽中現有的懸垂鍵的處理，並且稱之爲氫化處理技術 。此外，此後，形成具有薄膜厚度爲600nm的SiNO薄膜 ，作爲保護TFT的蓋狀絕緣薄膜。氫化處理技術可以在 形成SiON薄膜之後進行。在這種情況下，可以在SiNx 薄膜上連續形成SiON薄膜。這樣，可以在TFT上形成由 基底SiON、SiNx、SiON所構成的三層絕緣薄膜。然而， φ 絕緣薄膜的結構或材料並不限制於此。較佳的是，形成這 些絕緣薄膜，使之具有保護TFT的功能。 接著，在TFT上形成中間層薄膜53 (圖13D )。作爲 中間層薄膜53，可以使用環氧、聚醯亞胺、丙烯酸、聚醯 胺、以及諸如矽氧烷之類的熱阻有機樹脂。作爲形成其形 成方法，可以根據材料採用諸如旋塗、浸漬、噴霧或者微 滴滴注之類的方法。同樣，可以使用無機材料，並且在這 種情況下，可以使用包括諸如二氧化矽、氮化矽、氮氧化 φ 矽、PSG、BpSG或者鋁之類材料的薄膜。可以層疊這些 絕緣薄膜來形成中間層薄膜5 3。 此外’可以在中間層薄膜53上形成保護薄膜54。作爲 保護薄膜54，可以使用包括諸如DLC或者氮化碳之類碳 的薄膜，或者諸如二氧化矽薄膜的薄膜，或者包含氧的氮 化砂薄膜。作爲形成其方法，可以使用諸如電漿CVD或 者大氣壓力動力系統之類的方法。另外，可以使用諸如聚 酿亞胺、丙嫌酸、聚醯胺、樹脂和苯並環丁烷之類的感光 或非感光有機材料，以及諸如矽烷之類的熱阻有機樹脂。 -45- 200529088 (42) 爲了避免由於在中間層薄膜53或保護薄膜54與隨後要 形成接線的導電材料之類的材料之間的熱膨脹係數差異産 生應力所引起的中間層薄膜53和保護薄膜54的剝離和脫落 ，可以將塡充劑混合在中間層薄膜53或者保護薄膜54中。 接著，在形成抗蝕劑之後，採用蝕刻的方法形成接觸 孔，並隨後形成用於TFT相互連接的接線5 1和用於連接 外部天線的連接接線2 1 (圖1 3 D )。作爲用於形成接觸孔 φ 時所使用的蝕刻氣體，可以使用CHF3和He的混合氣體。 然而，用於蝕刻的氣體並不限制於此。可以使用相同的材 料同時形成接線5 1和連接接線2 1，也可以分別形成。連接 著TFT的接線51可以具有由Ti、TiN、Al — Si、Ti和TiN 所形成的五層結構，該結構可以採用濺射方法形成薄膜之 後以圖形化來形成。 藉由在A1層中混合Si之後，就可以防止在接線圖形 的抗蝕劑烘焙中所産生的針孔。可以混合大約0.5 %的銅（ φ Cu)來取代Si。此外，藉由在Ti和TiN之間夾入Al — Si 層，可以進一步提高防針孔的性能。在圖形化過程中，較 佳的是，使用包含諸如SiON之類材料的上述硬掩模。接 線的材料以及形成方法並不限制於此。可以使用作爲閘極 絕緣層所採用的上述材料。 本實施例顯示了整合形成僅僅只連接著形成CPU 73 和記憶體74或者其他等等的TFT區域以及與天線相互連 接的情況。然而，本發明也可以應用於整合形成TFT區 域和天線的情況。在這種情況下，較佳的是，在中間層薄 -46- 200529088 (43) 膜5 3和保護薄膜5 4上形成天線，並還可以採用其他保護薄 膜進行覆盡。作爲用於天線的導電材料，可使用諸如A g 、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co 或 Ti，或者包 含金屬的合金。然而，該材料並不限制於此。接線和天線 可以是相互不同的材料。接線和天線可以形成，使之具有 延展性和柔軟性的金屬材料，更佳的是，所形成的薄膜厚 度能夠承受由於變形所産生的應力。 φ 作爲其形成方法，可以在採用濺射方法或者藉由選擇 噴嘴使用微滴滴注方法進行整個表面沈積之後，使用抗鈾 劑掩模進行圖形化。接線和天線可以同時形成，也可以事 先形成一樣，隨後再在該樣上形成另一樣。 採用上述處理技術之後，完成了包括TFT的薄膜積 體電路裝置。儘管在本實施例模式中採用了上閘極的結構 ，但是也可以採用下閘極的結構（反向的台階結構）基礎 絕緣薄膜、中間層絕緣薄膜和接線的材料主要是設置在沒 φ 有諸如TFT之類薄膜主動元件的區域中，較佳的是，該 區域可佔據整個薄膜積體電路裝置的50%或者多於50%。 更佳的是，佔據70%至95%。這就使得更加便於形成折疊 式IDF晶片和處理諸如ID標記的完成産品。在這種情況 下’較佳的是’包括TFT部分的主動兀件的島狀半導體 區域（島狀）可佔據整個薄膜積體電路裝置的1至30% ’ 更佳的是，佔據5%至15%。 此外，正如圖1 3 D所示’較佳的是’可以控制中間層 薄膜的上下保護薄膜的厚度’使得在薄膜積體電路裝置中 -47- 200529088 (44) 從TFT的半導體層到下保護薄膜的距離（tunder )和從半 導體層到上中間層薄膜（在形成保護薄膜的情況下的保護 薄膜）的距離（Uver )相互相等或基本相等。藉由採用這 一方法在薄膜積體電路裝置的中間設置半導體層，從而可 以消除對半導體層的應力，並且避免所産生的脫裂。 根據本實施例所製成的 TFT具有等於或小於 0.35V/dec (較佳的是，〇.〇7至0.25 V/dec)的S數値（子 馨 臨界値）和等於或大於10cm2V/sec的遷移率，以及在環 形振蕩器等級上還具有等於或大於1MHz (在3至5V上） 的特性，較佳爲10MHz或更高些或者具有等於或大於 100 KHz，較佳的是，等於或大於1M Hz (在3至5V上）的 各閘極頻率特性。 在多個TFT、保護薄膜、各種接線和天線都整合在基 底60上（也可以稱之爲“薄膜積體電路裝置”）的情況下 ，形成天線（圖14A)，並隨後可以在薄膜積體電路裝置 • 1 3之間的邊界區域中採用鑽石輪劃片方法形成凹槽8 1 (圖 14B )。在這種情況下，通常可以採用使用鑽石輪劃片系 統的刀片劃片的方法（劃片機）。該刀片是植入金剛石碾 磨料的碾磨石，其寬度爲大約30至50 μιη。藉由迅速移動 該刀片，就能夠將薄膜積體電路裝置相互分離開。用於鑽 石輪所需要的區域可稱之爲街道，考慮到對裝置的損傷， 較佳的是具有80至150 μιη的寬度。 除了使用鑽石輪劃片機之外，還可以使用諸如劃線或 者使用掩模的蝕刻之類的方法來形成凹槽8 1。在劃線的情 -48- 200529088 (45) 況下，可以有金剛石劃線和雷射器劃線。在使用雷射劃線 的情況下，例如，採用Nd:YAG雷射器的諧振器，可以使 用諸如基波的諧振波長爲1 〇64nm或者二次諧波的諧振波 長爲53 2nm的脈衝諧振中的200至3 00W功率的線性雷射光 束。 在進行蝕刻的情況下，在根據曝光和顯影的處理形成 掩模圖形之後，可以藉由諸如乾式蝕刻的蝕刻方法相互形 φ 成裝置。在乾式蝕刻中，可以使用大氣壓力電漿。作爲乾 式蝕刻的氣體，可以使用由Cl2、BC13、SiCl4或者其他等 等分類的基於氯的氣體，或者由CF4、SF6、NF3、CHF3或 者其他等等分類的基於氟的氣體，或者〇2氣體。然而， 用於蝕刻的氣體並不限制於此。可以使用大氣壓力電漿來 進行蝕刻。在這種情況下，較佳的是，使用cf4和02的混 合氣體用作爲蝕刻氣體。可以藉由使用不同氣體的多次蝕 刻來形成凹槽8 1。當然，可以使用濕式蝕刻來形成凹槽8 1 ❿。 當形成凹槽時，凹槽可以具有能夠至少達到暴露剝離 層表面點的深度，較佳的是，可以適當控制諸如鑽石輪劃 片機之類的方法，以便於不會劃傷基底，使得該基底60可 以重複使用。 接著，黏結具有突出部分82的夾具83 (支撐基底）， 使得各個薄膜積體電路裝置13與插入其中的黏結材料84固 定在一起（圖14C)。該夾具可以具有臨時固定多個薄膜 積體電路裝置的作用，以便於防止在去除了剝離層之後薄 -49- 200529088 (46) 膜積體電路裝置的分散開來。較佳的是，夾具具有一個類 似於梳子的突出部分的結構，正如圖1 4C所示，使得它便 於以後包含鹵素氟化物的氣體或液體的引入。然而，可以 使用扁平狀的夾具。更佳的是，提供開口 8 5，使得它便於 以後包含鹵素氟化物的氣體或液體的引入。 作爲夾具，例如，可以使用玻璃基底、石英基底、和 包括二氧化矽的不銹鋼（SUS )基底作爲它的主要機構， φ 這些基底不會被鹵素所損壞。只要使用不會被鹵素氟化物 所損壞的材料，夾具並不限制於這些基底。 作爲黏結材料，可以使用其黏結力（黏結性）可以被 UV光輻射所降低或損耗的材料。這裏使用了由Nitto Denko所製造的UV輻射剝離帶。除此之外，可以重複黏 結和剝離的黏結材料，諸如由3M INNOVATIVE PROPERTIES所製造的“ P〇st — it”（註冊商標）和由 MOORE BUSINESS FORMS INC.戶斤製造的 “NOTESTIX” φ (註冊商標）的産品。例如，可以使用在日本專利申請公 告No.200 1 -3 0403、日本專利公告No.2992092和日本專利 申請公告No. 6-299 1 27中所揭示的，丙烯酸黏結劑、合成 橡膠黏結劑以及天然橡膠黏結劑。當然，只要夾具容易取 下，黏結材料並不限制於這些材料。 接著’藉由將鹵素氟化物氣體引入到凹槽8丨來蝕刻和 去除作爲剝離層的a - S 1薄膜（圖} 5 a )。這裏使用圖丨8所 示的低壓CVD系統來蝕刻和去除a-si薄膜，其條件爲： 氣體.C1F3(二氟化氯）’溫度：350。〇，流率：3〇〇sccm -50- 200529088 (47) ，壓力：6Torr，以及時間：3小時。然而，條件並沒有限 制，可以適當變化。另外，可以使用與氮氣相混合的 CIF3的氣體’追裏需要適當設置兩種氣體的流率。除了 C1F3，還可以使用諸如BrF3或者C1F2之類的氣體。 圖18所示的低壓CVD系統的工作是將諸如C1F3氣體 8 6的鹵素氟化物氣體引入到在反應場中的鐘形燒結爐！ 00 中，使得氣體在基底1 〇 1中循環。此外，在鐘形燒結爐的 φ 外面設置加熱器1 〇2，並從排氣管道1 03將剩餘的氣體排出 〇 在採用諸如C1F3之類的鹵素氟化物進行選擇性蝕刻 矽的過程中，二氧化矽、氮化矽、SiOxNY或SiNx〇Y難以 被蝕刻。因此，要化時間來蝕刻剝離層6 1，以致最終能剝 離基底60(圖15B)。另一方面，包括諸如二氧化矽、氮 化矽、包含氮的二氧化矽）的氮氧化矽或者熱阻樹脂之類 材料的基礎薄膜（保護薄膜）、中間層薄膜或保護薄膜難 φ 以蝕刻，從而可以避免對薄膜積體電路的損壞。當然，所 剝離的基底60可以再次使用，這就降低了成本。 以後需剝離的基底材料並不限制於上述基於矽的材料 ’只要剝離層6 1能夠使用諸如CIF3之類的鹵素氟化物去 除即可。此外，保護薄膜或者中間層薄膜的材料並不限制 於上述材料，只要該層不會被諸如C1F3之類的鹵素氟化 物所損壞即可。 接著，可以採用UV光輻射來減小或取消黏結材料84 的黏結性，使得夾具與薄膜積體電路裝置相分離。這就有 -51 - 200529088 (48) 可能大批量生産薄膜積體電路裝置1 3。較佳的是，重複使 用夾具，以降低成本（圖15C)。 可以上述方法所製成的薄膜積體電路裝置13可以藉由 使用諸如小型真空鑷子來攜帶，並黏結在諸如ID標記和 ID卡之類産品部分地所需部分上。 作爲分離基底的方法，可以採用的方法是，對所形成 的薄膜積體電路裝置的基底給予應力，以採用物理方式來 φ 分離基底。在這種情況下，可以使用諸如W、Si02和W03 之類材料作爲剝離層。爲了提供應力，可以使用金剛石筆 等等來施加。本實施例可以與任何其他實施例模式和實施 例任意組合。 (實施例2 ) 在本實施例中，討論了一種重複使用基底60的情況， 在該情況下，使用諸如金剛石劃片機之類的方法在所形成 φ 的凹槽81中劃分基底60。 作爲第一種方法，在所使用的基底88上形成平整薄膜 89，如圖19A所示。作爲平整薄膜89，可以使用諸如旋塗 、噴霧或微滴滴注之類的方法來形成諸如聚醯亞胺、丙烯 酸、聚醯胺或諸如矽氧烷的熱阻樹脂的薄膜。考慮到熱處 理的後續處理技術，較佳的是，使用諸如矽氧烷的熱阻樹 脂薄膜。另外，也可以使用諸如PSG (磷矽玻璃）、 BPSG (硼磷矽玻璃）或者鋁之類的無機材料。下列處理 技術相同於其他實施例模式或實施例中的處理。 -52- 200529088 (49) 作爲第二種方法’在附圖中沒有顯不’可以使用 CMP (化學機械拋光）方法來平整基底的表面，這在使用 存在著輕微劃痕的基底8 8的情況中是特別有效。在C MP 中，在墊中提供稱之爲漿料的抛光溶劑進行抛光，在利用 墊抛光時藉由旋轉晶片夾具以及旋轉稱轉盤的轉台施加壓 力來抛光以進行平整。作爲漿料，通常可以使用與鹼性膠 狀矽土相混合的漿料。下列處理可以相同於其他實施例模 φ 式或實施例中的處理。本實施例可以與任何其他實施例模 式和實施例任意組合。 (實施例3 ) 在本實施例中，討論了使用不是玻璃基底或石英基底 作爲剝離基底的基底情況。 在第一個實例中，製備矽晶片90,並且藉由進行熱處 理在矽晶片90的表面上形成氧化薄膜91 (二氧化矽薄膜） φ 以獲得熱氧化矽基底92 (圖1 9B )。作爲熱處理方法，例 如，可以在存在著氧和氮氣的大氣氣氛中進行800至1200 °C (較佳的是，在大約900 °C至1 150 °C )的熱處理，但是 ，並不限制於這些溫度。 儘管可以氧化在半導體基底周圍的所有表面或者至少 一部分表面，但是，較佳的是’氧化在半導體基底周圍的 所有表面，以形成二氧化矽，以便於在隨後使用諸如 C1F3之類的鹵素氟化物將薄膜積體電路與基底相分離時不 會損壞半導體基底。形成半導體基底的基底並不限於矽。 -53- 200529088 (50) 可以使用具有氮化或者氮氧化表面的基底來取代具有 氧化表面的半導體基底。例如，可以使用諸如單層矽基底 的基底或向其表面注入諸如氮離子的熱氧化矽基底。同樣 ，也可以使用包括諸如不銹鋼基底（SUS基底）之類金屬 的基底，在其表面上可以形成諸如二氧化矽或者氮化矽絕 緣薄膜。 之後，在氧化薄膜9 1上，形成剝離層、基礎保護薄膜 φ 和TFT，以及使用諸如鹵素氟化物之類氣體來進行分離。 在氧化薄膜91上直接形成TFT而沒有提供剝離層或者基 礎保護薄膜之後，可以移除矽晶片90以進行分離。 在第二實例中，製備矽晶片，以及採用摻雜來注入氧 離子。隨後，藉由900至120(TC的熱處理來形成埋入式氧 化薄膜94 (圖19C )。該熱處理溫度並不限制於此。然而 ，由於熱處理還具有改善由於摻雜所損害表面一側（上層 c-Si層95 )上的單晶體矽層的晶體程度的功能以及形成埋 φ 入式氧化薄膜的功能，這就需要根據這些功能來控制加熱 的溫度。於是，就能夠獲得包括下層c-Si層93、埋入式 氧化薄膜94和上層c-Si層95所構成的SIMOX基底96。 可藉由摻雜注入氮離子，以取代氧離子，從而獲得 SOI基底。儘管在附圖中沒有顯示，但可以使用抛光的基 底（所謂層疊基底），它具有形成氧化薄膜的裝置晶片（ Si基底在要形成裝置的一側上）和處理晶片（Si基底） 且相互鍵合在一起，使得氧化薄膜處於中央。 此後，當形成了 TFT時，上層c-Si層95可以用作爲 -54- 200529088 (51) TFT的半導體層（主動層）。在使用鹵素氟化物氣體的分 離情況下，可以全部或者部分去除下層c-Si層93。埋入 式氧化薄膜94具有保護薄膜（基礎薄膜）的功能。本實施 例可以與任何其他實施例模式和實施例任意組合。 (實施例4 ) 在本實施例中，參考圖17A和17B討論根據本發明的 φ 薄膜積體電路裝置及其製造方法。該製造方法沒有採用夾 具進行黏結鍵合。首先，採用與上述實施例相同的方法形 成圖1 4B所示的狀態（形成凹槽的狀態）。 接著，在圖1 4B所示的狀態中，也可以將所要使用的 多個基底99作爲一個盤子，在該盤子上形成薄膜積體電路 裝置，將它面向下放入低壓CVD的爐（鐘形燒結爐，參 考圖1 8 )內並加以固定，在這種情況下，形成薄膜積體電 路裝置的基底也具有可容納薄膜積體電路裝置的盤子的功 φ 能。當然，可以分別提供基底和盤子。隨後，當使用諸如 C1F3之類鹵素氟化物來蝕刻剝離層時，所分離的上層薄膜 積體電路裝置可以脫落在要作爲盤子所使用的基底99的背 面（盤子區域）中，在該區域上形成了下層薄膜積體電路 裝置。 在盤子區域和薄膜積體電路裝置之間的距離較佳的是 0.5至1mm，以便於避免所分離的薄膜積體電路裝置的分 別分離和容易提供諸如C1F3之類的鹵素氟化物。此外， 爲了能夠避免所分離的薄膜積體電路裝置的分別分離’較 -55- 200529088 (52) 佳的是，根據薄膜積體電路裝置的尺寸，在所要使用的基 底99的盤子區域中心形成突出的部分，正如圖17A所示。 在分離了裝置之後，可以使用小型真空鑷子9 7或者其 他等等的吸收來攜帶在盤子區域上的薄膜積體電路裝置（ 圖1 7B )，並轉移至所需要的産品上。 作爲盤以及也作爲盤子所使用的基底99，可以使用各 種基底，例如，熱氧化矽基底、諸如SIMOX基底之類的 φ SOI基底、玻璃基底、石英基底、SUS基底、鋁基底。以 及熱阻撓性基底（塑膠晶片等等）。然而，較佳的是，使 用可以抗鹵素氟化物和耐熱的。 使用上述方法，就有可能在不使用夾具的條件下大批 量生産薄膜積體電路裝置。本實施例可以與任何其他實施 例模式和實施例任意組合。 (實施例5 ) φ 在本實施例中，參考圖20A至20C和圖21 A至21D討 論一種方法，在該方法中，在撓性基底上所製成的天線和 與天線分別製成的薄膜積體電路裝置都是後續相互連接地 〇 圖20A至20C顯示了一種製造ID標記、ID卡以及其 他等等的情況，在該情況下，在可折疊的撓性基底丨〇4上 形成天線1〇5，將分別形成的IDF晶片107與天線105相連 接，並隨後，將撓性基底折疊成一半用於密封，其中，天 線1 05是在濺射等等之後採用圖形化所形成的，也可以藉 -56- 200529088 (53) 由使用微滴滴注選擇性滴注包括導電材料的組成並隨後乾 燥和燒結該組成所形成的。在形成天線1 05之後，可以採 用諸如CMP或者壓緊之類的方法來改善其平整度。 對於天線105，可以形成用於天線1〇5和薄膜積體電路 裝置（IDF晶片）107相互連接的連接墊106。該連接墊 106可以形成在薄膜積體電路裝置的側面。可以使用各向 異性導電薄膜或者諸如鍵合之類的熟知方法來連接薄膜積 φ 體電路裝置1〇7和天線105。天線105的形狀並不限制於圖 20A至20C所示的形狀，在電磁感應類型的情況下，只要 在折疊時天線1 05具有對稱的線圈形狀即可。當然，也可 以適當地採用諸如電磁耦合型、微波型和光學通訊型之類 的其他通訊系統。 圖21 A是說明沿著圖20C所示線X — Y的折疊式天線 基底狀態的剖面示意圖。現在可參考圖2 1 A至2 1 D來討論 用於將折疊天線基底和薄膜積體電路裝置（IDF晶片）相 φ 互連接的方法。 首先，在基底1 04上形成包括諸如a-Si材料的剝離層 61，並形成保護薄膜55。在這種情況下，形成連接端點， 該端點可以用於在折疊天線基底之後連接著下層天線l〇5b (圖2 1 A )。在藉由導電薄膜的圖形化形成連接端點之後 ，可以進行平整處理，並隨後形成保護薄膜。另外，在形 成了保護薄膜可選擇性地留下所要形成連接端點的部分之 後’就可以藉由滴注來形成連接端點以及採用諸如微滴滴 注的方法塡充導電材料。 -57-

200529088 (54) 接著，在根據上述實施例形成了構成CPU、言Ϊ 等的TFT之後，形成第一中間層薄膜30a，並隨後 觸孔，以形成用於連接上層天線l〇5a的上層連 l〇9a，連接下層天線105b的下層連接接線109b和 (圖21B )。接著，在形成了第二中間層薄膜30b 形成接觸孔，以形成用於連接上層天線l〇5a的J 接線l〇9a (圖21C )。可以將塡充劑混合在第一 4 膜3 0a和第二中間層薄膜30b中間。 接著，將所形成的包括各種接線的IDF晶片義 成天線105的撓性基底104的連接墊106上。在這種 ，可以根據圖4A和4B以及圖5A和5B所示的方右 IDF晶片。在本實施例中，在下層天線105b上所g 接端108和連接墊106都相互連接著其中間所提供 22。除了 ACF，也可以使用諸如熟知鍵合、紫外類 UV鍵合之類的鍵合方法。 接著，折疊撓性基底1 04，採用與插入其中的 同的方法將上層天線l〇5a的連接墊與上層連接接 相連接。較佳的是，模壓諸如在天線和薄膜積體 之間的環氧樹脂之類的材料。在這種情況下，可 於在樹脂中包含塡充劑所産生的在樹脂和天線之 係數的差異所引起的應力。這就有可能防止樹脂 脫落。 正如在本實施例中所討論的，藉由折疊的天 與薄膜積體電路裝置的上下部分相連接，天線可以 i憶體等 ^形成接 接接線 1接線5 1 之後， .層連接 間層薄 i結在形 情況下 :來連接 :供的連 的 ACF ;合或者 ACF相 線 109a’ 路裝置 避免由 熱膨脹 剝離和 將天線 形成在 -58- 200529088 (55) 薄膜積體電路裝置的上下部分，從而可以增加接受面積， 以便於改善接受的精度。本實施例可以與任何其他實施例 模式和實施例任意組合。 (實施例6 ) 在本實施例中，參考圖22a至22C討論一種方法，在 該方法中’使用鹵素氟化物氣體所分離的裝置可以在沒有 φ 去除鍵合1DF晶片的夾具83的條件下直接鍵合在諸如ID 卡的商品上。 首先’可採用上述實施例的方法，形成多個IDF晶片 110，並且採用插入其中的黏結材料84黏結夾具83。作爲 夾具83，可以使用具有突出部分82的夾具，正如圖22A所 示。作爲黏結材料84，這裏使用了 UV光輻射會降低或損 失黏結性的材料。此外，提供包括有機材料或無機材料的 保護薄膜54，以防止對裝置的損害。隨後，藉由使用諸如 φ C1F3之類的鹵素氟化物的蝕刻進行裝置的相互分離。 接著’將具有所鍵合夾具的裝置轉移和對準諸如ID 卡之類商品的台階上。在這種情況下，可以使用由夾具和 台階所提供的對準標記1 1 1和11 2，正如圖22A所示，並且 在附圖中沒有顯示，可以使用在商品上直接形成的標記。 在需要形成薄膜積體電路裝置的商品部分（這裏是ID卡 的下層卡基底37a)上，事先形成黏結材料113，並將所需 裝置可藉由控制夾具的位置黏結在商品的所需位置上（圖 22A ) 〇 -59- 200529088 (56) 接著’藉由掩模選擇性地採用U V光1 1 4來輻射黏結 著下層卡基底37b的裝置，以降低或損失黏結材料84的黏 結性，並從而將夾具與裝置分離（圖22B )。這就有可能 在商品的所需部分形成所需的ID晶片11〇。在形成了裝置 之後’該裝置可以採用諸如上層卡基底37a覆蓋（圖22C )。儘管這裏所顯示的是在卡基底中形成天線1 1的情況， 但是也可以在裝置中形成天線。 ϋ 藉由使用根據本發明的本實施例所討論的方法，就可 以在所需部分形成所需要的裝置，而不需要在使用諸如 CIF3之類鹵素氟化物藉由蝕刻相互分離裝置時分別分離裝 置。 很顯然，本實施例不僅可以應用於ID卡，而且還可 以應用於各種商品。本實施例可以與任何其他實施例模式 和實施例任意組合。 φ (實施例7 ) 在本實施例中，討論了一種諸如將ID標記以一個方 向折疊且可任意將IDF晶片設置在商品上的情況中的TFT 結構。

圖23是在ID標記20中所形成的IDF晶片110中的TFT 中的島狀半導體薄膜5 7的俯視示意圖。在島狀半導體薄膜 5 7中，形成了提供η形或p型雜質的源極區域1 1 5和汲極 區域Π7以及沒有提供雜質的通道區域1 16。在IDF晶片 1 10中至少一個TFT的半導體區域是連接著天線1 1的。 -60- 200529088 (57) ID標記20的彎曲方向可設置成其方向基本上垂直於 所形成的源極（S )、通道（C )和汲極（D )的方向或者 在半導體薄膜中晶粒所生産的方向。因此，當彎曲ID標 記20時，就可以避免在島狀半導體薄膜57中所産生的脫落 ，以及能夠提供穩定的TFT操作且與ID標記20操作無關 φ (實施例8 ) 在本實施例中，討論採用在實施例1處理中的高溫多 晶矽（HP S )的情況。一般來說，包括在玻璃基底的上限 溫度（大約600 °C )或高於上限溫度下所進行的晶體化處 理的半導體處理可稱之爲高溫處理。 在形成了半導體薄膜之後，將諸如Ni之類的上述催 化劑添加在半導體薄膜中，並隨後在LPCVD爐中進行熱 處理。在大約或高於700 °C的溫度下，在半導體薄膜中産 φ 生晶核，從而促進晶體化。 此後，在島狀半導體薄膜之後，採用LPCVD的方法 形成閘極絕緣薄膜。例如，使用混合N2或02的矽烷基氣 體的氣體，在900 °C或高於900 °C的高溫下形成HTO薄膜 (高溫氧化薄膜）。 接著，藉由沈積薄膜厚度15 Onm包括諸如磷的η型雜 質的多晶矽（Ρ - s i )，形成閘極電極層。此外，沈積膜厚 150nm的W-Si (鎢一矽化物）。作爲其製造方法，可以 適當採用諸如濺射或CVD之類的方法。之後，可以採用 -61 - 200529088 (58) 實施例1中的相同方法進行浸漬處理。 在浸漬處理之後，進行在950 °C溫度下的30分鐘的熱 致動處理，以致動雜質區域。此外’ B p s G可應用於軟熔 ，並且可以採用抗蝕劑的蝕刻來實現平整。此外，在3 5 0 °C溫度下進行燒氫退火，以便於恢復電漿的損傷。 其他處理可以採用與實施例1相同的方法來進行。儘 管在本實施例中TFT具有上閘極結構，但是也可以使用 下閘極結構（反向台階結構）。本實施例可以與任何其他 實施例模式和實施例任意組合。 (實施例9 ) 在本實施例中，討論了對實施例1處理中的島狀半導 體薄膜57採用SAS (半非晶矽）的情況。SAS可以藉由矽 化物氣體的輝光放電離解法獲得。SiH4是一種典型的矽化 物氣體，此外，也有可能採用諸如 Si2H6、SiH2Cl2、 φ SiHCl3、SiCl4和SiF4之類的氣體。當使用在採用選自包 含氫、氫和氦、氬、氪和氖族中的一種或多種稀有氣體元 素進行稀釋後的矽化物氣體時，就可以方便地形成SAS。 稀釋矽化物氣體的較佳稀釋比率的範圍爲10至1 000倍。當 然，在減壓的條件下，減壓的範圍大約爲0.1 Pa至133Pa， 可以採用氣體放電離解的方法來形成薄膜。爲了能夠産生 輝光放電，可以提供從1至120MHz的電功率，較佳的是 ，從13至60MHz的高頻功率。基底的熱處理溫度較佳的 是3 0 0 °C或低於3 00 °C，並且建議的基底熱處理溫度爲從 -62- 200529088 (59) 1 0 0 °C 至 2 0 0 °C。 此外，諸如CH4或C2H6之類的碳化物氣體或者諸如 GeH4或GeF4之類的鍺化物氣體可以混入矽化物氣體中， 從而控制能帶寬度爲1·5至2.4eV或0.9至l.leV。 當爲了有目的地控制價電子而沒有添加雜質元素時， SAS顯示了較弱的η型電子導電性能。這是因爲在較高電 功率下的輝光放電較沈積非晶半導體情況下更容易使氧與 φ 半導體薄膜混合。因而，藉由滲雜第一半導體薄膜，在該 薄膜中提供了 TFT的通道形成區域，並且在沈積的同時 或在沈積之後利用雜質元素影響p型導電性，就有可能控 制臨界値電壓。作爲影響p型導電性的雜質元素，通常可 使用硼，以及在矽化物氣體中可以1至lOOOppm的比率混 入諸如B2H6或BF3之類的雜質氣體。例如，在使用硼作爲 影響P型導電性的雜質元素的情況下，硼的濃度可以控制 在lxlO14至6xl016atoms/cm3。藉由使用SAS來形成通道 φ 形成區域，就可以獲得1至10cm2/V sec的場效應遷移率。 在使用SAS的情況下，也有可能省略晶體化半導體 薄膜的處理（高溫熱處理）。在這一過程中，也可以直接 在撓性基底上直接形成晶片。儘管在本發明的原理上來看 TFT並不形成在矽晶片上，但是有可能使用矽晶片作爲在 撓性基底等等之前需要剝離的基底。本實施例可以與任何 其他實施例模式和實施例任意組合。 (實施例1 〇 ) -63- 200529088 (60) 在本實施例中，參考圖24 A至24E和圖25 A至25 D 論根據本發明的ID標記、ID標籤和ID卡的應用以及 其黏結在商品上的實例。 圖24A顯示根據本發明ID標記完成産品狀態的實 。在標記的板1 18 (分離紙）上，形成了多個合倂ID F 片110的ID標記。ID標記20放入盒11 9中。此外，在 標記1 20上寫上商品或服務的有關資訊（例如，物品的 φ 稱、名牌、商標、商標權利人、銷售商以及製造商）， 時將商品（或一類商品）唯一擁有的ID號分配給所合 著IDF晶片，使得它有可能方便地識別出諸如專利和商 之類知識財産權的僞造和侵權，以及諸如不合理競爭的 規。此外，大量資訊太多而難以在商品容器上或標記上 淸楚，例如，生産區域、銷售區域、品質、原料、效果 使用方法、數量、形狀、價格、生産方法、使用方向、 産時間、使用時間、有效期和商品的說明，以及商品知 φ 財産權的資訊，都可以輸入在IDF晶片內，使得承辦人 使用者都可以使用簡單的讀取器來讀取這些資訊。在生 者也可以方便地重寫或者刪除資訊的同時，則不允許承 者或使用者重寫或刪除這些資訊。 圖2 4B顯示了 ID標籤120，它具有合倂的IDF晶片 藉由將ID標籤120放置在商品上，商品的管理就變得十 便捷。例如，在商品被偷的情況下，藉由跟蹤商品的路 就能夠快速逮住竊賊。這樣，藉由提供ID標籤，就能 以所謂可追溯方式來分配高級商品。 討 將 例 晶 ID 名 同 倂 標 違 寫 生 識 和 産 辦 分 徑 夠 -64 - 200529088 (61) 圖24C顯示了根據本發明的ID卡41完成産品的狀態 的實例。該ID卡可以包括所有的卡，例如，現金卡、信 用卡、預付卡、電子票據、電子錢包、電話卡、以及會員 卡等。 圖2 4D顯示應用本發明票據122的成品的狀態。票據 122具有植入其中的IDF晶片110，並且在其周圍模壓樹脂 ，以保護IDF晶片1 1〇，其中在樹脂中包含了塡充劑。票 φ 據122可以採用與根據本發明的ID標記、ID標籤或ID卡 相同的方法來製造。票據包括，但並不限於，郵票、門票 、會費、禮品贈券、書籍贈券、文具贈券、啤酒贈券、食 品贈券、各種禮品和各種服務贈券。 圖2 4E顯示了應用於本發明的包裝紙的薄膜127的完 成産品的狀態。用於包裝紙的薄膜127具有IDF晶片1 10， 並且在其周圍模壓了樹脂，以保護IDF晶片1 10，其中在 樹脂中包含了塡充劑。該適用於包裝紙的薄膜27可以採用 φ ’例如，任意地將IDF晶片散佈在下層薄膜上並將其中插 入塡充層的上層薄膜覆蓋著IDF晶片的方法來製成。用於 包裝紙的薄膜127可以放入盒129中，並可以隔刀128來裁 剪所需數量的薄膜及使用。用於包裝紙的薄膜127的材料 並沒有特殊的限制。例如，可以使用諸如薄膜樹脂、鋁箔 和紙之類的材料。 圖25 A和25B分別顯示了黏結了 ID標記20的書籍123 和塑膠瓶1 24。在本發明中所使用的ID標記是相當薄的。 因此，當ID標記放置在諸如書籍1 23之類物品時，不會損 -65- 200529088 (62) 壞它的功能或設計。此外’在非接觸型薄膜積體電路裝置 的情況下，天線和晶片可以整合形成’使得它可以更加容 易地將非接觸型薄膜積體電路裝置直接轉移到具有彎曲表 面的商品上。 圖25C顯示了將ID標記20直接黏結在諸如水果131之 類的新鮮食物上的狀態。此外’圖2 5 D顯示了 一例採用用 於包裝紙的薄膜來包裝諸如蔬菜之類的新鮮食物的實例。 φ 當IDF晶片110黏結在商品上時，就有可能剝離IDF晶片 110。然而，當採用用於包裝的薄膜127來包裝商品時，就 難以剝離用於包裝的薄膜1 2 7，這就更佳有利於安全。根 據本發明的IDF晶片可以應用於所有的商品，包括上述的 所有商品。 (實施例1 1 ) 在本實施例中，參考圖26 A和26B、圖27和圖28討論 φ 了管理攜帶根據本發明的ID標記或ID標籤的商品的方法 以及資訊和商品的流程。 首先，參考圖26A來討論顧客在商店中購買商品的情 況。對在商店中所顯示的商品132黏結上儲存著商品132的 唯一資訊和生産歷史之類資訊的ID標記20或者ID標籤。 當手持在商店裏所準備的R/W 133或者他（她）自己的 R/W在商品132上藉由R/W 133的天線部分134和黏結在商 品132上的ID標記20或ID標籤進行通訊，使用者就可以 讀取儲存在ID標記20或ID標籤中的資訊。 -66 - 200529088 (63) 較佳的是，使用者可以使用操作鍵1 3 6方便地讀取資 訊並且選擇購買/不購買。此外，所讀取的資訊可以顯示 在R/W 133上所設置的顯示部分135。該資訊包括商品的 價格。消費稅、生產國家、製造商、輸入商品的地方、生 産的時間、最佳使用的截止期，以及商品的應用（例如， 在食品使用法）。此外，在購買時還顯示購買的總數以提 供便利。 φ 當客戶的R/W 133連接著POS系統137(銷售點系統： 在銷售時資訊管理的系統，換句話說，是用於銷售管理、 客戶管理、資産管理、購買管理以及其他等等的系統，它 可以藉由自動讀取器在商品的銷售時讀取黏結在商品上的 ID標記、ID標籤或者其他等等，並直接輸入至電腦）時， 在檢驗記帳處就不再需要條碼的習知讀取。 當R/W 133或者POS系統137連接著個人帳戶138時， 使得電子錢款可以在沒有註冊登記得情況下自動劃入購買 $ 帳戶或者不使用現金購買昂貴有價値物品等等。此外，當 各個人都具有的電子錢卡時，與R/W的通訊就有可能在 當場進行結算。作爲電子錢卡，當然，可以採用根據本發 明的ID卡。此外，當在商店的出口設置了用於管理商品 的門時，就可以檢驗沒有輸入R/W或POS系統的商品（ 通常，是沒有購買的），以防止竊賊。 R/W的形狀或功能並不限於圖26A所示。例如，如圖 26B所示，個人所手持的攜帶型資訊終端，例如，具有 R/W功能的手機本體1 80，可以藉由感測器部分丨8丨在顯示 -67- 200529088 (64) 部分183上顯示攜帶著ID標記或ID標籤的商品172的資訊 。這樣，與習知無線電頻率標籤等等所提供的資訊相比較 ，客戶可以更方便地獲得更多有關商品的資訊。 在根據本發明將非接觸型薄膜積體電路裝置合倂在商 品中的情況下，商品可以根據諸如卡的商品和讀取器/寫 入器之間的距離和頻率分類爲：非常接近類、接近類、相 鄰類和遙控類。非常接近類是通訊距離爲0至2mm的電磁 φ 感應類，所使用的通訊頻率爲4.92GHz。接近類是通訊距 離爲大約10 cm的電磁感應類，所使用的通訊頻率爲 13.56MHz。相鄰類是通訊距離爲大約70cm的電磁感應類 ，所使用的通訊頻率爲13.56 MHz。遙控類是通訊距離爲 大約幾米的微波類。 非接觸型1C的特性是藉由線圈天線的電磁感應（電 磁感應類）、互感（電磁耦合類）或者由於靜電所引起的 感應（靜電耦合類）來提供電功率的。藉由控制該天線的 φ 繞組數量，就可以選擇接收的頻率。例如，藉由增加頻率 使得波長變得更短，則可以減少天線的繞組數量。 與接觸型薄膜積體電路裝置相比較，非接觸型薄膜積 體電路裝置不與讀取器/寫入器相接觸，並且功率的提供 和資訊的通訊是在沒有接觸的條件下進行的。因此，非接 觸型薄膜積體電路裝置可以不消除所具有的較高粗糙度， 不需要擔心由於靜電場所引起的誤差。此外，可以很方便 地處理薄膜積體電路裝置，它可以不完整的結構保持在讀 取器/寫入器上這裏，簡要地討論了攜帶著根據本發明的 -68- 200529088 (65) ID標記、ID標籤或其他等等的商品流程。在圖27中，生 産者（製造商）向銷售商（例如，零售商或代理商）或客 戶提供攜帶著薄膜積體電路裝置的商品。隨後，銷售商可 以根據客戶的結算向生産者提供諸如價格資訊、銷售商品 的數量，以及銷售的時間之類的銷售資訊。另一方面，客 戶可以提供諸如個人資訊的購買資訊。例如，客戶可以藉 由使用攜帶薄膜積體電路裝置的信用卡或者個人讀取器或 φ 者其他等等，藉由聯際網路等等向銷售商和製造商提供購 買資訊。此外，銷售商可以使用薄膜積體電路裝置向客戶 提供商品資訊，同時銷售商可以從客戶出獲得購買資訊。 這些銷售資訊、購買資訊或其他等等都是十分有價値的資 訊，並對於未來的商業決策是非常有用的。 作爲提供各種資訊的方式，一種方法是由銷售商或者 客戶的讀取器來讀取薄膜積體電路裝置的有關資訊並藉由 電腦或者網路發佈給生産者（製造商）、銷售商或者客戶 φ 。正如以上所討論的，藉由薄膜積體電路裝置所提供的各 種資訊都可以發送至需要資訊的部門。因此，根據本發明 的ID標記和ID標籤在商品的交換和商品的管理中也是十 分有用的。上述所討論的系統可以應用於從客戶再分配給 使用産品代理商得分配商品的情況。 接著，參考圖28討論機場行李校驗的情況。當具有合 倂在IDF晶片1 10中的ID標籤120的行李13 9放置在傳輸帶 145上通過讀取器/寫入器140時，由天線141所振蕩的電磁 波142啓動IDF晶片1 10，將在記憶體中所包括的資訊轉換 -69- 200529088 (66) 成訊號，並將該訊號發送至讀取器/寫入器140，使得電腦 143可以識別這些資訊。 電腦143連接著資料庫144，在資料庫中儲存了附加在 ID標記或者ID標籤或者合倂在IDF晶片中的市場上適當 分配（合法的分配）商品資訊（下文中稱之爲“標識産品 ”），使得在行李1 3 9中所包括的商品資訊可以得到資料 庫144的校驗。隨後，在行李139中包括了不是標識産品 φ 的物品的情況下，就進行檢查，並可根據需要、配置、放 棄、處置或者其他等等情況實現檢查。在包括危險品或者 武器等禁止攜帶上飛機的情況下，即使這是標識産品，但 電腦1 43仍舊會檢測出這類危險品或者武器。在這種情況 下’電腦1 4 3中的軟體可以編程，以防止行李通過檢測門 〇 當然’在包括違法物品的情況下，例如，僞造的物品 、贋品、違禁品或不是標識産品的走私貨物，該行李就不 φ 允許通過檢測門。這就有可能防止違法物品進入國家或者 從國家流出。此外，可以檢測危險品和武器，以防止恐怖 活動。 (實施例1 2 ) 在本實施例中，參考圖29至31討論了根據本發明的 ID標記、ID標籤、ID卡以及其他等等的通訊原理的實例 〇 圖29顯示了諸如iD標記和讀取器/寫入器414之類物 -70- 200529088 (67) 品的方塊圖。標記400標記著用於輸入的天線，標記401標 記著用於輸出的天線。此外，標記402標記著用於輸入的 介面，標記403標記著用於輸出的介面。所有種類的天線 數量並不限制於圖2 9所示的數量。天線的形狀也並不限制 於線圈的形狀。由天線400所接受到的電磁波412，可用於 從天線418輸入，作爲讀取器/寫入器414的輸出，在輸入 介面402中解調或轉換成直流電流，並隨後，藉由匯流排 φ 409提供給諸如 CPU 404、輔助處理器405、ROM 406、 RAM 407以及非揮發性記憶體40 8等各種電路。 當在薄膜積體電路裝置410中的所有處理都是可控制 時，輔助處理器405作爲幫助主處理器CPU 404工作的輔 助處理器使用。一般來說，輔助處理器405具有專門用於 處理代碼的指令執行單元的功能，並且能夠執行代碼的處 理，這是在進行諸如結算的應用中是必需的。作爲非揮發 性記憶體 408，例如，EPROM、EEPROM、UV — EPROM、 φ 快閃記憶體或者FRAM，較佳的是，使用可以多次重寫資 訊的記憶體。 非揮發性記憶體408可以分成爲程式記憶體（其中儲 存著程式的區域），工作記憶體（臨時儲存在執行程式中 的資料的區域），以及資料記憶體（除了商品的唯一資訊 之外還儲存程式所處理的固定資料的區域）。一般來說， ROM可以用於程式記億體，可以用於工作記憶體。此外 ’ RAM還可以具有在與R/W通訊過程中的緩衝器的功能 。爲了能夠儲存以預定位址作爲訊號所輸入的資料，一般 -71 - 200529088 (68) 可以使用eeprom。 商品所唯一的資訊，可以儲存在記憶體中，並在上述 各電路中轉換成訊號，在輸出介面403中進行調制，以及 藉由天線401發送至輸出R/W 414。在輸入的介面402中， 設置了整流線路420和解調電路421。從輸入天線400輸入 的交流電源電壓在整流電路4 2 0中進行整流，並且以直流 電源電壓提供給上述各電路。此外，有輸入天線4 0 0所輸 φ 入的各種交流訊號在解調電路42 1中進行解調。隨後，將 解調所成形波形的各個訊號提供給各個電路。 在輸出介面403中，設置了調制電路423和放大器424 。由各個電路輸入至輸出介面40 3的各個訊號在調制電路 423中進行調制並且進行放大或緩衝放大，並隨後，從輸 出天線401發送至諸如R/W之類的終端設備。在R/W 414 的輸入天線425接受到由非接觸型薄膜積體電路裝置411所 發送的訊號，並在輸入介面426中解調訊號，將解調後的 φ 訊號提供控制器427發送至電腦419，並且可以利用或者不 利用資料庫4 1 5進行資料處理，從而能夠識別商品的唯一 資訊。 儘管上述電腦4 1 9具有可處理商品資訊功能的軟體， 當然，也可以使用硬體來進行資訊處理。因而，與採用習 知方法逐一讀取條碼的工作相比較，用於資訊處理的時間 和勞力以及差錯都可以大大減小，從而減小了商品管理中 的負擔。 圖2 9所示的各種電路僅僅只是顯示了一種根據本發明 -72- 200529088 (69) 的結構。安裝在物品4 1 1和R/W 4 1 4上的各種電路並不限 制於上述電路。圖29顯示使用天線作爲非接觸型的實例。 然而’非接觸型並不限制於這一實例。可以使用發光元件 、光學感測器等等來發送和接受光的資料。 在圖29中，輸入介面402和輸出介面403，都包括了在 薄膜積體電路裝置4 1 0中所形成的諸如整流電路420、解調 電路421或調制電路423、CPU 404。各種記憶體以及其他 φ 等等類比電路。此外，在R/W 414中，輸出介面41 7和輸 入介面426也可以形成在積體電路41 6中。然而，該結構僅 僅只是一個實例，並且本發明並不限制於該結構。例如， 輸入介面402和輸出介面403，都可以包括諸如形成在一個 1C晶片中的整流電路420、解調電路421和調制電路423之 類的類比電路，同時CPU 404、各種記憶體和其他等等可 以形成在使用TFT所形成的薄膜積體電路裝置中。 圖2 9顯示了由作爲終端設備的讀取器/寫入器提供電 φ 源電壓的實例。然而，本發明並不限制於該結構。例如， 在附圖中沒有顯示，可以在非接觸型積體電路裝置中設置 太陽能電池。另外，也可以插入諸如鋰電池之類非常薄的 電池。 圖3 0是說明在輸入天線4 0 0和輸出天線4 〇 1分別形成情 況下的ID標記200的立體圖。儘管ID標記20的特殊製造 方法相同於實施例模式1中的方法，但是它有四個將薄膜 積體電路裝置1 3與天線相連接的端點區域。在輸入天線 4 0 0和輸出天線4 0 1分別形成的情況下的結構並不限制於此 -73 - 200529088 (70) 現在，簡要地討論在薄膜積體電路裝置中的c P U結 構。圖31顯不了積體電路的方塊圖，該積體電路包括CPU 、記憶體以及用於輸入和輸出的介面。首先，對於c P U 9 1 9來說，從主記億體9 0 5中的程式記憶體9 〇 6中讀取指令 的步驟是不可缺少的。因此，就需要藉由位址匯流排9 1 7 來區分出指令的位址。在這種情況下，位址管理部分9 1 1 φ 執行對主記憶體9 0 5定址的命令。在主記憶體9 1 5中的資訊 可以藉由控制匯流排91 8來執行。 當位址指向程式記憶體9 0 6，就輸出在該位址中所儲 存的指令，並且藉由資料匯流排9 1 6和內部匯流排9 1 5將輸 出指令取到指令暫存器9 1 2。各種暫存器或者一組暫存器 9 1 0包括用於工作的記憶體元件，它可用於儲存資料以及 在CPU 91 9中的執行狀態，並且用於執行在CPU 91 9中的 各種處理。 φ 放置在指令暫存器912中的指令可發送至指令解碼器 9 1 3。指令解碼器9 1 3首先編譯所接受到的指令，並轉換成 控制部分900能夠理解的控制資訊，以及指令控制部分900 的工作。指令解碼器9 1 3根據指令來區分所要處理的資訊 行蹤（暫存器還是記憶體）。術語“編譯”是指將多個輸 入訊號的資料（位元）轉換成特殊的訊號。 從指令解碼器91 3到控制部分900的指令可以使用訊號 來執行。控制部分9 0 0具有用於控制電路的訊號線（控制 線）’可執行對應於資訊類型的各種處理，各種控制訊號 -74- 200529088 (71) 都具有附加的開關電路。當開關導通時，控制訊號就能夠 輸出至電路。 在指令的內容與算術有關的情況下，控制部分900就 向處理器90 1輸出用於算術處理的控制訊號（讀取資料的 脈衝訊號）。進行算術的算術暫存器9 0 2可以分成爲處理 物件和被處理物件的兩個暫存器903和904。各種記憶體的 任務正如以上所討論的。此外，當CPU 9 19與外部設備通 訊（例如，R/W )時，輸入和輸出介面9 1 4具有將不同標 準的訊號轉換成CPU 9 19能夠處理的訊號的功能。 此外，工作記憶體90 7是臨時儲存在執行程式處理中 的資料的區域，資料記憶體908是儲存由程式處理的固定 資料的區域。作爲工作記憶體907，一般可使用RAM (隨 機存取記憶體），並具有在資料處理中的工作區域的功能 。此外，RAM還可具有作爲與R/W通訊過程中的緩衝器 的功能。爲了將所輸入的資料以訊號的方式儲存在預定位 址中，一般可以使用EEPROM。 (實施例1 3 ) 在本實施例中，參考圖32A和32B更加具體地討論了 根據本發明的IDF晶片結構的實例。圖32A顯示了 IDF晶 片217的示意圖，它包括電源電路214、輸入和輸出電路 215、天線電路216、邏輯電路210、放大器211、時鐘產生 電路和解碼器2 1 2、記憶體2 1 3、以及其他等等。天線電路 2 16具有天線接線201和天線電容器202。 -75- 200529088 (72) ID F晶片2 1 7可以在沒有它自身電源的條件下工作， 因爲可以藉由從讀取器/寫入器2 0 0接受電磁波2 1 8來提供 電源功率。當天線電路2 1 6接受到來自讀取器/寫入器200 的電磁波2 1 8時，由輸入/輸出電路2 1 5檢測作爲檢測輸出 訊號的訊號，該輸入/輸出電路215包括第一電容器機構 203、第一二極體204、第三二極體207、第三電容器機構 208以及其他等等。放大器211放大這一訊號，使之具有足 φ 夠大的幅度，並隨後採用時鐘產生器和解碼器212分離成 具有資料的時鐘和指令。所發送的指令可由邏輯電路210 進行解碼，使之回應在記憶體2 1 3中的資料並將所需要的 資訊寫入到記憶體。 可以由開關元件209根據邏輯電路210的輸出的導通/ 截止來産生回應。這就變化了天線2 1 6的阻抗，從而改變 了天線電路21 6的反射性。讀取器/寫入器200藉由檢測天 線電路21 6發射性的變化來讀取IDF晶片217的資訊。 φ IDF晶片2 1 7中的各個電路所消耗的電源功率是由藉 由檢測和平滑電源電路2 1 4所接受到的電磁波2 1 8所産生的 直流電源VDD提供。電源電路214包括第一電容器機構 203、第一二極體2 04、第二二極體205和第二電容器機構 2 06，其中，可以控制第二電容器機構206，使之具有足夠 大的數値，以便於向各個電路提供電源功率。 圖32B顯示了天線電路1308和電源電路1307，與在 IDF晶片1309中所使用的電路相分離。天線電路1 3 0 8具有 天線接線1301和天線電容器1302。電源電路1 3 07具有第一 -76- 200529088 (73) 電容器機構1303、第一二極體1304、第二二極體1305以及 第二電容器機構1 3 06。 沒有電池的操作可以是IDF晶片1 3 09的特徵之一。 正如以上所討論的，IDF晶片所具有的機制是，讀取器/ 寫入器所振蕩的電磁波可由天線電路1 3 0 8所拾取並有可由 電源電路1 3 07進行整流，以産生直流電源；並且合倂在 ID晶片中的電路可由直流電源操作。 φ 在實施例模式和實施例中，主要討論了非接觸型薄膜 積體電路裝置。當然，根據本發明的薄膜積體電路裝置也 可以用作爲接觸型薄膜積體電路裝置。例如，可以是磁條 型或者1C模組接觸型晶片。在接觸型1C的情況下，可以 採用沒有天線的結構。另外，也可以使用磁條型或者1C 模組接觸型薄膜積體電路裝置與非接觸型薄膜積體電路裝 置的組合結構。 應用於本發明由IDF晶片所分類的薄膜積體電路裝置 φ ，可以安裝諸如ID標記、ID卡和ID標籤之類的各種商 品上。此外’薄膜積體電路裝置可以用於鈔票、硬幣、信 用卡、票據和有價證券中。特別是，當採用紙、盤子或者 包裝紙的方式應用於商品時，薄膜積體電路裝置就非常有 效°參考實施例模式和實施例，就能夠製造出這些産品。 正如以上所討論的，本發明可以得到廣泛的應用。 ί盡管已經藉由參考附圖的實例全面地討論了本發明， 但是應該理解的是，對於業內熟練的技術人士來說，各種 變化和改進都是顯而易見的。因此，除了這些變化和改進 -77- 200529088 (74) 都脫離了本文中所定義的本發明的範圍，否則所有這些變 化和改進都包括於此。 【圖式簡單說明】 圖1 A和1B是說明根據本發明的ID標記結構的立體 圖； 圖2A和2B是說明根據本發明的id標記結構的立體 • 圖； 圖3 A和3 B是說明根據本發明的id卡結構的立體圖 f 圖4A和4B是說明根據本發明的id標記結構的立體 圖（使用各向同性導電薄膜）； 圖5 A和5 B是說明根據本發明的ID標記結構的立體 圖（使用非導電黏結材料層）； 圖6A和6B是說明根據本發明的ID標記結構的立體 φ 圖（內部交叉接線）； 圖7A至7C是說明根據本發明的id標記、ID卡和ID 標籤結構的立體圖（使用內部基底）； 圖8 A和8 B是說明根據本發明的I d標記和ID卡結構 的立體圖（嵌入天線型）； 圖9 A和9 B是適用於根據本發明I d標記以及其他的 嵌入式天線型薄膜積體電路裝置的橫截面示意圖； 圖10A和10B是說明根據本發明id標記以及其他的 生產線的圖； -78 - 200529088 (75) 圖1 1A和1 1B是說明根據本發明ID卡和ID標籤以及 其他的生產線的圖和成品的放大示意圖； 圖12A至12E是說明在本發明所使用的薄膜積體電路 裝置中的CPU和記憶體的製造方法圖； 圖13A至13D是說明在本發明所使用的薄膜積體電路 裝置中的CPU和記憶體的製造方法圖； 圖14A至14C是說明在本發明所使用的薄膜積體電路 φ 裝置中的CPU和記憶體的製造方法圖； 圖15A至15C是說明在本發明所使用的薄膜積體電路 裝置中的CPU和記憶體的製造方法圖； 圖16A和16B是說明形成側壁的方法圖； 圖17A和17B是說明剝離薄膜積體電路裝置方法圖（ 將所要使用的基底作爲盤使用）； 圖18是低壓CVD系統的示意圖； 圖19A至19C是說明要剝離的各種基底的示意圖； φ 圖20A至20C是說明折疊天線基底的示意圖； 圖2 1 A至2 1 D是說明在折疊天線基底情況下薄膜積體 電路裝置的製造方法圖； 圖22A至22C是說明將IDF晶片黏結在商品化基底上 的方法的示意圖（選擇性紫外光輻射）； 圖23是顯示在形成TFT的源極/通道/汲極區域的方向 和商品化基底的折疊方向之間關係圖； 圖24A至24E是說明根據本發明的物品實例圖； 圖25 A至25D是說明黏結根據本發明的ID標記或者 -79- 200529088 (76) 其他的商品實例圖； 圖26A和26B是說明在商店中購買商品的實例圖； 圖27是顯示在商品製造者（廠家）、銷售者和顧客之 間關係圖； 圖2 8是說明在安全校對時將ID標籤黏結在物品上的 檢測方法圖； 圖2 9是說明根據本發明的ID標記結構的方塊圖； φ 圖30是說明根據本發明的id標記結構的立體圖（用 於輸入的天線和用於輸出的天線）； 圖31是說明在薄膜積體電路裝置中的CPU結構的方 塊圖；和 圖32A和32B是在本發明中所使用的薄膜積體電路裝 置的電路圖。 【主要兀件符號說明】 10 基底 11 天線 12 連接墊 13，13· 薄膜積體電路裝置 14 印字 24 塡充層 28 填充劑 15 黏結材料層 16 分離層 -80- 200529088

(77) 20 ID標記 23 TFT 21 ， 21a-21c 連接接線 22 各向異性導電膜 18 交叉接線 19 接觸部份 53 中間層 26 黏結材料層 17 塗層 27 絕緣層 30a 第一中間層 30b 第二中間層 3 1 保護膜 32 內部基底 37a 上卡基底 37b 下卡基底 4 1 ID卡 54 保護膜 49 ID標記 46 天線整合薄膜積體電路裝置 48 薄膜積體電路裝置 47 天線 57 島狀半導體膜 58 閘極絕緣膜 -81 - 200529088

(78) 55 保護膜 56 閘極電極 52 交叉接線 5 1，5 1 a-51b 接線 59 鈍化膜 53 中間層膜 300 標記紙供應機構 301 ACF供應機構 302 IDF晶片黏接機構 303 黏結材料層供應機構 308 塡充層供應機構 304 分離紙供應機構 305 標記拾取機構 118 標記主板 306 標記分離機構 307 收集機構 309 基底分離機構 3 10 層疊系統 45 層疊樹脂層 6 1 剝離層 60 基底 62 抗蝕劑 70，72 P通道TFT 63 抗蝕劑 -82- 200529088

(79) 69，71 η通道TFT 64 雜質元素 65 雜質元素 66 抗蝕劑 67 雜質元素 68 雜質區域 75 絕緣膜 44 抗蝕劑 76 側壁 77 抗蝕劑 78 雜質元素 79 雜質區域 73 CPU 74 記憶體 8 1 凹槽 82 突出部份 83 夾具 85 開口 84 黏結材料 86 C1F3氣體 100 鐘形燒結爐 10 1 基底 102 加熱器 103 排氣管道 -83 200529088 (80) 88 使用的基底 89 平整膜 90 矽晶片 9 1 氧化膜 92 熱氧化矽基底 94 埋入式氧化膜 93 下層c-Si層 • 95 上層c-Si層 99 基底 97 小型真空鑷子 105 天線 1 04 可折疊撓性基底 106 連接墊 107 薄膜積體電路裝置（IDF晶片） 108 連接端 • 105b 下層天線 105a 上層天線 109a ，109a， 上層連接接線 109b 下層連接接線 110 IDF晶片 111 對準標記 112 對準標記 113 黏結材料 114 UV光 -84- 200529088 (81)

115 117 116 119 120 122 127 128 129 123 124 13 1 130 132 133 134 135 136 137 180 138 1 72 18 1 183 源極區域 汲極區域 通道區域 盒 ID標籤 票據 薄膜 隔刀 盒 書籍 塑膠瓶 水果 蔬菜 商品

R/W 天線部分 顯示部分 操作鍵 POS系統 手機本體 個人帳戶 商品 感測器部分 顯示部分 -85- 200529088 (82)

139 行李 145 傳輸帶 140 讀取器/寫入器 142 電磁波 14 1 天線 143 電腦 144 資料庫 41 1 薄膜積體電路裝置 414 讀取器/寫入器 400 用於輸入的天線 40 1 用於輸出的天線 402 用於輸入的介面 403 用於輸出的介面 4 12 電磁波 4 18 天線 409 匯流排 404 CPU 405 輔助處理器 406 ROM 407 RAM 4 10 薄膜積體電路裝置 408 非揮發性記憶體 420 整流電路 42 1 解調電路 -86- 200529088

(83) 423 調 制 電 路 424 放 大 器 425 天 線 426 用 於 輸 入 的 介 面 427 控 制 器 419 電 腦 415 資 料 庫 417 用 於 輸 出 的 介 面 416 積 體 電 路 200 ID 標 丨記 919 CPU 906 程 式 記 億 體 905 主 記 憶 體 917 位 址 匯 流 排 91 1 位 址 管 理 部 分 918 控 制 匯 流 排 912 指 令 暫 存 器 916 資 料 匯 流 排 915 內 部 匯 流 排 910 暫 存 器 913 指 令 解 碼 器 900 控 制 部 分 901 處 理 器 902 算 術 暫 存 器 -87 200529088

(84) 903 ， 904 暫存器 914 介面 907 工作記憶體 908 資料記憶體 217 IDF晶片 214 電源電路 215 輸入和輸出電路 216 天線電路 210 邏輯電路 21 1 放大器 212 時鐘產生電路和解碼器 213 記憶體 201 天線接線 202 天線電容器 218 電磁波 200 讀取器/寫入器 203 第一電容器機構 204 第一二極體 207 第三二極體 208 第三電容器機構 209 開關元件 205 第二二極體 206 第二電容器機構 1308 天線電路 -88- 200529088

(85) 1307 電源 1309 IDF 130 1 天線 1302 天線 1303 第一 1304 第一 1305 第二 1306 第二 供應電路 晶片 接線 電容器 電容器機構 二極體 二極體 電容器機構 春 -89

Claims (1)

1. 200529088 (1) 十、申請專利範圍 1 · 一種物品，包含： 天線， 包括薄膜電晶體並操作的連接該天線的薄膜積體電路 裝置；和， 包括塡充劑並設置環繞該天線的塡充層。 2.如申請專利範圍第丨項的物品，其中該物品是ID標 • 記。 3 ·如申請專利範圍第丨項的物品，其中該物品是ID卡 〇 4·如申請專利範圍第丨項的物品，其中該物品是iD標 籤。 5 ·如申請專利範圍第2項的物品，進一步包含利用插 入其中的黏結材料層而黏結至該塡充層的分離層。 6 ·如申請專利範圍第1項的物品，其中包括塡充劑的 φ 塡充層的熱膨脹係數小於或等於該天線的熱膨脹係數的兩 倍。 7 ·如申請專利範圍第1項的物品，其中該塡充劑具有 減小或增加該塡充層熱膨脹係數的功能，以及減小與該天 線或者形成該薄膜電晶體薄膜熱膨脹係數差異的功能。 8 ·如申請專利範圍第1項的物品，其中該塡充劑的形 狀是球形或者圓柱形。 9.如申請專利範圍第1項的物品，其中一保護薄膜形 成至少在該薄膜積體電路裝置上或下，且包含包括二氧化 •90- 200529088 (2) 石夕、氮化5夕、Si〇xNY(x>y)和SiNx〇Y(x>y)中至少之 一的單層或疊層。 1 0 ·如申請專利範圍第1項的物品，其中在該薄膜積體 電路裝置中所包括對薄膜電晶體的半導體薄膜中至少包含 氫和鹵素中之一，其濃度爲從lxl〇19至5xl〇2〇cm-3。 1 1 .如申請專利範圍第1項的物品，其中該薄膜積體電 路裝置的厚度爲〇.1至3μπι。 φ 1 2 ·如申請專利範圍第1項的物品，其中該天線包含選 自 Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co、或 Ti 所組成之群的一種材料以及其組合。 1 3 ·如申請專利範圍第1項的物品，其中該塡充層包括 選自由感光有機材料、非感光有機材料以及熱阻有機樹脂 所組成之群的一種材料。 1 4 ·如申請專利範圍第1項的物品，其中該塡充劑包括 選自二氧化矽（Si02)、氧化鋁（Al2〇3)、氮化硼（BN φ )、氧化錳、氮化鋁（A1N )、氮化矽、玻璃纖維、二氧 化矽、碳纖維、碳酸鈣、雲母（滑塊石）、雲母、銀粉末 、銅粉末、鎳粉末以及由銀覆蓋著的銅粉末所組成的群的 一種材料。 1 5 ·如申請專利範圍第2項的物品，其中該黏結材料層 包括選自氰基丙烯酸鹽黏合劑材料、醋酸乙烯樹脂乳狀液 、橡膠材料、（聚）氯乙烯樹脂材料、醋酸乙烯溶劑材料 、環氧材料，以及熱熔融（熱熔性）材料所組成的群的一 種材料。 -91 - 200529088 (3) 16. 如申請專利範圍第2項的物品，其中該分離層包括 選自紙、合成紙、塑膠、PET、聚丙烯、聚乙烯、聚苯乙 烯和尼龍之類的樹脂材料和無機材料所組成的群的一種材 料。 17. —種物品，包含： 基底； 在該基底上的天線； 包括薄膜電晶體並操作的連接該天線的薄膜積體電路 裝置； 操作的連接該天線和該薄膜積體電路裝置的連接墊； 包括塡充劑並設置環繞該天線的塡充層；和， 操作的連接該薄膜積體電路裝置和該天線的接線。 1 8.如申請專利範圍第1 7項的物品，其中包括塡充劑 的塡充層的熱膨脹係數小於或等於該天線的熱膨脹係數的 兩倍。 19·一種製造物品的方法，該方法包含步驟： 在基底上形成天線； 形成薄膜積體電路裝置； 在該基底上形成操作的連接該天線和該薄膜積體電路 裝置的連接墊； 將該薄膜積體電路裝置黏結在該基底上；和 形成包括塡充劑的塡充層並且與該基底相接觸。 20·如申請專利範圍第19項的方法，其中該包括塡充 劑的塡充層的熱膨脹係數小於或等於該天線的熱膨脹係數 -92- 200529088 (4) 的兩倍。 2 1 · —種製造物品的方法，該方法包括步驟： 在第一基底上形成天線； 形成薄膜積體電路裝置； 在該第一基底上形成操作的連接該天線和該薄膜積體 電路裝置的連接墊； 將該薄膜積體電路裝置黏結在該第一基底上； φ 形成包括第一塡充劑的第一塡充層； 將利用插入其中的該第一塡充層將該第一基底黏結在 第二基底上； 形成包括第二塡充劑的第二塡充層；和， 利用插入其中的該第二塡充層將該第二基底黏結在第 二基底上。 22 ·如申請專利範圍第2 1項的方法，其中包括第一塡 充劑的第一塡充層和包括第二塡充劑的第二塡充層的熱膨 φ 脹係數小於或等於該天線的熱膨脹係數的兩倍。 -93-