TW200425452A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor Download PDF

Info

Publication number
TW200425452A
TW200425452A TW093104093A TW93104093A TW200425452A TW 200425452 A TW200425452 A TW 200425452A TW 093104093 A TW093104093 A TW 093104093A TW 93104093 A TW93104093 A TW 93104093A TW 200425452 A TW200425452 A TW 200425452A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
electrode
electrodes
lead frame
item
Prior art date
Application number
TW093104093A
Other languages
English (en)
Other versions
TWI230452B (en
Inventor
Hiroshi Saitoh
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of TW200425452A publication Critical patent/TW200425452A/zh
Application granted granted Critical
Publication of TWI230452B publication Critical patent/TWI230452B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200425452 玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，更具體地，係關於LGA〇Land Grid Array—基板栅格陣列）型半導體裝置，其中封裝之尺寸 被減小至大體上相同於半導體晶片。此外，本發明係關於 該LGA型半導體裝置，其中由於焊接中定位之穩定性而很 難將封裝與連接外部電路之電極相分離。此外，本發明還 係關於該LGA型半導體裝置之製造方法。 本專利申請案主張日本公開專利申請案第2〇〇3_44495號 之優先權利，該公開申請案之内容以全文引用之方式併入 本發明中。 【先前技術】 通常，半^體裝置的設計方式a，將+導體晶片及其電 極整個地封裝（或封閉）於樹脂封裝中，其中電極被局部曝露 於外部。在傳統上，半導體裝置的構造方式會使其電極局 部且水平地從指定之封裝面伸出，在日本專利申請案第 2000-286375號中曾揭露了此種實例（更具體地，參見。 爲應對近來減小封裝尺寸及增加伸展至半 接線端數量之發展和要求，採用了所謂之” 仏卜基板柵格陣列）型半導體裝置，其中許多電㈣安置 在封裝殼後邊（或裝配表面）。 一前述LGA型半導體晶片之典型實例按以下方式製造： 圖17係-在傳統之半導體裝置製造過程中所使用之引線 框例子；圖1—8係使用該引線框所製造之半導體裝置之某本
O:\87\87924.DOC 200425452 部分之截面示意圖。 圖17所示之引線框105包括一接線端支撐元件i5i(此地 亦用作一外部框），其中在内部設置有多個内部接線端 l〇2a，並在外部設置有多個外部接線端1〇沘。另外，在該 引線框1〇5之中心位置設置一平臺152，並由從該引線框ι〇5 之四個角向内延伸之四個平臺支架153支撐該平臺152。 一半導體晶片101被安裝並固定於引線框105之平臺152 上。當以圖18所示之，，正面朝上”（正裝）方式安裝該半導體晶 片101時該半¥體晶片101之焊盤1〇la藉由連接細線i〇3與 接線端102(亦即前述之接線端1〇2a&1〇2b)之背面相連。相 反田以正面朝下"（倒裝）方式（未特別示出）安裝該半導體 晶片101時，該半導體晶片101之焊盤1〇^則藉由焊塊或焊 球與該接線端102直接相連。 如上所述，半導體晶片101與引線框105相連並裝配於一 起以形成一引線框組部件，其中該引線框部件被封裝（或封 閉）於一樹脂封裝104中，僅有與外部電路（未示出）相連之接 線端102之電極表面12ι曝露在外。然後，再將該接線端 之電極表面12.1及曝露於樹脂封裝1〇4以外之接線端支撐元 件151之規定部分進行拋光並切成小塊去除；以此方式，即 可使内部接線端102a與外部接線端1〇2b相分離。事實上， 製造商一般使用所謂之多連接引線框裝配，其中該引線框 之夕個邛分被互連在一起。因此，該外部接線端1 之外 邠周圍部分被切成小塊，以使單個之半導體裝置彼此分 開。圖不中之元件符號〇(}係指該接線端支撐元件i5i經拋
O:\87\87924.DOC -6- 200425452 光及去除後所留下之切割槽。 在上述之LGA型半導體裝置中，接線端1〇2局部向該半導 體晶片101之外部延伸，因此，該半導體裝置之整體尺寸變 得大於半導體晶片101之尺寸，故不符合上述之減小半導體 裝置尺寸之要求。 爲建立前述之半導體裝置與外部電路間之連接，須將該 半導體裝置之較低表面（或安裝表面）浸入一焊槽中，以便在 接線端102之電極121上形成焊腳，並實現與外部電路接線 端之緊密接觸。在此種焊接中，傳統之半導體裝置存在以 下問題。 即：接線端表面123相對於該封裝1〇4之規定表面上所形 成之切割表面141曝露，故該"曝露"之接線端表面123被處 置成與該電極表面121連續連接。因此，當將半導體裝置浸 入焊槽中時，如圖19A所示，將在與電極表面ΐ2ι接續之接 線端表面123周圍連續形成焊錫，這會導致形成從該電極表 面121連續延伸之焊，而這又會使附著於該電極表面^ 上之焊錫里不易控制，且容易由此而引起不希望之與外部 電路連接之強.度分散。此外，不穩定之焊錫消耗亦會帶來 生産管理方面之問題。在焊接中，如圖19B所示，焊腳峰 越内部接線端102a及外部接線端嶋延伸並由此而形成一 橋。另外，由於使用了過量之焊錫，在與半導體裝置連接 之外部電路接線端之間容易形成一焊橋（或多個焊橋）。而 且1如圖19e所示，當該半導體裝置與外部電路12〇連接後 被提起時，接線端1〇2容易與封裝1〇4分開。
O:\87\87924.DOC 200425452 U事只上，由於接線端1〇2係由金屬製成且該封裝係由樹脂 製成，故接線端102與封裝1〇4之間之連接強度相對較差。 而這又會導致如下之可能性，即··由切割所帶來之影響容 易使接線端102與封褒1〇4間發生不希望之脫離。在前述之 本A開專利申睛案第2〇〇〇_286375號中揭露了解決此問 =之一種方案，如圖19D所示，將接線端支撐元件（在該申 :案中稱爲”耦合體")從封裝之背面去除，以使該等接線端 (或連接塊”）11〇彼此分離，其中將該引入部分124設置於與 接線端11 〇之間之分離區相對之接線端110之指定一側，以 提高與封裝（或”樹月旨包圍體”）之間之附著力。但該方案不能 解决上述問題’因爲接線端之”被曝露fi接線端表面仍然與 電極表面連續連接；故很難使附著於該電極表面及類似物 上之焊腳F之焊量穩定，且很難避免由焊接而形成一焊橋 (或夕個焊橋）。另外，前述之公開專利申請案中並未曝露在 位於彼此分離之接線端110之間之分離區之切割面141之面 ，面邊上形成該引入部分124，因而不能在接線端ιι〇與封 咸104之間建立起足夠之連接強度；故當半導體裝置與外部 電路連接後再被提起時，很難排除接線端11G與該封裝⑽ 之間發生分離之可能性。 【發明内容】 本發明之-目的係提供一種包含相連於外部電路之接線 端和電極的半導體裝置’其中該半導體裝置之整體尺寸大 =相同於半導體晶片之尺寸，故可滿足最近對減小電子 益件尺寸之要求。
O:\87\87924_DOC 200425452 —本發明之另一個目的係提供一種半導體裝置，其中可穩 疋用於燁接接線端與電極之谭錫量，亦可避免由於谭接而 産生焊橋，同日寺還可實現一足夠之抗分離強度，故即使在 半V體衣置與外部電路連接後再被提起時，亦能避免接線 知發生分離。 本毛月之又個目的係提供一種用於製造上述半導體裝 置 < 製造方法。 、 依照本發明之半導體裝置基本上按以下方式設計，即： 將與多個電極電相連之半導體晶片封裝（或密封）於-樹脂 封裝中，丨巾該電極上所形成之電極表面相對於該樹脂封 裝表面曝露，並被設置成從位於該半導體晶片外圍部分之 多個焊盤向内延伸。 上述設計及結構可使半導體裝置與半導體晶片大體上具 有相同之尺寸；故可減小半導體裝置之尺寸。 另外，焊塊依附於半導體裝置之"被曝露"電極表面，其 中可穩定加於該電極表面上之焊錫總量；故能可靠地防止 發生半導體晶片與樹脂封裝之間之不希望之分離。 此外，還可透過在指定曝露電極表面之樹脂封裝表面上 執行半切割來得到切割槽，其中（譬如）引線框之電極支架之 切割表面可曝露於切割槽之側壁。 在以上之裝置中，電極支架之切割表面可曝露於至少一 個切割槽之”相對設置”側壁。此外，在該引線框之外框上 ㈣及/或凹部之切割表面亦可曝露於至少一個 切割槽之底面。
O:\87\87924-DOC 200425452 透過局部切割與電極互連之電極支架來形成上述切割 槽，可使其彼此電隔離。曝露於每一切割槽側壁之電極支 架之每一切割表面被樹脂包圍，且覆蓋並曝露出低於該電 極表面之指定部分，而得以可靠地避免引入不期望之焊 鍚力’以及防止當焊塊在電極表面上形成時造成焊錫與電極 支条切割面相料。亦即可有效地避免形成跨該等電極及 其ε品近部分之焊橋，故亦可穩定焊錫m總量，也使廠 商谷易進订生産㈣；換言之，可避免製造時造成焊錫浪 費。電極支架被切割並被部分去除後，可用一絕緣及防潮 之樹脂來填滿上述之切割槽。 用於製造本發明之半導體裝置之製造方法包括多個步 驟，即’用於形成包括外框之引線框之模壓成形步驟， 該外框内部設置多個電極及電極支架；一用於模製該電極 支架之模製步驟，#中該電極支架之位置低於引線外框及 電極表面之位置；一用於產生一引線框裝配之步驟，其中 該引線框裝配用於盥續雷士忘±加π、由 _ 用瓦/、該電極支架互連之電極及半導體晶片 電連接；-封裝（或密閉）步驟，其中在曝露該電極表面之情 形下使用-樹脂來封裝線框裝配；以及_用於局部切 割該電極支架錢料電極彼此分離之㈣步驟。 因此’製造商可以报玄层祕砝户山 很谷易地生產出—種尺寸與半導體晶 片尺寸大體上相等之半導辦奘罟从 千¥體衷置故有利於減小該半導體 裝置之尺寸。 此外’該製造方法亦可提供一將. j捉彳/、將至屬電鍍至該”曝露”電
極表面上之電鍍步驟，以及一用於A —^以及用於在+導體裝置之該，，電鍍，，
O:\87\87924.DOC -10- 425452 電極表面上形成焊塊之步驟，形成焊塊後，再藉由至少 部分電極支架來使該等電極彼此分離。 ，照上述製造半導體裝置之方法，可使消耗之焊錫總量 ，疋，故製造商很料生産出如下輯之半導體裝置，即 此可#地避免半導體晶片與樹脂封裝間發生不期望之分 離。 在上述模壓成形步驟中，最好每一外框包含一系列凸部 相部’其中每—凸部之高度與電極表面之高度相等，且 母-凹部之位置低於電極表面之位置。此外，最好於彼此 相對設置之外框間之大致中心位置處形成一中間框。如 此’即能㈣易且有效地形成該引線框之基本結構。 在上述模製步驟中，可隨意使用_、拋光及鍛麼工藝 種此等方法中之每一種方法均能使該電極支架易 於處於較低位置；故盤4商可立 、 文I仏商τ任思採用適合該設備之此等 方法中之任何一種。 在用於刀離„亥等電極之切割步驟中，最好切割位於該外 部框中之凸部之頂部。亦即在該半導體裝置已裝配好之穩 ▲疋條件下，製造商可集中地將該等電極彼此分離；故可有 效地形成多個與外部電路相連之電極。 【實施方式】 本’X月將參照附圖並透過具體實例來進一步說明。於 此，本發明並非僅限於所給出之實例，此等實例僅用來結 合附圖對本發明進行概要描述，且爲方便起見，在所附圖 不中省略了對解釋本發明不必要之元件。另外，圖示並非
O:\87\87924.DOC -11 - 200425452 精確緣製，故㈣元件之形狀、數量及尺寸並非必然與實 際設計及産品之上述内容相匹配。 圖1係一種依照本發明一較佳具體實施例之半導體裝置 之外部透視圖；圖2係沿著圖1中之線A_A，方向之截面示意 圖。如圖！及2所示，一半導體晶片5之焊盤7藉由—焊接線8 與-引線框之電極相連，且包含半導體晶片5之引線框的整 個結構密閉於-樹脂2中，其中僅有該引線框之電極2〇曝露 ㈣脂2之指定表面上。如圖i所示，多個焊塊3被規則地設 置於半導體裝置1之-指定表面上。另外，槽4以格子狀方 式形成並設置於曝露電極2〇之半導體裝置丨之指定表面 上。如®2所示，該曝露於樹脂2之指定表面上之"被曝露” 電極20，相對於半導體晶片5之焊盤7向$(向半導體晶片$ =中心）設置。下文中會詳細描述電極2()之設置方式。這使 知半導體裝置1之整個尺寸顯著減小，僅猶大於半導體晶片 5之尺寸。 圖2中描纷出依照本發明之本具體實施例之半導體裝置^ 的截面結構。如圖2所示，多個電極支架17連同電極⑼被設 置於半導體晶.片5上，其巾電極支架17與電極2()被固定於該 树月曰2中以使其互相絕緣，其中僅有電極2峨局部曝露於樹 月曰2之外表面。另外，焊塊3分別被形成於電極之表面上。 在具體描述半導體裝置丄之結構以前，將首先對本發明之 -製造方法進行詳細描述。亦即，該半導體裝置按如下步 驟來製造，該等步驟概要地以圖3中之流㈣顯示，亦即， -引線框形成步驟；一引線框裝配步驟；一封裝(或密封)
O:\87\87924.DOC -12- 200425452 以及一切割（或去除） 步驟；一電鍍步驟；-焊塊形成步驟 步驟，對其描述如下。 1·引線框形成步驟 在該5丨線框形成步驟中形成之—單個引線框單元 之平面圖（顯示該半導體裝置之寰配表面）。事實上，配備了 一種多連接引線框裝配，其中具有如圖4所示之相同尺寸及 形狀之多個引線框單元在該平面圖中互相連接1方便起 見，圖4所示之單㈣線框單元稱為引線框iq。引線框職 用一方形金屬板來製造’其中外框11及⑽彼此相對並分 別成對地設置於四邊。在圖4所示之引線框1〇實例中，一中 間框15被設置成將"成對之，，外部框n互連。而由電極支架 17支撐之多個電極2 〇則被設置於被位於外部框丨3之間之區 域中之中間框丨5所隔開之區域内。在本具體實施例中，視 需要將外部框11和13、電極支架17及電極20全部電相連且 統稱為電極部分。 上述描述係基於一單個引線框單元i 0。事實上，製造商 一般處理一種多連接之引線框裝配，其中用設置於每一引 線框10四角上之引線框互連元件18將多個引線框連接在一 起0 然後再對引線框1 〇執行一模製處理，其中電極支架1 7之 表面被模製爲低於外部框11及13之表面以及電極20之表面 之一級深度。譬如，可透過使用微影蝕刻、拋光及鍛壓來 實現。在圖4中，”陰影”部分係指在模製製程中被模製並位 於低於其他部分之位置上之，，被模製”部分。 O:\87\87924.DOC -13- 200425452 另外，在與電極支架17互連之外框u&13之指定部位形 成一些小凹部；·因此不規則部分（或不同高度部分）沿外框u 及13之整個長度上形成。於此，每—凹部另外還低於模製 部分一級深度。故最好使用鍛壓來沿外框丨丨及^形成該等 凹部。 圖5係一被虛線所包圍之區域之放大透視圖，其顯示外框 13之不規則部分以及其臨近部分。更具體地，對外框"及 U進仃锻壓以使其包含一系列連續且交替排列之凸部（或 凸面）14及㈣16。㈣會去除凸部_使該等電極間彼此 電隔離。 電極支架17被設置成從凹部16處延伸；且電極2〇形成於 電極支架17之指定位置。對電極支架17進行模製以使其表 面稍低於電極20之表面。如圖4所示，本具體實施例的設計 方式為，該等電極以雙線形式排列在由位於外框13間之區 域中之中間框1 5所隔開之每一區域中，其中電極2〇分別由 電極支采17固疋在成一直線之指定位置上，電極支架Η於 電極20之兩邊延伸並分別與外框11及13及中間框15互連。 圖6係一沿線C-C，（見圖4)切開之截面結構示意圖，其中該 結構穿過用於定位中間框15兩邊之電極2〇之電極支架17， 且中間框15之表面與電極2〇之表面位於相同之高度，而電 極支木17之表面則低於中間框15之表面及電極2〇之表面一 級深度。於此，最好將一級深度，t，設置爲引線框1〇之起始 厚度’Τ’之50%左右。 圖7Α及7；^係沿一線D_D，切開之截面結構示意圖，其中該
O:\87\87924.DOC -14- 200425452 結構穿過用於定位一單個電極2〇且互連於引線框1〇一角上 之外框11及13之電極支架17，且凸部14之表面與電極2〇之 表面處於同一高度，而電極支架17之表面則低於該凸部14 之表面及電極20之表面一級深度，t，。於此，電極支架丨了及 凹邛16在罪近外框丨丨及13處互連。如圖7A所示，亦可在電 極支架17上設置一斜坡。此外，如圖7β所示，亦可以一曲 柄狀來形成電極支架丨7。 圖8係上述沿線D_D，切開之截面結構後視圖。其顯示凸部 14及凹部16被連續並交替地設置，其中電極支架17從凹部 16處豎起，從而與電極2〇相連。順便提及，外框丨丨和η、 電極支架17以及電極2〇可統稱為電極部分。 2.引線框裝配步驟 半導體晶片5以上述之一正裝模式焊接至引線框丨〇上。圖 9係一與半導體晶片5相結合之引線框1〇之平面圖，其中引 線框10被設置於由位於半導體晶片5周邊部分之焊盤7所包 圍之中心區域内。此種設置可使半導體裝置之尺寸大體上 相等於半導體晶片5之尺寸，其亦係本發明之最終目標之 一。半導體晶片5之焊盤7藉由焊接線8於上述引線框1〇之電 極为連接至相應之凹部1 6。如此，便可完整地生産一引 線框裝配。 圖10係一被圖9中之虛線β所包圍之區域之放大透視圖， 其中包括了外框13之不規則部分以及其臨近部分。 如圖10所示，凸部14與凹部16被連續且交替地設置於外 框13内，其中用於定位電極2〇之電極支架17分別從凹部16 O:\87\87924.DOC -15- 200425452 申於此’凹部16分別藉由焊接線8相連於半導體晶片 5之知盤7。凹部16之較低表面透過插入一絕緣帶”被安裝 在半導體晶片5之上。 3·封裝（或封閉）步驟 J述之引線框裝配（實際上是多連接引線框裝配）被安裝 於提供有一杈槽之裂模中，一熔融樹脂被引入至該模槽 中且Ik後變硬。以此方式可形成一系列分別與多個引線框 相連之封f。在該封裝步驟中，樹脂被充入由模製電極互 連部件所形成U隙巾，在電極互連料㈣該樹脂隨後 變 0 然後，將一系列硬化之材料從該裂模中取出，因而獲得 一半導體裝置之多單元連續體，其中各單元之電極20之表 面曝露於半導體裝置之裝配表面上。 4·電鍍步驟 八、;、後’對忒半導體裝置之裝配表面執行金屬電鍍。實際 上，最好使用一如錫一鉛合金、錫一鉍合金以及錫一銅合 金之低炼點合金。譬如可使用如此之合金，即電鍍層可充 分地形成於電極20之曝露表面上。 5 ·焊塊形成步驟 然後再將電極20之曝露表面上所形成之電鏟層加熱溶 融以將亥低炼點合金球化並形成焊塊。另外，將指定溶 劑塗佈在該電鍍層表面上，進行加熱以將該等焊塊壓向電 鍍層並形成焊塊。 6.切割步驟 O:\87\87924.DOC -16- 200425452 至於半導體裝置之多個單元之連續體，如圖9所示，沿外 框11及13以及中間框i 5形成切割槽4。圖丨丨係一切割後之半 ^體裝置之指定部分之放大透視圖，其中沿外框11及13進 行切割。更具體地，執行半切割至一由圖11中之平面s所界 疋之水平面上’以對外框丨丨及丨）之凸部14進行局部切割。 圖11未特別顯示中間框1 5，其於半切割時被去除，以使 該等電極互連部件能彼此分離。 如此，如圖12所示，可使凹部16互相分離，並藉此將該 等電極部分彼此分離。 圖13係一沿圖9中之線G_G，切開之截面示意圖，其中顯示 、左過中間框15形成一切割槽之侧壁。亦即，電極支架17之 切割表面被連續設置且曝露於經過中間框15，而形成之切 割槽之兩侧壁。每一電極支架17之切割表面之四邊被上述 樹脂2所覆蓋並包圍，其中每一電極支架17之上邊低於樹脂 2之表面一指定深度，t’。由於在每一電極支架17被樹脂2安 全固定並包圍之條件下，該半導體裝置與外部電路相連， 故即使當半導體裝置被一外力拉伸時亦能可靠地防止電極 20與樹脂2分離。 圖14為一與圖6相類似之圖示，其係沿圖9中之線F_F，之切 開之截面示意圖，線F-F，經過位於中間框15兩邊且用於定位 電極20之電極支架17，其中對中間框15進行半切割以相應 地形成一切割槽4。於此，焊塊3係形成於電極2〇之表面上， 電極20之表面藉由鍛壓層22曝露於樹脂2之表面上。 圖15係於每一外框11及13之上所形成之切割槽4之平面 O:\87\87924.DOC -17- 200425452 圖。如上所述，切割槽4透過半切割形成，以將外框丨丨及^ 之凸部14切割並去除。因此，沒有元件曝露於沿每一外框 11及13所形成之切割槽4之側壁上，而只有凸部被切割後 所留下之切割表面14a曝露於切割槽4之底面上。所有電極 支架17、凹部16及焊接線8均被嵌入樹脂2中。 圖16係沿圖15中之線H-H’切開之截面示意圖，其中顯示 上述元件嵌入樹脂2中之截面結構。如圖16所示，切割槽4 之深度截止於凸部14之切割表面i4a上，藉此所有電極支架 17、凹部16及焊接線8被完全嵌入樹脂2中，而只有電極2〇 局部曝露於樹脂2之表面上，且焊塊3藉由鍛壓層22形成於 電極20之表面上。 如上所述，依照本具體實施例之半導體裝置被設計成只 有電極表面曝露於樹脂表面，其中曝露於樹脂中所形成之 切割槽之電極互連部件之切割表面，被樹脂包圍並避免鱼 電極表面連續連接。以此方式能可#地防止在形成鍛壓層 時跨電極表面與電極互連部件之切割表面而形成焊橋。此 外’亦可敎所消耗烊錫之總量，並因此使製造商更 進行生產管理。 順便提及，可將前述之樹脂中所形成之切割槽留下。另 外，在電極互連部件彼此分離後，亦可使用一絕緣及防潮 填充切割槽。由於電極互連部件之切割表面係由 树月曰封裝，故可提高該半導體裝置之防塵及_特性；如 此，即可進—步確保在半導體裝置中執行敎之操作。 此外，亦可於半導體裝置之電極表面上形成焊塊或祥
O:\87\87924.DOC -18- 200425452 :二而且’用於形成谭塊或焊球之材料並非只限 ， 言t，可用金、.銀、銅來代替焊錫，“包含選自金、銀及 銅中至少兩種元素之合金或-導電之聚合物來代替焊錫。 如上所述，本發明擁有各種效果及優勢， 及優勢描述如下： 寻欢果 ⑴依照本發明之半導體裝置，其特徵為：用於連接外部電 路之電極被設置於半導體晶片之焊盤周邊佈局以内，這 使得半導體裝置之整體尺寸大體上相同於半導體晶片 之尺寸，故很容易獲得尺寸減小之半導體裝置。 ⑺該半導體裝置被設計成可防止電極表面與電極互連邻 件之切割表面連續相連。這能可靠地防止跨電極及電極 =連部件而形成焊橋。因此，亦可敎所消耗焊錫之總 里’且使製造商更容易進行生産管理。 (3)由於所有電極互連部件均被嵌人樹脂中，藉此包圍包含 半導體晶片之半導體裝置之重要部分，而得以顯著地提 高電極與樹脂封裝間之連接強度；因此’即使當半導體 裝置被提上/放下或拉伸，亦能可靠地防止電極與樹脂 封裝分離。 由於本發明可以不背離本發明之精神或本質特徵之數種 不同形式來實施，故本具體實施例係說明性而非限制性； 由於本發明之範圍由後附之申請專利範圍加以定義，而由 非前面之描述加以定義，故對屬於申請專利範圍或其等效 内容範圍内之所有改動，均屬申請專利範圍之範疇。 【圖式簡單說明】
O:\87\87924.DOC -19- 200425452 對本發明之上述及其它目的、方面及具體實施例，將參 照以下圖示進行更詳細之説明，其中： 圖1係依照本發明之一較佳具體實施例之一半導體裝置 之外觀透視圖； 圖2係沿圖i中之線A_A，切開之截面示意圖； 圖3係該半導體裝置之一製造方法之流程圖； 圖4係於該半導體裝置製造過程中所使用之一引線框之 平面圖； 圖5係圖4中被虛線所包圍之引線框之指定部&之放大透 視圖； 圖6係沿圖4中之線c_C·開之截面示意圖； 圖7A係沿圖4中之線D_D，切開之截面示意圖； 圖7B係沿圖4中之線D_D，切開之截面示意圖； 圖8係圖7AA7B之結構從後邊之另—角度看去之截面示 意圖； 圖9係一與半導體晶片結合之引線框之平面圖； 圖10係-被圖9中之虛線以斤包圍之區域之放大透視圖； 圖11係-正被切割之半導體裝置之減部分之放大透視 圖； 圖12係一切割後之丰導驻$ w说心千♦篮4置之指定部分之放大透視 圖， 圖13係一沿圖9中之線G-G，切開之截面示意圖，其中顯示 經過圖9中之中間框所形成之—切割槽之侧壁； 圖14係一沿圖9中之線F_F，切開之截面示意圖； O:\87\87924.DOC -20· 200425452 圖15係一沿圖9中之引線框之一外框所形成之一切割槽 之平面圖； · 圖16係一沿圖15中之線H-H，切開之截面示意圖； 圖17係一半導體裝置製造中所使用之引線框之習知實例 之平面圖； 圖18係一用圖17中之引線框所製造之半導體裝置之重要 部分之截面示意圖； 圖19A係一其中焊腳被形成爲連續地覆蓋電極表面及接 線端表面之半導體裝置之重要部分之截面示意圖； 圖19B係一其中一焊腳被形成爲産生一跨連接接線端之 焊橋之半導體裝置之重要部分之截面示意圖； 圖19C係一半導體裝置之重要部分之截面示意圖，其中顯 示在外力拉伸下半導體封裝與接線端分離；以及 圖19D係一半導體裝置之重要部分之截面示意圖，其中 引入部分被形成爲從接線端之指定邊凸出以增加接線端與 封裝間之附著力。 【圖式代表符號說明】 1 半導體裝置 2 樹脂 3 焊塊 4 切割槽 5 半導體晶片 7 焊盤 8 焊接線
O:\87\87924.DOC -21 - 200425452 10 引線框 11 外框 13 外框 14 凸部 14a 切割表面 15 中間框 16 凹部 17 電極支架 18 引線框互連部件 19 絕緣帶 20 電極 22 鍛壓層 101 半導體晶片 101a 焊盤 102 接線端 102a 内部接線端 102b 外部接線端 103 連接細線 104 樹脂封裝 105 引線框 110 接線端 120 外部電路 121 電極表面 123 接線端表面 O:\87\87924.DOC -22 200425452 124 引入部分 141 切割面 151 接線端支撐元件 152 平臺 153 平臺支架 DG 切割槽 F 焊腳

Claims (1)

  1. 200425452 拾、申請專利範圚： 1· 一種半導體裝置，包括·· 一半導體晶片（5) ,·以及 複數個電極（20)，該等複數個電極與該半導體晶片電連 接並被封裝於一樹脂封裝⑺中，封裝方式為使該等電極 表面曝露於該樹脂封裝表面， 其中該等電極表面被設置於一被該半導體晶片之複數 個焊盤（7)所包圍之指定區域内。 2. 如申請專利範圍第旧之半導體裝置，其中複數個焊塊（3) 或焊球分別附著於該等電極之該曝露表面上。 3. 如申請專利範圍第2項之半導體裝置，其中該等複數個焊 塊或焊球中之每一個係由焊錫、金、銀、銅或包括選自 金、銀、銅中至少兩種元素所組成之合金或一導電聚合 物構成。 σ 4 ·如申凊專利範圍第1項之半導體裝置，其中透過半切割， 在該樹脂封裝之曝露該等電極表面之表面上形成複數個 切割槽（4)。 5·如申請專利範圍第1項之半導體裝置，其中該等複數個電 極係由與一引線框（10)互連且嵌入該樹脂封裝中之複數 個電極支架（17)支撐。 6·如申請專利範圍第4項之半導體裝置，其中該等複數個電 極由與一引線框（10)互連且嵌入該樹脂封裝中之複數個 電極支架（17)支撐。 7·如申請專利範圍第6項之半導體裝置，其中該等電極支架 0:\87\87924.D0C 二=:促使其切割表面曝露於至少-個切割槽。 申叫專利範圍第6項之半導體 被局部切到，㈣甘+ ^寺電極支架 ° 八刀割表面曝露於至少一個切割槽之Λ 個側壁。 d價之兩 9·如申請專利範圍第5項丰 複$貞之h體裝置，其中該引線框包括 個外框(11及13)，且每-外框包括複數個不規則部分 (14，16)。 丨刀 1〇.=請專利範圍第6項之半導體裝置，其中該引線框包括 1個外框（11 ’ 13)，且每—外框包括複數個不規 分（U，16)。 U.如中請專利範圍第1G項之半導體裝置，其中切割至少一 個外框，以使該不規則部分之切割表面曝露於至少一個 切割槽之底部。 12·如申請專利範圍第9至11項中任一項之半導體裝置，其中 該等複數個不規則部分包括一系列連續且交替地沿該外 框而設置之凸部（14 )及凹部（i 6 )。 13·如申請專利範圍第9項之半導體裝置，其中該引線框另外 還包括-用於分隔由該等複數個外框所界定之區域之中 間框（15)。 14.如申請專利範圍第10項之半導體裝置，其中該引線框另 外還包括一用於分隔由該等複數個外框所界定之區域之 中間框（15)。 15. 如申請專利範圍第9項之半導體裝 極支架分別與該等複數個不規則 置，其中該等複數個電 部分中之複數個凹部 O:\87\87924.DOC -2 - 200425452 (16)連接。 16·如申請專利範圍第1〇項之半導體裝置，&中該等複數個 電極支架分別與該等複數個不規則部分中之複數個凹部 (16)連接。 17·種製造半^r體裝置（1)之方法，包括以下步驟： 模壓-金屬材料以生産一引線框(1〇)，該引線框包括複 數個外框（11，13)、相連於該等複數個外框之複數個電極 支架（17)以及分別由該等複數個電極支架所支撐之複數 個電極（20); 將該等複數個電極支架模製成低於該等電極表面及該 等外框之至少一部分； 形成一引線框裝配，其中該半導體晶片（5)電連接於該 等複數個電極； 將該引線框裝配封裝於一樹脂封裝（2)中，封裝方式為 使該等電極表面曝露於該樹脂封裝表面；以及 切割該等電極支架之至少一個指定部分以使該等複數 個電極彼此分離。 18·如申請專利範圍第17項之製造半導體裝置之方法，其另 外還包括： 分別將金屬锻壓於該等電極之曝露表面上；以及 在該等電極之鍛壓表面上形成複數個焊塊（3)或焊球。 19.如申請專利範圍第18項之製造半導體裝置之方法，其中 在該等電極之鍛壓表面上形成該等複數個焊塊或焊球 後，該等電極支架之指定部分被切割以使該等複數個電 O:\87\87924.DOC 200425452 極彼此分離。 20.如申請專利·範圍第18項之製造半導體裝置之方法，其中 該等複數個焊塊或焊球中之每—個均由焊錫、金、銀、 銅或-包括選自金、銀及銅中至少兩種元素所組成之合 金或一導電聚合物構成。 21. 如申請專利範圍第17項之製造半導體裝置之方法，其中 對該引線框進行鍛壓以便沿至少一個外框形成含一系列 凸部（14)及凹部⑽之複數個不規則部分，且其中每一凸 雜於大體上與每_電極表面相匹配之高度上，及每一 凹部位於低於每一電極表面之高度上。 22. 如申請專利範圍第17項之製造半導體裝置之方法，其中 該引線框另㈣包括—大體上位於由該等外框所界i之 區域之中心上之中間框（15)。 23. 如★申請專利範圍第17項之製造半導體裝置之方法，其中 β亥等複數個電極支架係依照蝕刻、拋光及鍛壓申之一被 拉就位。 24·如申睛專利範圍第21項之製造半導體裝置之方法，其中 對4等電極·支架進行切割，以切除沿該等外框所設置之 凸部之頂部。 O:\87\87924.DOC
TW093104093A 2003-02-21 2004-02-19 Semiconductor device and manufacturing method therefor TWI230452B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003044495A JP3952963B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200425452A true TW200425452A (en) 2004-11-16
TWI230452B TWI230452B (en) 2005-04-01

Family

ID=32866484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104093A TWI230452B (en) 2003-02-21 2004-02-19 Semiconductor device and manufacturing method therefor

Country Status (5)

Country Link
US (2) US7192808B2 (zh)
JP (1) JP3952963B2 (zh)
KR (1) KR100692325B1 (zh)
CN (2) CN2692838Y (zh)
TW (1) TWI230452B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
WO2007089209A1 (en) * 2006-02-01 2007-08-09 Infineon Technologies Ag Fabrication of a qfn integrated circuit package
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US9929076B2 (en) * 2011-04-21 2018-03-27 Alpha And Omega Semiconductor Incorporated Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
JP2013232620A (ja) * 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH09219463A (ja) 1996-02-08 1997-08-19 Shinko Electric Ind Co Ltd 半導体装置
JPH10144853A (ja) 1996-11-07 1998-05-29 Toshiba Corp 半導体装置
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
KR100246333B1 (ko) 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3830640B2 (ja) 1997-11-17 2006-10-04 松下電器産業株式会社 リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
KR200328474Y1 (ko) * 1998-10-22 2003-11-28 주식회사 하이닉스반도체 볼그리드어레이패키지
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法
JP3976441B2 (ja) 1999-03-30 2007-09-19 三洋電機株式会社 半導体装置
JP2000315700A (ja) 1999-04-28 2000-11-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2002043338A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体デバイス及びその製造装置並びに製造方法
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
JP2002190552A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP4598316B2 (ja) 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
US6885086B1 (en) * 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array

Also Published As

Publication number Publication date
KR20040075761A (ko) 2004-08-30
CN1523666A (zh) 2004-08-25
TWI230452B (en) 2005-04-01
CN100446233C (zh) 2008-12-24
CN2692838Y (zh) 2005-04-13
US20060012025A1 (en) 2006-01-19
KR100692325B1 (ko) 2007-03-09
US20040164399A1 (en) 2004-08-26
JP2004253719A (ja) 2004-09-09
US7192808B2 (en) 2007-03-20
JP3952963B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
CN108364918B (zh) 薄轮廓引线半导体封装
TWI608588B (zh) 具有線接合至囊封表面的疊層封裝總成
US6849949B1 (en) Thin stacked package
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US8796830B1 (en) Stackable low-profile lead frame package
US7488623B2 (en) Integrated circuit chip packaging assembly
US8124459B2 (en) Bump chip carrier semiconductor package system
JP2011018935A (ja) 半導体装置の製造方法
JPH09511873A (ja) ポリマースタッドグリッドアレイ
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
US10804114B2 (en) Methods for making a multilevel leadframe by etching a conductive sheet from two opposite sides
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2008147604A (ja) 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ
CN106471612B (zh) 半导体器件及其制造方法
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
WO2006050439A2 (en) Multichip semiconductor package
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US20060012025A1 (en) Semiconductor device and manufacturing method therefor
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
JP2003318360A (ja) 半導体装置およびその製造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
CN115995440A (zh) 半导体封装结构及其制造方法
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法