TW200418179A - Strained -channel transistor structure with lattice-mismatched zone and fabrication method thereof - Google Patents

Strained -channel transistor structure with lattice-mismatched zone and fabrication method thereof Download PDF

Info

Publication number
TW200418179A
TW200418179A TW092119373A TW92119373A TW200418179A TW 200418179 A TW200418179 A TW 200418179A TW 092119373 A TW092119373 A TW 092119373A TW 92119373 A TW92119373 A TW 92119373A TW 200418179 A TW200418179 A TW 200418179A
Authority
TW
Taiwan
Prior art keywords
region
lattice
scope
patent application
item
Prior art date
Application number
TW092119373A
Other languages
English (en)
Other versions
TWI223449B (en
Inventor
Yee-Chia Yeo
Chun-Chieh Lin
Wen-Chin Lee
Chen-Ming Hu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200418179A publication Critical patent/TW200418179A/zh
Application granted granted Critical
Publication of TWI223449B publication Critical patent/TWI223449B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Description

200418179
【發明所屬之技術領域】 及豆i ’Π t有:!於—種具有晶格不相稱區之半導體元件 ^ 製k方法，特別關於一種應變通道電晶體結構及其製 【先前技術】 近十幾年來’隨著金氧半場效電晶體 (metal-oxide-semiconductor field effect transistor， M0SFET)尺寸的縮小，包括閘極長度與閘極 ^化層厚度的縮小，已使得持續改善速度效能、密度與每 單位IC(integrated circuits)成本成為可能。 、為了更進一步提升電晶體的效能，可利用在電晶體通 道的應變（strain)來改善載子遷移率，以達到提升電晶體 效能的目的，進而使元件比例縮小。以下介紹幾個使通道 區應變的既有方法： 在一常見方法，如於1 9 9 2年1 2月在加州舊金山 International Electron Devices Meeting 所出版的 J· Welser et al·中 1 0 0 0- 1 002 頁之nNM0S and PMOS transistors fabricated in strained si 1icon/relaxed silicon - germanium structures 丨丨所述，一鬆散石夕錯 (Si Ge)緩衝層110用來做下方的通道區126，如第1A圖所 示；在第1 Β圖與第1 C圖中，利用一相異晶格常數的簡單區 塊來表示在緩衝層11 0裡之鬆散矽鍺層11 4與應變矽層1 3 0 之橫截面；在第1 Β圖中’區塊1 3 5表示石夕的自然晶格常
200418179 五、發明說明（2) 梦 fiJ晶！常數比區塊115石夕鍺的自然晶格常數小.在第 1晶石夕薄膜（區塊135)長在鬆散石夕錯層m 上區塊135中石夕的單位晶格136會錯橫= 130如第1A: 拉張力’使胃磊晶石夕薄膜變成應變矽層 130，如第1A圖所示。在第1A圖中，一交^曰 f曰曰石夕層130上，使通道區126處於此二維上拉張力中，此 ^然晶格常數為此半導體於常壓室溫下的晶格常數。此法 中，鬆散矽鍺層114是一位於通道區126下的應力區 (stressor)，該應力區使通道區126產生應變，受一二維 上$張力的矽通道對整個電晶體中電子與電洞遷移率有很 大提升。在上述方法中，磊晶矽層丨3〇在電晶體形成前就 已應變，因此，之後CM0S的高溫製程所可能產生的應變鬆 散（strain reiaxation)需特別注意；另外，由於矽鍺緩 f層11 0的厚度是以微米的等級在成長，所以此法非常昂 貝’此外’鬆散矽鍺層114中存在許多脫格（disl〇cati〇n) 現象’有些還會增生到應變矽層丨3〇中，產生高缺陷密 度，使電晶體效能受到負面影響。 在其他方法中，通道區於電晶體形成後才應變。在此 方法中，一高應力膜220形成於整個電晶體結構250上，如 第2圖所示；作為應力區的高應力膜220對通道區206產生 重大影響’它使通道區2 0 6晶格間隙（1 a 11 i c e s p a c i n g )改 變且產生應變；在此例中，應力區位於整個電晶體結構 250上方’詳細的描述請參考a. Shimizu et al·， ’’Local mechanical stress control (LMC): a new technique
200418179 五、發明說明（3) r for CMOS performance enhancement”， ρρ· 433-436 of the Digest of Technical Papers of the 2001
International Electron Device Meeting ;高應力膜220 所產生的應變本質上被認為是與源極到〉及極平行的一維方 向’然而’在源極到沒極的一維上拉張力應變減低了電洞 遷移率，且一維壓縮應力減低了電子遷移率；鍺的離子植 入被用來選擇性地減輕該應變，使電洞或電子遷移率不會 降低，但由於N與P通道電晶體很靠近，所以此植入有困 難0 【發明内容】 本發明的主要目的為提供一種具有應變通道區 體結構。 电日日 本發明的另一目的就是提供一種應變通道電晶體結 該結構靠近應變通道區的部分源極區與/或汲極區 晶格不相稱區，該晶格不相稱區受通道區影響。 …、 本發明的另一目的就是提供一種應變通道電晶 造方法。 隨的製 為達上述目的，本發明提供一變形通道電晶體極妹 構，包括一應變通道區、一閘極介電層、一閘極電= ，極區與汲極區；該基底包含—第一自然晶格常數的ς一朴 +導體材料、該閘極介電層位於應變通道區上、=第一 位於閘極介電層上、源極區與汲極區位於應變通^電極 對鄰近處，且源極區與/或沒極區包含一晶格不相稱區之相
200418179 五、發明說明（4) 此第二 材 此區包含一第二自然晶格常數之第二半 自然晶格常數與第一自然晶袼常數相異 ，發明進一步提供一製造應變通道電晶體的方法··首 ^二土f具有一通道區，此基底包含一第一自然晶格常數 ,一半導體材料；在一表面，閘極介電層位於此通道區 上，且一閘極電極位於此閉極介電層上，然後一第一源極 沒極區形成於通道區相對鄰近處，接著一間隙壁形成 2極電極側壁，此間隙壁覆蓋一部分基底表自，接著凹 f掉未被間隙壁與閘極電極覆蓋的基底表面，再將此凹蝕 =以具有第二自然晶格常數之第二半導體材料填充，此第 ，自然晶格常數與第一自然晶格常數相異，形成一晶格不 使ΐ道區應變。㊣後’-第二源極區形成 =-，極區鄰近處、-第：沒極區形成於第—沒極區鄰 近处’第二源極區與/或第二汲極區包含晶格不相稱區。 本發明進一步提供另一種製造應變通道 法：首先-基底具有-通道區，此基底包含體 第：1導體材在一表面，閘極介電層位於此 、、區上、一閘極電極位於此閘極介電層上、一 汲極區位於通道區相對鄰近處，且一間閘極^極 側壁，此間隙壁覆蓋一部分基底表面，然後凹 /或汲極區，最後，以具第二自然晶格常數的第二 俨、 材料填充此凹蝕處，此第二自然晶格常數與第一曰一 常數相異’形成-晶格不相稱區，該區會使通道區“： 本發明進-步再提供另一種製造應變通道電晶體的方
200418179 五、發明說明（5) 法：首 格常數 通道區 位於閘 凹蝕未 處，最 源極區 本 的方法 材料， 電極位 對鄰近 一部分 素，該 晶格不 基底具有一通道區，此基底包含一第 的第一半導體材姐·— . 目“、、晶 f、-閘極電極位於該閘極介電層上，：匕 ，電極側壁，此間隙壁覆蓋-部分基底表面，； J間隙壁與閑極電極覆蓋的基底表面，形成」:J 後，一源極區與汲極區形成於通道區相對=蝕 與/或汲極區包含晶格不相稱區。 近處’ 發明最後再進-步提供另一種製造應變通 :首先-基底具有-通道區，此基底包含 在一表面，一閘極介電層位於該通道區上、—炻 :閘極介電層上、-源極區與汲極區位於通道：相 卜一間隙壁位於間極電極側壁，該間 元素具有與此半導體或二極 相稱區，該區會使通道應變八的原子尺寸，形成一 【實施方式】 下列實施例為更充分說明木 、 意，且在此領域熟習此技藝者，二明，並無限制其領域之 化。 W對此做些許更動與變 實施例一 在本發明的實施例一中，將 兩種應力型式。 、°、调運用於應變通道區的
200418179 五、發明說明（6) _ ^ ^ 3A圖中，一應變通道電晶體結構3a剖面圖表示本 例一.基底3〇〇a表面有一應變通道區306a，該基 〇 3 —半導體材料；閘極介電層3123位於應變通道區 於；極介XL好的厚度約為3至1〇0埃；閘極電極31“位 後f 一部分基底3〇〇a表面；汲極區307a包括汲極延 及極區3〇2a、源極區3〇8a包括源極延伸區 304a，汲極區與源極區位於應變通道區 材』、：f鄰近處；晶格不相稱區3〇5a包含另-種半導體 格Ϊ童^ +導體材料的自然晶格常數與基底30 0a的自缺晶 “I 位於深汲極區⑽2…或深源極區304a， «s…交1^、區3〇6a會被不同晶格常數的應變通道區 〇6a ”晶格不相稱區3〇5a所應變。 基底二例一’，在應變通道電晶體結構3a裡， = 30〇a取好包含自然晶格常數約為5 43 1埃的矽， :不相稱區3 05a最好包含一 I然晶格常數*好約 ；； 5, 657埃間的合金半導體材料，如矽鍺合金，數 2石夕鍺合金中的濃度相關，且大於基細&的自缺曰” :J，在本發明實施例一中’晶格不相稱區的鍺在；：二 久中的莫耳比（m〇le fracti〇n)最好約為〇1至〇 口 =相稱區3〇5a成為一應力區，於應、變通道區3〇6使曰曰 一源極至沒極方向之壓縮應力Ci與—垂直方向之上彡生 使變形通道區30 6 a處於一源極至沒極方向之壓= …方向之上拉張力巾。當此應變通道電構二力
200418179 五、發明說明（7) P通道時’應變通道區3〇 6a的電洞遷移率顯著增加，而使 驅動電流（drive current)提升。 在第3B圖中，3b為本發明實施例一之應變通道電晶體 結構的剖面圖。基底3〇〇b表面有一應變通道區3〇6b，此基 底包含一半導體材料；閘極介電層3 12b位於應變通道區 30 6b上，該層厚度最好約為3至丨〇〇埃；閘極電極31几位於 閘$介電層3 12b上；間隙壁3 16b位於閘極電極31处側壁， 覆盍一部分基底30 Ob表面；汲極區3 〇7b包含汲極延伸區 301b與深汲極區30 2b、源極區30 8b包含源極延伸區別扑與 深源極區304b，該汲極區與源極區位於應變通道區3〇6匕的 相對鄰近處，晶格不相稱區3〇5b位於深汲極區與/戋深源 極區，此區包括另一種半導體材料，其自然晶格常數與基 底30 0 b的相異，因此，應變通道區3 〇讣會被不同晶格係^ 的應變通道區30 6b與晶格不相稱區3 〇5b所應變。 在本發明實施例一之應變通道電晶體結構3 b中，美 30 0b最好包含矽與晶格不相稱區3〇5b，該區最好包含二人 金半導體材料，如一碳矽合金，且該半導體材料的自麸= 格常數比基底30 Ob小。在本發明實施例一中，晶格不:= 區的碳在矽碳合金中的莫耳比（m〇le fracti〇n)最好約 〇·〇1至0.04，使晶格不相稱區3〇5b成為一應力區，於^、 通道區306b中產生一源極至汲極方向之上拉張力&與j y 直方向之壓縮應力A，使變形通道區306b處於一 / 極方向之上拉張力與垂直方向之壓縮應力中。當此及 道電晶體結構3b為N通道時，變形通道區3〇61)的電子遷^多3^
200418179
、“昃外，在第3八圖的應變通道區3 063與第則的應變通 I品6b中，其壓縮應變與張力應變約為〇· 1%至4%，最好 約為1%至4% ;第3A圖的晶格不相稱區3〇5a與第3β圖的晶格 不相稱區305b之厚度約為埃；在第3A圖的應變通 道區30 6a與第3B圖的應變通道區3〇6b中，其壓縮應變與張 力應變是與晶格不相稱區30 6&與3〇613的晶格常數、厚度及 在及極區307a與/或源極區3〇8a中的位置，且晶格不相稱 區30 6b位於汲極區3〇71)與/或源極區3〇8b中。 實施例二 在本發明實施例二中，將討論位於汲極區與/或源極 區不同位置的晶格不相稱區。在第4入至41)圖中，基底 上方有應變通道電晶體結構4a至4(1、汲極延伸區4〇1、深 汲極區402、汲極區407、源極延伸區4〇3、深源極區4〇4、 源極區408、晶格不相稱區4〇5a/4〇5b/4〇5c/4〇5d、應變通 道區40 6a/40 6b/40 6c/406d、閘極介電層412、閘極4極 414與間隙壁416。若敘述與本發明實施例一相同者則省 喊〇 在第4 A圖中，晶格不相稱區4 〇 5 a位於靠近汲極區4 〇 7 與/或源極區408表面，並未延伸到汲極延伸區4〇1與/或源 極延伸區403 ;在第4B圖中，晶格不相稱區4〇51}凸出汲極
418179 五、發明說明（9) 區407與/或源極區4〇8表 凸起的源極區40 8b ·，在第4C/中「曰凸起的 極延伸區401與/或源極延伸且進步延伸到汲 相稱區405d位於汲極區4〇7| ’在第4D圖巾’晶格不 θ ^ ^ 與/或源極區408表面更深虛， 更L伸到應變通道區4 06d、汲極 伸區40 3下方。另外，仿认、上 申已 〆、/或源極延 掂p7 位於及極區與/或源極區之晶格不相 熟習此技藝者，可視需要：：：：，並非意謂對此限制， 稱區的位置。 要根據本I明進一步調整晶格不相 在第4A圖至4D圖中’一傳導層42〇，如石夕、金屬 5 Me 、/亟區與/或源極區與應變通道電晶體結構灶的凸出” 汲極區與/或&凸出源極區表面隨意地形成。 、s、二夕L在第4C圖中，由於晶格不相稱區4〇5c更靠近應變 I品〇6c，使晶格不相稱區40 5c施加更多應變於應變、 =區40 6c ’改善了應變通道結構4c中的電子或電洞遷移 率 〇 實施例三 在本發明實施例三中，將描述一應變通道電晶體結 的ϋ造方法’第5圖為此實施例的流程圖，之後本實施例 的描述會依第5圖的順序進行。 在第6Α圖中’一半導體基底如一矽基底500被提供，
200418179 五、發明說明（ίο) 矽基底500包括—宣土 r上、 上），以及事隔離區(未表示於圖 如，此隔離區可疋Λ的未表示於圖上）。例 • 1 , . 、 T此為戈溝隔離區（shal low trench 1011 第6A圖至第6F圖提供一系列單一元件& 一通道區50fi更^谷易。矽基底5〇0於一主動區表面包含 道電晶體、纟士播°主虽 圖中的應變通道電晶體結構5為11通 曰體=槿Μ 0 ，矽基底50 〇即為N型摻雜；若應變通道雷 曰日體、、Ό構5為N 常曰4* JJ. 電 在第6二Ϊ 構，石夕基底500即為卩型摻雜。 而接pw "中，一閘極介電層512形成於通道區5 06上 而後一閉極電極514形成於此閘 ^， 層是由熱氧化法、数氧化法爯錄二之層512上’閘極介電 積法、物理洛4二虱化法再經虱化處理法、化學氣相沉 極介電層512可以是二氧化"j= 士成，閑 oxyni t ride)哎前诫 έ日入榀 * r ^ 1 con 好約為10埃舌,、、、口物，其厚度約在3至100埃間，最 文t J马1 ϋ埃或更少；閘極介電处 一人& i (high - k)物質，如氧化銘（ 月y 一南：電吊數 _〇4)、氧化鑭（u2〇3)或前 Γ:Π::3埃f10°埃的氧化物、。;，極== 其或::::物如氮化鈦、*· 5“的功函數，被認為是種功函，植入被用以改變閉極電極 藉沉積閉㈣極材料層(未表示=入;㈣電極5“是 沉積一閘極罩（gate mask)(夫、圖上）於基底50()上，再 表不於圖上）於閘極電極材 第16胃 0503-9636TW(Nl) ; TSMC2003-0050;ice.ptd 200418179 五、發明說明（11)
Si材：ί;問極罩來定義開極電極514，並㈣此閉 ^材料層來形成閘極電極514且將閘極罩去除.在雷 性上，閘極電極514與 皁去除，在電 在本發明ΐ^ 道 用閘極介電層5 1 2區隔； 高姓刻選擇比。…則用氣與演化學法蚀刻可得 在m圖中，於基底5⑽之主動區表面 ==”伸區503形成於通道區506相對鄰近處且 ί = = Γ㈣極514側壁，此間隙壁覆蓋-部分 汲桎I伸£501與源極延伸區5〇3， 極延伸區503是藉由籬早蛣Λ 士蔣令 狎&501與/原 +甘+ 電漿浸入式離子植入 好V 匕，技術所形成；間隙壁516的形成，最 化；擇I·生二:::壁材料層（未表示於圖上)如氮化石夕或氧 匕：及：擇^刻此間隙壁材料層來形成；…明實 施例二中，間隙壁材料為氮化矽。 ,、在第6D圖中’在—部分或全部未被閘極介電層512與 =:5將16上蓋的基底5〇0之主動區表面上，藉由氣與溴化 子法電a蝕刻凹蝕，使形成一深度至少韌的凹蝕處5〇9， <1 此深度d約為50埃至1 000埃。^ 了一之後的蟲晶製程，可 利用二非必須的回火步驟來促進矽的遷移率，修補因蝕刻 而造成凹蝕處50 9的缺陷，使此凹蝕處5〇9平滑，此回火步 驟所使用的氣體包含氮、氬'氖、氦、氫、氧與上述之組 合物。 在第6E圖中，凹蝕處50 9被填充一半導體材料，如矽
200418179
深 鍺合金或碳矽合金，形成一晶格不相稱區5 〇 5，而後一 沒極區502形成於汲極延伸區501之鄰近處、一深源極區 504形成於源極延伸區5〇3之鄰近處，深汲極區5〇2與沒&極 延伸區501結合形成汲極區5〇7、深源極區5〇4與源^延 區503結合形成源極區50 8，汲極區5〇7與/或源極區5〇8包 含晶格不相稱區5 〇 5 ;當晶格不相稱區5 〇 5形成時，通曾^ 50 6被應變’形成一應變通道區5〇6，；至此，本發明^^ & 例二的應變通道電晶體結構5基本上已形成。晶格不^ 區505是藉磊晶製程所形成，如化學氣相沉積、超高 = ΐ Ϊ i才曰目沉積或分子束磊晶。當應變通道電晶體結：5 :Ρ L電晶體結構時，此晶格不相稱區5 〇 5為石夕鍺合金，二 中鍺在此合金所佔的莫耳比約為〇· j至〇· 9，·當應^'，、 晶體結構5為Ν通道電晶體結構時，&晶格不相‘：二、電 碳矽合金，其中碳在此合金所佔的莫耳比約為〇〇1為 0:二i可能更進一步包含鍺’形成碳矽鍺合*，此人金 鍺的莫耳比小於十倍的碳。利用磊晶製程，—矽芸σ、， :二意地於晶格不相稱區5〇5形&，如化學氣相：曰= 冋〃空化學氣相沉積或分子束磊晶；在此磊晶 。 格不相稱區5 05與非必須的矽蓋層52 2可能 心：去:: •雜未摻雜時，之後它們摻雜可利用快速熱摻 r^P1 ^ermal anneallng Pr〇cess)來摻雜活化的养併 (dopants)。深汲極區50 2與深源極區5〇4藉離 的枱貝 f浸入式離子植入' 氣相或固相源擴散或其它子植入、電 成。當形成晶格不相稱區50 5、石夕蓋細、深及=二形
200418179 五、發明說明（13) 與深源極區5 0 4時，一回火步驟可進一步使植入缺陷與非 結晶化（amorphi zat ion)恢復，此回火步驟所使用的氣體 包含氮、氬、氖、氦、氫、氧與上述之組合物。 在第6 F圖中，一傳導層5 2 0隨意地形成於晶格不相稱 區5 0 5與/或汲極區5 0 7 /源極區5 0 8上，使汲極區5 0 7與源極 區508的電阻值降低；傳導層52〇是利用自行對準金屬矽化 物（self-aligned silicide)或其他金屬沉積製程所形 成。護層（passivation layers)和元件接觸窗（contacts) 隨後形成’使本發明實施例三之應變通道電晶體結構5之 元件完成。 實施例四 在本發明實施例四中，將描述一應變通道電晶體結構 的製造方法，此電晶體的晶格不相稱區不會延伸到汲極延 伸區與/或源極延伸區。第7圖為此實施例的流程圖，之後 的描述會依第7圖的順序進行。 在第8A圖中’一半導體基底如一矽基底6〇〇被提供， 矽基底600包括一事先形成的多重隔離區（未表示於圖上） 及事先定義的多重元件區（未表示於圖上），例如此隔離區 可能為淺溝隔離區。第8A圖至第8D圖提供一系列單一元件 區的剖面圖，使描述更加容易。矽基底6〇〇包含一常見的 電晶體結構，此結構於基底6〇〇之主動區表面包含一通道 區60 6、一位於通道區6〇6上之閘極介電層612、一位於閘 極介電層612上之開極電極614、—位於通道區⑽相對鄰
200418179 五、發明說明（14) 近處之源極區6 0 8與汲極區6 〇 7， 壁之間隙壁61Θ，且此間隙壁费一位於閘極電極61 4側 面。汲極區607包含—汲極二，分基底6G。之主動區表 源極E608句人二 伸區601與一深汲極區6〇2、 源極£ 608包含-源極延伸區6〇3與 8C圖中，當應變通道電晶體蛀’、 ’、。° 。在第 石夕基底_即為N型摻雜；通道電晶體結構時’ 電晶體結構時，則為Ρ型換;道電晶體結構_通道 在第8B圖中，在一邱八+人 門隙辟filfi萝荖沾苴μ 〇刀或王部未被閘極介電層61 2與 間隙土616復盍的基底60 0之主動區表面，藉由 法電漿蝕刻凹I虫，使形成一深度至少為廿的凹蝕處:心，= ，度d，為50埃至1 000埃。為了 —之後的羞晶製程 此 用:非必^回火步驟來促進石夕的遷移率，修補 =凹蝕處609的缺陷，使此凹餘處6〇9平滑，此回火： :使用的氣體包含氮、氬、氖、氦、1、氧與上述之Γ合 在第8C圖中，凹鞋處6 0 9被填充一半導體 ，合金或碳碎合金’形成—晶袼不相稱區6()5 ;沒極區 ” /或源極區608包含晶格不相稱區6〇5 605形成時，_ 606被應變，形成一應變通道不區 =，區 至此，本發明實施例四的應變通道電晶體結構6基 ’ :成。晶格不相稱區605會凸出及極區6〇7與，或： 表面’形成-凸起的汲極區與凸起的源極區；晶 ：60: 區605是藉磊晶製程所形成’如化學氣相沉積、超*冉 化學氣相沉積或分子束Μ。當應變通道電晶體結構^
200418179
通道電晶體結構時，此晶格不相稱區6 0 5為矽鍺入金苴 合金所佔的莫耳比約為°，1至0.9; “ 曰曰體結構6為1^通道電晶體結構時，此晶格電 碳石夕合金，其中碳在此合金所佔的莫耳比約為^為 0错0的4草i T能更進—步包含鍺’形成碳石夕鍺合* ’此合金 亩!:於十倍的石炭。利用蟲晶製程，如化學氣相沉 積起向真空化學氣相沉積或分子束磊晶，—矽蓋芦 可隨意地於晶格不相稱區60 5形成。晶格不相稱區6〇曰5 必須的石夕蓋層62 2在此磊晶製程中同時摻雜。 '、
在第8D圖中，一傳導層62〇隨意地形成於晶格不相稱 二60:二//沒極區6〇?/源極區6〇8上，使沒極區607與源極❿ £ 608的電阻值降低，傳導層62〇是利用自行對準金屬矽 3或ί他金屬ΐ積製程所形成。護層和元件接觸窗隨後形 成，使本發明實施例四之應變通道電晶體結構6之元件6 C\t o U 實施例五 的制Ϊ ^ 月貝^例五中，將描述一應變通道電晶體結構 ^ ^ ’ 。此電晶體的晶格不相稱區會延伸到汲極延伸 二：：或源極延伸區。第9圖為此實施例的流程圖，之後的 描述會依第9圖的順序進行。 _ (傻的 在第10A圖中，_生撞祕* ^ 放其症7nn a a +導體基底如一石夕基底70 0被提供， 石7基底7 0 0包括一拿|> 2各塗/ β ^ 法 爭先形成的多重隔離區（未表示於圖上） 及事先定義的多重亓_ 、 件區（未表示於圖上），例如此隔離區
200418179 五、發明說明（16) 1 =為淺溝隔離區。第1 〇 A圖至第1 0 G圖提供一系列單一元 品勺°】面圖’使描述更加容易。石夕基底700包含一於主 構二^ ^ t ί道區7〇6。第1〇D圖*，當應變通道電晶體結 ▲\ ^ ^電晶體結構時，石夕基底7 0 0即為N型摻雜；舍廍、 =通道電晶體結構7為N通道電晶體結構時，則為p型摻田心 70 e上在，第1〇B圖中，首先一閘極介電層712形成於通道區 閘極電極7 1 4形成於閘極介電層7 1 2上，最德 3 5形成於閘極電極7 1 4側，且此間隙壁覆蓋部分 ί ^ ^ ^之主動區表面。閘極介電層71 2是由熱氧化法、埶 :化法再經氮化處理法、化學氣相沉積法、物理氣相沉積 法^濺鍍或，它已知技術所形成；閘極介電層712可以是、 Τ氧化矽或前述組合物，其厚度約在3至100埃 ;常=為或更少；間極介電層712可能為-高介、 舱如虱化鋁、氧化铪、氧化鍅、氮氧化铪、矽 2 7 ^ •文鍅、氧化鑭或前述之組合，此閘極介電層的卩 約3埃至埃的氧化物。閉極電極?14為電厂子 、十、夕^ ^鍺、耐火金屬如鉬或鎢、化合物如氮化鈦、前 ^ 、、且口或其他傳導性物質；植入被用以改變閘極電極 7 4的功函數，被認為是種功函數的植入 : ==極材料層(未表示於圖上)於基底7〇。上： T3極罩（未表示於圖上）於閘極電極材料層上， =閉，定義閑極電極714，並触刻此閉極匕： 層來形成閘極電極714且將閘極罩去除；在電性上
200418179 五、發明說明（17) 電極714與通道區706用閘極介電層712 施例五中，閘極介電層712最好為θ氮氧化° =;在本發明實 為多晶矽，則用氣與溴化學法蝕刻可 、閘極電極714 了保護之後磊晶步驟閘極電極71 4的側于巧蝕刻選擇比。為 用沉積與非等向性蝕刻技術形成。 ，間隙壁7 1 5是利 在第1 0C圖中，在一部分或全部 間隙壁715覆蓋的基底m之主動區表面皮間極/1電層712與 學法電漿蝕刻凹蝕，使形成— ，错由軋與溴化 約為5〇埃至i _埃。為了 —之；晶的了處，此J果度d 必須的回火步驟來促進矽的遷 釦，可利用一非 姓處m的缺陷，使此凹敍處709平^ :因㈣而造成凹 的氣體包含氮、氬、氖、氦、;^匕回火步驟所使用 在第innisid7 " 虱、虱與上述之組合物。 鍺合金或碳矽合金，形成一 、丰導體材料，如矽 極延伸區7〇1與源極延伸成區7〇;=稱區705 ’之後-沒 處形成，至此，本發明者;應受通道區7〇6’相對鄰近 基本上已形成。曰柊鈿例五的應變通道電晶體結構7 如化學氣相J積稱區7。5是藉_程所形成， #曰从、 、 。向真空化學氣相沉積戋分子炭石曰。 當晶格不相稱區70 5形成味、s令子束猫日日 變通道區706，。告膚料守，通道區706被應變，形成一應 結構時，此晶格ϋ區體結構7為P通道電晶體 金所佔的莫耳比約為"至59為又鍺/金，其中鍺在此合 為Ν通道電晶體結構時，曰夂，备應變通道電晶體結構7 其中碳在此合金所佔L # 格不相稱區705為碳矽合金， ’ 的莫耳比約為0.01至0·04，且可能更 0503- 9636TW(Ni) ; TSMC2003-0050;ice.ptd 第23頁 200418179 五、發明說明（18) 進 v包含鍺，形成碳石夕鍺合金，此合金# 十倍的碳。利用蟲晶製•，如化學氣;目2的莫，小於 學氣相沉積或分子束…一石夕蓋二〜積^ 不相稱區7〇5形成。當在遙晶製程中 =地於晶格 非必須的石夕蓋層72 2未摻雜，但之後的；Κ=7:5與 火製程活化摻質。汲極延伸區70 1與/或源極 、7n、s、^ 冬曰故丁 L ，、’ 4 ’雄極延伸區7 0 3包 3日日格不相稱區7〇5與非必須的矽蓋層722。 ^ΙΟΕ圖中，一間隙壁716覆蓋形成於原間隙壁715 -认Ξ壁716是藉沉積與選擇性蝕刻一間隙壁材料（未表 圖上）所形成，此間隙壁材料為氮化矽或二氧化矽； 在本發明實施例五中，間隙壁71 6為氮化石夕。 米在第10F圖中，一深汲極區7〇2形成於汲極延伸區7〇1 之郴近處，且深源極區7 〇 4形成於源極延伸區γ 〇 3之鄰近 處 田晶格不相稱區7 〇 5有效時，深汲極區7 〇 2會與；：及極延 伸區7 0 1結合，且不必須的蓋層7 2 2有效時，會形成汲極區 7 0 7，當晶格不相稱區7 〇 5有效時，深源極區7 〇 4會與源極 延伸區7 0 3結合，且不必須的蓋層7 2 2有效時，會形成源極 區7〇8。深汲極區7 02與深源極區704藉離子植入、電漿浸 入式離子植入、氣相或固相源擴散或其它已知技術形成。 在第10G圖中，一傳導層720隨意地形成於汲極區707 與源極區7 0 8上，使汲極區7 0 7與源極區7 0 8的電阻值降 低；傳導層7 2 0是利用自行對準金屬矽化物或其他金屬沉 積製程所形成。護層和元件接觸窗隨後形成，使本發明實 施例五之應變通道電晶體結構7之元件完成。
200418179 五、發明說明（19) 實施例六 在本發明實施例六中，將描述一利用離子植入製程來 形成應變通道電晶體結構中晶格不相稱區的製造方法。 在第11A圖中，一半導體基底如一矽基底8〇〇被提供， 矽基底800包括一事先形成的多重隔離區（未表示於圖上） 及事先定義的多重元件區（未表示於圖上），例如此隔離區 可能為淺溝隔離區。第1 1 A圖至第1 1 d圖提供一系列單一元 件區的剖面圖’使描述更加容易。矽基底8 〇 〇包含一常見 的電晶體結構’該電晶體結構包含一通道區8 〇 6，該區位 於基底800之主動區表面；一閘極介電層812位於通道區 806上、一閘極電極814位於閘極介電層812上、一源極8〇8 與汲極807位於通道區80 6相對鄰近處，且一間隙壁816位 於閘極電極814側壁’且此間隙壁覆蓋部分基底剛之主動 區表面。汲極區80 7包含一汲極延伸區8〇1與深汲極區 8 0 2、源極區 8 0 8 包含 'r— 〇 λ …^ m 1 ^ ，厚極延伸區8 0 3與深源極區8 04。在 第11C圖中’當應變通道雷曰興 电日日體結構8為P通道電晶體结構 時，矽基底7 00即為N型摻雜·火鹿a 电莜、口構
。滩，當應變通道電晶體结槿8 通道電晶體結構時，則為p型摻雜。、、电日日筱、口構《為N 在第11 B圖中，一離子括制 極區807與/或源極區808中植=用來將離子830楂入汲 原子，此原子的半徑與基底8 =入離子為一種或多種 & 8 U U不同；在此離子植入制：ί 口 進行時，閘極電極8 1 4與間隙辟β 衣私 间陳壁816可作為一植入罩 (implantation mask)，問 1¾、辟 01Λ 間隙壁816的厚度可視晶格不相稱
200418179 五、發明說明（20) 區805是否延伸^極延伸謂i · 調整。 一 A源極延伸區8 0 3來做 在第nc圖+，對基底8〇〇做 成於沒極區807與/或源極區m，故沒極相稱區形 區808包括晶格不相稱區。 ” /或源極 道區80 6被應變ϋ 不相％£805形成時，通 實施例六的應變通道電晶體結構8基本上已形：。 通道電晶體結構8為p通道電晶體έ士盖 田心艾 〇 ο · ^ m ^ 's, ^ 2. e ^ s ，斤佔的莫耳比約為0. 1至 〇· 9，田應艾通道電晶體結構8為N通道電晶體社 晶格不相稱區80 5為碳石夕合金，其中碳在此合金所佔的莫 耳比約為0.0 1至0.04，且可能更進一步包含鍺，彤矽 鍺合金，此合金鍺的莫耳比小於十倍的碳。 v厌 在第11D圖中，-傳導層82〇隨意地形成於没極區8〇7 與源極區808上，使汲極區8 07與源極區8〇8的電阻值 低；傳導層8 20是利用自行對準金屬矽化物或其他金屬沉 積製程所形成。護層和元件接觸窗隨後形成，使本發明實 施例六之應變通道電晶體結構8之元件完成。 x
雖然本發明已以六個特定的實施例揭露如上，然其並 非用以限定本發明，任何熟習此技藝者’在不脫離本發明 之精神和範疇内，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。X
0503-9636TW(Nl) ； TSMC2003-0050;ice.ptd 第26頁 200418179 圖式簡單說明 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳 細說明如下： 第1 A圖至第1 C圖為一系列常見之應變矽電晶體剖面 圖，該電晶體具有一鬆弛矽鍺層作為應力區，使磊晶矽層 上方產生應變。 第2圖為另一常見之應變矽電晶體剖面圖，用以說明 利用一高應力膜的應力區使通道應變。 第3 A與3 B圖為一系列使用本發明實施例一之應變通道 電晶體結構的剖面圖。 第4 A圖至第4D圖為一系列使用本發明實施例二之應變 通道電晶體結構的剖面圖。 第5圖為本發明應變通道電晶體結構實施例三之詳細 流程圖。 第6 A圖至第6F圖為一系列使用本發明實施例三之應變 通道電晶體結構的製程步驟剖面圖。 第7圖為本發明應變通道電晶體結構實施例四之詳細 流程圖。 第8 A圖至第8D圖為一系列使用本發明實施例四之應變 通道電晶體結構的製程步驟剖面圖。 第9圖為本發明變形通道電晶體結構實施例五之詳細 流程圖。 第1 0A圖至第1 0G圖為一系列使用本發明實施例五之應 變通道電晶體結構的製程步驟剖面圖。
0503-9636TWF(Nl) ： TSMC2003-0050;ice.ptd 第27頁 200418179 圖式簡單說明 ‘ 第1 1 A圖至第1 1 D圖為一系列使用本發明實施例六之應 變通道電晶體結構的製程步驟剖面圖。 【符號說明】 100 、 200 、 300a 、 300b 、 400 、 500 、 600 、 700 、 8 0 0 :基底； 11 0 :石夕化錯緩衝層； 11 2 :石夕化錯緩衝層下方； 11 4 :矽化鍺緩衝層上方； 11 5 :矽化鍺區塊； 1 2 2、2 0 2 :汲極； 1 2 4、2 0 4 :源極； 126、206、506、606、706、806 ·•通道區； 130 應變矽層； 135 矽區塊； 136 矽的單位晶格； 142、214、314a、314b、414、514、614、714、 81 4 :閘極電極； T :張力； 212 > 312a、312b、412、512、612、712、812 :閘極冰 介電層； 216、316a、316b、416、516、616、715 > 716、 8 1 6 :間隙壁； 2 2 0 :高應力膜；
0503-9636™F(Nl) ； TSMC2003-0050;ice.ptd 第28頁 200418179
1 1 0503-9636TW(Nl) ： TSMC2003-0050;ice.ptd 第 29 頁 200418179 圖式簡單說明 622、722:矽蓋層； 8 3 0 :植入離子。 i ΙΙΙ1·Ι 0503-9636TW(Nl) ； TSMC2003-0050;ice.ptd 第30頁

Claims (1)

  1. 200418179 六 -—-- 申請專利範圍 括 種具有晶格不柏 %區的應、變通道電晶體結構 包 一應變通道區，包括且 導體材料； /、 —自然晶格常數的第 —ΐ蓋該變形通道區之開極介電質声. 一覆蓋該閘極介電質岸 冤貝層， -源極區與汲極區位‘該。^ :。及 括具有第二自然晶格常數之第_ 日七不相稱區包 晶格常數與該第一自然晶格常數相異。 忒第二自然 2. 如申請專利範圍第丨項所述之具有晶柊 應變通道電晶體結構，其中該晶格不相稱區。相^區的 為10至1000埃。 4之尽度大體 3. 如申請專利範圍第丨項所述之具有晶格 應變通道電晶體結構，其中該晶格不相稱區 $區的 為300至1000埃。 心与度大體 4·如申請專利範圍第1項所述之具有晶格不相 應變通道電晶體結構，其中該第一半導體材料包括矽°σ。、 5 ·如申請專利範圍第1項所述之具有晶格不相 應變通道電晶體結構，其中該第二半導體材料包括°°的 鍺。 ，、 半 吕亥 6·如申請專利範圍第1項所述之具有晶格不相稱區 應變通道電晶體結構，其中該第二半導體材料包括@ 石炭〇 乂、
    200418179
    7·如申請專利範圍第 應變通道電晶體結構，其 的莫耳比大體為〇· 1至〇/9 5項所述之具有晶格不相 销％區的 中鍺在該第二半導體柯 竹抖中所佔 〇甲蚺專利範圍第6項所述之具有晶格不相 道電晶體結構，其中碳在該第二半導體稱區的 比大體為o.m ^ 中所^ 〇 應變通 _ 的莫耳比大體為〇· 01至〇. 〇4。 9·如申請專利範圍第6項所述之具有晶袼不相 應變通道電晶體結構，其中該第二半導體材料尚包%括&錯的 且在该第二半導體中，鍺的莫耳比小於十倍的碳。 1 0 ·如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該應變通道區處於一源極至汲 極方向之上拉張力。 11 ·如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該應變通道區處於一垂直方向 之壓縮應力。 12 ·如申請專利範圍第1 〇項所述之具有晶格不相稱區 的應變通道電晶體結構，其中該上拉張力大體為0.1%至4 %。 ’、 1 3 ·如申請專利範圍第丨丨項所述之其有晶格不相稱區 的應變通道電晶體結構，其中該壓縮應力大體為〇· 1 %至4 f %。 1 4 ·如申請專利範圍第1項所述之具有曰曰格不相稱區的 應變通道電晶體結構，其中該應變通道區處於源極至汲極 方向之壓縮應力。
    0503-9636TW(Nl) ； TSMC2003-0050;ice.ptd 第32頁 200418179
    六、申請專利範圍 1 5 ·如申請專利範圍第丨項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該應變通道區處於垂直方向之 上拉張力。 ^ 1 6 ·如申請專利範圍第丨4項所述之具有晶袼不相稱區 的應變通道電晶體結構，其中該壓縮應力大體為〇· 1%至4 %。 1 7 ·如申請專利範圍第1 5項所述之具有晶格不相稱區 的應變通道電晶體結構，其中該上拉張力大體為0.1%至4 ^ 1 8 ·如申請專利範圍第1項所述之具有晶格不相稱區的 應f通道電晶體結構，其中尚包含一位於該晶格不相稱區 的蓋層。 1 9 ·如申請專利範圍第丨8項所述之具有晶格不相稱區 的應變通道電晶體結構，其中該蓋層包含該第一半導體材 • , π寸π乾圍笫1項所述之具有晶格不相稱F从 =通道電晶體結構中該源極區包含—源極延伸區°: /木，極區，且〉及極區包含一沒極延伸區與一深汲極‘ 了 M i·如申請專利範圍第20項所述之具有晶格不相稱e =變通道電晶體結構，其中該晶格不相稱區域橫相 至源極延伸區與/或汲極延伸區。 、L伸 2 2 ·如申請專利範圍第1項 曰 應變通道電晶體結構，1中哕日# I :、ί日日格不相稱區的 w r β日曰格不相稱區域進一半a a 超過該源極延伸區與/或汲極延伸區。 步I伸
    200418179 六、申請專利範圍 2 3.如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該閘極介電質層為氧化矽或氮 氧化石夕。 24.如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該閘極介電質層為氧化鋁、氧 化铪、氧化錯、氮氧化铪、秒酸給、砍酸錯、氧化鑭或前 述之組合。 2 5 .如申請專利範圍第2 4項所述之具有晶格不相稱區 的應變通道電晶體結構，其中該閘極介電質層的相對介電 常數大於5。 2 6.如申請專利範圍第1項所述之具有晶格不相稱區的^ 應變通道電晶體結構，其中該閘極介電質層的厚度大體為 3至1 0 0埃。 2 7.如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該閘極電極包括多晶矽。 2 8.如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該閘極電極包括多晶矽鍺。 2 9.如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該閘極電極包括一金屬。 3 0.如申請專利範圍第1項所述之具有晶格不相稱區的$ 應變通道電晶體結構，其中該閘極電極包括一金屬矽化 物。 3 1 .如申請專利範圍第1項所述之具有晶格不相稱區的 應變通道電晶體結構，其中該源極區與汲極區尚包括一傳
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd 第34頁 200418179
    導性物質。 3 2 ·如申請專利範圍 的應變通道電晶體結構， 33·如申請專利範圍 的應變通道電晶體結構， 化物。 』φ項二述之具有晶格不相稱區 其中，性物質包括一金屬。 第31項所述之具有晶格不相稱區 其中該傳導性物質包括一金屬石夕 34 .—種具有晶格 方法，包括·· 丹 應交通道電晶體的製造 提供一基底，該基底呈右篦一白妙曰 導體材料、一 η搞八φ成a有第自…、、日日格常數的第一半 閣極’丨電層位於i玄基麻卜、，
    電層上之閘極電極； 及-於該閘極介 相鄰處成第—源極區與第二；及極區於該問極介電層相對 形成一間隙壁於該閘極電極側壁； 凹蝕掉未被間隙壁與閘極介電層覆蓋的基底表面，形 成一凹蝕處； 一 p » 一 /、有第二自然晶格常數的第二半導體材料填充該 凹蝕處，形成一晶袼不相稱區，該第二自然晶格常數與該 第一自然晶格常數相異；以及 口 形成一第二源極區於該第一源極區相鄰處、第二汲極 區於第一及極區相鄰處，第二源極區與/或第二汲極區包 括該晶格不相稱區。 3 5 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第一半導體材料包
    200418179
    括矽。 36·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料 括碎與鍺。 3 7 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法、，其中該第二半導體材料包 括矽與碳。 3 8 ·如申清專利範圍第3 6項所述之具有晶格不相稱區 之應變通道電晶體的製造方法'，其中鍺該在第二半導體材 料中所佔的莫耳比大體為Q.1至〇·9。
    39 ·如申請專利範圍第3 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中碳在該第二半導體材 料中所佔的莫耳比大體為〇· 〇1至〇· 4。 4 0 ·如申請專利範圍第3 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法'，其中該第二半導體材料尚 包括鍺’且在該第二半導體中，諸的莫耳比小於十倍的° 碳。
    4 1 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中邊凹餘處是由電装飯 刻所形成。 4 2 ·如申請專利範圍第3 &項所述之具有θ曰格不相稱區 之應變通道電晶體的製造方法，其中該凹姓處的深度大體 為50至1 0 0 0埃。 4 3 ·如申請專利範圍第3 4項所述之具有晶格不相稱區
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd 200418179 六、申請專利範圍 之應變通道電晶體的製造方法，其中更包括在凹蝕後對該 基底做回火處理。 4 4 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應隻通道電晶體的製造方法，其中填充該凹蝕處的第二 半導體材料是由磊晶製程所形成，該製程為化學氣相沉 積超巧真空化學氣相沉積或分孑束磊晶。 4 5 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料於 填充凹蝕處時同時摻雜。 46 ·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料於 填充凹钱處時未摻雜。 4 7 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中更包括形成蓋層於該 第二半導體材料。、 4 8 ·如申請專利範圍第4 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中忒蓋層包括遠第一半 導體材料。 49·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極介電層包括氧 化矽或氮氧化矽。 50·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極介電層為氧化 如、氧化铪、氧化鍅、氮氧化鈴、矽酸铪、矽酸锆、氧化 鋁
    0503-9636TW(Nl) ； TSMC2003-0050；ice.ptd 第37頁 200418179 六、申請專利範圍 "一7^— 爛或前述之組合。 5 1 ·如申請專利範圍第3 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極介電層的 介電常數大於5。 胃 5 2 ·如申請專利範圍第3 4項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中該閘極介電質層 度大體為3至1〇〇埃。 、θ 千 53 ·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括多晶 石夕〇 5 4 ·如申晴專利範圍第3 4項所述之具有晶格不相稱區 4 之應變通道電晶體的製造方法，其中該閘極電極包 °°曰 _ * Ju I# ^ 曰日 55 ·如申請專利範圍第34項所述之具有晶格不相稱區 之應後：通道電晶體的製造方法，其中該閘極電極包 一°° 屬。 一 I 56·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括一 °° 屬石夕化物。 ’ 57·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第一源極區與第一 汲極區是由離子植入或電漿浸入式離子植入所形成了 58·如申請專利範圍第34項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二源極區與第
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd
    第38頁 200418179 六、申請專利範圍 Ί是由離子植入或電漿浸入式離子植入所形成。. 之康變通道雷請Λ利範圍第34項所述之具有晶格不相稱區 J 2道電晶體的製造方法，尚包括在該第1極區與 第一 /及極區形成-傳導性物質。 源極£與 6 0 .如申睛專利範圍第5 9項所述具 之應變通道雷曰騁从⑷ ，、啕日日袼不相稱區 金屬。的製造方法，其中該傳導性物質包括- 金屬石夕= 的製造方法，纟中該傳導性物質包括一 6 2·種具有晶格不相稱區之應變通道電晶體的製造 方法，包括： -知^供基底，该基底具有第一自然晶格常數的第一半 :體材料、一閘極介電層位於該基底上’ 一閘極電極位於 4閘極介電層上、一源極區與汲極區位於該閘極介電層相 對相鄰處以及一間隙壁位於該閘極電極側壁； 凹餘該源極區與/或汲極區，形成一凹蝕處；以及 以一具有第二自然晶格常數的第二半導體材料填充該 凹餘處’形成一晶袼不相稱區，該第二自然晶格常數與該 第一自然晶格常數相異。 η ° 63 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第一半導體材°° 括矽。 τ 吁包 64 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 第39頁 0503-9636TW(Nl) ; TSMC2003-0050; ice.ptd 200418179
    六、申請專利範圍 之應變通道電晶體的製造方法，其中該第二半導體材 括矽與鍺。 t 65.如申請專利範圍第6 2項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料勺 括矽與碳。 > i 66·如申請專利範圍第64項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中鍺在該第二半導體材 料中所佔的莫耳比大體為0.1至〇.9。 67 ·如申請專利範圍第6 5項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中碳在該第二半導體材 料中所佔的莫耳比大體為0 01至〇·4。 68 ·如申請專利範圍第6 5項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料尚 包括鍺；且在該第二半導體中，鍺的莫耳比小於十倍的 石炭0 6 9 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該凹蝕處是由電漿蝕 刻所形成。 7 0 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該凹蝕處的深度大體讀| 為50至1000埃。 7 1 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中更包括在凹|虫後對該 基底做回火處理。
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd 第40頁 200418179
    =·如申請專利範圍 項所述之具有晶袼不 通道電晶體的製造方法，其中填充該凹麵處：該1； 一一體材料是由磊晶製程所形成，該製程為化學氣相、、 積、超高真空化學氣相沉積或分孑束蠢晶。 儿 73 ·、如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料於 填充該凹蝕處時同時摻雜。 、 7 4 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中更包括形成蓋層於該 第二半導體材料。 75·如申請專利範圍第74項所述之具有晶格不相稱區⑩ 之應變通道電晶體的製造方法、，其中該蓋層包括第一半導 體材料。 76·如申請專利範圍第62項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極介電層包括氧 化矽或氮氧化矽。 、 ’ ’
    77.如申請專利範圍第62項所述之具有晶格不相稱區 之應變通道電晶體的製造方法、，其中該間極介電層為氧化 鋁、氧化铪、氧化鍅、氮氧化铪、矽酸铪、矽酸锆、氧化 鑭或前述之組合。 7 8 ·如申請專利範圍第7 7 所述 之應變通道電晶體的製造方法、，其中该間極"電層的相 介電常數大於5。 7Q 1 W * 々真有晶格不相稱H 79·如申凊專利範圍第62項所述
    200418179
    六、申請專利範圍 之應變通道電晶體的製造方法，其中该閘極介電質層的厚 度大體為3至100埃。 8 0 ·如申請專利範圍第6 2項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括多曰 7 日白 石夕。 8 1 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括多曰 ^ 曰白 矽鍺。 82 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括一°° 屬。 ’ 8 3 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中该閘極電極包括一 °°金 屬石夕化物。 84 ·如申請專利範圍第6 2項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，尚包括在該第二源極區與 第二沒極區形成一傳導性物質。 85·如申請專利範圍第84項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該傳導性物質包括一 金屬。 8 6 ·如申請專利範圍第8 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該傳導性物質包括一 金屬矽化物。 ' 8 7 · —種具有晶格不相稱區之應變通道電晶體的製造
    第42頁 200418179
    方法，包括：
    導體—基底，該基底具有第一自然晶格常數的第—半 該閘核ί、一閘極介電層位於該基底上、一閘極電極位於 人 ^ ;丨電層上且一第一間隙壁位於該閘極電極側壁； 凹餘掉未被間隙壁與閘極介電層覆蓋的基底表二形 成一凹蝕處； 田肜 以—具有第二自然晶格常數的第二半導體材料填充該 处 形成一晶袼不相稱區，該第二自然晶格常數與該 第自然晶格常數相異；以及 形成一第一源極區與第一汲極區於閘極介電層相對相 W處’該第一源極區與/或第二汲極區包括該晶格不相稱 Φ 區。 8 8 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，尚包括： 形成一第二間隙壁覆蓋該第一間隙璧；以及 形成一第二源極區於該第一源極區鄰近處及形成第二 汲極區於該第一汲極區鄰近處。 89 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二《半導體材料於 填充該凹餘處時同時摻雜。 ❸ 9 0 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料於 填充該凹钱處時未換雜。 9 1 ·如申請專利範圍第8 7項所述之具有晶格不相稱區
    200418179
    之應變通道電晶體的製造方法，其中該第一源極區與第一 及極區是由離子植入或電漿浸入式離子植入所形成。 92·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第一半導體材 括矽。 i 93·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中该第二半導體材料包 括矽與鍺。
    94·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料包 括矽與碳。 9 5 ·如申請專利範圍第9 3項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中錯在該第二半導體材 料中所佔的莫耳比大體為〇·1至0·9 ° 9 6 ·如申請專利範圍第9 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中兔在該第二半導體材 料中所佔的莫耳比大體為〇 · 〇 1至0 · 4 °
    9 7 ·如申請專利範圍第9 4項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該第二半導體材料尚 包括鍺；且在該第二半導體中，鍺的莫耳比小於十倍的 碳。 98 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中遠凹餘處是由電漿蝕 刻所形成。
    0503-9636TWF(Nl) ； TSMC2003-0050; ice.ptd 第44頁 200418179 - 六、申請專利範圍 - * 9 9 ·如申請專利範圍第8 7項所述之具有晶袼不相稱區 之應變通道電晶體的製造方法，其中該凹蝕處的深度大體 為50至1〇〇〇埃。 1 0 0 ·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中更包括在凹蝕後對基 底做回火處理。 土 積 1 0 1 ·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中填充該凹蝕處的第二 ^導體材料是由磊晶製程所形成，該製程為化學氣相沉 ^超高真空化學氣相沉積或分子束磊晶。 1 0 2 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中更包括形成蓋層於該 第一半導體材料。 M3·如申請專利範圍第1〇2項所述之具有晶格不相稱 區之應變通道電晶體的製造方法 '，其中該蓋層包括該第一 半導體材料。 、 / 10 4·如申請專利範圍第87項所述之具有晶：：:: 之應變通道電晶體的製造方法，其中該閘極介電層 化矽或氮氧化矽。 右曰格不相稱區_ 105·如申請專利範圍第87項所述之具又雷層為氧化 之應變通道電晶體的製造方法，其中該閘極二酸鉻、氧化 銘、氧化給、氧化鍅、氮氧化铪、矽酸铃、 不相 格 10 6·如申請專利範圍第87項所述 鑭或前述之組合 第45頁 0503-9636TW(Nl) : TSMC20〇3-〇〇5〇;ice.ptd 200418179 六、申請專: -- — 之應隻通道電晶體的製造方法，其中该閘極介電層的相對 介電常數大於5。 10 7·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極介電質層 度大體為3至1〇〇埃。 予 1 0 8·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包 矽。 ，日日 10 9·如申請專利範圍第87項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括 矽鍺。 11 0 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，其中該閘極電極包括一二 屬。 i 11 1 ·如申請專利範圍第8 7項所述之具有晶格不相稱區 之應變通道電晶體的製造方法，立中該閘極電極句二 屬矽化物。 ， 金 11 2 ·如申請專利範圍第8 8項所述之具有晶格不相稱 之應變通道電晶體的製造方法，其中該第二源極區與第: 汲極區是由離子植入或電漿浸入式離子植入所形成。一 11 3 ·如申請專利範圍第8 7項所述之具有晶格不相^ 之應變通道電晶體的製造方法，尚包括在該第一源極^ 2 第一汲極區形成一傳導物質。 °°°與 11 4·如申請專利範圍第丨丨3項所述之具有晶袼不相稱
    0503-96361W(Nl) ： TSMC2003-0050;ice.ptd 第46頁 200418179 六、申請專利範圍 通道電晶趙的製造方法’其中該傳導性物質包 括 11 5 ·如申 區之應變通道 一金屬矽化物 請專利範圍 電晶體的製 11 6 · —種具有晶格不 方法，包括： 提供一基底，該基底 層位於該基底 源極區與汲極 植入一元 相稱區，該元 117.如申 之應變通道電 包括回火步驟 11 8.如申 區之應變通道 包括石夕。 119.如申 區之應變通道 1 2 0 ·如申 區之應變通道 1 2 1.如申 區之應變通道 上、一閘極 區位於該閘 素於該源極 素具有與該 請專利範圍 晶體的製造 〇 請專利範圍 電晶體的製 清專利範圍 電晶體的製 請專利範圍 電晶體的製 請專利範圍 電晶體的製 頁所Λ之具有晶格不相稱 以方法’其中該傳導性物質包括 相稱區之應變通道電晶體的製造 包括一半導體材料、-閑極介雷 電極位於該閘極介電層上、I冤 極介電層相對相鄰處；以及且~ 區與/或沒極區，形成—晶 半導體材料相異之原子半彳①不 :34項所述之具有晶格不：稱 方法，該基底在植入該元素 = 項所述之具有晶格 &方法，其中該第一半導體材料 !:6:員所甘述之具有晶格不相稱 &方法，其中該元素為鍺。冉 !=項所甘述之具有晶格不相稱 以方法，其中該元素為碳。 第119項所述之具有晶格 造方法，其中錯在該晶格不;
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd 第47頁 200418179
    200418179 六、申請專利範圍 區之應變通道電晶體的製造方法，其中該閘極包括一金 屬。 1 3 0 ·如申請專利範圍第11 6項所述之具有晶格不相稱 區之應變通道電晶體的製造方法，其中該閘極包括一金屬 矽化物。 1 3 1.如申請專利範圍第1 1 6項所述之具有晶格不相稱 區之應變通道電晶體的製造方法，尚包括在該源極區與汲 極區形成一傳導性物質。 1 3 2.如申請專利範圍第1 3 1項所述之具有晶格不相稱 區之應變通道電晶體的製造方法，其中該傳導性物質包括 一金屬。 1 3 3.如申請專利範圍第1 3 1項所述之具有晶格不相稱 區之應變通道電晶體的製造方法，其中該傳導性物質包括 一金属砍化物。
    0503-9636TWF(Nl) ； TSMC2003-0050;ice.ptd 第49頁
TW092119373A 2003-03-04 2003-07-16 Strained-channel transistor structure with lattice-mismatched zone and fabrication method thereof TWI223449B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/379,033 US6921913B2 (en) 2003-03-04 2003-03-04 Strained-channel transistor structure with lattice-mismatched zone

Publications (2)

Publication Number Publication Date
TW200418179A true TW200418179A (en) 2004-09-16
TWI223449B TWI223449B (en) 2004-11-01

Family

ID=32926593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119373A TWI223449B (en) 2003-03-04 2003-07-16 Strained-channel transistor structure with lattice-mismatched zone and fabrication method thereof

Country Status (4)

Country Link
US (2) US6921913B2 (zh)
CN (1) CN100345280C (zh)
SG (1) SG115550A1 (zh)
TW (1) TWI223449B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483399B (zh) * 2007-05-14 2015-05-01 Intel Corp 具有無尖端磊晶源極／汲極區域之半導體裝置

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US7301180B2 (en) * 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
JP2004531901A (ja) * 2001-06-21 2004-10-14 マサチューセッツ　インスティテュート　オブ　テクノロジー 歪み半導体層を備えたｍｏｓｆｅｔ
US6730551B2 (en) * 2001-08-06 2004-05-04 Massachusetts Institute Of Technology Formation of planar strained layers
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6891209B2 (en) * 2001-08-13 2005-05-10 Amberwave Systems Corporation Dynamic random access memory trench capacitors
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) * 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
AU2003238963A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US20040154083A1 (en) * 2002-12-23 2004-08-12 Mcvicker Henry J. Sports pad closure system with integrally molded hooks
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6927414B2 (en) * 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6936881B2 (en) 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7138320B2 (en) * 2003-10-31 2006-11-21 Advanced Micro Devices, Inc. Advanced technique for forming a transistor having raised drain and source regions
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
US7545001B2 (en) * 2003-11-25 2009-06-09 Taiwan Semiconductor Manufacturing Company Semiconductor device having high drive current and method of manufacture therefor
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7244654B2 (en) * 2003-12-31 2007-07-17 Texas Instruments Incorporated Drive current improvement from recessed SiGe incorporation close to gate
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
US20050253205A1 (en) * 2004-05-17 2005-11-17 Fujitsu Limited Semiconductor device and method for fabricating the same
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
TWI463526B (zh) * 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
DE102004031743B4 (de) * 2004-06-30 2006-10-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
US8669145B2 (en) * 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US20060030093A1 (en) * 2004-08-06 2006-02-09 Da Zhang Strained semiconductor devices and method for forming at least a portion thereof
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US20060099765A1 (en) * 2004-11-11 2006-05-11 International Business Machines Corporation Method to enhance cmos transistor performance by inducing strain in the gate and channel
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20060118878A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device with selectively formed and backfilled semiconductor substrate areas to improve device performance
US7479431B2 (en) * 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7279406B2 (en) * 2004-12-22 2007-10-09 Texas Instruments Incorporated Tailoring channel strain profile by recessed material composition control
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7314804B2 (en) * 2005-01-04 2008-01-01 Intel Corporation Plasma implantation of impurities in junction region recesses
US7193279B2 (en) 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7348232B2 (en) * 2005-03-01 2008-03-25 Texas Instruments Incorporated Highly activated carbon selective epitaxial process for CMOS
US7282415B2 (en) 2005-03-29 2007-10-16 Freescale Semiconductor, Inc. Method for making a semiconductor device with strain enhancement
US7605042B2 (en) * 2005-04-18 2009-10-20 Toshiba America Electronic Components, Inc. SOI bottom pre-doping merged e-SiGe for poly height reduction
US20060234455A1 (en) * 2005-04-19 2006-10-19 Chien-Hao Chen Structures and methods for forming a locally strained transistor
WO2006111888A1 (en) * 2005-04-20 2006-10-26 Koninklijke Philips Electronics N.V. A strained integrated circuit and a method of manufacturing the same
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
US7348248B2 (en) * 2005-07-12 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS transistor with high drive current and low sheet resistance
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
CN100577511C (zh) * 2005-08-12 2010-01-06 李晓阳 变体式空天飞艇
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
KR101155097B1 (ko) * 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
DE102005041225B3 (de) * 2005-08-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
US8003470B2 (en) 2005-09-13 2011-08-23 Infineon Technologies Ag Strained semiconductor device and method of making the same
US7612389B2 (en) * 2005-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SiGe stressor with tensile strain for NMOS current enhancement
CN1937183A (zh) * 2005-09-19 2007-03-28 中芯国际集成电路制造(上海)有限公司 使用应变硅晶体管栅极图案化用硬掩模的方法和结构
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US7655511B2 (en) 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7635620B2 (en) 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US7518193B2 (en) * 2006-01-10 2009-04-14 International Business Machines Corporation SRAM array and analog FET with dual-strain layers comprising relaxed regions
EP1808886A3 (fr) * 2006-01-17 2009-08-12 S.O.I.T.E.C. Silicon on Insulator Technologies Procédé d'ajustement de la contrainte d'un substrat en un matériau semi-conducteur
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
US8900980B2 (en) * 2006-01-20 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free SiGe source/drain formation by epitaxy-free process
US7608515B2 (en) * 2006-02-14 2009-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for stressed semiconductor devices
DE102006009225B4 (de) * 2006-02-28 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US7459382B2 (en) 2006-03-24 2008-12-02 International Business Machines Corporation Field effect device with reduced thickness gate
US8017487B2 (en) * 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
US8076189B2 (en) 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
TWI275488B (en) * 2006-04-14 2007-03-11 Int United Technology Co Ltd Ink jet printhead control circuit
DE102006019921B4 (de) * 2006-04-28 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
US20070278541A1 (en) * 2006-06-05 2007-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer engineering on CMOS devices
US7629603B2 (en) * 2006-06-09 2009-12-08 Intel Corporation Strain-inducing semiconductor regions
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
DE102006030268B4 (de) * 2006-06-30 2008-12-18 Advanced Micro Devices Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, insbesondere eines FETs
US7790540B2 (en) 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
US7494884B2 (en) * 2006-10-05 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. SiGe selective growth without a hard mask
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
JP5181466B2 (ja) * 2006-11-16 2013-04-10 ソニー株式会社 半導体装置の製造方法および半導体装置
US7897493B2 (en) * 2006-12-08 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inducement of strain in a semiconductor layer
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
JP2008171999A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 半導体装置およびその製造方法
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
CN101281871B (zh) * 2007-04-05 2011-11-09 联华电子股份有限公司 复合硬掩模层、金属氧化物半导体晶体管及其制作方法
US8569837B2 (en) * 2007-05-07 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having elevated source/drain regions
US20080293192A1 (en) * 2007-05-22 2008-11-27 Stefan Zollner Semiconductor device with stressors and methods thereof
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US7781799B2 (en) * 2007-10-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain strained layers
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
US8058123B2 (en) * 2007-11-29 2011-11-15 Globalfoundries Singapore Pte. Ltd. Integrated circuit and method of fabrication thereof
US20090140351A1 (en) * 2007-11-30 2009-06-04 Hong-Nien Lin MOS Devices Having Elevated Source/Drain Regions
CN101925986B (zh) * 2008-01-25 2012-09-05 富士通半导体股份有限公司 半导体器件及其制造方法
KR20090096885A (ko) * 2008-03-10 2009-09-15 삼성전자주식회사 국부적 매립 절연막을 구비하는 반도체 장치 및 그 제조방법
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7892932B2 (en) 2008-03-25 2011-02-22 International Business Machines Corporation Semiconductor devices having tensile and/or compressive strain and methods of manufacturing and design structure
US20090242989A1 (en) * 2008-03-25 2009-10-01 Chan Kevin K Complementary metal-oxide-semiconductor device with embedded stressor
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US20100181626A1 (en) 2009-01-21 2010-07-22 Jing-Cheng Lin Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates
US8017469B2 (en) 2009-01-21 2011-09-13 Freescale Semiconductor, Inc. Dual high-k oxides with sige channel
US20100279479A1 (en) * 2009-05-01 2010-11-04 Varian Semiconductor Equipment Associates, Inc. Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon
JP5668277B2 (ja) 2009-06-12 2015-02-12 ソニー株式会社 半導体装置
US8211784B2 (en) * 2009-10-26 2012-07-03 Advanced Ion Beam Technology, Inc. Method for manufacturing a semiconductor device with less leakage current induced by carbon implant
US8178414B2 (en) * 2009-12-07 2012-05-15 Globalfoundries Inc. NMOS architecture involving epitaxially-grown in-situ N-type-doped embedded eSiGe:C source/drain targeting
US8598006B2 (en) * 2010-03-16 2013-12-03 International Business Machines Corporation Strain preserving ion implantation methods
JP5614184B2 (ja) * 2010-09-06 2014-10-29 富士通セミコンダクター株式会社 半導体装置の製造方法
US8709897B2 (en) * 2010-11-30 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance strained source-drain structure and method of fabricating the same
US9645135B2 (en) 2010-12-03 2017-05-09 The Regents Of The University Of California Nanowire field-effect transistor biosensor with improved sensitivity
US8629426B2 (en) * 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
US20120153350A1 (en) * 2010-12-17 2012-06-21 Globalfoundries Inc. Semiconductor devices and methods for fabricating the same
US8361847B2 (en) 2011-01-19 2013-01-29 International Business Machines Corporation Stressed channel FET with source/drain buffers
CN103187447B (zh) * 2011-12-31 2016-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
US9691898B2 (en) * 2013-12-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium profile for channel strain
US9287398B2 (en) 2014-02-14 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor strain-inducing scheme
WO2018182672A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Cap layer for metal contacts of a semiconductor device

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US5714777A (en) * 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
EP1147552A1 (en) * 1998-11-12 2001-10-24 Intel Corporation Field effect transistor structure with abrupt source/drain junctions
US6887762B1 (en) * 1998-11-12 2005-05-03 Intel Corporation Method of fabricating a field effect transistor structure with abrupt source/drain junctions
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
US6274894B1 (en) * 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
US6531347B1 (en) * 2000-02-08 2003-03-11 Advanced Micro Devices, Inc. Method of making recessed source drains to reduce fringing capacitance
US6509586B2 (en) * 2000-03-31 2003-01-21 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
US6900103B2 (en) * 2001-03-02 2005-05-31 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
EP1428262A2 (en) * 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6858505B2 (en) * 2002-10-08 2005-02-22 Samsung Electronics Co. Ltd. Methods of forming transistor structures including separate anti-punchthrough layers
US6743684B2 (en) * 2002-10-11 2004-06-01 Texas Instruments Incorporated Method to produce localized halo for MOS transistor
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7122435B2 (en) * 2004-08-02 2006-10-17 Texas Instruments Incorporated Methods, systems and structures for forming improved transistors
US7335929B2 (en) * 2004-10-18 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor with a strained region and method of manufacture
US7358551B2 (en) * 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
DE102005052054B4 (de) * 2005-10-31 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
JP5141029B2 (ja) * 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483399B (zh) * 2007-05-14 2015-05-01 Intel Corp 具有無尖端磊晶源極／汲極區域之半導體裝置

Also Published As

Publication number Publication date
SG115550A1 (en) 2005-10-28
US20050170594A1 (en) 2005-08-04
CN100345280C (zh) 2007-10-24
TWI223449B (en) 2004-11-01
US8062946B2 (en) 2011-11-22
US6921913B2 (en) 2005-07-26
US20040173815A1 (en) 2004-09-09
CN1527379A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
TW200418179A (en) Strained -channel transistor structure with lattice-mismatched zone and fabrication method thereof
TWI302740B (en) A method of preparing a vertical channel of a field effect transistor, a field effect transistor using the method and a method of preparing an inverter made of a field effect transistor with a vertical channel, an inverter using the method
TWI265638B (en) Integrated circuit device, semiconductor device and fabrication method thereof
TWI260688B (en) Strained channel CMOS device with fully silicided gate electrode
TWI254355B (en) Strained transistor with hybrid-strain inducing layer
TWI230460B (en) Gate-induced strain for MOS performance improvement
US8022488B2 (en) High-performance FETs with embedded stressors
TWI278939B (en) A microelectronic device and method of fabricating the same
TWI338350B (en) Methods of forming a semiconductor structure
TWI331781B (en) Semiconductor fabrication method, method of forming a strained semiconductor structure
US6800910B2 (en) FinFET device incorporating strained silicon in the channel region
TWI261323B (en) MOSFET device with localized stressor
TW200931666A (en) High performance MOSFET
US20070018202A1 (en) High performance mosfet comprising stressed phase change material and method of fabricating the same
TW200824007A (en) Stressed field effect transistor and methods for its fabrication
TW546846B (en) Thin film transistor and method for manufacturing the same
TW200810119A (en) N-channel MOSFETS comprising dual stressors, and methods for forming the same
JP2008538257A (ja) 高歪みｐｅｃｖｄ窒化シリコン薄膜の低温における製造法
TW451334B (en) Method for lateral etching with holes for making semiconductor devices
JP2006517343A5 (zh)
TW200822361A (en) Improved CMOS devices with stressed channel regions, and methods for fabricating the same
JP2013534052A (ja) 埋め込みストレッサ要素を含む半導体構造およびその製造方法
TW201133847A (en) Semiconductor devices and method of forming the same
JP2010532572A (ja) トランジスタのゲート電極のプレアモルファス化のブロッキング
TW200529423A (en) Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent