JP2008538257A - 高歪みｐｅｃｖｄ窒化シリコン薄膜の低温における製造法 - Google Patents

高歪みｐｅｃｖｄ窒化シリコン薄膜の低温における製造法 Download PDF

Info

Publication number
JP2008538257A
JP2008538257A JP2008504277A JP2008504277A JP2008538257A JP 2008538257 A JP2008538257 A JP 2008538257A JP 2008504277 A JP2008504277 A JP 2008504277A JP 2008504277 A JP2008504277 A JP 2008504277A JP 2008538257 A JP2008538257 A JP 2008538257A
Authority
JP
Japan
Prior art keywords
stressor material
state
stressor
amorphous film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008504277A
Other languages
English (en)
Other versions
JP2008538257A5 (ja
JP4818352B2 (ja
Inventor
ベルヤンスキー、マイケル、ピー
グルチェンコフ、オレグ
リー、イン
マリカルユナン、アヌパーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008538257A publication Critical patent/JP2008538257A/ja
Publication of JP2008538257A5 publication Critical patent/JP2008538257A5/ja
Application granted granted Critical
Publication of JP4818352B2 publication Critical patent/JP4818352B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 高歪みＰＥＣＶＤ窒化シリコン薄膜の低温における製造法を提供する。
【解決手段】 アモルファス薄膜ストレッサの応力レベルを、そのストレッサの内部構造を変更することによって上昇させる方法を提供する。この方法は、少なくとも基板（１２）の表面上にアモルファス膜ストレッサ材料（１４）の第１の部分を初めに形成するステップを含み、ここで前記の第１の部分（１８）は第１の応力値を規定する機械的歪みの第１の状態を有する。形成するステップの後、アモルファス膜ストレッサ材料の第１の部分は、機械的歪みの第１の状態は実質的に変化させずに第１の応力値を増加させるように、高密度化される（２０）。幾つかの実施形態においては、形成するステップ及び高密度化するステップは、ストレッサの予め選択された所望の厚さを得るために何回でも（２０、２０Ａ、２０Ｂ）繰り返される。
【選択図】 図５

Description

本発明は、半導体デバイスの製造に関し、より具体的にはアモルファス薄膜ストレッサ（ｓｔｒｅｓｓｏｒ）、即ち応力を誘起する材料の応力のレベルを高める方法に関する。
応力工学技術は、半導体デバイスの性能向上に重要な役割を果たしている。そのような応力の応用の典型的な例には、広く使用されている歪み半導体レーザー及び歪みトランジスタ（例えば、歪みチャネル電界効果トランジスタ、ＦＥＴ）、及び相補型金属酸化物半導体（ＣＭＯＳ）回路のような関連する歪み回路が挙げられる。歪みＦＥＴチャネルの場合には、デバイスのチャネル領域が有益に歪んで電子（又はホール）の移動度を高めるようにトランジスタ構造体に応力が加えられ、その結果デバイス速度の実質的な向上がもたらされる。電子及びホールの移動度への結晶格子歪みの好ましい効果は、特定の半導体の結晶対称性に依存し、そしてトランジスタ・チャネル内の歪みテンソルの種々の成分が半導体格子の対称性にどのように関連するか、より具体的には、それらの成分が格子の対称面、対称軸、及び対称中心にどのように関連するかに依存する。
従って、有益なチャネル歪みの型は、（ａ）半導体の型、（ｂ）キャリアの型（電子又はホール）、（ｃ）結晶の配向及びチャネル面の回転、及び（ｄ）チャネル内の電流の向き、に強く依存する。さらに、有益なチャネル歪みは、トランジスタの幾何学的構造及び外部応力の加え方に依存するので、多くの異なる方法で誘起することができる。
１つの有用な例においては、標準的な（１００）シリコン・ウェハの上に形成されたシリコン・ベースのｎＦＥＴ及びｐＦＥＴの両方に、トランジスタのゲートを覆い、ソース／ドレイン領域を部分的に覆う高応力膜を介して応力が印加される。この型の高応力膜は当技術分野では応力ゲート・ライナと呼ばれる。このような応用においては、引張り応力ゲート・ライナがｎＦＥＴデバイスに加えられると電子移動度を改善し、一方、圧縮応力ゲート・ライナはｐＦＥＴデバイスの速度を増すことが示されている。この状況は図１に示される。
具体的には、図１は（断面図により）、絶縁領域１０８で隔てられたｎＦＥＴデバイス領域１０４とｐＦＥＴデバイス領域１０６とを含む半導体基板１０２を備えた半導体構造体１００を示す。ｎＦＥＴデバイス領域１０４の上には、ゲート誘電体１２２と、ｎ型ドーパントでドープされたゲート導体１２４とを含むｎＦＥＴ１２０がある。ｎＦＥＴ１２０は、半導体基板１０２の内部に配置されたソース／ドレイン拡散領域１２６と、少なくともゲート導体１２４の露出側壁の上に配置されたスペーサ１２１とを含む。ｐＦＥＴデバイス領域１０６は、ゲート誘電体１２２と、ｐ型ドーパントでドープされたゲート導体１２４とを含んだｐＦＥＴを含む。ｐＦＥＴ１２８のソース／ドレイン拡散領域１２６は、ｐＦＥＴの設置面積で半導体基板１０２の内部に存在し、スペーサ１２１はまた、少なくともゲート導体１２４の露出側壁の上に存在する。示されるように、引張り窒化物ライナ１３０はｎＦＥＴデバイス領域１０４内に存在し、一方、圧縮窒化物ライナ１３２はｐＦＥＴデバイス領域１０６内に存在する。
この従来技術の例においては、応力ライナ（ライナ１３０及び１３２で表される）は、トランジスタ構造体に力を及ぼすストレッサ材料である。両方のストレッサの形態（この例においては、トランジスタ・チャネルに自己整合したライナ）、その応力の型（引張り又は圧縮）、及びトランジスタ構造体が、それぞれのトランジスタ・チャネル１２５の内部に有益な歪みを生じる。ひとたび、トランジスタの結晶型及び構造並びにストレッサが定まると、ストレッサ内の高レベルの応力がチャネル１２５内により大きな歪みを生じ、より高い性能向上がもたらされる。従って、ストレッサ材料内の応力レベルを上昇させることが非常に望ましい。
他の型のストレッサ材料も従来技術において知られている。例えば、シリコン結晶内に埋め込まれたＳｉＧｅ結晶アイランドは大きな圧縮応力を周囲のＳｉ内に引き起こす。この結晶ストレッサを利用してＳｉベースのｐＦＥＴの性能を向上させることができる。別の例では、アモルファス窒化シリコン・ストレッサがゲート・スペーサの形態に形作られる。
種々の型及び形態のストレッサの組合せもまた、デバイス性能をさらに向上させることが知られている。例えば、前記の埋め込まれたＳｉＧｅ結晶ストレッサを前記のアモルファス応力ゲート・ライナと組み合わせてＳｉベースのｐＦＥＴの性能をさらに改善することができる。
従来技術においてアモルファス応力ゲート・ライナを形成するための進歩はなされたが、引張り及び圧縮歪みの両方の場合に対する応力のレベルを高めるアモルファス・ストレッサ材料を供給する必要がある。そのような材料は、特定のストレッサ形態、半導体結晶の型、半導体デバイスの型、及びデバイスの構造に関わらず、隣接する半導体構造体に有益なレベルの歪みを増加させるために用いられることになる。
さらに、改善されたストレッサ材料は、隣接するミクロ構造体の温度に敏感な要素を保護するために低温（凡そ４００℃〜５５０℃又はそれ以下の程度の）で形成されることが望ましい。例えば、ＧａＡｓなどの特定のＩＩＩ−Ｖ族化合物半導体は、５００℃より高温では不安定である。さらに、シリコン・ベースのトランジスタの特定の要素（例えば、シリサイド・コンタクト及び高活性ドーパント）は高温処理によって有害な影響を受ける可能性がある。
プラズマ強化化学気相堆積（ＰＥＣＶＤ）プロセスは凡そ５００℃より低温で実施される。アモルファス・ストレッサ材料の１つの周知の例は、ＰＥＣＶＤプロセスによって堆積させたアモルファス窒化シリコン膜である。通常、ＰＥＣＶＤによって形成された窒化シリコン膜内の応力は、最適化された気体流量、プラズマ出力及び他の堆積パラメータにより調節される。そのような最適化は、応力の符号（圧縮性又は引張り性）の調節には非常に効果的であるが、応力レベルには僅かな増加をもたらすだけである。
ＰＥＣＶＤ堆積温度を上昇させる（５００℃を越えて）こと、又は、約６００℃又はそれを越える温度で高温急速熱化学気相堆積（ＲＴＣＶＤ）法を用いることによって、ＳｉＮ薄膜内に比較的高い応力レベルを達成することも可能である。ＲＴＣＶＤは高歪み引張りＳｉＮ膜を作ることができるが、ＲＴＣＶＤプロセスの典型的な温度は７００℃に近い。
米国特許出願第１０／２５０，２４１号（２００３年６月１７日出願）
また、圧縮ＲＴＣＶＤ膜が存在することは知られていない。最先端のＣＭＯＳデバイスは、比較的低い中間工程（ｍｉｄｄｌｅ−ｏｆ−ｔｈｅ−ｌｉｎｅ、ＭＯＬ）温度使用計画を有し、それが次第に約４００℃の後工程（ｂａｃｋ−ｅｎｄ−ｏｆ−ｔｈｅ−ｌｉｎｅ、ＢＥＯＬ）温度に近づく。ＭＯＬ温度使用計画の問題は、高温で不安定なＮｉＳｉをベースとするデバイスに対しては特に深刻になっているが、何故ならこれらのデバイス内の欠陥のレベルは４５０℃を越える温度により劇的に上昇するからである。従って、全ての高温ＭＯＬによる解決法は用いることができず、低温（４５０℃未満）でのＰＥＣＶＤ法により高応力レベルを達成することが、６５及び４５ｎｍノードのデバイス技術の重要な要素となっている。
本発明は、アモルファス薄膜ストレッサの応力レベルを、そのストレッサの内部構造を修正することによって上昇させる方法を提供する。本発明の方法は、
基板の少なくとも表面の上に、アモルファス膜ストレッサ材料の第１の部分であって、第１の応力値を規定する機械的歪みの第１の状態を有する前記の第１の部分を形成するステップと、
アモルファス膜ストレッサ材料の第１の部分を、機械的歪みの第１の状態は実質的に変化させずに第１の応力値を増加させるように、高密度化するステップと
を含む。
本発明の方法において、用語「基板」は半導体基板及び／又はＦＥＴを含むことが意図されている。
幾つかの実施形態において、形成するステップ及び高密度化するステップは、アモルファス薄膜ストレッサ材料に対して予め選択された所望の厚さを得るまで何回でも繰り返される。
上記の本発明の方法により形成されるストレッサ膜は、随意に、表面高密度化の後に、その機械的歪みを変える（増加させる）既知の方法の１つで処理してさらにその応力を増加させることができる。ストレッサはまた、随意に、リソグラフィ及びエッチングにより、有用なミクロ構造体への効果を最大にするように任意の形態に成形することができる。
本発明の１つの実施形態においては、アモルファス・ストレッサは、従来の堆積法で形成される水素含有アモルファス窒化シリコン（ＳｉＮ）膜である。堆積後、水素含有アモルファスＳｉＮ膜は、低温プラズマ処理を用いて実施される高密度化プロセスを受けるが、その際、低温プラズマ処理はＳｉＮ膜の上部領域内に活性窒素（例えば、原子状窒素、分子状窒素、又は原子窒素イオンなど）を導入することによってＳｉＮ膜の上部領域の密度を高める。この実施形態において、プラズマ処理は約５５０℃又はそれ以下の温度で実施される。
本発明の方法は、ストレッサの内部応力を高める他の既知の方法と組み合わせて用いることができ、また有用なマイクロデバイスの電気的及び光学的パラメータを改善するように、そのストレッサを賢明に布設する種々の幾何学的スキームで用いることができる。本発明の方法はさらに、約５５０℃又はそれ以下の低い処理温度で機能するので、本発明の方法は温度に敏感なミクロ構造体に対して特に有用である。
薄膜の応力レベルを上昇させるのに用いられる他の既知の後処理は、処理される膜内の機械的な歪みの状態を、実質的にその化学結合を再配置することによって変化させることに向けられる。従って、そのような方法は１つの型の応力だけ（引張り又は圧縮）を増加させるように機能する。例えば、応力窒化シリコン膜の強熱は、その膜内に存在するＳｉ−Ｈ及びＮ−Ｈ結合からの水素原子の切離し又は除去をもたらし、その結果引張り応力のレベルは上昇するが、圧縮応力のレベルは低下する。本発明は、引張り及び圧縮膜の両方に対して等しく効果的に機能するので、そのような従来技術からの脱却法を教示する。
本発明の方法は、堆積膜の応力を増加させながら、堆積膜の機械的歪み状態を保つことに向けられるので、従来技術から脱却するものである。従って、本発明の方法は、堆積時の膜内の歪みの符号及びレベルを独立に最適化すること、並びに結果の膜内の最終的な応力レベルを最適化することを可能にする。
本発明は、アモルファス薄膜ストレッサ材料に対する応力のレベルを、膜の内部構造を修正する技法によって上昇させる方法を提供するものであるが、以下の議論及び本願に添付の図面を参照しながら、以下に詳細に説明される。本願の図面は例証のために与えられるもので、一定の尺度で描かれてはいないことに注意されたい。
本発明の基本的な加工処理ステップを示す図２〜図４を参照する。具体的には、図２は、半導体基板１２の表面上に形成されたアモルファス薄膜ストレッサ材料１４を含む構造体１０を示す。図２〜図４は半導体基板１２の小さな部分だけを示すこと、及び、本発明の方法は図５に示されるようなトランジスタ・デバイスを上部に含む半導体基板１２の全表面にわたって用いることができることに注意されたい。図５に示される構造体は以下で詳細に説明される。以下の議論はストレッサ材料を半導体基板上に堆積させる状況を説明するが、本発明は、ストレッサ材料がＦＥＴの上に、又はＦＥＴ及び半導体基板の両方の上に形成されるときにも同様に良好に機能する。
図２を再び参照すると、構造体は初めに半導体基板１２を準備することで作成される。半導体基板１２は、表面上に配置された１つ又は複数のトランジスタを有する前加工された基板とすることができる。明瞭さのためにトランジスタは図２〜図４の断面図には示されていない。本発明で用いられる半導体基板１２は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及び他のＩＩＩ／Ｖ族及びＩＩ／ＶＩ族化合物半導体を含んだ任意の半導体材料を含む。半導体基板１２はまた、例えば、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（ＳＯＩ）又はＳｉＧe・オン・インシュレータ基板などの層状半導体基板を含むことができる。半導体基板１２はまた、ドープ型又は非ドープ型とするか、或いは１つ若しくは複数のドープ領域を有することができる。例えば、半導体基板１２は、ウェル領域、ソース／ドレイン拡散領域、ソース／ドレイン延長領域、ハロ領域などを有することができる。半導体基板１２はまた、種々の型の半導体デバイスを互いに絶縁する絶縁領域を含むことができる。半導体基板１２は、例えば、（１１０）、（１００）、又は（１１１）を含む主要な又は副次的な結晶方位を有することができる。半導体基板１２は、無歪み型又は歪み型とするか、或いは歪み領域と無歪み領域の組み合わせを有することができる。
半導体基板１２は、同じ又は異なる半導体材料からなる少なくとも２つの平面領域を含む複合半導体基板とすることができるが、ここで各々の領域は、「複合結晶方位基板上の高性能ＣＭＯＳ ＳＯＩデバイス」と題する同一出願人に譲渡された同時係属中の特許文献１において作成されるように異なる結晶方位を有する。
半導体基板１２を準備した後、アモルファス薄膜ストレッサ材料１４が半導体基板１２の少なくとも表面上に形成される。本発明によれば、本発明のアモルファス薄膜ストレッサ材料１４は、第１の応力値を規定する機械的歪み（圧縮又は引張りの）の第１の状態を有する。第１の応力値は、堆積させる材料、上部に材料が形成される基板、そしてその膜の堆積に用いた方法によって変化し得る。ＰＥＣＶＤ法による堆積時の引張り歪み下にあるアモルファス水素含有ＳｉＮ膜に対する典型的な第１の応力値は凡そ０．５〜１．０ＧＰａであり、一方圧縮歪み下にある同じ膜の典型的な第１の応力値は凡そ１〜１．５ＧＰａである。
アモルファス薄膜ストレッサ材料１４（堆積時の膜と呼ぶことができる）は、例えば、化学気相堆積、プラズマ強化化学気相堆積又は急速熱化学気相堆積を含む従来の堆積プロセスを利用して形成される。典型的には、堆積プロセスは、半導体基板１２の内部又はその上に配置された温度に敏感なあらゆる要素に悪影響を与えないように、約５５０℃又はそれ以下の温度で実施される。アモルファス薄膜ストレッサ材料１４はプラズマ強化化学気相堆積プロセスで形成されることが好ましい。
本発明のこの時点で形成された堆積時のアモルファス薄膜ストレッサ材料１４は、典型的には凡そ１ｎｍから２００ｎｍまでの厚さを有し、約２０ｎｍから約１００ｎｍまでの厚さがより典型的である
アモルファス薄膜ストレッサ材料１４は、例えば、窒化物、酸化物又は金属を含む任意の応力誘起材料を含む。アモルファス・ストレッサ材料１４はＳｉＮから成ることが好ましい。応力誘起材料は水素を含むことができ、従ってここでは、水素含有ＳｉＮのような水素含有材料が完成される。用語「アモルファス」は本明細書では、ストレッサ材料１４が明確な結晶構造をもたないことを表すのに用いられる。
図２に示される堆積時のアモルファス薄膜ストレッサ材料１４は、本発明のこの時点では従来技術のストレッサ材料と変わらない。図３は、堆積時のストレッサ材料１４を含む構造体に高密度化ステップを施した後に形成される構造体を示す。本発明によれば、高密度化ステップは、ストレッサ材料の機械的歪みの第１の状態は実質的に変化させずに第１の応力値を増加させるような条件下で実施される。即ち、本発明の高密度化ステップは、ストレッサ材料１４の応力値を第１の応力値より大きな値に増加させ、一方、その層が圧縮歪み下にあるか又は引張り歪み下にあるかを変更しない。例証として、本発明の高密度化ステップは、引張り歪み水素含有ＳｉＮ材料の応力値を堆積時の値約０．８ＧＰａから第２の応力値約１．２ＧＰａまで増加させ、同時に圧縮歪み材料の応力値もまた堆積時の値約１．４ＧＰａから第２の応力値約２．０ＧＰａまで増加させる。
図３に示されるように、高密度化ステップは、上部領域２０と下部領域１８を有するアモルファス薄膜ストレッサ材料１６を生ずる。上部領域２０は、下部領域１８よりも大きな密度を有し、下部領域１８の密度は典型的には堆積時の膜１４の密度である。上部及び下部領域内の密度は、例えば、ストレッサ材料の型及び厚さ、並びに高密度化ステップの条件を含む多くの因子によって変化し得る。典型的には、そして上に例示されたストレッサ材料に対しては、水素含有ＳｉＮストレッサ膜の下部領域１８は約２．４ｇｍ／ｃｃの密度をもち、一方、同じ膜の上部領域２０は約２．６ｇｍ／ｃｃの密度をもつ。
本発明の高密度化ステップにより形成されたアモルファス薄膜ストレッサ材料１６の上部領域２０の厚さは、用いられる高密度化プロセスの型及び高密度化中に用いられた条件によって変化し得る。典型的には、高密度化により形成される上部領域２０の厚さは、約０．５ｎｍから約２０ｎｍまでであり、約１ｎｍから約１０ｎｍまでの厚さがより典型的である。
堆積時のアモルファス薄膜ストレッサ材料１４の高密度化は、その層の表面部分の密度を増加させることのできる任意の技法を用いて実施することができる。堆積時の薄膜ストレッサ材料１４の応力値を増加させるのに利用できる高密度化プロセスには、約５００℃若しくはそれ以下の温度で実施されるプラズマ窒化又は放射照射が含まれるが、それらに限定はされない。本発明における高密度化はプラズマ窒化プロセスを用いて達成することが好ましい。
堆積時のアモルファス薄膜ストレッサ材料１４の上部部分を高密度化するためにプラズマ窒化を用いるときには、原子状窒素、分子状窒素、原子窒素イオン又はこれらの組合せを含む任意の窒素含有プラズマを用いることができる。窒素含有プラズマは、例えば、Ｎ２、ＮＯ、ＮＨ３、Ｎ２Ｏ又はこれらの混合物などの任意の窒素含有源から誘導される。前述のように、本発明で用いられるプラズマ窒化プロセスは、約５５０℃又はそれ以下の温度で実施され、約３５０℃から約４５０℃までの温度がより典型的である。プラズマ窒化プロセスは、典型的には約０．５秒から約２００秒までの時間実施され、約５秒から約６０秒までの時間がより典型的である。時間範囲をここで述べた範囲より延長しても応力レベルをさらに改善することはできないことに注意されたい。
本発明のこの時点において、高密度化されたアモルファス薄膜ストレッサ材料１６は、堆積時の膜に比べて大きな応力値を有するが、有用なミクロ構造体への効果（即ち、力を及ぼすこと）を最大にするために、例えばスペーサ又はライナなどの任意の形態に成形することができる。成形はリソグラフィ及びエッチングによって達成することができる。
幾つかの実施形態においては、図４に示されるように、堆積及び高密度化のステップは、非高密度化及び高密度化領域の交互の層を有する多層アモルファス薄膜ストレッサ材料を設けるために何回でも繰り返すことができる。さらに、本発明のステップは、増加した応力値を有し予め設定した厚さを有するストレッサ材料を設けるために何回でも繰り返すことができる。図４においては、構造体は、それぞれが下部の非高密度化領域（１８、１８Ａ及び１８Ｂ）及び上部の高密度化領域（２０、２０Ａ及び２０Ｂ）を有する、３層の高密度化薄膜ストレッサ材料（１６、１６Ａ及び１６Ｂ）を含む。
図４に示される多層アモルファス薄膜ストレッサ材料は、有用なミクロ構造体への効果（即ち、力を及ぼすこと）を最大にするために、例えばスペーサ又はライナなどの任意の形態に成形することができる。また、多層高密度化アモルファス薄膜ストレッサ材料は、随意に、材料の応力値をさらに増加させることのできる任意の従来の方法で処理することができる。
本発明の種々のステップは、堆積ステップと高密度化ステップの間で真空を破ることなくイン・サイチュ（ｉｎ−ｓｉｔｕ）で実施することができるが、或いは、真空は堆積ステップと高密度化ステップの間で又は多重の堆積及び高密度化ステップの間で破ることができる。
前述のように、本発明の方法は、上部に形成されたトランジスタを含む半導体基板の上に形成される応力ライナ材料の応力値を増加させるために用いることができる。そのような構造体は、例えば図５に示される。図５は、下部の非高密度化領域１８及び上部の高密度化領域２０を含む本発明の高密度化アモルファス薄膜ストレッサ材料１６の存在を除いて、図１に類似していることに注意されたい。
具体的には、図５は（断面図により）、絶縁領域５６で隔てられたｎＦＥＴデバイス領域５２とｐＦＥＴデバイス領域５４を有する半導体基板１２を備えた半導体構造体５０を示す。ｎＦＥＴデバイス領域５２の上には、ゲート誘電体５８、及びｎ型ドーパントでドープされたゲート導体６０を含むｎＦＥＴ６６がある。ｎＦＥＴ６６はまた、半導体基板１２の内部に配置されたソース／ドレイン拡散領域６２と、少なくともゲート導体６０の露出側壁上に配置されたスペーサ６４とを含む。ｐＦＥＴデバイス領域５４は、ゲート誘電体５８、及びｐ型ドーパントでドープされたゲート導体６０を含んだｐＦＥＴを含む。ｐＦＥＴ６８のソース／ドレイン拡散領域６２は、ｐＦＥＴ６８の設置面積で半導体基板１２の内部に存在し、スペーサ６４はまた、少なくともゲート導体６０の露出側壁上に存在する。示されるように、領域１８Ｔ及び２０Ｔを含む引張り窒化物ライナ１６Ｔは、ｎＦＥＴデバイス領域５２の内部に存在し、一方、領域１８Ｃ及び２０Ｃを含む圧縮窒化物ライナ１６ＣはｐＦＥＴデバイス領域５４の内部に存在する。
図５に示される構造体は、本発明の負のストレッサ材料が下部領域よりも高い密度をもつ上部領域を有するが、当技術分野で周知の従来の方法を用いて形成される。例えば、絶縁領域５６は、初めにリソグラフィ及びエッチングにより基板内にトレンチを画定することによって形成することができる。エッチング・ステップに続いて、随意のトレンチ誘電体ライナを形成することができ、その後に酸化物などのトレンチ誘電体をトレンチ内に堆積させることができる。トレンチ充填の後で化学機械研磨（ＣＭＰ）又は研削などの平坦化プロセスを実施することができる。或いは、シリコンの位置選定酸化プロセスを用いて絶縁領域を形成することができる。
次に、任意の従来のＣＭＯＳプロセスを利用して、ＦＥＴが半導体基板１２の表面上に形成され、ｎＦＥＴデバイス領域５２及びｐＦＥＴデバイス領域５４が形成される。１つの方法は、ゲート誘電体及びゲート導体を含む層状スタックを半導体基板１２の表面上に形成するステップを含む。ゲート誘電体は、酸化などの熱処理又は従来の堆積法によって形成することができる。本発明において用いることのできるゲート誘電体は、酸化物、窒化物、酸窒化物又はそれらの多層を含む。ゲート導体は従来の堆積法によって形成される。ポリＳｉ又はＳｉＧｅゲートが用いられるときは、導電性材料はイン・サイチュのドーピング堆積プロセスにより、又は堆積及びその後のイオン注入により形成することができる。注入マスク及び異なるイオン注入を用いて異なる導電率のＦＥＴを形成することができる。層状スタックの形成に続いて、少なくともゲート導体（及び隋意にゲート誘電体）をリソグラフィ及びエッチングによりパターン付けする。熱処理を用いて各パターン付けされたゲート領域の周りに保護層を形成することができる。その後、ソース／ドレイン延長部がイオン注入及びアニール処理により形成される。次に側壁スペーサが堆積及びエッチングにより形成され、その後にソース／ドレイン拡散領域がイオン注入及びアニール処理により形成される。上記のＳ／Ｄ延長部を活性化するのに用いられるアニール処理ステップは省くことができ、活性化はソース／ドレイン領域の活性化中に起り得る。幾つかの実施形態においては、側壁スペーサは、本発明の高密度化アモルファス・ストレッサ材料だけを又は別の絶縁材料とともに含むことができる。
この方法に加えて、従来のゲート置き換えプロセスを用いて半導体基板の表面上にＦＥＴを形成することができる。
次に、本発明のストレッサ材料が前述のステップを用いて形成される。具体的には、各々のＦＥＴの上のストレッサ材料は、本発明のステップを用いて単一プロセスで加工処理することができる。代替的に、各々のＦＥＴ上のストレッサ材料は、多重ステップで加工処理されるが、その際、非保護領域内のストレッサ材料の形成中、１つのデバイス領域上にブロック・マスクが形成され、次いでブロック・マスクが除去され、そして本発明のストレッサ材料を含有する先の非保護領域の上にブロック・マスクを形成することによってプロセスが繰り返される。高密度化後に、エッチング・ステップを用いてストレッサ材料を任意の所望の形状に成形することができる。
図６及び図７は、引張り歪み下（図６）及び圧縮歪み下（図７）での本発明の多層高密度化アモルファスＳｉＮストレッサ材料を、多層中断堆積させた従来技術の薄膜ＳｉＮストレッサ材料と比較したグラフである。本発明の材料は「本発明」と標識付けし、従来技術の材料は「従来技術」と標識付けしている。種々のＳｉＮ層の中断堆積法による従来技術のＳｉＮ膜形成方法は、ストレッサ材料の応力値を増加させる既知の手段を与える。これらの図に示されるデータは、本発明の方法はＳｉＮの応力値を、従来技術を用いて達成できる値を超えて、さらに増加させることができることを示す。
具体的には、本発明のプロセスを用いると、各堆積ステップの間に高密度化を施さない類似の多層膜に比べて、応力値の７０％の増加を達成することができる。
ＰＥＣＶＤを利用する本発明の方法を用いて、１６層の応力ＳｉＮ膜を調製した。この多層構造体の各ＳｉＮ層は、１０〜１０，０００Åの間の厚さをもち、各々の堆積の間に
ＳｉＮ膜に活性窒素処理、即ちプラズマ窒化を用いて高密度化を施した。その膜のＸ線反射率（ＸＲＲ）データは、各々の個々の層が２つの領域（下部領域、及び下部領域よりも高い密度を有する上部領域）から成ることを示した。以下の表１は、上部領域の密度をまとめたものである。明らかに活性窒素処理は実質的に高密度の上部膜をもたらす。上部領域の厚さは１５〜２５Åの間と見積られる。処理の最適の継続時間は１０秒から６０秒までである。この時間範囲を超えて処理時間を長くしても、上部領域の密度には何ら実質的な増加は生じず、膜の厚さ又は応力値を増加させることもなかった。
Figure 2008538257
本発明は、その好ましい実施形態に関して詳しく示され説明されているが、当業者であれば、本発明の趣旨と範囲から逸脱することなく形態及び細部における前述の及び他の変更を施すことができることを理解するであろう。従って、本発明は説明され例証された通りの形態及び細部に限定されず、添付の特許請求の範囲に含まれることが意図されている。
本発明は半導体デバイスの製造のために有用である。より具体的には、本発明はアモルファス薄膜ストレッサ内の応力の増加したレベルを提供する。この応力誘起材料により提供される半導体デバイスは、ＣＭＯＳ回路に対して非常に重要な著しく優れた性能を有する。
トランジスタの上部に高応力ＳｉＮライナを付けることによってＣＭＯＳトランジスタのチャネル領域内に応力を発生させる、従来技術の半導体構造体を（断面図で）示す図的記述である。 半導体基板の表面上に形成されるストレッサ材料の応力値を増加させるための本発明の種々の加工処理ステップを（断面図で）示す図的記述である。 半導体基板の表面上に形成されるストレッサ材料の応力値を増加させるための本発明の種々の加工処理ステップを（断面図で）示す図的記述である。 半導体基板の表面上に形成されるストレッサ材料の応力値を増加させるための本発明の種々の加工処理ステップを（断面図で）示す図的記述である。 半導体基板及び半導体基板上に形成されるトランジスタ・デバイスの上部に、本発明の高応力ストレッサ材料を付けることによってＣＭＯＳトランジスタのチャネル領域内に応力を発生させる半導体構造体を（断面図で）示す図的記述である。 本発明のＳｉＮストレッサ材料と、引張り歪みの下で多層中断堆積法によリ形成された従来技術のＳｉＮストレッサ材料との比較を示すグラフである。 本発明のＳｉＮストレッサ材料と、圧縮歪みの下で多層中断堆積法によリ形成された従来技術のＳｉＮストレッサ材料との比較を示すグラフである。
符号の説明
１０：構造体
１２：半導体基板
１４、１６、１６Ａ、１６Ｂ：アモルファス薄膜ストレッサ材料
１８、１８Ａ、１８Ｂ：下部領域（非高密度化領域）
２０、２０Ａ、２０Ｂ：上部領域（高密度化領域）
５０、１００：半導体構造体
１０２：半導体領域
５２、１０４：ｎＦＥＴデバイス領域
５４、１０６：ｐＦＥＴデバイス領域
５６、１０８：絶縁領域
６６、１２０：ｎＦＥＴ
６８，１２８：ｐＦＥＴ
６４、１２１：スペーサ
５８、１２２：ゲート誘電体
６０、１２４：ゲート導体
１２５：トランジスタ・チャネル
６２、１２６：ソース／ドレイン拡散領域
１６Ｔ、１３０：引張り窒化物ライナ
１６Ｃ、１３２：圧縮窒化物ライナ

Claims (30)

  1. 堆積ストレッサ材料の応力レベルを上昇させる方法であって、
    基板（１２）の少なくとも表面の上にアモルファス膜ストレッサの第１の部分（１６）であって、第１の応力値を規定する機械的歪みの第１の状態を有する前記第１の部分（１６）を形成するステップと、
    前記機械的歪みの第１の状態は実質的に変化させずに前記第１の応力値を増加させるように、前記アモルファス膜ストレッサ材料の前記第１の部分（１６）を高密度化するステップと
    を含む方法。
  2. 前記形成するステップ及び前記高密度化するステップは、予め選択された厚さを有する多層ストレッサ材料を設けるために何回でも繰り返される、請求項１に記載の方法。
  3. 前記アモルファス膜ストレッサ材料は、窒化物、酸化物、又は金属を含む、請求項１に記載の方法。
  4. 前記アモルファス膜ストレッサ材料は水素をさらに含む、請求項３に記載の方法。
  5. 前記アモルファス膜ストレッサ材料は、ＳｉＮ又は水素を含有するＳｉＮを含む、請求項１に記載の方法。
  6. 前記機械的歪みの第１の状態は引張り状態である、請求項１に記載の方法。
  7. 前記機械的歪みの第１の状態は圧縮状態である、請求項１に記載の方法。
  8. 前記アモルファス膜ストレッサ材料を形成するステップは、５５０℃又はそれ以下の温度で実施される堆積プロセスを含む、請求項１に記載の方法。
  9. 前記堆積プロセスは、化学気相堆積、プラズマ強化化学気相堆積、又は急速熱化学気相堆積のうちの１つを含む、請求項８に記載の方法。
  10. 前記堆積プロセスはプラズマ強化化学気相堆積である、請求項９に記載の方法。
  11. 前記高密度化するステップは、プラズマ窒化又は放射照射のうちの１つを含む、請求項１に記載の方法。
  12. 前記高密度化するステップは、窒素含有プラズマの存在下において、５５０℃又はそれ以下の温度で実施されるプラズマ窒化を含む、請求項１１に記載の方法。
  13. 前記窒素含有プラズマは、原子状窒素、分子状窒素又は原子状窒素イオンのうちの１つを含む、請求項１２に記載の方法。
  14. 前記プラズマ窒化は、０．５秒から２００秒までの時間実施される、請求項１２に記載の方法。
  15. 前記高密度化するステップは、前記アモルファス膜ストレッサ材料（１６）の上部領域（２０）と下部領域（１８）を形成し、前記上部領域（２０）は前記下部領域（１８）に比べてより高い密度を有する、請求項１に記載の方法。
  16. 前記上部領域は、１ｎｍから５０ｎｍまでの厚さを有する、請求項１５に記載の方法。
  17. 前記高密度化されたアモルファス・ストレッサ膜材料を成形するステップをさらに含む、請求項１に記載の方法。
  18. 堆積時のストレッサ材料の応力レベルを上昇させる方法であって、
    基板の少なくとも表面上にプラズマ強化化学気相堆積によってアモルファス膜ストレッサ材料の第１の部分であって、第１の応力値を規定する機械的歪みの第１の状態を有する前記第１の部分を形成するステップと、
    前記機械的歪みの第１の状態は実質的に変化させずに前記第１の応力値を増加させるように、５５０℃又はそれ以下の温度におけるプラズマ窒化により、前記アモルファス膜ストレッサ材料の前記第１の部分を高密度化するステップと
    を含む方法。
  19. 前記形成するステップ及び前記高密度化するステップは、予め選択された厚さを有する多層ストレッサ材料を設けるために何回でも繰り返される、請求項１８に記載の方法。
  20. 前記アモルファス膜ストレッサ材料は、窒化物、酸化物、又は金属を含む、請求項１８に記載の方法。
  21. 前記アモルファス膜ストレッサ材料は水素をさらに含む、請求項２０に記載の方法。
  22. 前記アモルファス膜ストレッサ材料は、ＳｉＮ又は水素を含有するＳｉＮを含む、請求項１８に記載の方法。
  23. 前記機械的歪みの第１の状態は引張り状態である、請求項１８に記載の方法。
  24. 前記機械的歪みの第１の状態は圧縮状態である、請求項１８に記載の方法。
  25. 前記プラズマ窒化は、原子状窒素、分子状窒素又は原子状窒素イオンのうちの１つを含む窒素含有プラズマの存在下で実施される、請求項１８に記載の方法。
  26. 前記プラズマ窒化は、０．５秒から２００秒までの時間実施される、請求項１８に記載の方法。
  27. 前記高密度化するステップは、前記アモルファス膜ストレッサ材料の上部領域と下部領域を形成し、前記上部領域は前記下部領域に比べてより高い密度を有する、請求項１８に記載の方法。
  28. 前記上部領域は、１ｎｍから５０ｎｍまでの厚さを有する、請求項２７に記載の方法。
  29. 前記高密度化されたアモルファス・ストレッサ膜材料を成形するステップをさらに含む、請求項１に記載の方法。
  30. 半導体構造体を形成する方法であって、
    絶縁領域によって隔てられた、少なくとも１つのｎＦＥＴを含む少なくとも１つのｎＦＥＴ領域と、少なくとも１つのｐＦＥＴを含む少なくとも１つのｐＦＥＴ領域とを含む半導体基板を準備するステップと、
    前記基板の少なくとも表面上並びに前記ｎＦＥＴ及びｐＦＥＴの上に、アモルファス膜ストレッサ材料の第１の部分であって、第１の応力値を規定する機械的歪みの第１の状態を有する前記第１の部分を形成するステップと、
    前記機械的歪みの第１の状態は実質的に変化させずに前記第１の応力値を増加させるように、前記アモルファス膜ストレッサ材料の前記第１の部分を高密度化するステップと
    を含む方法。
JP2008504277A 2005-04-01 2006-03-29 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法 Expired - Fee Related JP4818352B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/907,454 2005-04-01
US10/907,454 US7585704B2 (en) 2005-04-01 2005-04-01 Method of producing highly strained PECVD silicon nitride thin films at low temperature
PCT/US2006/011391 WO2006107669A2 (en) 2005-04-01 2006-03-29 Method of producing highly strained pecvd silicon nitride thin films at low temperature

Publications (3)

Publication Number Publication Date
JP2008538257A true JP2008538257A (ja) 2008-10-16
JP2008538257A5 JP2008538257A5 (ja) 2009-02-19
JP4818352B2 JP4818352B2 (ja) 2011-11-16

Family

ID=37071113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504277A Expired - Fee Related JP4818352B2 (ja) 2005-04-01 2006-03-29 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法

Country Status (6)

Country Link
US (1) US7585704B2 (ja)
EP (1) EP1864319A4 (ja)
JP (1) JP4818352B2 (ja)
CN (1) CN101584025B (ja)
TW (1) TWI391516B (ja)
WO (1) WO2006107669A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146909A (ja) * 2011-01-14 2012-08-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
TWI259534B (en) * 2005-05-20 2006-08-01 Ind Tech Res Inst Method for fabricating semiconductor device
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
US20070105292A1 (en) * 2005-11-07 2007-05-10 Neng-Kuo Chen Method for fabricating high tensile stress film and strained-silicon transistors
US8936702B2 (en) * 2006-03-07 2015-01-20 Micron Technology, Inc. System and method for sputtering a tensile silicon nitride film
US7560318B2 (en) * 2006-03-13 2009-07-14 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor layers having different stresses
JP2007324391A (ja) * 2006-06-01 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070298623A1 (en) * 2006-06-26 2007-12-27 Spencer Gregory S Method for straining a semiconductor device
US7479465B2 (en) 2006-07-28 2009-01-20 Freescale Semiconductor, Inc. Transfer of stress to a layer
US20080083955A1 (en) * 2006-10-04 2008-04-10 Kanarsky Thomas S Intrinsically stressed liner and fabrication methods thereof
EP2090068A1 (en) 2006-10-31 2009-08-19 Telecom Italia S.p.A. Management of seamless handover between different communication systems in an ip dual-mode terminal
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7700499B2 (en) * 2007-01-19 2010-04-20 Freescale Semiconductor, Inc. Multilayer silicon nitride deposition for a semiconductor device
DE102007004824A1 (de) * 2007-01-31 2008-08-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Verwendung einer zusätzlichen Verspannungsschicht über einer Schicht mit dualer Verspannung in einem Halbleiterbauelement
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
US20080237658A1 (en) * 2007-03-26 2008-10-02 United Microelectronics Corp. Semiconductor device and method of fabricating the same
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
US8440580B2 (en) * 2007-09-11 2013-05-14 United Microelectronics Corp. Method of fabricating silicon nitride gap-filling layer
DE102007052051B4 (de) * 2007-10-31 2012-09-20 Advanced Micro Devices, Inc. Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
US7863646B2 (en) * 2007-12-13 2011-01-04 International Business Machines Corporation Dual oxide stress liner
US20090152639A1 (en) * 2007-12-18 2009-06-18 Texas Instruments Incorporated Laminated Stress Overlayer Using In-SITU Multiple Plasma Treatments for Transistor Improvement
DE102007063230B4 (de) * 2007-12-31 2013-06-06 Advanced Micro Devices, Inc. Halbleiterbauelement mit verspannten Materialschichten und Kontaktelement sowie Herstellungsverfahren hierfür
DE102007063272B4 (de) * 2007-12-31 2012-08-30 Globalfoundries Inc. Dielektrisches Zwischenschichtmaterial in einem Halbleiterbauelement mit verspannten Schichten mit einem Zwischenpuffermaterial
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US9580776B2 (en) 2011-09-30 2017-02-28 Intel Corporation Tungsten gates for non-planar transistors
US9202699B2 (en) 2011-09-30 2015-12-01 Intel Corporation Capping dielectric structure for transistor gates
DE112011105702T5 (de) 2011-10-01 2014-07-17 Intel Corporation Source-/Drain-Kontakte für nicht planare Transistoren
DE112011106131B3 (de) 2011-12-06 2022-06-09 Intel Corporation Integrierte schaltkreisstruktur und verfahren zu ihrerherstellung
WO2013085490A1 (en) * 2011-12-06 2013-06-13 Intel Corporation Interlayer dielectric for non-planar transistors
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9722076B2 (en) 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
CN107305865B (zh) * 2016-04-18 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP6540650B2 (ja) * 2016-10-19 2019-07-10 株式会社村田製作所 半導体装置およびその製造方法
JP6540651B2 (ja) * 2016-10-19 2019-07-10 株式会社村田製作所 半導体装置およびその製造方法
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN110473768A (zh) * 2018-05-09 2019-11-19 上海新微技术研发中心有限公司 氮化硅薄膜的制备方法
KR20210143943A (ko) 2019-04-19 2021-11-29 램 리써치 코포레이션 원자층 증착 동안 급속 플러시 퍼징
WO2024006211A1 (en) * 2022-06-27 2024-01-04 Lam Research Corporation Deposition and etch of silicon-containing layer

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730337A (en) * 1980-07-30 1982-02-18 Nec Corp Formation of surface protecting film for semiconductor
DE3418596A1 (de) * 1983-05-18 1984-11-22 Konishiroku Photo Industry Co., Ltd., Tokio/Tokyo Elektrophotographischer photorezeptor
DE3511315A1 (de) * 1984-03-28 1985-10-24 Konishiroku Photo Industry Co., Ltd., Tokio/Tokyo Elektrostatographisches, insbesondere elektrophotographisches aufzeichnungsmaterial
US4742020A (en) * 1985-02-01 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Multilayering process for stress accommodation in deposited polysilicon
US5153701A (en) * 1987-12-28 1992-10-06 At&T Bell Laboratories Semiconductor device with low defect density oxide
JPH04299570A (ja) * 1991-03-27 1992-10-22 Canon Inc 薄膜半導体装置の製造方法
JPH0822986A (ja) * 1994-07-05 1996-01-23 Sony Corp 絶縁膜の成膜方法
JPH08203894A (ja) * 1995-01-30 1996-08-09 Sony Corp 半導体装置の製造方法
JPH0982217A (ja) * 1995-09-08 1997-03-28 Yamaha Corp 電界放出型素子の製造方法
EP0766304A2 (en) * 1995-09-29 1997-04-02 AT&T Corp. Method for coating heterogeneous substrates with homogeneous layers
US5756404A (en) * 1995-12-07 1998-05-26 Micron Technologies, Inc. Two-step nitride deposition
US6051511A (en) * 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
US5981403A (en) * 1997-11-24 1999-11-09 Lucent Technologies, Inc. Layered silicon nitride deposition process
US6134971A (en) * 1998-08-27 2000-10-24 University Of Hawaii Stress induced voltage fluctuation for measuring stress and strain in materials
KR100784603B1 (ko) * 2000-11-22 2007-12-11 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP2003092409A (ja) * 2001-09-19 2003-03-28 Casio Comput Co Ltd 薄膜半導体素子およびその製造方法
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
EP1394619B1 (en) * 2002-08-02 2010-03-03 Canon Kabushiki Kaisha Method for producing electrophotographic photosensitive member, electrophotographic photosensitive member and electrophotographic apparatus using the same
US7253868B2 (en) * 2002-08-21 2007-08-07 Samsung Electronics Co., Ltd. Liquid crystal display device comprising a plurality of spacers having compression ratios gradually increasing as advancing from a center to left and right edges of display region
TW560007B (en) * 2002-10-16 2003-11-01 Taiwan Semiconductor Mfg CMOS device and its manufacturing method
US7022561B2 (en) * 2002-12-02 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US7381619B2 (en) * 2004-04-27 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work-function metal gates
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
JP4700295B2 (ja) * 2004-06-08 2011-06-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US7432553B2 (en) * 2005-01-19 2008-10-07 International Business Machines Corporation Structure and method to optimize strain in CMOSFETs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146909A (ja) * 2011-01-14 2012-08-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US7585704B2 (en) 2009-09-08
TWI391516B (zh) 2013-04-01
EP1864319A4 (en) 2009-11-18
CN101584025A (zh) 2009-11-18
WO2006107669A3 (en) 2009-04-09
EP1864319A2 (en) 2007-12-12
JP4818352B2 (ja) 2011-11-16
WO2006107669A2 (en) 2006-10-12
CN101584025B (zh) 2013-03-13
US20060223290A1 (en) 2006-10-05
TW200700578A (en) 2007-01-01

Similar Documents

Publication Publication Date Title
JP4818352B2 (ja) 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法
US6882025B2 (en) Strained-channel transistor and methods of manufacture
US9647111B2 (en) Advanced forming method and structure of local mechanical strained transistor
US7615454B2 (en) Embedded stressed nitride liners for CMOS performance improvement
JP5179200B2 (ja) 高性能ｃｍｏｓ技術のための低コストの歪みｓｏｉ基板
KR100992036B1 (ko) 응력이 가해진 게이트 금속 실리사이드층을 포함하는고성능 ｍｏｓｆｅｔ 및 그 제조 방법
US7002209B2 (en) MOSFET structure with high mechanical stress in the channel
US7498229B1 (en) Transistor and in-situ fabrication process
GB2469240A (en) Fabrication of a stressed MOS device
US7790540B2 (en) Structure and method to use low k stress liner to reduce parasitic capacitance
KR101071787B1 (ko) 간단한 이중 응력 라이너 구성을 이용하여 향상된 성능을 갖는 반도체 구조체
US7790561B2 (en) Gate sidewall spacer and method of manufacture therefor
JP2007005627A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110328

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20110328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110803

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110826

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees