TW200417034A - Contacts to semiconductor fin device and method for manufacturing the same - Google Patents

Contacts to semiconductor fin device and method for manufacturing the same Download PDF

Info

Publication number
TW200417034A
TW200417034A TW093104820A TW93104820A TW200417034A TW 200417034 A TW200417034 A TW 200417034A TW 093104820 A TW093104820 A TW 093104820A TW 93104820 A TW93104820 A TW 93104820A TW 200417034 A TW200417034 A TW 200417034A
Authority
TW
Taiwan
Prior art keywords
semiconductor fin
patent application
scope
item
contact window
Prior art date
Application number
TW093104820A
Other languages
English (en)
Other versions
TWI228318B (en
Inventor
Yee-Chia Yeo
Fu-Liang Yang
Chen-Ming Hu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32908153&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW200417034(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200417034A publication Critical patent/TW200417034A/zh
Application granted granted Critical
Publication of TWI228318B publication Critical patent/TWI228318B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41791Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200417034 五、發明說明(1) 【發明所屬之技術領域】 本發明是有關於一種半導體元件,且特別是有關於一種具 有多重閘極與低接觸電阻之金氧半導場效電晶體 (Metal-Oxide-Semiconductor Field Effect Transistors ; MOSFETs)的製造方法。 【先前 極大型 場效電 晶體之 元功能 電晶體 漸增, 電晶體 這樣由 的現象 體之摻 汲極接 短通道 段時, 度、閘 以符合 來支援 一個控 技術】 積體(ULSI)電 晶體技術。在 尺寸的持續縮 之成本也不斷 之閘極尺寸的 而使得通道之 會造成閘極無 於電晶體具有 稱做短通道效 雜濃度、降低 合均為可用以 效應的方法。 建構於大塊矽 極氧化層之厚 需求。需要前 元件尺寸微縮 制短通道效應 路製作之關鍵半導體技術為金氧半導 過去數十年間,由於金氧半導場效電 小,其速度性能、電路密度、及單位 地改善。隨著傳統塊材金氧半導場效 縮減’源極與沒極與通道之交互作用 電位受到影響。因此,具有短閘極之 法有效控制通道之開與關的問題。像 紐通道長度而導致之閘極控制力下降 應(Short-channel Effect)。增加主 閘極氧化層之厚度、與極淺之源極/ 抑制習知塊材金氧半導場效電晶體之 ^而’ s元件尺寸下降至次5 〇奈米階 基材上之元件結構,其主體之摻雜濃 度、與源極/汲極摻雜輪廓愈來愈難 端技術的創新或替代元件結構的引進 化的歷史進程。 之相當具有發展性的方式為使用具有 200417034 五、發明說明(2) 多重閘極之替代元件結構。多重閘極結構之例子包括雙閘 極(Double-gate)結構、三閘極(Tr ipie-gate)結構、Ω 型 場效電晶體結構、以及環繞式(Surr〇und)閘極或圍繞式 (Wrap-around)閘極結構。多重閘極電晶體結構係在超越 習知塊材金氧半導場效電晶體的限制並實現矽金氧半導場 效電晶體之極限下,期以擴展互補式金氧半導電晶體 (CMOS)技術之尺寸縮小的可能性。額外閘極之加入改善了 閘極與通道間之電容耦合、增加了閘極對通道電位元之控
制、幫助抑制短通道效應、以及延長了金氧半導電晶體之 尺寸下降可能性。 多重閘極7L件之最簡單例子為雙閘極金氧半導場效電晶旁 結構,其中這兩個閘極電極分別位於通道或矽主體之兩才 Ϊ =二t等人之美國專利編號第64 1 3802 B1號之π具有從 直延伸之雙閘極通道的韓式場效電晶體結構及其身 ::電二V、種可製造的方式來製作雙閘極金氧半導 至少包&在吴國專利編號第64 1 3802 B1號,元件通3 ί1〇4 Λ 絕緣基材上且利用㈣之罩幕1〇6定義之 材100與絕緣層(氧化矽)Ϊ t、、、邑緣基材係由矽邊
64 1 3802 B1號中,飩μ >罢苴、、且成。在此吴國專利編號第 j、l、f π θ 蝕刻之罩幕1 06在整個製程過程均伴留 ί通;f域之韓…上。先形成閑極110之介電二保= 進打閘極110之沉積與圖案化Ή1〇8 ’再 110電極。所形成之开株=m Μ。曰/成秩b鰭104之閘極 示。源極u至ί =牛/Λ透視圖如第1 (a)圖所 至,及極114之方向與閑極no之方向均位於秒
200417034
基材1 0 0表面之平面上。此元件結構之剖面圖如第i (b)圖 所不,而此元件結構之上視圖如第1((:)圖所示,其中第 I (b)圖所不之剖面圖係沿第丨(c)圖之A A,剖面線所獲得。 然而,美國專利編號第641 3802 B1號並未教示出對源極盥 汲極區域之接觸窗的幾何形狀與結構,也未教示出雙重閘 極電晶體之源極與汲極之接觸窗的形成方法。事實上,在 =國專利編號第641 3802 B1號中,構成雙重閘極元件之鰭
端與源極島嶼相連接,而另—端則與汲極島嶼相連 :於西兀200 1年加州舊金山舉辦之IEEE國際固態電路會 °版之由S. Η· Tang等人所發表之題目為"鰭式場效電 晶體:類平面雙閘極金氧半導場效電晶體(FinFET_A
QuaS1-pianar double —gate M〇SFET)” 的論文第ιι8 頁至第 II 9頁中,提到一個雙閘極鰭式場效電晶體結構具有沿著 鰭之側邊與末端之源極/汲極接觸窗。然而,此篇論文並 未教示於鰭之侧壁形成接觸窗之方法。 個夕重閘極電晶體之例子為具有三個閘極之三閘極電 體。此三閘極電晶體結構之剖面圖如第2(&)圖所示,而 三閘極電晶體結構之上視圖如第2(c)圖所示,且此三閘 電晶體結構之剖面圖係沿第2(c)圖之Ββ,剖面線所獲得。 此二閘極電晶體結構具有三個閘極電極所構成之閘極 2〇8 : -個閘極電極位於鰭/矽主體2〇4之上表面,而兩令 閘極電極位於縛/矽主體2〇4之側壁。元件通道至少包括 Ϊ二絕緣基材上之鰭/矽主體204,纟中絕緣基材係由矽 材2 0 0與絕緣層202所組成。先形成閘極2〇8之介電層
第7頁 200417034
20 6a再進灯閘極2〇8之沉積與圖案化,藉以形成横跨鮮/ 石夕主體2 0 4之閘極2 0 8電極。此- μ φ # 、…曰 圖如苐3 (a)圖所示。由於三閘極雷 體元件多一個…/…=極電晶 一 股z u 4之上表面的閘極電極,因 =開極電晶體元件較雙閘極電晶體元件具有較佳之閘極 二㈤。西TC20 02年日本名古屋舉辦之有關固態元 的,際會議,於西元2〇〇2年九月出版之由R. Chau等人材科 tr*anSistors: single_gate,“Η".,_ tri-gate)丨丨的論文第68頁至第6q百ΦM k ▲ — 只王罘by貝中,對二閘極電晶體做 :述。在此篇論文中,每一個構成三閘極電晶體之鰭均 具有連接至源極島嶼之一端,以及連接至汲極島嶼之另一 端。源極與汲極區域之接觸窗則分別形成於源極島嶼和汲 極島嗅之上表面。 兔表之題目為"高階消耗式基材電晶體:單閘極、雙 極、與三閘極(Advanced depleted —substrate 另一個多重閘極電晶體之例子為Ω型場效電晶體 (Omega-FET)。Ω型場效電晶體為三閘極電晶體結構之改 良’且此Ω型場效電晶體最近似環繞式閘極 (Gate-All-Around ;GAA)電晶體而具有極佳尺寸微縮性, 而此Ω型場效電晶體可利用與雙閘極電晶體或三閘極電晶 體相似之製程來加以製作。Ω型場效電晶體具有剖面形狀 呈Ω型之閘極2 0 8,且介電層206b侵入鰭/矽主體2〇4之底 部一部分,如第2(b)圖所示。其中,此Ω型之閘極電晶體 結構之剖面圖係沿第2 (c)圖之ΒΒ’剖面線所獲得。此Ω型 200417034 五、發明說明(5) 場效電晶體之3D透視圖如第3(b)圖所示。 當一些研究致力於設計與製作多重閘極元件,例如雙閘極 與二閑極時,僅有極少數研究集中在改善或降低這些元件 之接觸電阻。在奈米元件中,接觸電阻佔串聯電阻的主要 部分’而串聯電阻會降低電晶體之驅動電流及速度性能。 在一已知之供應電壓下,串聯電阻愈高,驅動電流愈低。 由於在金氧半導電晶體元件之尺寸縮減至奈米領域時,串 聯電阻為速度性能下降的因素之一,因此對串聯電阻之關 切也日益增加。 【發明内容】 本發明的目的就是在提供一 (Fin Device Contact)的製 有低接觸電阻與較大之接觸 本發明的另一目的是在提供 極電晶體之製造方法。 本發明的又一目的是在提供 面積之多重閘極電晶體的方 根據本發明之上述目的,提 囪的製造方法,至少包含· 體縛至少包括一上表面、兩 表面,形成一钱刻終止層位 保濩層覆蓋在钱刻終止層上 屢層中,並暴露出半導體鮮 種半導體鰭式元件之接觸窗 造方法,此半導體鰭式元件具 面積。 一種具有低串聯電阻之多重閘 一種形成低階觸電阻與大接觸 法。 出一種半導體鰭式元件之接觸 提供一半導體鰭,其中此半導 個側壁表面、以及至少一末端 於上述之半導體鰭…上 ,$成一接觸洞位於部分之保 上部分之蝕刻終止層;移除暴
200417034 五、發明說明(6) =之蝕刻終止層;以及於上述之接觸洞中填入一導電材 =亡發明之上述目的,另外提出一種半導體鰭式 ,觸:’至少包含:—半導體·鰭位於部分之一絕緣基材 上’其中此半導體鰭至少包括一卜矣而 上表面以及兩個側壁表 面;一多層介電質位於部分丰 、 、1刀 < 牛導體鰭以及另一部分之絕 緣土材上,以及一導電材料金丰 J 一千導體鰭之至少一表面接 觸,其中此半導體鰭之至少—矣&土、士 ι办 所覆苗 表面未被上述之多層介電質 【實施方式】 知所介紹之多重閑極元件具有下列之共同特徵:半 之方::ft發明中i提供了—種形成半導體鰭之接觸窗 積。'/、此接觸_具有低接觸電阻與較大之接觸面
:有,個或兩個以上之閘極的電晶體,包括雙閘極電晶 極電::極電晶體、以及Ω型場效電晶體,均稱為多重閘 。本發明係關於提供多重問極電晶體之源極與J 半導體缝構成電晶體主體,二極電/曰體之一共同特徵為 半導體鰭可以為元辛丰堇驶弟1(a)圖至第3(b)圖所示。 體,例如;π '、 、 V體,例如矽或鍺,或合金半導 :鎵金2者化合物半導體,例如磷化鋼與坤 三閘極電曰卩:。’半導體鰭為矽。冑閘極電晶體、 電曰曰體、以及Ω型場效電晶體中之半導體縛具有三
1M 弟10頁 ^UUH-1 /UJH- 五、發明說明(7) 個表面··一個上矣 體之另一共同特徵^兩個側壁表面。這些多重間極電晶 上半導體之基材上:^些多重閘極電晶體係形成於絕緣層 氧化矽、氮化石夕、月;Γ中,上述之絕緣層由介電質,例如 在傳統電晶體中心所組成。 平面。因此,填义ί::通:只暴露源極與沒極區域之-平面接觸。事實上,羽/同^ V電材料僅與源極和汲極之一 # ^ ^ t ^ # ^ ^ ^ ^ ^ ^ ^ # 源極與汲極接觸窗結構係圖二圖:示,其中所謂傳統 接至汲極島伽。第原;島峡216,另-端則連 視圖。用以充填導電材弟4圖之部分結構的3D透 示)晨露中、製作接觸窗214之接觸洞(未繪 :),暴路出源極島嶼216與汲極島額8之上表面的一部 二J 口此与纟’填充於接觸洞之導電材料形成接觸窗 』^而9島峨216與沒極島嗅218之上表面接觸。更 、-1白疋,導電材料所形成之接觸窗214與源極島嶼216及 :及極島嶼218之間的接觸面位於平面上。閘極2〇8亦且有閘 極島嶼230,且閘極208之接觸窗23 2同樣係與閘極島嶼23〇 之上表面接觸。 由於接觸窗可以藉由縮減與通道區域的距離來降低串聯電 因此傳統之接觸窗設計可予以改善。串聯電阻為接觸 窗214與電晶體通道區域間之距離22〇的函數,如第$圖所
$ 11頁 200417034 五、發明說明(8) 示’其中電晶體之通道區域為閘極208下方之鰭/石夕主體 204的部分。距離22〇愈短,則串聯電阻愈低。為了縮短接 觸窗214與通道區域之距離22〇,接觸窗214可直接形成於 ‘、、、曰/石夕主體204上。事實上,若接觸洞與鰭/矽主體204重疊 且,觸洞之製程修改為暴露出鰭/矽主體204,如此一來接 $窗21 4之導電材料有可能與鰭/矽主體204之三個表面接 j ^亦即與鰭/石夕主體2 〇 4之上表面與兩個側壁表面接觸。 第6(a)圖舆第6(b)圖中,分別繪示半導體鰭之接觸窗的 立體圖與_上視圖。在此實施例中,接觸洞(未繪示)暴露 鰭3 0 0之三個表面:上表面以及兩個側壁表面。導電材 技填入接觸洞後,會與源極31〇或汲極312區域之三個表面 觸。所形成之接觸窗3〇6a與接觸窗3〇8a之結構為三面接 〜構口此,構成接觸窗3 0 6 a與接觸窗3 〇 8 a之導電材料 ^源極310或汲極312區域的接觸面為非平面,而與第4圖 =之傳統接觸面不同。藉由將接觸面之幾何圖案設計 =面可彡曰加接觸面積。由於接觸電阻與接觸面之面積 下,L因、2 2十視圖觀之,在相同接觸洞面積的情況、 ϋ m - 2 t^第6 (b )圖所示之結構的接觸電阻小於第4 圖所不之結構的接觸電豆 4
II 括任何導體。於一 _ 4A . V電材料可以包 如鹤與銅。於另_^=例中,導體至少包括金屬,例 化m化鎢。物之例子包括氮化鈦、氮 氧化物,例如氧化針::車父仏貫施射,導體可能是導電 、’了與氧化銦錫。於再一較佳實施例中,
200417034 五、發明說明(9) 導體可以是重摻雜之丰道獅 此外,若導雷# t +體 +型摻雜多晶矽。 觸面m3°〇之末端表面接觸時,可增加接 觸面積。在弟7(a)圖與第7⑻圖中,係 :之妾-觸窗的_視圖與上視圖:在此實二 中接觸洞(未!會不)暴露出縛3〇〇的 面、兩個侧壁表面、以及一個東媳矣&U表面.個上表 ®枓粗么也、広上〇 彳口末编表面。填入接觸洞之導 電材料會與源極3 1 〇或沒極q彳2 r5* , ^ t 1 Z ^域之四個表面接觸。所形 ii =30 6b與接觸窗_之結構為四面接觸結構。構 =接觸由306b與接觸窗308b之導電材料與源極31〇或汲極 312區域的接觸面為非平面,且從上視圖觀之,在一已知 接觸洞面積的情況下,第7(a)圖與第7(b)圖所示之結構的 接觸面甚至較第6(a)圖與第6(b)圖所示之結構的接觸面還 要大。因此,此種接觸窗結構之接觸電阻最小。另外,在 本發明中,應該注意的一點是由於導電材料可能直接接觸 鰭3 0 0,因此不需形成如習知所述之源極島嶼與汲極
O W 不直接形成如第6(a)圖與第7(a)圖所示之接觸窗結構。、 該注意的一點是依製程而定,鰭之側壁表面可能覆罢 應 隙壁材料,而間隙壁材料可能在接觸洞蝕刻製^ 盖有間 除。為了要達到與半導體縛之兩側壁表面接觸 正或改良接觸洞之製程。舉例而言,在接觸洞夕了、文^ ν』心不同邻 分,接觸洞深度有所不同。請參照第8圖,第8 m #
间1糸纟备、V L
第7(b)圖之CC’剖面線所獲得之剖面圖。在接觸窗I 驟前’先於H 300上覆蓋保護層324。此保護成^ 曰d 2 4通常係
200417034 五、發明說明(ίο) 為利用化學氣相沉積(CVD)方式所# # ^ 洞飯刻時,可能會產生一政問題’之乳化石夕。在接觸 面328部分上方之接觸洞似之上表 觀之接觸洞326不與鰭300重叠的;=而從上視圖 此,鰭300之上表面328將會>果度為;罙度〜。因 長之触刻時間,其中此…刻下-段相當 T此蝕刻f間係取決於鰭30 0之高度。 鰭3 0 0之高度愈高,鰭30 0之上表而u =门度 心上表面328經歷之過度蝕刻期 。過度蝕刻可能會消耗掉部分之鰭3〇〇,因此應該 姐里避免過度餘刻。第二,由於保護層324 一般係利用與 鰭3 0 0下方之絕緣層320相似之材料,例如氧化矽,所製 成,因此接觸洞32 6蝕刻可能會耗損部分之絕緣層32〇。第 二個問題係不存在於如同第4圖所示之傳統接觸窗結構的 蝕刻中。接觸洞3 2 6蝕刻製程之過度蝕刻可能會在不與鰭 300重璺之接觸洞326區域產生凹陷之絕緣層32〇。為了避 免於形成暴露出鰭3 0 0之侧壁的接觸洞3 2 6時所引發之上述 問題’可在保護層324沉積以及接觸洞326蝕刻前,先於鰭 3 0 0與絕緣層3 2 0上覆蓋一層蝕刻終止層3 2 2,如第9圖所 示。蝕刻終止層3 2 2可採用蝕刻速率與保護層3 2 4之蝕刻速 率不同的材料。蝕刻保護層324以形成接觸洞326之步驟可 停在蝕刻終止層3 2 2上。於是,蝕刻終止層3 2 2提供本發明 兩個功效。第一,在接觸洞3 2 6蝕刻超過深度士時,蝕刻終 止層322保護鰭3 0 0,使鰭3 0 0不受蝕刻。第二,在接觸洞 3 2 6完全蝕刻至深度d2時,蝕刻終止層3 2 2也保護絕緣層 3 2 0,使其不受蝕刻。在接觸洞3 2 6蝕刻停在蝕刻終止層
第14頁 200417034
五、發明說明(11) 3 2 2後可運用適合餘刻炊+展q 9 9步銘w 4立* 之蝕刻終止層322…:層來移除接觸洞326區域 ^ , 層322也就是說,在移除蝕刻終止# 322 $ π 程中,蝕刻終止層322之蝕 τ止層322之過 緣層3 2 0與鳍3 0 〇之材& 、貝、μ同於構成絕 ^ 322 ^;; : ° ^ 氧化矽層戶Γ構成1之W例如氮化矽層、或氮化矽層與氮 製程中,以前從未教$ Ϊ構。在多重間極電晶體之接觸窗 bh 未教不出蝕刻終止層322之運用。卜μ為方丨 'ί M ^ ® 33 0 ^ t 3 08b t ^ j糟以避免上述問題。 ::所ΐ為!成半導體.鰭之接觸窗之方法。在本發明中, 圖所示之姓構,Π : 70成或已製作元件,如第10 作凡件係建構於絕緣基材凡成或已衣 與絕緣層320所组赤,贫緣基材係由基材332 緣層320之材料例士美1、 土材332之材料例如為矽,且絕 電晶體,例如Λ^乳曰夕。此元件較佳是-多重閘極 電晶體。_之材料較佳是二φ及Ω型場效 覆,此步驟為二Λ Λ 金屬矽化物,所包 極3 1 2區域“二以降低電晶體之源極3 1。與汲 壁334。=聯電::間極3°2之侧壁則可能具有間隙 圖中,源』盘士至弟U(d)圖與第12U)圖至第12⑷ 摻雜區域,且也、可及 3係指半導體之‘鰭3〇〇中之 屬屏夕撝 也了此為在半^體之鰭300中覆蓋有矽化会 曰 > 雜區域。其中,源極區域包括源極31〇與源極延 200417034 五、發明說明(12) 伸3 3 6 ’而汲極區域包括沒極3 1 2與汲極延伸π 8。為了便 於說明描述’本發明已完成至接觸窗製程步驟前之三閘極 電晶體,如第1 0圖所示,來加以說明。沿第i 〇圖之DD,剖 面線所獲得之結構如同第2(a)圖所示。沿第1〇圖之ee 面線所獲得之剖面圖如第11(a)圖所示。沿第1〇圖之EE/剖 面線所獲得之剖面圖中,鰭3 0 0之上表面3 28、位於鰭3〇() 之上表面328的閘極30 2、與閘極介電層3〇4被切過。沿第 1 0圖之F F剖面線所獲得之剖面圖如第丨2 ( a )圖所示。沿第 1 0圖之FF剖面線所獲得之剖面圖中,鰭3〇〇之側壁表面 33 0上之兩個閘極3 0 2電極與閘極介電層3〇4被切過。第 11(a)圖至第ll(d)圖與第12(a)圖至第12(d)圖係繪示形成 半導體鰭之接觸窗的製程剖面圖。 本發明係在第l1(a)圖與第12(a)圖所示之已完成的三閘極 電晶體上開始製作接觸窗。矛J用習知技術,例如化學氣相 沉積技術,沉積蝕刻終止層322覆蓋在第11(9)圖與第 1 2 ( a )圖所示之整個牡播μ + μ 正1U、、σ構上。此蝕刻終止層3 2 2可至少包括 口 ^列如氮化石夕,其中此介電材料所具有之银刻速 例:貝二呆護層324材料之钱刻速率。纟一較佳實施 ” ^曰、冬止、—層322至少包括氮化石夕。然:,餘刻終止層 如氮化\/^一苔稷^合層,且此複合層至少包括複數層,例 佳=人於二在氧化石夕層上。钱刻終止層322之厚度較 嘆:3’;4;叮勺if八〇〇°Α之間。接下來,沉積保護層324。保 保墁層d 2 4可利用低懕各m a丄 低&化予軋相沉積法(LPCVD),並使用四
200417034 五、發明說明(13) 乙基氧石夕烧(TE0S)為原料,在溫度介於約“^它至約9〇〇t 之間下進行。保護層324之厚度較佳是介於50 0A至3〇〇〇A 之間。所形成之結構如第11 (b )圖與第〗2 ( b )圖所示。 使用微影技巧圖案化保護層3 2 4,並蝕刻部分之保護層 324 ’而在保護層324中形成接觸洞326。上述保護層324之 蝕,可使用反應式電漿蝕刻機,並利用反應物氣體,例如 四氟化碳(Carbon Tet rail uoride)與氫。接觸洞326之蝕 刻停在蝕刻終止層322上,如第1 1 (c)圖與第12(c)圖所 =。此牯,接觸洞3 2 6所暴露之區域為蝕刻終止層3 2 2所覆 : 使用k擇性敍刻移除接觸洞3 2 6中之银刻終止® 3 2 2, 包括錯3。。之上表面328上之姓刻終止細J及;=6 中、、、邑、、彖層3 2 0上之餘刻終止層3 2 2。如政匕,暴露出接觸洞 326中之鰭30 0的上表面328、鰭3〇〇之侧壁表面33〇、鰭3〇〇 之之末端表面344、以及絕緣層320或埋藏式氧化層(未繪 示)為了順利移除籍3 0 0之側壁表面3 3 0與末端表面3 4 4上 之蝕刻終止層322,此蝕刻製程必須具有高度等向性。此 項蝕刻製程可利用反應性離子蝕刻方式,並 體’例如四氣甲烧卿,來達成。接著,於接=:广 填入導電材料342,如第n(d)圖與第12(d)圖所示。 ,料342可能是任何導體。&導體可能是:金屬,例如鎢 :銅π ί屬氮化物,例如氮化鈦、氮化鈕、及氮化鎢;導 。氧 例如氧化釕與氧化銦錫;或重摻雜之半導體, 例如η+型摻雜多晶矽。接觸洞326也可能填入上 組合。
第17頁 200417034 五、發明說明(14) 本發明之接觸窗製程可廣泛地應用在具有半導體鰭之其他 半導體元件結構,例如前述之Ω型場效電晶體結構及雙閘 極電晶體結構。 雖然本發明已以一較佳實施例揭露如上’然其並非用以限 定本發明,任何熟習此技藝者,在不脫離本發明之精神和 範圍内,當可作各種之更動與潤飾,因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
第18頁 200417034 圖式簡單說明 【圖式簡單說明】 第1 (a)圖係繪示習知雙閘極元件之3D透視圖。 第1 (b)圖係繪示習知雙問極元件之剖面圖。 第1 ( c )圖係繪示第1 ( a )圖之雙閘極元件的上視圖,其中第 1 (b )圖之剖面圖係沿第1 ( c )圖之A A ’剖面線所獲得。 第2 ( a )圖係繪示習知三閘極電晶體結構之剖面圖。 第2 (b )圖係繪示習知q型閘極電晶體結構之剖面圖。
第2(c)圖係繪示第2(a)圖之三閘極電晶體結構與第2(b)圖 之Ω型閘極電晶體結構的上視圖,其中第2 ( a )圖與第2 (b) 圖之剖面圖係沿第2 ( c )圖之B B ’剖面線所獲得。 第3 (a)圖係繪示習知三閘極電晶體結構之3D透視圖。 第3 (b)圖係繪示習知Ω型閘極電晶體結構之3D透視圖。 第4圖係繪示習知三閘極電晶體所採用之傳統源極與汲極 接觸窗結構的上視圖。 第5圖係繪示第4圖之部分結 第6 (a)圖係繪示依照本發明 觸窗的3 D透視圖。 第6 (b )圖係繪示依照本發明 觸窗的上視圖。 構的3 D透視圖。 一較佳實施例之半導體鰭之接 一較佳實施例之半導體鰭之接 第7 (a)圖係緣示依照本發明另 接觸窗的3 D透視圖。 第7 (b )圖係繪示依照本發明另 接觸窗的上視圖。 第8圖係繪示沿第7(b)圖之cC, 一較佳實施例之半導體鰭之 一較佳實施例之半導體鰭之 剖面線所獲得之剖面圖。
200417034 圖式簡單說明 第9圖係繪示在第8圖中加入蝕刻終止層後之剖面圖。 第1 0圖係繪示三閘極元件3D透視圖。 第1 1 ( a)圖至第1 1 (d )圖係繪示依照本發明另一較佳實施例 之半導體鰭之接觸窗的製程剖面圖,其中第11 (a)圖係沿 第10圖之EE’剖面線所獲得。 第1 2 ( a )圖至第1 2 ( d )圖係繪示依照本發明另一較佳實施例 之半導體鰭之接觸窗的製程剖面圖,其中第1 2 ( a)圖係沿 第10圖之FF’剖面線所獲得。 【元件代表符號簡單說明】 100 $夕基材 102 絕緣層 104 鰭 106 罩幕 108 介電層 110 閘極 112 源極 114 汲極 200 $夕基材 202 絕緣層 204 鰭/矽主體 2 0 6a :介電層 2 0 6b :介電層 208 閘極 210 源極 212 汲極 214 接觸窗 216 源極島嶼 218 沒極島嗅 220 距離 230 閘極島嶼 232 接觸窗 300 鰭 302 閘極 304 閘極介電層 3 0 6a :接觸窗 3 0 6b :接觸窗 308a :接觸窗
第20頁 200417034 圖式簡單說明 3 08b :接觸窗 310 : :源 極 312 : 汲 極 320 絕 緣 層 322 : 名虫 刻 終 止層 324 保 護 層 326 : 接 觸 洞 328 上 表 面 3 3 0 : 侧 壁 表 面 332 基 材 334 : 間 隙 壁 336 源 極 延 伸 338 : 汲 極 延 伸 342 導 電 材 料 344 : 末 端 表 面 di : 深度 d2 :深度
第21頁

Claims (1)

  1. 200417034 六、申請專利範圍 1. 一種半導體鰭式元件之接觸窗(Fin Device Contact) 的製造方法,至少包含: 提供一半導體鰭,其中該半導體鰭至少包括一上表面、兩 個侧壁表面、以及至少一末端表面; _ 形成一蝕刻終止層位於該半導體鰭上; 形成一保護層覆蓋在該蝕刻終止層上; 形成一接觸洞位於部分之該保護層中,並暴露出該半導體 鰭上部分之該蝕刻終止層; 移除暴露之該蝕刻終止層;以及 於該接觸洞中填入一導電材料。 <| 2. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中暴露之該蝕刻終止層位於該半導體鰭之 該上表面與該些側壁表面上。 3. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中暴露之該蝕刻終止層位於該半導體鰭之 該上表面、該些側壁表面、與該末端表面上。 4. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗〇 的製造方法,其中該蝕刻終止層之材料至少包括一介電 質。 5.如申請專利範圍第1項所述之半導體鰭式元件之接觸窗
    第22頁 200417034 六、申請專利範圍 的製造方法,其中該蝕刻終止層之材料至少包括氮化矽。 6. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中該蝕刻終止層之材料至少包括一氮化矽 層覆蓋在一氧化石夕層上。 7. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中該蝕刻終止層之厚度介於1 0A至1 0 0 GA 之間。 8. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中該蝕刻終止層之蝕刻速率不同於該保護 層之餘刻速率。 9. 如申請專利範圍第1項所述之半導體鰭式元件之接觸窗 的製造方法,其中該保護層之材料至少包括一介電質。 10. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法,其中該保護層之材料至少包括氧化石夕。 11. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法,其中該保護層之厚度介於5 0 0A至3 0 0 GA之 間。
    第23頁 200417034 六、申請專利範圍 12. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法’其中該導電材料為一金屬。 13. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一金屬氮化物。 14. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一導電氧化物。 15. 如申請專利範圍第1項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一重摻雜半導體。 16. 一種半導體鰭式元件之接觸窗的製造方法,至少包 含·· 提供一多重閘極電晶體,其中該多重閘極電晶體至少包括 一趙; 形成一蝕刻終止層位於該鰭上; 形成一保護層; 形成一接觸洞位於部分之該保護層中,並暴露出該鰭上部 分之該餘刻終止層; 移除暴露之該蝕刻終止層;以及 於該接觸洞中填入一導電材料。 17.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸
    第24頁 200417034 六、申請專利範圍 窗的製造方法,其中該多重閘極電晶體為一雙閘極電晶 體。 , 18. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 _ 窗的製造方法,其中該多重閘極電晶體為一三閘極電晶 體。 19. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該多重閘極電晶體為一 Ω型場效電晶 體。 聰 20. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該蝕刻終止層之材料至少包括一介電 質。 21. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該蝕刻終止層之材料至少包括氮化 石夕。 22. 如申請專利範圍第16項所述之半導體鰭式元件之接觸〇 窗的製造方法,其中該蝕刻終止層之材料至少包括一氮化 石夕層覆蓋在一氧化石夕層上。 2 3.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸
    第25頁 200417034 六、申請專利範圍 窗的製造方法,其中該蝕刻終止層之厚度介於10A至 1 0 0 0A之間。 24. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該餘刻終止層之餘刻速率不同於該保 護層之餘刻速率。 25. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該保護層之材料至少包括一介電質。 26. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該保護層之材料至少包括氧化矽。 27. 如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該保護層之厚度介於500A至3 0 0队之 間。 2 8.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一金屬。 2 9.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一金屬氮化物。 30.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸
    第26頁 200417034 六、申請專利範圍 窗的製造方法,其中該導電材料為一導電氧化物。 31.如申請專利範圍第1 6項所述之半導體鰭式元件之接觸 窗的製造方法,其中該導電材料為一重摻雜半導體。 ¥ 3 2. —種半導體鰭式元件之接觸窗,至少包含: 一半導體鰭位於部分之一絕緣基材上,其中該半導體鰭至 少包括一上表面以及兩値側壁表面; 一多層介電質位於部分之該半導體鰭以及另一部分之該絕 緣基材上;以及 一導電材料與該半導體鰭之至少一表面接觸,其中該半導 體II之該至少一表面未被該多層介電質所覆蓋。 33. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該半導體鰭之該至少一表面至少包括該上表面。 34. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該半導體鰭之該至少一表面為該上表面與該些側 壁表面。 # 35. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該半導體縛更至少包括一末端表面。 36.如申請專利範圍第35項所述之半導體鰭式元件之接觸
    第27頁 200417034 六、申請專利範圍 窗,其中該半導體鰭之該至少一表面為該上表面、該些側 壁表面、以及該末端表面。 37.如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該多層介電質至少包括一银刻終止層以及一保護 層。 38.如申請專利範圍第37項所述之半導體鰭式元件之接觸 窗,其中該儀刻終止層之材料至少包括一介電質。 3 9.如申請專利範圍第3 7項所述之半導體鰭式元件之接觸 窗,其中該蝕刻終止層之材料至少包括氮化矽。 40. 如申請專利範圍第37項所述之半導體鰭式元件之接觸 窗,其中該蝕刻終止層之材料至少包括一氮化矽層覆蓋在 一氧化$夕層上。 41. 如申請專利範圍第3 7項所述之半導體鰭式元件之接觸 窗,其中該蝕刻終止層之厚度介於1 0A至1 0 0 GA之間。 42. 如申請專利範圍第37項所述之半導體鰭式元件之接觸 窗,其中該蝕刻終止層之蝕刻速率不同於該保護層之蝕刻 速率。
    第28頁 200417034 六、申請專利範圍 43. 如申請專利範圍第37項所述之半導體鰭式元件之接觸 窗,其中該保護層之材料至少包括一介電質。 44. 如申請專利範圍第37項所述之半導體鰭式元件之接觸 窗,其中該保護層之材料至少包括氧化石夕。 4 5.如申請專利範圍第3 7項所述之半導體鰭式元件之接觸 窗,其中該保護層之厚度介於50 0A至30 0 GA之間。 46. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗’其中該導電材料為一金屬。 47. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該導電材料為一金屬氮化物。 48. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該導電材料為一導電氧化物。 49. 如申請專利範圍第32項所述之半導體鰭式元件之接觸 窗,其中該導電材料為一重摻雜半導體。
    第29頁
TW093104820A 2003-02-27 2004-02-25 Contacts to semiconductor fin device and method for manufacturing the same TWI228318B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/377,479 US7105894B2 (en) 2003-02-27 2003-02-27 Contacts to semiconductor fin devices

Publications (2)

Publication Number Publication Date
TW200417034A true TW200417034A (en) 2004-09-01
TWI228318B TWI228318B (en) 2005-02-21

Family

ID=32908153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104820A TWI228318B (en) 2003-02-27 2004-02-25 Contacts to semiconductor fin device and method for manufacturing the same

Country Status (3)

Country Link
US (2) US7105894B2 (zh)
CN (1) CN1286149C (zh)
TW (1) TWI228318B (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736956B2 (en) 2005-08-17 2010-06-15 Intel Corporation Lateral undercut of metal gate in SOI device
US7781771B2 (en) 2004-03-31 2010-08-24 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7820513B2 (en) 2003-06-27 2010-10-26 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7879675B2 (en) 2005-03-14 2011-02-01 Intel Corporation Field effect transistor with metal source/drain regions
US7898041B2 (en) 2005-06-30 2011-03-01 Intel Corporation Block contact architectures for nanoscale channel transistors
US7902014B2 (en) 2005-09-28 2011-03-08 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US7960794B2 (en) 2004-08-10 2011-06-14 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7989280B2 (en) 2005-11-30 2011-08-02 Intel Corporation Dielectric interface for group III-V semiconductor device
US8067818B2 (en) 2004-10-25 2011-11-29 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8071983B2 (en) 2005-06-21 2011-12-06 Intel Corporation Semiconductor device structures and methods of forming semiconductor structures
US8084818B2 (en) 2004-06-30 2011-12-27 Intel Corporation High mobility tri-gate devices and methods of fabrication
US8183646B2 (en) 2005-02-23 2012-05-22 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8193567B2 (en) 2005-09-28 2012-06-05 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US8268709B2 (en) 2004-09-29 2012-09-18 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8405164B2 (en) 2003-06-27 2013-03-26 Intel Corporation Tri-gate transistor device with stress incorporation layer and method of fabrication
TWI409861B (zh) * 2008-12-11 2013-09-21 Intel Corp 應變半導體裝置用的梯度高鍺化合物膜
US8617945B2 (en) 2006-08-02 2013-12-31 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8952541B2 (en) 2008-12-19 2015-02-10 Intel Corporation Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes
TWI475605B (zh) * 2008-11-28 2015-03-01 Globalfoundries Us Inc 具有經均勻矽化之鰭狀端部的多閘極電晶體
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel
TWI674677B (zh) * 2014-02-13 2019-10-11 比利時商愛美科公司 含鍺半導體器件中之接點形成

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US20050062088A1 (en) * 2003-09-22 2005-03-24 Texas Instruments Incorporated Multi-gate one-transistor dynamic random access memory
JP4904815B2 (ja) * 2003-10-09 2012-03-28 日本電気株式会社 半導体装置及びその製造方法
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100632475B1 (ko) * 2004-07-26 2006-10-09 삼성전자주식회사 성능이 향상된 멀티 게이트 트랜지스터의 제조 방법 및이에 의해 제조된 멀티 게이트 트랜지스터
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
US7288805B2 (en) * 2005-02-24 2007-10-30 International Business Machines Corporation Double gate isolation
KR100625933B1 (ko) * 2005-09-29 2006-09-18 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
CN100449783C (zh) * 2005-11-29 2009-01-07 台湾积体电路制造股份有限公司 具有体接触窗的鳍状场效应晶体管及其制造方法
US7531423B2 (en) * 2005-12-22 2009-05-12 International Business Machines Corporation Reduced-resistance finFETs by sidewall silicidation and methods of manufacturing the same
US7282772B2 (en) * 2006-01-11 2007-10-16 International Business Machines Corporation Low-capacitance contact for long gate-length devices with small contacted pitch
JP2007194465A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体装置及びその製造方法
US7696578B2 (en) * 2006-02-08 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective CESL structure for CMOS application
KR100739653B1 (ko) * 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
DE102006035667B4 (de) * 2006-07-31 2010-10-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Lithographieeigenschaften während der Gateherstellung in Halbleitern mit einer ausgeprägten Oberflächentopographie
US8518767B2 (en) * 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
DE102007015504B4 (de) * 2007-03-30 2014-10-23 Advanced Micro Devices, Inc. SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
US20080315310A1 (en) * 2007-06-19 2008-12-25 Willy Rachmady High k dielectric materials integrated into multi-gate transistor structures
US8134208B2 (en) 2007-09-26 2012-03-13 Globalfoundries Inc. Semiconductor device having decreased contact resistance
US7910994B2 (en) * 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
KR101104248B1 (ko) * 2008-12-23 2012-01-11 한국전자통신연구원 자기 정렬 전계 효과 트랜지스터 구조체
US8227867B2 (en) 2008-12-23 2012-07-24 International Business Machines Corporation Body contacted hybrid surface semiconductor-on-insulator devices
US20110272763A1 (en) * 2009-02-12 2011-11-10 Yuichiro Sasaki Semiconductor device and method for fabricating the same
US8653608B2 (en) * 2009-10-27 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with reduced current crowding
US20110147840A1 (en) * 2009-12-23 2011-06-23 Cea Stephen M Wrap-around contacts for finfet and tri-gate devices
US8242561B2 (en) * 2010-02-09 2012-08-14 International Business Machines Corporation Semiconductor devices with improved self-aligned contact areas
US8378394B2 (en) * 2010-09-07 2013-02-19 International Business Machines Corporation Method for forming and structure of a recessed source/drain strap for a MUGFET
US8659072B2 (en) * 2010-09-24 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Series FinFET implementation schemes
KR101774511B1 (ko) * 2010-12-17 2017-09-05 삼성전자주식회사 수직 채널 트랜지스터를 구비하는 반도체 장치
US8460984B2 (en) 2011-06-09 2013-06-11 GlobalFoundries, Inc. FIN-FET device and method and integrated circuits using such
CN103531474B (zh) * 2012-07-02 2016-04-20 中国科学院微电子研究所 半导体器件制造方法
KR101994237B1 (ko) * 2012-08-28 2019-06-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20140087526A1 (en) * 2012-09-27 2014-03-27 International Business Machines Corporation Multi-gate field effect transistor devices
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US8847311B2 (en) * 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9000536B2 (en) * 2013-06-28 2015-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor having a highly doped region
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US9159794B2 (en) * 2014-01-16 2015-10-13 Globalfoundries Inc. Method to form wrap-around contact for finFET
US9633906B2 (en) 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
US9508858B2 (en) 2014-11-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
US9953979B2 (en) 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
CN106340540B (zh) * 2015-07-07 2020-09-01 联华电子股份有限公司 半导体元件及填补图案的方法
US9905467B2 (en) 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9614086B1 (en) 2015-12-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Conformal source and drain contacts for multi-gate field effect transistors
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10355103B2 (en) * 2017-12-18 2019-07-16 International Business Machines Corporation Long channels for transistors
CN111128880B (zh) * 2018-10-31 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US6762448B1 (en) * 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820513B2 (en) 2003-06-27 2010-10-26 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US8273626B2 (en) 2003-06-27 2012-09-25 Intel Corporationn Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US8405164B2 (en) 2003-06-27 2013-03-26 Intel Corporation Tri-gate transistor device with stress incorporation layer and method of fabrication
US7781771B2 (en) 2004-03-31 2010-08-24 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US8084818B2 (en) 2004-06-30 2011-12-27 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7960794B2 (en) 2004-08-10 2011-06-14 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US8268709B2 (en) 2004-09-29 2012-09-18 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US8399922B2 (en) 2004-09-29 2013-03-19 Intel Corporation Independently accessed double-gate and tri-gate transistors
US10236356B2 (en) 2004-10-25 2019-03-19 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8502351B2 (en) 2004-10-25 2013-08-06 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8067818B2 (en) 2004-10-25 2011-11-29 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US8749026B2 (en) 2004-10-25 2014-06-10 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9190518B2 (en) 2004-10-25 2015-11-17 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9368583B2 (en) 2005-02-23 2016-06-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9614083B2 (en) 2005-02-23 2017-04-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US10121897B2 (en) 2005-02-23 2018-11-06 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8368135B2 (en) 2005-02-23 2013-02-05 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9748391B2 (en) 2005-02-23 2017-08-29 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8183646B2 (en) 2005-02-23 2012-05-22 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9048314B2 (en) 2005-02-23 2015-06-02 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8816394B2 (en) 2005-02-23 2014-08-26 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US8664694B2 (en) 2005-02-23 2014-03-04 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7879675B2 (en) 2005-03-14 2011-02-01 Intel Corporation Field effect transistor with metal source/drain regions
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel
US11978799B2 (en) 2005-06-15 2024-05-07 Tahoe Research, Ltd. Method for fabricating transistor with thinned channel
US9806195B2 (en) 2005-06-15 2017-10-31 Intel Corporation Method for fabricating transistor with thinned channel
US8071983B2 (en) 2005-06-21 2011-12-06 Intel Corporation Semiconductor device structures and methods of forming semiconductor structures
US7898041B2 (en) 2005-06-30 2011-03-01 Intel Corporation Block contact architectures for nanoscale channel transistors
US7736956B2 (en) 2005-08-17 2010-06-15 Intel Corporation Lateral undercut of metal gate in SOI device
US8193567B2 (en) 2005-09-28 2012-06-05 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7902014B2 (en) 2005-09-28 2011-03-08 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US8294180B2 (en) 2005-09-28 2012-10-23 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US7989280B2 (en) 2005-11-30 2011-08-02 Intel Corporation Dielectric interface for group III-V semiconductor device
US8617945B2 (en) 2006-08-02 2013-12-31 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9450092B2 (en) 2008-06-23 2016-09-20 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8741733B2 (en) 2008-06-23 2014-06-03 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9806193B2 (en) 2008-06-23 2017-10-31 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
TWI475605B (zh) * 2008-11-28 2015-03-01 Globalfoundries Us Inc 具有經均勻矽化之鰭狀端部的多閘極電晶體
TWI409861B (zh) * 2008-12-11 2013-09-21 Intel Corp 應變半導體裝置用的梯度高鍺化合物膜
US9437706B2 (en) 2008-12-19 2016-09-06 Intel Corporation Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes
US8952541B2 (en) 2008-12-19 2015-02-10 Intel Corporation Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes
TWI674677B (zh) * 2014-02-13 2019-10-11 比利時商愛美科公司 含鍺半導體器件中之接點形成

Also Published As

Publication number Publication date
CN1286149C (zh) 2006-11-22
US20040169269A1 (en) 2004-09-02
US7262086B2 (en) 2007-08-28
US7105894B2 (en) 2006-09-12
US20060244066A1 (en) 2006-11-02
CN1525530A (zh) 2004-09-01
TWI228318B (en) 2005-02-21

Similar Documents

Publication Publication Date Title
TW200417034A (en) Contacts to semiconductor fin device and method for manufacturing the same
TWI281750B (en) Field effect transistor and fabrication method thereof
TW526564B (en) Method of fabricating semiconductor side wall fin
TWI232489B (en) Multiple-gate transistors formed on bulk substrates
US7659157B2 (en) Dual metal gate finFETs with single or dual high-K gate dielectric
KR100748261B1 (ko) 낮은 누설전류를 갖는 fin 전계효과트랜지스터 및 그제조 방법
TWI255043B (en) Chip incorporating partially-depleted and fully-depleted transistors and method of fabricating the same
TWI244127B (en) Self-aligned contact for SOI device
CN101490822B (zh) 半导体器件及其制造方法
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
US8216894B2 (en) FinFET method and device
TW200917478A (en) Semiconductor device
TW200534340A (en) Method and apparatus for forming an SOI body-contacted transistor
TW201209965A (en) Semiconductor device and manufacturing method thereof
US20110063019A1 (en) Dual dielectric tri-gate field effect transistor
US8673704B2 (en) FinFET and method for manufacturing the same
US11721697B2 (en) Manufacturing method of semiconductor device
JP2002270850A (ja) 二重ゲート電界効果トランジスタ
TW200524160A (en) Confined spacers for double gate transistor semiconductor fabrication process
WO2005020325A1 (ja) 半導体装置及びその製造方法
US20210376116A1 (en) Method of manufacturing a semiconductor device and semiconductor device
JP2009123944A (ja) 半導体装置及びその製造方法
US20220223706A1 (en) Semiconductor device
CN106206306B (zh) 鳍式场效应晶体管及其形成方法
TW578218B (en) Multiple-gate structure and method to fabricate the same

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent