CN100449783C - 具有体接触窗的鳍状场效应晶体管及其制造方法 - Google Patents

具有体接触窗的鳍状场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN100449783C
CN100449783C CNB2005101243957A CN200510124395A CN100449783C CN 100449783 C CN100449783 C CN 100449783C CN B2005101243957 A CNB2005101243957 A CN B2005101243957A CN 200510124395 A CN200510124395 A CN 200510124395A CN 100449783 C CN100449783 C CN 100449783C
Authority
CN
China
Prior art keywords
contact window
concrete contact
fin
finfet
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101243957A
Other languages
English (en)
Other versions
CN1979892A (zh
Inventor
杨国男
詹宜陵
陈豪育
杨富量
胡正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CNB2005101243957A priority Critical patent/CN100449783C/zh
Publication of CN1979892A publication Critical patent/CN1979892A/zh
Application granted granted Critical
Publication of CN100449783C publication Critical patent/CN100449783C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有体接触窗的鳍状场效应晶体管及其制造方法,该场效应晶体管包括鳍状通道、源极、汲极、体接触窗、闸介电层与闸极。源极与汲极与鳍状通道的两端相接,体接触窗位于鳍状通道的一侧并藉由导线与其相接。闸介电层覆在鳍状通道的表面,而闸极位于鳍状通道的另一侧,并跨越其上。该场效应晶体管的制造方法包括:形成绝缘层与半导体层,图案化半导体层以形成T形通道,同时形成源极、汲极与体接触窗分别于T形通道的三个端点上,源极与汲极位于T形通道的横向通道的相对两端点上。形成闸介电层于T形通道、源极、汲极与体接触窗上,形成导电层。图案化导电层以形成闸极跨越于T形通道的横向通道上,闸极与体接触窗分别位于T形通道的横向通道的两侧。

Description

具有体接触窗的鳍状场效应晶体管及其制造方法
技术领域
本发明是有关于一种半导体元件,且特别是有关于一种具有体接触窗的鳍状场效应晶体管及其制造方法。
背景技术
自从1960年代发展出集成电路之后,其元件密度至现在已经大幅增加不少。在集成电路的元件密度增加的同时,元件的尺寸也不断地跟着缩小。尤其是闸极的厚度与源极/汲极之间通道(channel)的长度,其需求尺寸已经进入微米(micrometer)至纳米(nanometer)的等级。在元件尺寸不断缩小的过程中,元件操作的特性(characteristics)、可信度(reliability)、耐久度(durability)以及元件制造的可信度和成本,一直是受重视的课题。
在元件最小化的过程中,也产生了好几个问题,包括短通道效应、穿击效应(punch-through)与漏电流。这些问题影响了元件的操作与制程。短通道效应常见于通道长度小于0.5至1.0微米的FET,其影响为降低元件的阀值电压(threshold voltage)与增加副阀值电流(sub-thresholdcurrent)。更具体地说,当通道长度缩小的时候,源极与汲极的空乏区(depletion region)会向彼此靠近,而使得源极与汲极的空乏区互相重叠,占据部分的通道长度。因此,需要改变源极与汲极电流大小的闸极电压也跟着减少了。
解决短通道效应的方法之一为减少闸氧化层的厚度。此方法不仅减少了短通道效应,还增加了FET的驱动电流(drive current),使得元件操作速率增加了。但是薄氧化层的制作仍然存在有许多问题,包括制造上的可重复性与均一性,还有在制造过程中如何控制氧化层的生长速率。
为了解决元件需要不断缩小化的课题,在1999年12月,加州大学柏克莱分校发表一种全新的场效应晶体管(Field Effect Transistor;FET),称做鳍状场效应晶体管(FinFET)。请参考图1,图1为习知的场效应晶体管结构的俯视示意图。在覆盖着氧化硅层的基底100上,分布着源极/汲极110与闸极120,两个源极/汲极间为鳍状通道130。
请参考图2A~2B,图2A为图1的AA’剖面的结构示意图,而图2B为图1的BB’剖面的结构示意图。在图2A与2B中,基底100上有氧化硅层105、源极/汲极110、鳍状通道130、闸氧化层135、闸极120与硅化金属层125。在图2B中,可以清楚地看到鳍状通道130的表面被闸氧化层135与氧化硅层105所包围,而闸极120又跨越于鳍状通道130之上。
上述闸极与鳍状通道结构的设计,为鳍状场效应晶体管设计上的突破之处。藉由此种设计,使得场效应晶体管通道的厚度、宽度与长度可以完全由需求来决定。原先一般的场效应晶体管的闸极的设计为仅覆盖通道其中之一平面而已,但是若闸极的长度继续缩短的话,将无法关闭流经通道的电流,亦即前面所述的短通道效应所带来的问题。但是使用鳍状场效应晶体管的闸极设计,让闸极围绕着通道的三个平面,使得元件的尺寸可以继续缩小。不过上述鳍状通道的结构设计,也使其亦成为硅在绝缘层上(siliconon insulator;SOI)的结构,成为一浮置体(floating body)的状态,而无法控制其电压。
由此可见,上述现有的鳍状场效应晶体管及其制造方法在结构、制造方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决鳍状场效应晶体管及其制造方法存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品和方法又没有适切的结构和制造方法能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有体接触窗的鳍状场效应晶体管及其制造方法,便成了当前业界极需改进的目标。
有鉴于上述现有的鳍状场效应晶体管及其制造方法存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的具有体接触窗的鳍状场效应晶体管及其制造方法,能够改进一般现有的鳍状场效应晶体管及其制造方法,使其更具有实用性。经过不断的研究、设计,并经反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有的鳍状场效应晶体管及其制造方法存在的缺陷,而提供一种新型结构的具有体接触窗(body contact)的鳍状场效应晶体管及其制造方法,所要解决的技术问题是使其利于控制鳍状通道的电压,从而更加适于实用。
本发明的另一目的在于,提供一种具有体接触窗的鳍状场效应晶体管及其制造方法,所要解决的技术问题是使其可以用来测量闸氧化层的厚度与品质,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的具有体接触窗的鳍状场效应晶体管,其至少包括:一鳍状通道位于表面覆盖有一绝缘层的一基底上;一源极位于该鳍状通道的第一末端,并与该第一末端相连接;一汲极位于该鳍状通道的第二末端,并与该第二末端相连接;一体接触窗位于该鳍状通道的一侧,并藉由一基底通道连接于该鳍状通道;一闸介电层覆盖在该鳍状通道的表面;以及一闸极位于该鳍状通道的另一侧,并跨越该鳍状通道之上。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的具有体接触窗的鳍状场效应晶体管,其中复数个硅化金属层分别位于该闸极、该源极、该汲极与该体接触窗之上。
前述的具有体接触窗的鳍状场效应晶体管,其中所述的鳍状通道、该源极、该汲极与该体接触窗的材质为多晶硅、磊晶硅、磊晶硅锗或单晶锗。
前述的具有体接触窗的鳍状场效应晶体管,其中所述的闸极的材质为多晶硅。
前述的具有体接触窗的鳍状场效应晶体管,其中所述的闸介电层的材质包括具有高介电常数的介电材料。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的具有体接触窗的鳍状场效应晶体管的制造方法,其至少包括以下步骤:形成一第一绝缘层于一基底上;形成一半导体层于该绝缘层上;图案化该半导体层以形成T形通道,并同时形成源极、汲极与体接触窗分别于该T形通道的三个端点上,其中该源极与该汲极位于该T形通道的横向通道的相对两端点上;形成一闸介电层于该T形通道、该源极、该汲极与该体接触窗上;形成一导电层于该基底上;图案化该导电层以形成闸极跨越于该T形通道的该横向通道之上,该闸极与该体接触窗分别位于该T形通道的该横向通道的两侧;形成一第二绝缘层于该基底上;非等向性蚀刻该第二绝缘层以分别形成复数个间隙壁于该闸极、该源极、该汲极、该体接触窗与该T形通道的侧壁上;以及形成复数个硅化金属层于暴露出的该源极、该汲极、该体接触窗与该T形通道之上。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的具有体接触窗的鳍状场效应晶体管的制造方法,其中所述的第一绝缘层包括氧化硅层。
前述的具有体接触窗的鳍状场效应晶体管的制造方法,其中所述的半导体层为磊晶硅层、多晶硅层、磊晶硅锗或单晶锗。
前述的具有体接触窗的鳍状场效应晶体管的制造方法,其中所述的导电层为多晶硅层。
前述的具有体接触窗的鳍状场效应晶体管的制造方法,其中所述的第二绝缘层为氮化硅层。
依照本发明一较佳实施例,还包含形成多个绝缘间隙壁于闸极、源极、汲极、体接触窗与T形通道的侧壁上,再形成多个硅化金属层于暴露出的源极、汲极、体接触窗与T形通道之上。闸介电层包含以热氧化法或化学气相沉积法所形成的闸氧化层,或以化学气相沉积法所形成的具有高介电常数的介电层,而绝缘间隙壁包含氮化硅间隙壁。半导体层可为磊晶硅层、多晶硅层、磊晶硅锗层或单晶锗层。导电层可为半导体材料(如多晶硅层、多晶硅锗层),或是其他具导电性的材质,如金属、氮化金属、硅化金属等。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明具有体接触窗的鳍状场效应晶体管及其制造方法至少具有下列优点:
本发明具有体接触窗的鳍状场效应晶体管及其制造方法因为鳍状通道与体接触窗相接,因此可以控制鳍状通道的电压,并藉此测量闸氧化层的厚度与其品质。
综上所述,本发明特殊的具有体接触窗的鳍状场效应晶体管及其制造方法,其具有上述诸多的优点及实用价值,并在同类产品中未见有类似的结构设计和制造方法公开发表或使用而确属创新,其不论在产品结构、制造方法或功能上皆有较大的改进,在技术上有较大的进步,并产生了好用及实用的效果,且较现有的鳍状场效应晶体管及其制造方法具有增进的多项功效,从而更加适于实用,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为习知的场效应晶体管结构的俯视示意图。
图2A为图1的AA’剖面的结构示意图。
图2B为图1的BB’剖面的结构示意图。
图3A~3D是绘示依照本发明一较佳实施例的一种具有体接触窗的鳍状场效应晶体管图的制造流程剖视图。
图4为图3B的俯视示意图。
图5为图3C的俯视示意图。
100、200:基底
105:氧化硅层
110、210a:源极/汲极
120、220:闸极
125、240:硅化金属层
130、210b:鳍状通道
135:闸氧化层
205:第一绝缘层
210:半导体层
210c:体接触窗
210d:基底通道
215:闸介电层
230:间隙壁
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的具有体接触窗的鳍状场效应晶体管其具体实施方式、结构、特征及其功效,详细说明如后。
根据上述,本发明提供一种具有体接触窗的鳍状场效应晶体管与其制造方法,以利控制鳍状通道的电压,并可用来测量闸氧化层的厚度与品质。
请参阅图3A~3D所示,其绘示依照本发明一较佳实施例的一种具有体接触窗的鳍状场效应晶体管的制造流程剖视图。在图3A中,在基底200上依序形成第一绝缘层205与半导体层210。第一绝缘层205的材质例如可为氧化硅,其形成方法例如可为化学气相沉积法或热氧化法。半导体层210的材质例如可为硅层(如:磊晶硅、多晶硅)、磊晶硅锗层或单晶锗层,其形成方法例如可为化学气相沉积法。
请同时参阅图3B与图4所示,其中图4为图3B的俯视示意图,而图3B为图4的AA’剖面的结构示意图。在图3B与图4中,先利用微影蚀刻法将半导体层210定义出源极/汲极210a、鳍状通道210b、体接触窗210c与基底通道210d(亦即图3B中的半导体层210),其中鳍状通道210b与基底通道210d形成T形通路。然后利用热氧化法或化学气相沉积法在源极/汲极210a、鳍状通道210b、体接触窗210c与基底通道210d的表面形成闸介电层215。闸介电层215的材质例如可为氧化硅或具有高介电常数(如介电常数为10~30)的介电材料。
请同时参考图3C与图5,其中图5为图3C的俯视示意图,而图3C为图5的AA’剖面的结构示意图。在图3C与图5中,先沉积导电层,其材质可为半导体材料(如:多晶硅、多晶硅锗)、或其他具导电性的材质,如金属、氮化金属、硅化金属等,再利用微影蚀刻法将其定义出闸极220。在图5中,可以清楚地看到闸极220和体接触窗210c位在鳍状通道210b的两侧,闸极220跨越在鳍状通道210b之上,而体接触窗210c则藉由基底通道210d与鳍状通道210b直接相接。
在图3D中,先蚀刻暴露出的闸介电层215,蚀刻闸介电层215的方法例如可为湿蚀刻法。再形成第二绝缘层(图上未示出)于基底200上,然后以非等向性蚀刻法蚀刻此第二绝缘层,在源极/汲极210a、鳍状通道210b、体接触窗210c与基底通道210d(亦即图3D中的半导体层210)的侧壁上形成间隙壁230,亦同时于闸极220和闸介电层215的叠层结构的侧壁上形成间隙壁230。第二绝缘层的材质例如可为氮化硅,其形成方法例如可为化学气相沉积法。
然后藉由快速热制程(rapid thermal process;RTP)在暴露出的源极/汲极210a、鳍状通道210b、体接触窗210c与基底通道210d(亦即图3D中的半导体层210)之上形成硅化金属层240,以降低源极/汲极210a、鳍状通道210b、体接触窗210c与基底通道210d(亦即图3D中的半导体层210)的电阻值。若闸极220的材质为多晶硅材质,则在此亦会同时在其表面形成硅化金属层240,如图所示。
此外,闸极220与硅化金属层240的组合的材质除了上述的硅与硅化金属之外,还可以为金属(如钨、钛或铂)或氮化金属(如氮化钛)。
由上述本发明较佳实施例可知,因为鳍状通道与体接触窗相接,因此可以藉由体接触窗上施加不同大小的电压至鳍状通道上,做出闸介电层的电容(C)-电压(V)曲线,并藉此测量闸氧化层的厚度与其品质。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1、一种具有体接触窗的鳍状场效应晶体管,其特征在于其至少包括:
一鳍状通道位于表面覆盖有一绝缘层的一基底上;
一源极位于该鳍状通道的第一末端,并与该第一末端相连接;
一汲极位于该鳍状通道的第二末端,并与该第二末端相连接;
一体接触窗位于该鳍状通道的一侧,并藉由一基底通道连接于该鳍状通道;
一闸介电层覆盖在该鳍状通道的表面;以及
一闸极位于该鳍状通道的另一侧,并跨越该鳍状通道之上。
2、根据权利要求1所述的具有体接触窗的鳍状场效应晶体管,其特征在于其中复数个硅化金属层分别位于该闸极、该源极、该汲极与该体接触窗之上。
3、根据权利要求1所述的具有体接触窗的鳍状场效应晶体管,其特征在于其中所述的鳍状通道、该源极、该汲极与该体接触窗的材质为多晶硅、磊晶硅、磊晶硅锗或单晶锗。
4、根据权利要求1所述的具有体接触窗的鳍状场效应晶体管,其特征在于其中所述的闸极的材质为多晶硅。
5、根据权利要求1所述的具有体接触窗的鳍状场效应晶体管,其特征在于其中所述的闸介电层的材质包括具有高介电常数的介电材料。
6、一种具有体接触窗的鳍状场效应晶体管的制造方法,其特征在于其至少包括以下步骤:
形成一第一绝缘层于一基底上;
形成一半导体层于该绝缘层上;
图案化该半导体层以形成T形通道,并同时形成源极、汲极与体接触窗分别于该T形通道的三个端点上,其中该源极与该汲极位于该T形通道的横向通道的相对两端点上;
形成一闸介电层于该T形通道、该源极、该汲极与该体接触窗上;
形成一导电层于该基底上;
图案化该导电层以形成闸极跨越于该T形通道的该横向通道之上,该闸极与该体接触窗分别位于该T形通道的该横向通道的两侧;
形成一第二绝缘层于该基底上;
非等向性蚀刻该第二绝缘层以分别形成复数个间隙壁于该闸极、该源极、该汲极、该体接触窗与该T形通道的侧壁上;以及
形成复数个硅化金属层于暴露出的该源极、该汲极、该体接触窗与该T形通道之上。
7、根据权利要求6所述的具有体接触窗的鳍状场效应晶体管的制造方法,其特征在于其中所述的第一绝缘层包括氧化硅层。
8、根据权利要求6所述的具有体接触窗的鳍状场效应晶体管的制造方法,其特征在于其中所述的半导体层为磊晶硅层、多晶硅层、磊晶硅锗或单晶锗。
9、根据权利要求6所述的具有体接触窗的鳍状场效应晶体管的制造方法,其特征在于其中所述的导电层为多晶硅层。
10、根据权利要求6所述的具有体接触窗的鳍状场效应晶体管的制造方法,其特征在于其中所述的第二绝缘层为氮化硅层。
CNB2005101243957A 2005-11-29 2005-11-29 具有体接触窗的鳍状场效应晶体管及其制造方法 Expired - Fee Related CN100449783C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101243957A CN100449783C (zh) 2005-11-29 2005-11-29 具有体接触窗的鳍状场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101243957A CN100449783C (zh) 2005-11-29 2005-11-29 具有体接触窗的鳍状场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN1979892A CN1979892A (zh) 2007-06-13
CN100449783C true CN100449783C (zh) 2009-01-07

Family

ID=38130978

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101243957A Expired - Fee Related CN100449783C (zh) 2005-11-29 2005-11-29 具有体接触窗的鳍状场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN100449783C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514580B (zh) * 2012-09-28 2015-12-21 Taiwan Semiconductor Mfg Co Ltd 半導體元件與其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169269A1 (en) * 2003-02-27 2004-09-02 Yee-Chia Yeo Contacts to semiconductor fin devices
US20050082578A1 (en) * 2003-06-25 2005-04-21 Nowak Edward J. High-density FinFET integration scheme
US20050186742A1 (en) * 2004-02-24 2005-08-25 Chang-Woo Oh Vertical channel fin field-effect transistors having increased source/drain contact area and methods for fabricating the same
US20050191795A1 (en) * 2004-03-01 2005-09-01 Dureseti Chidambarrao Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695245A (zh) * 2002-12-03 2005-11-09 国际商业机器公司 横向lubistor结构和方法
US20040169269A1 (en) * 2003-02-27 2004-09-02 Yee-Chia Yeo Contacts to semiconductor fin devices
US20050082578A1 (en) * 2003-06-25 2005-04-21 Nowak Edward J. High-density FinFET integration scheme
US20050186742A1 (en) * 2004-02-24 2005-08-25 Chang-Woo Oh Vertical channel fin field-effect transistors having increased source/drain contact area and methods for fabricating the same
US20050191795A1 (en) * 2004-03-01 2005-09-01 Dureseti Chidambarrao Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514580B (zh) * 2012-09-28 2015-12-21 Taiwan Semiconductor Mfg Co Ltd 半導體元件與其形成方法

Also Published As

Publication number Publication date
CN1979892A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
US10840142B2 (en) Semiconductor device including a three-dimensional channel
US8679918B2 (en) Multiple-gate device with floating back gate
Larrieu et al. Vertical nanowire array-based field effect transistors for ultimate scaling
US7906814B2 (en) Fin field effect transistor having low leakage current and method of manufacturing the FinFET
US8410544B2 (en) finFETs and methods of making same
TW594990B (en) Structure of multiple-gate transistor and method for manufacturing the same
US7105934B2 (en) FinFET with low gate capacitance and low extrinsic resistance
TWI232489B (en) Multiple-gate transistors formed on bulk substrates
US7265005B2 (en) Structure and method for dual-gate FET with SOI substrate
US20050272190A1 (en) Methods of fabricating fin field-effect transistors having silicide gate electrodes and related devices
CN100446271C (zh) 场效应晶体管
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
US8735984B2 (en) FinFET with novel body contact for multiple Vt applications
TWI503980B (zh) 雙閘極鰭式電晶體及其製造及運作方法
JP2014131044A (ja) バックゲートバイアス用に改造されたチャネルコアを有する電界効果トランジスタおよび製造方法
US20140346605A1 (en) Integrated circuits with improved source/drain contacts and methods for fabricating such integrated circuits
US10600881B2 (en) Tunneling field-effect transistor and fabrication method thereof
US10755937B2 (en) Vertical transistor having a silicided bottom and method for fabricating thereof
US7265424B2 (en) Fin Field-effect transistor and method for producing a fin field effect-transistor
JP2006269975A (ja) 半導体装置及びその製造方法
US20150380258A1 (en) Method for controlling height of a fin structure
JP2006507684A (ja) 2トランジスタnorデバイス
US9793378B2 (en) Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability
US20150255555A1 (en) Methods of forming a non-planar ultra-thin body device
US10734501B2 (en) Metal gate structure having gate metal layer with a top portion width smaller than a bottom portion width to reduce transistor gate resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

CF01 Termination of patent right due to non-payment of annual fee